CN108563080B - 一种像素结构及像素控制方法、阵列基板和显示装置 - Google Patents

Abstract

本发明公开一种像素结构及像素控制方法、阵列基板和显示装置，涉及显示技术领域，以降低子像素所包括的薄膜晶体管放电对显示画面质量的影响，从而保证显示画面质量。所述像素结构包括放电子像素、显示子像素以及放电器件，放电子像素和显示子像素包括的薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接，放电器件的输入端与放电子像素的薄膜晶体管的输出端连接，放电器件的输出端与放电子像素的公共电极构成第一电荷接收器件，放电器件的输出端与显示子像素的公共电极构成第二电荷接收器件。所述阵列基板包括上述技术方案所提的像素结构。本发明提供的像素结构及像素控制方法、阵列基板和显示装置用于显示技术中。

Description

一种像素结构及像素控制方法、阵列基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构及像素控制方法、阵列基板和显示装置。

背景技术

液晶显示器是一种平面显示器，其主要包括阵列基板和彩膜基板，阵列基板和彩膜基板之间具有液晶层，通过阵列基板上的薄膜晶体管控制液晶分子层的液晶分子偏转，使得液晶分子层调制背光，从而显示画面。

现有技术中阵列基板的每个像素结构包括显示子像素、放电子像素以及放电器件，利用放电器件对放电子像素进行放电，使得放电子像素的像素电压小于显示子像素的像素电压，这样每个像素结构对应的液晶层具有两种取向方向的液晶分子，使得阵列基板应用于液晶显示器时，液晶显示器所显示的画面视角均匀。然而，利用放电器件对放电子像素进行放电时，放电子像素所释放出的电荷通过位于放电子像素的分流电容存储，但这也使得分流电容在存储电荷的情况下，容易使得放电子像素的像素电压产生波动，导致液晶显示器所显示的画面质量受到影响。

发明内容

本发明的目的在于提供一种像素结构及像素控制方法、阵列基板和显示装置，以降低薄膜晶体管放电对显示画面质量的影响，从而保证显示画面质量。

为了实现上述目的，本发明提供如下技术方案：

一种像素结构，包括放电子像素、显示子像素以及放电器件，所述放电子像素包括第一薄膜晶体管、第一公共电极，以及与所述第一薄膜晶体管的输出端连接的第一像素电极，所述显示子像素包括第二薄膜晶体管、第二公共电极以及与所述第二薄膜晶体管的输出端连接的第二像素电极；所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接，所述放电器件的输入端与所述第一薄膜晶体管的输出端连接，所述放电器件的输出端与第一公共电极构成第一电荷接收器件，所述放电器件的输出端与第二公共电极构成第二电荷接收器件。

与现有技术相比，本发明提供的像素结构中，第一薄膜晶体管的栅极、第二薄膜晶体管的栅极和放电器件的控制端分别与同一根栅线连接,放电器件的输出端与第一公共电极构成第一电荷接收器件，放电器件的输出端与第二公共电极构成第二电荷接收器件，使得该像素结构充电时，在同一根栅线所提供的扫描信号的控制下，不仅第一薄膜晶体管和第二薄膜晶体管处在导通状态，而且放电器件还处在打开状态，使得第一像素电极通过第一薄膜晶体管和放电器件释放部分电荷至第一电荷接收器件和第二电荷接收器件，以保证第一像素电极的像素电压小于第二像素电极的像素电压；可见，与现有技术相比，本发明实施例提供的像素结构中，可通过放电器件的输出端与第一公共电极构成第一电荷接收器件，放电器件的输出端与第二公共电极构成第二电荷接收器件，实现放电子像素的部分电荷释放，这样就能够减少放电器件的输出端与第一公共电极所构成的第一电荷接收器件接收的电荷量，从而弱化放电器件的输出端与第一公共电极所构成的第一电荷接收器件接收的电荷对第一像素电极的像素电压的影响，从而保证显示画面质量。

本发明还提供了一种像素控制方法，应用上述技术方案所述的像素结构，该像素控制方法包括：

利用同一根栅线导通第一薄膜晶体管导通和第二薄膜晶体管，并打开放电器件；

利用第一薄膜晶体管向第一像素电极充电，利用第二薄膜晶体管向第二像素电极充电；

第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件，使得第一像素电极的像素电压小于第二像素电极的像素电压。

与现有技术相比，本发明提供的像素控制方法的有益效果与上述技术方案提供的像素结构的有益效果相同，在此不做赘述。

本发明还提供了一种阵列基板，该阵列基板包括至少一个上述技术方案所述的像素结构。

与现有技术相比，本发明提供的阵列基板的有益效果与上述技术方案提供的像素结构的有益效果相同，在此不做赘述。

本发明还提供了一种显示装置，该显示装置包括上述技术方案所述的阵列基板。

与现有技术相比，本发明提供的显示装置的有益效果与上述技术方案提供的像素结构的有益效果相同，在此不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的第一种像素结构的俯视图；

图2为图1中A-A’剖视图；

图3为本发明实施例提供的第一种像素结构的电路原理图；

图4为本发明实施例提供的第二种像素结构的俯视图；

图5为图4中B-B’剖视图；

图6为本发明实施例提供的第二种像素结构的电路原理图。

附图标记：

01-衬底基板， 11-第一栅极；

12-第一栅极绝缘层， 13-第一有源层；

14-第一源极， 15-第一漏极；

16-第一钝化层， 31-第三栅极；

33-第三有源层， 34-第三源极；

35-第三漏极， C1-第一公共电极；

C2-第二公共电极， Cd1-第一分流电容；

Cd2-第二分流电容， Clc1-第一液晶电容；

Clcl-第二液晶电容， Cst1-第一存储电容；

Cst2-第二存储电容， Data-数据线；

GATE-栅线， T1-第一薄膜晶体管；

T2-第二薄膜晶体管， T3-第三薄膜晶体管；

Pix1-第一像素电极， Pix2-第二像素电极；

h1-第一过孔， h2-第二过孔；

h3-第三过孔， h4-第四过孔；

a-主路电极， b1-第一支路电极；

b2-第二支路电极。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1、图2、图4和图5，本发明实施例提供的像素结构包括放电子像素、显示子像素和放电器件(如图1～图6所示出的第三薄膜晶体管)，放电子像素包括第一薄膜晶体管T1、第一公共电极C1以及与第一薄膜晶体管T1的输出端连接的第一像素电极，显示子像素包括第二薄膜晶体管T2、第二公共电极C2以及与第二薄膜晶体管T2的输出端连接的第二像素电极；其中，

第一薄膜晶体管T1的栅极、第二薄膜晶体管T2的栅极，以及放电器件的控制端分别与同一根栅线GATE连接，放电器件的输入端与第一薄膜晶体管T1的输出端连接，放电器件的输出端与第一公共电极C1构成第一电荷接收器件，放电器件的输出端与第二公共电极C2构成第二电荷接收器件。

可以理解的是，本发明实施例提供的像素结构是指一个亚像素的结构，因此，第一薄膜晶体管T1、第二薄膜晶体管T2和放电单元共用同一根栅线GATE，且其中提到的栅线GATE、数据线DATA、第一公共电极C1、第二公共电极C2以采用Cu、Al、Mo、Ti、Cr或W等金属材料形成，也可以采用这些金属材料的合金制备，同时，栅线GATE、数据线DATA、公共电极可以是单层结构，也可以采用多层结构，如Mo、Al、Mo三层层叠结构，Ti、Cu、Ti三层层叠结构或Mo、Ti、Cu三层层叠结构。第一像素电极Pix1和第二像素电极Pix2所使用的导电材料为透明导电材料，如氧化铟锡，氧化锌或其他透明金属氧化物导电材料。

下面结合图1～图6对本发明实施例提供的像素结构的控制方法进行说明。

步骤S100：利用同一根栅线GATE导通第一薄膜晶体管T1和第二薄膜晶体管T2，并打开放电器件打开；

如果第一薄膜晶体管T1、第二薄膜晶体管T2导通的情况下放电器件打开，则第一薄膜晶体管T1和第二薄膜晶体管T2的类型应当相同，且放电器件在第一薄膜晶体管T1和第二薄膜晶体管T2导通的情况下处在打开状态。

例如：当第一薄膜晶体管T1和第二薄膜晶体管T2均为低电平导通时，则像素结构的栅线GATE应当提供低电平扫描信号，且放电器件也需在低电平控制下打开。当第一薄膜晶体管T1和第二薄膜晶体管T2均为高电平导通时，则像素结构的栅线GATE应当提供高电平扫描信号，且放电器件也需在高电平控制下打开。

步骤S200：第一薄膜晶体管T1向第一像素电极Pix1充电，利用第二薄膜晶体管T2向第二像素电极Pix2充电；

具体的，利用同一根数据线DATA向第一薄膜晶体管T1和第二薄膜晶体管T2提供数据信号，使得第一薄膜晶体管T1将数据信号传输至第一像素电极Pix1，实现第一薄膜晶体管T1向第一像素电极Pix1充电，同时使得第二薄膜晶体管T2将数据信号传输至第二像素电极Pix2，实现第二薄膜晶体管T2向第二像素电极Pix2充电；

同时，第一像素电极Pix1通过第一薄膜晶体管T1和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件，使得第一像素电极Pix1的像素电压小于第二像素电极Pix2的像素电压。

基于本发明实施例提供的像素结构及其控制过程可知，第一薄膜晶体管T1的栅极、第二薄膜晶体管T2的栅极和放电器件的控制端分别与同一根栅线GATE连接，放电器件的输出端与第一公共电极C1构成第一电荷接收器件，放电器件的输出端与第二公共电极C2构成第二电荷接收器件，使得该像素结构充电时，在同一根栅线GATE所提供的扫描信号的控制下，不仅第一薄膜晶体管T1和第二薄膜晶体管T2处在导通状态，而且放电器件还处在打开状态，使得第一像素电极Pix1通过第一薄膜晶体管T1和放电器件释放部分电荷至第一电荷接收器件和第二电荷接收器件，以保证第一像素电极Pix1的像素电压小于第二像素电极Pix2的像素电压；可见，与现有技术相比，本发明实施例提供的像素结构中，可通过放电器件的输出端与第一公共电极C1构成第一电荷接收器件，放电器件的输出端与第二公共电极C2构成第二电荷接收器件，实现放电子像素的部分电荷释放，这样就能够减少放电器件的输出端与第一公共电极C1所构成的第一电荷接收器件接收的电荷量，从而弱化放电器件的输出端与第一公共电极C1所构成的第一电荷接收器件接收的电荷对第一像素电极Pix1的像素电压的影响，从而保证显示画面质量。

为了保证第一薄膜晶体管T1不会将第一像素电极所载入的电荷完全释放，本发明实施例中第一电荷接收器件和第二电荷接收器件所接收的电荷之和应当小于放电子像素的液晶电容的电容值(即液晶电容所能够载入的最大电荷)，这样才能够保证在栅线GATE提供扫描信号的情况下，放电器件虽然一直打开，但不会将第一薄膜晶体管T1的所有的电荷释放，同时又能够保证第一薄膜晶体管T1向第一像素电极Pix1所提供的电压小于第二薄膜晶体管T2向第二像素电极Pix2所提供的电压，达到调节视角的目的。

当然，还可以通过放电器件的具体选择，使得放电器件打开时，流过放电器件的电流小于在导通状态下第一薄膜晶体管T1的电流，以此保证在同一根栅线GATE提供扫描信号的期间，单位时间内第一像素电极Pix1通过第一薄膜晶体管T1所释放的电荷小于单位时间内通过第一薄膜晶体管T1充入第一像素电极Pix1的电荷，这样就能够使得放电器件虽然一直打开，但不会将第一像素电极Pix1所载入的电荷完全释放，进而达到降低第一像素电极Pix1电压的作用。

具体的，如图1～图6所示，本发明实施例中第一电荷接收器件和第二电荷接收器件的具体实现形成多种多样。下面结合附图举例详细说明。

如图1～图3所示，本发明实施例提供的第一种像素结构中，放电器件的输出端与第一公共电极C1均形成作为第一电荷接收器件的第一分流电容Cd1，放电器件的输出端与第二公共电极C2均形成作为第二电荷接收器件的第二分流电容Cd2，这种情况下，作为第一电荷接收器件的第一分流电容Cd1和作为第二电荷接收器件的第二分流电容Cd2接收电荷后，能够将所接收的电荷分为两份，并独立的存储到第一分流电容Cd1和第二分流电容Cd2中。

其中，本发明实施例中第一分流电容Cd1的电容值和第二分流电容Cd2的电容值之和小于放电子像素中液晶电容的电容值，这样当第一分流电容Cd1和第二分流电容Cd2充电完成时，虽然放电器件仍然打开，但是不会将第一像素电极Pix1载入的所有电荷释放出来。

为了进一步避免第一像素电极Pix1所释放出的电荷对于显示画面的影响，本发明实施例中第一分流电容Cd1的电容值和第二分流电容Cd2的电容值相等，以使得第一分流电容Cd1和第二分流电容Cd2同时开始接收第一像素电极Pix1所释放出的电荷时，能够同时结束接收第一薄膜晶体管T1所释放出的电荷，避免出现其中一个分流电容已经充满电荷的情况下，另一个分流电容仍然充电的情况，这样就能够使得第一像素电极Pix1在释放电荷的整个过程中，第一分流电容Cd1和第二分流电容Cd2均能够一直处在存储电荷的状态，避免一个分流电容存储电荷对于显示画面的影响。

例如：当第一分流电容Cd1的电容值小于第二分流电容Cd2的电容值，则第一分流电容Cd1充电电荷时，第二分流电容Cd2仍然在充电，反之亦然。

可以理解的是，如图1～图3所示，本发明实施例中放电器件的输出端与第一公共电极C1之间具有第一绝缘层，以形成第一电容；放电器件的输出端与第一公共电极C1之间具有第二绝缘层，以形成第二电容。其中，第一绝缘层和第二绝缘层的材料可以为氮化硅或氧化硅，且第一绝缘层和第二绝缘层从膜层结构上来说，可以选择单层结构或多层结构。

其中，第一绝缘层和第二绝缘层可以是在上述结构基础上增设，也可以是利用原有的第一薄膜晶体管T1中的栅极绝缘层或钝化层作为第一绝缘层，利用原有的第二薄膜晶体管T2中的栅极绝缘层或钝化层作为第二绝缘层，从而减少不必要的膜层，避免像素结构的厚度过大。

需要说明的是，本实施例中第一薄膜晶体管T1和第二薄膜晶体管T2的结构均为现有薄膜晶体管结构，按照栅极位置可以为底栅结构的薄膜晶体管，也可以为顶栅结构的薄膜晶体管。按照材料不同可以为P型薄膜晶体管或N型薄膜晶体管。图2中示出了第一薄膜晶体管T1和作为放电器件的第三薄膜晶体管T3的连接关系。第一薄膜晶体管T1包括第一栅极11、第一栅极绝缘层12、第一有源层13、第一源极14、第一漏极15和第一钝化层16，第三薄膜晶体管T3包括第三栅极31、第三有源层33、第三源极34和第三漏极35；第一栅极11、第三电极和第一公共电极C1同层设在衬底基板01上，第一栅极绝缘层12形成在第一栅极11、第三栅极31和第一公共电极C1的表面，第一有源层13和第三有源层33同层形成在第一栅极绝缘层12的表面，第一源极14和第一漏极15形成在第一有源层13的表面和第一栅极绝缘层12的表面，第三源极34和第三漏极35形成在第三有源层33的表面和第一栅极绝缘层12的表面，第一漏极15与第三源极34连接在一起，第一钝化层16形成在第一源极14、第一漏极15、第一栅极绝缘层12、第一有源层13、第三源极34、第三漏极35、第三有源层33的表面，第一像素电极Pix1形成在第一钝化层16的表面，且第一钝化层16开设有第一过孔h1，第一像素电极Pix1通过第一过孔h1与第一漏极15连接。

同理，第二薄膜晶体管T2包括第二栅极、第二栅极绝缘层、第二有源层、第二源极、第二漏极和第二钝化层，其与第二像素电极Pix2、第二公共电极C2的连接关系可参照第一薄膜晶体管T1，但第二漏极与第三源极34之间相互独立没有连接关系；其中，第二钝化层上开设有第二过孔h2，供第二像素电极Pix2通过第二过孔h2与第二漏极连接。

如图1和图2所示，基于第一公共电极C1与第三漏极35之间需要形成第一分流电容Cd1，第二公共电极C2与第三漏极35之间需要形成第二分流电容Cd2，使得第三漏极35需要分为两路，其中一路第三漏极35在衬底基板01的正投影与第一公共电极C1在衬底基板01的正投影具有交叠，另一路第三漏极35在衬底基板01的正投影与第二公共电极C2在衬底基板01的正投影交叠，此时第一公共电极C1与第三漏极35之间具有第一栅极绝缘层12，第二公共电极C2与第三漏极35之间具有第一栅极绝缘层12。

如图4～图6所示，本发明实施例提供的第二种像素结构中，放电器件的输出端与第一公共电极C1电连接，放电器件的输出端与第二公共电极C2电连接，此时第一像素电极Pix1所释放出的电荷通入第一公共电极C1所在回路和第二公共电极C2所在回路，使得第一像素电极Pix所释放出的电荷能够更好的维持第一像素电极Pix1的电压和第二像素电极Pix2的电压，直到下一次画面更新。

具体实现时，本发明实施例提供的第二种像素结构与第一种像素结构的区别在于：第一栅极绝缘层12上开设有第三过孔h3，第四栅极绝缘层上开设有第四过孔h4，使得第三漏极35通过第三过孔h3与第一公共电极C1连接，第三漏极35还通过第四过孔h4与第二公共电极C2连接。

对于第二种像素结构来说，由于其没有通过分流电容存储电荷，而是将所释放出的电荷分别导入到第一公共电极C1所在回路和第二公共电极C2所在回路，基于此，本发明实施例选择放电器件和第一薄膜晶体管T1的型号和种类，使得流过放电器件的电流小于在导通状态下第一薄膜晶体管T1的电流，以此保证在栅线GATE提供扫描信号的期间，放电器件虽然一直打开，但不会将第一薄膜晶体管T1所有的电荷释放。基于此，本发明实施例提供的像素结构的电路原理图如图6所示。

作为一种可实现的实施例，如图1和图2所示，本发明实施例中放电器件为第三薄膜晶体管T3，通过选择第一薄膜晶体管T3和第三薄膜晶体管T3的有源层参数(如厚度、材料等)，使得第一薄膜晶体管T1在导通状态的电流大于第三薄膜晶体管T3在导通状态的电流，从而保证单位时间内第三薄膜晶体管T3所导出第一像素电极Pix1的电荷小于单位时间内通过第一薄膜晶体管T1充入第一像素电极Pix1的电荷。

其中，上述选择放电器件和第一薄膜晶体管T1的具体实施例也可以适用于第一种像素结构，其原理和实现方式相同，只是第一种像素结构中所释放出的电荷分别存储在第一分流电容Cd1和第二分流电容Cd2中，第二种像素结构中所释放出的电荷分别导入第一公共电极C1所在回路和第二公共电极C2所在回路。

需要说明的是，如图3和图6所示，本发明实施例中第一栅极11与第一漏极15形成第一存储电容Cst1，以使得放电子像素的电压稳定到下一次画面更新；本发明实施例提供的像素结构应用于显示面板的阵列基板时，第一像素电极Pix1和彩膜基板上的公共电极形成放电子像素的液晶电容，放电子像素的液晶电容又称第一液晶电容Clc1。本发明实施例中第二栅极与第二漏极之间形成第二存储电容Cst2，以使得显示子像素的电压稳定到下一次画面更新；本发明实施例提供的像素结构应用于显示面板的阵列基板时，第二像素电极Pix2和彩膜基板上的公共电极形成显示子像素的液晶电容，显示子像素的液晶电容又称第二液晶电容Clc2。基于第一种像素结构的结构，第一种像素结构的原理图如图3所示，基于第二种像素结构，第二种像素结构的原理图如图6所示。

另外，从图1和图4可以发现，本发明实施例中第一薄膜晶体管的第一有源层13、第二薄膜晶体管的第二有源层可以共用，第一薄膜晶体管的第一源极14、第二薄膜晶体管的第二源极可以共用。

可选的，如图1、图2、图4和图5所示，本发明实施例中同一根栅线GATE在衬底基板01的正投影位于第一像素电极Pix1在衬底基板的正投影和第二像素电极Pix2在衬底基板01的正投影之间。

第一公共电极C1包括第一横向延伸部和第一竖向延伸部，第一横向延伸部与同一根栅线GATE的延伸方向相同，第一竖向延伸部与同一根数据线DATA的延伸方向相同。具体的，第一竖向延伸部的数量为两个，且第一横向延伸部和两个第一竖向延伸部在衬底基板01的正投影形成U型结构，且第一横向延伸部在衬底基板01的正投影位于上述同一栅线GATE在衬底基板01的正投影和上述第一像素电极Pix1在衬底基板01的正投影之间，第一像素电极Pix1在衬底基板01的正投影位于两个第一竖向延伸部在衬底基板01的正投影之间。

第二公共电极C2包括第二横向延伸部和第二竖向延伸部，第二横向延伸部与同一根栅线GATE的延伸方向相同，第二竖向延伸部与同一根数据线DATA的延伸方向相同。具体的，第二竖向延伸部的数量为两个，且第二横向延伸部和两个第二竖向延伸部在衬底基板01的正投影形成U型结构，且第二横向延伸部在衬底基板01的正投影位于上述同一栅线GATE在衬底基板01的正投影和上述第二像素电极Pix2在衬底基板01的正投影之间，第二像素电极Pix2在衬底基板01的正投影位于两个第二竖向延伸部在衬底基板01的正投影之间。

基于上述第一公共电极C1和第二公共电极C2的设计结构，本发明实施例中第一横向延伸部不仅与第一像素电极Pix1构成第一存储电容Cst1，而且还通过第一横向延伸部与放电器件的输出端构成第一电荷接收器件；同理，第二横向延伸部不仅与第二像素电极Pix2构成第二存储电容Cst2，而且还通过第二横向延伸部与放电器件的输出端构成第二电荷接收器件。

可选的，如图1和图4所示，本发明实施例中放电器件的输出端包括主路电极a、第一支路电极b1和第二支路电极b2，主路电极a分别与第一支路电极b1和第二支路电极b2连接，第一支路电极b1与第一公共电极C1构成第一电荷接收器件，第二支路电极b2与第二公共电极C2构成第二电荷接收器件；由此可见，本发明实施例中放电器件为第三薄膜晶体管时，可通过对第三薄膜晶体管的第三漏极进行结构设计，使得第三漏极能够分为二路，其中一路与第一公共电极C1构成第一电荷接收器件，另一路与第二公共电极C2构成第二电荷接收器件。

而基于公共电极的结构设计，第一支路电极b1与第一横向延伸部构成第一电荷接收器件，第二支路电极b2与第二横向延伸部构成第二电荷接收器件。

进一步，本发明实施例中主路电极的电极延伸方向与上述同一根栅线GATE的延伸方向垂直，这样能够减少主路电极与栅线GATE的耦合电容，避免耦合电容过大对放电器件释放电荷的影响。

如图1～图6所示，本发明实施例还提供了一种像素控制方法，应用上述实施例提供的像素结构，该像素控制方法包括：

步骤S100：利用同一根栅线导通第一薄膜晶体管T1和第二薄膜晶体管T2，并打开放电器件；

步骤S200：利用第一薄膜晶体管T1向第一像素电极Pix1充电，利用第二薄膜晶体管T2向第二像素电极Pix2(如图1～图6中的第三薄膜晶体管T3)充电。

与现有技术相比，本发明实施例提供的像素控制方法的有益效果与上述技术方案的有益效果相同，在此不做赘述。

对于第一种像素结构来说，如图1～图3所示，本发明实施例中第一像素电极Pix1通过第一薄膜晶体管T1和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件包括：

第一像素电极Pix1通过第一薄膜晶体管T1和放电器件将部分电荷释放至至第一分流电容Cd1和第二分流电容Cd2并进行存储。

对于第二种像素结构来说，如图4～图6所示，本发明实施例中第一像素电极Pix1通过第一薄膜晶体管T1和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件包括：

第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一公共电极C1和第二公共电极C2中。

本发明实施例还提供了一种阵列基板，如图1和图4所示，该阵列基板包括上述实施例提供的像素结构。

与现有技术相比，本发明实施例提供的阵列基板的有益效果与上述实施例提供的像素结构的有益效果相同，在此不做赘述。

而为了方便阵列基板的制作，当像素结构中第一公共电极C1和第二公共电极C2均包括横向延伸部和竖向延伸部时，如图1和图4所示，本发明实施例中像素结构的数量为多个，此时这些像素结构呈矩阵化排列；其中，

每行像素结构包括放电子像素行和显示子像素行，同一行像素结构中，各个像素结构所包括的放电子像素位于同一放电子像素行，各个像素结构所包括的显示子像素位于同一显示子像素行，同一列相邻两行像素结构中，其中一行像素结构所包括的放电子像素与另一行像素结构所包括的显示子像素行相邻；同一行放电子像素行中，各列像素结构的第一公共电极所包括的横向延伸部连接，具体制作时，可通过一次构图工艺形成。

同一列相邻两个像素结构中，其中一行像素结构内第一公共电极C1的竖向延伸部与另一行像素结构内第二公共电极C2的竖向延伸部连接，具体制作时，可通过一次构图工艺形成。

本发明实施例还提供了一种显示装置，该显示装置包括上述实施例提供的阵列基板。

本发明实施例提供的显示装置的有益效果与上述实施例提供的像素结构的有益效果相同，在此不做赘述。

其中，本发明实施例所提供的显示装置可以手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件的形式存在。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种像素结构，包括放电子像素、显示子像素以及放电器件，所述放电子像素包括第一薄膜晶体管、第一公共电极，以及与所述第一薄膜晶体管的输出端连接的第一像素电极，所述显示子像素包括第二薄膜晶体管、第二公共电极以及与所述第二薄膜晶体管的输出端连接的第二像素电极；所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接，所述放电器件的输入端与所述第一薄膜晶体管的输出端连接，其特征在于，所述放电器件的输出端与第一公共电极构成第一电荷接收器件，所述放电器件的输出端与第二公共电极构成第二电荷接收器件。

2.根据权利要求1所述的像素结构，其特征在于，所述放电器件的输出端包括主路电极、第一支路电极和第二支路电极，所述主路电极分别与所述第一支路电极和所述第二支路电极连接，所述主路电极的延伸方向与所述同一根栅线的延伸方向垂直；

所述第一支路电极与所述第一公共电极构成第一电荷接收器件，所述第二支路电极与所述第二公共电极构成第二电荷接收器件。

3.根据权利要求1所述的像素结构，其特征在于，所述放电器件的输出端与第一公共电极形成第一分流电容，所述放电器件的输出端与第二公共电极形成第二分流电容，所述第一分流电容的电容值和所述第二分流电容的电容值之和小于放电子像素中液晶电容的电容值。

4.根据权利要求3所述的像素结构，其特征在于，所述第一分流电容的电容值和所述第二分流电容的电容值相等。

5.根据权利要求1所述的像素结构，其特征在于，所述放电器件的输出端与第一公共电极电连接，所述放电器件的输出端与第二公共电极电连接，所述第一薄膜晶体管在导通状态的电流大于放电器件打开状态的电流。

6.根据权利要求1～5任一项所述的像素结构，其特征在于，所述第一薄膜晶体管的输入端和第二薄膜晶体管的输入端分别与同一根数据线连接。

7.根据权利要求6所述的像素结构，其特征在于，所述第一公共电极和所述第二公共电极均包括横向延伸部和竖向延伸部，所述横向延伸部与所述同一根栅线的延伸方向相同，所述竖向延伸部与所述同一根数据线的延伸方向相同，所述放电器件的输出端与第一公共电极所包括的横向延伸部均构成第一电荷接收器件，所述放电器件的输出端与第二公共电极所包括的横向延伸部均构成第二电荷接收器件。

8.一种像素控制方法，其特征在于，应用权利要求1～7任一项所述的像素结构，该像素控制方法包括：

利用同一根栅线导通第一薄膜晶体管和第二薄膜晶体管，并打开放电器件；

利用第一薄膜晶体管向第一像素电极充电，利用第二薄膜晶体管向第二像素电极充电；

第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件，使得第一像素电极的像素电压小于第二像素电极的像素电压。

9.根据权利要求8所述的像素控制方法，其特征在于，所述放电器件的输出端与第一公共电极形成第一分流电容，所述放电器件的输出端与第二公共电极形成第二分流电容时，所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件包括：

所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一分流电容和第二分流电容并进行存储。

10.根据权利要求8所述的像素控制方法，其特征在于，所述放电器件的输出端与第一公共电极电连接，所述放电器件的输出端与第二公共电极电连接时，所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件包括：

所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一公共电极和第二公共电极中。

11.一种阵列基板，其特征在于，包括至少一个权利要求1～7任一项所述的像素结构。

12.根据权利要求11所述的阵列基板，其特征在于，当所述像素结构中所述第一公共电极和所述第二公共电极均包括横向延伸部和竖向延伸部，所述的像素结构的数量为多个，所述像素结构呈矩阵化排列；每行像素结构包括放电子像素行和显示子像素行，同一行像素结构中，各个像素结构所包括的放电子像素位于同一放电子像素行，各个像素结构所包括的显示子像素位于同一显示子像素行，同一列相邻两行像素结构中，其中一行像素结构所包括的放电子像素与另一行像素结构所包括的显示子像素行相邻；

同一行放电子像素行中，各列像素结构的第一公共电极所包括的横向延伸部连接；

同一列相邻两个像素结构中，其中一行像素结构内第一公共电极的竖向延伸部与另一行像素结构内第二公共电极的竖向延伸部连接。

13.一种显示装置，其特征在于，包括权利要求12所述的阵列基板。

Images