CN114994989B - 阵列基板及显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板及显示装置，属于显示技术领域。阵列基板包括：衬底；位于衬底上的像素电极层和公共电极层；以及，位于衬底上的多条公共信号线，公共信号线与像素电极层绝缘设置，且与公共电极层电连接，公共信号线在衬底上的正投影与像素电极层在衬底上的正投影存在交叠区域；其中，公共信号线具有多个电极结构，不同的电极结构位于不同的子像素区域内，多个电极结构包括：与公共电极层搭接的搭接电极，以及未与公共电极层搭接的辅助电极。由于在公共电极线中同时设置搭接电极和辅助电极，这样搭接电极与辅助电极所在的子像素区域内的存储电容的大小近似相同，进而降低了显示装置所显示的画面出现画面闪烁和抖动等不良现象的概率。

Description

阵列基板及显示装置

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及显示装置。

背景技术

目前，显示装置已经成为了人们生活中不可或缺的电子产品。诸如智能手环、手机、平板电脑等显示装置极大的增加了人们生活的便利性。

显示装置可以包括：相对设置的阵列基板和彩膜基板，以及位于阵列基板和彩膜基板中的液晶层。阵列基板可以包括：衬底，以及位于衬底上的公共信号线和公共电极，公共信号线和公共电极异层设置，且公共信号线和公共电极之间通过过孔电连接。但是，目前显示装置的显示效果较差。

发明内容

本申请实施例提供了一种阵列基板及显示装置，可以提高显示装置的显示效果，所述技术方案如下：

一方面，提供了一种阵列基板，所述阵列基板具有多个子像素区域，所述阵列基板包括：

衬底；

位于所述衬底上的像素电极层和公共电极层；

以及，位于所述衬底上的多条公共信号线，所述公共信号线与所述像素电极层绝缘设置，且与所述公共电极层电连接，所述公共信号线在所述衬底上的正投影与所述像素电极层在所述衬底上的正投影存在交叠区域；

其中，所述公共信号线具有多个电极结构，不同的所述电极结构位于不同的所述子像素区域内，所述多个电极结构包括：与所述公共电极层搭接的搭接电极，以及未与所述公共电极层搭接的辅助电极。

可选的，所述辅助电极在所述衬底上的正投影与所述搭接电极在所述衬底上的正投影的形状和面积均相同。

可选的，所述多个子像素区域包括：至少两种颜色的子像素区域，所述多个电极结构与同一种颜色子像素区域内的多个子像素区域一一对应，所述电极结构位于对应的子像素区域内。

可选的，在所述同一种颜色子像素区域中，对于任意两个相邻的所述子像素区域，一个所述像素区域内分布有所述搭接电极，另一个所述像素区域内分布有所述辅助电极。

可选的，分布有所述电极结构的子像素区域为蓝色子像素区域。

可选的，所述阵列基板具有多个过孔，所述公共电极层通过至少一个所述过孔与所述搭接电极搭接，所述过孔在所述衬底上的正投影与所述搭接电极在所述衬底上的正投影至少部分交叠。

可选的，所述过孔在所述衬底上的正投影中的一部分位于所述搭接电极在所述衬底上的正投影内，另一部分位于所述搭接电极在所述衬底上的正投影外。

可选的，所述像素电极层相对于所述公共电极层更靠近所述衬底，所述像素电极层包括：位于所述子像素区域内的像素电极，所述像素电极在所述衬底上的正投影与所述电极结构在所述衬底上的正投影不重合。

可选的，所述像素电极具有镂空结构，在同一个所述子像素区域内，所述电极结构在所述衬底上的正投影位于所述镂空结构在所述衬底上的正投影内。

可选的，各个所述子像素区域内的所述电极结构在所述衬底上的正投影的外边界与所述镂空结构在所述衬底上的正投影的外边界之间的距离相等。

可选的，所述阵列基板还包括：多条数据线、多条栅线和多个晶体管，所述多个晶体管与多个所述像素电极一一对应；

其中，一条所述栅线与同一行所述晶体管中的各个晶体管的栅极电连接，所述栅线与所述公共信号线同层设置且材料相同，所述栅线的延伸方向与所述公共信号线的延伸方向平行；

一条所述数据线与同一列所述晶体管中的各个晶体管的第一极电连接，所述晶体管的第二极与对应的像素电极电连接。

可选的，对于与同一条所述数据线电连接的一列晶体管中任意两个相邻的晶体管，一个所述晶体管位于所述数据线的一侧，另一个所述晶体管位于所述数据线的另一侧。

可选的，所述阵列基板还包括：位于所述多个晶体管背离所述衬底一侧的第一绝缘层，以及位于所述像素电极层与所述公共电极层之间的第二绝缘层；

其中，所述像素电极层位于所述第一绝缘层背离所述衬底的一侧。

可选的，所述公共电极层具有多个狭缝。

另一方面，提供了一种显示装置，所述装置包括：彩膜基板、液晶层和上述任意一种阵列基板；

所述阵列基板和所述彩膜基板相对设置，所述液晶层位于所述阵列基板和所述彩膜基板之间。

本申请实施例提供的技术方案带来的有益效果至少包括：

本申请实施例提供的阵列基板，包括：衬底，以及位于衬底上的像素电极层、公共电极层和多条公共信号线。公共电极线中同时设置有：与公共电极层搭接的搭接电极，以及未与公共电极层搭接的辅助电极。这样，可以有效的减少阵列基板内设置的用于让公共电极层与公共信号线搭接的过孔的数量，以保证后续在阵列基板上形成配向膜的过程中，用于形成配向膜的配向液出现扩散不均匀的概率较低，进而可以保证后续将这个阵列基板集成在显示装置内后，显示装置出现亮度不均的概率较低。并且，通过在公共电极线中同时设置搭接电极和辅助电极，可以保证搭接电极所在的子像素区域内的存储电容的大小，与辅助电极所在的子像素区域内的存储电容的大小近似相同。进而可以保证搭接电极所在的子像素区域内的像素电极所对应的△Vp的数值，与辅助电极所在的子像素区域内像素电极所对应的△Vp的数值近似相同。为此，当本申请中的阵列基板在集成在显示装置内，且显示装置以列反转的方式显示画面时，显示装置所显示的画面出现画面闪烁和抖动等不良现象的概率较低，有效的提高了显示装置的显示效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是目前常见的一种阵列基板的俯视图；

图2是图1示出的阵列基板在D-D’处的截面图；

图3是图1示出的阵列基板在B处的局部放大图；

图4示出的是当显示装置采用列反转的方式显示时，各个子像素区域对应的电压的极性变化示意图；

图5是本申请实施例提供的一种的阵列基板的俯视图；

图6是图5示出的阵列基板在A-A’处的截面图；

图7是图5示出的阵列基板在C处的局部放大图；

图8是图5示出的阵列基板在D处的局部放大图；

图9是图7示出的阵列基板在B-B’处的截面图；

图10是图8示出的阵列基板在N-N’处的截面图；

图11是图5示出的一个子像素区域内的阵列基板的结构示意图；

图12是图11示出的阵列基板在M-M’处的膜层示意图；

图13是图11示出的阵列基板在E处的局部放大图；

图14是图11示出的阵列基板在M-M’处的另一种膜层示意图；

图15是图5示出的阵列基板的公共电极层的结构示意图；

图16是本申请实施例提供的一种显示装置的膜层结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

请参考图1和图2，图1是目前常见的一种阵列基板的俯视图，图2是图1示出的阵列基板在D-D’处的截面图。阵列基板00可以包括：衬底01，位于衬底01上的像素电极层02和公共电极层03，以及，位于衬底01上的多条公共信号线04，公共信号线04与像素电极层02绝缘设置，且与公共电极层03电连接。

其中，阵列基板00具有多个子像素区域0a，例如，阵列基板00还可以包括：多条数据线06和多条栅线07，任意两条相邻的数据线06与任意两条相邻的栅线07能够围成一个子像素区域0a。像素电极层02可以包括：分布在各个子像素区域0a内的像素电极021。

公共电极线04在衬底01上的正投影与像素电极021在衬底01上的正投影存在交叠区域，使得公共电极线04与像素电极021交叠的部分能够形成存储电容Cst。存储电容Cst能够保持像素电极021上加载的像素电压，使集成了这个阵列基板00的显示装置能够持续显示图像。

如图1所示，阵列基板00中的多个子像素区域0a可以包括：多个红色子像素区域R、多个绿色子像素区域G和多个蓝色子像素区域(B1、B2)。

为了更清楚的了解阵列基板的结构，请参考图3，图3是图1示出的阵列基板在B处的局部放大图。阵列基板00具有多个过孔05，公共信号线04具有与过孔05对应的搭接电极041，公共电极层03通过多个过孔05与公共信号线04的搭接电极041搭接，以实现让公共电极层03与公共信号线04电连接。需要说明的是，若阵列基板00内的过孔05的数量较多，会导致在阵列基板00上形成配向膜的过程中，用于形成配向膜的配向液扩散不均匀，进而导致后续将这个阵列基板00集成在显示装置内后，显示装置极易出现亮度不均的不良问题，影响显示装置的显示效果。为此，需要减少阵列基板00内设置的过孔05的数量，例如，可以在阵列基板00中每6个子像素区域设置一个过孔05。

在这种情况下，可以在各个蓝色子像素区域B1内均设置一个过孔05，而与蓝色子像素区域B1相邻的蓝色子像素区域B2内不设置过孔05。并且，各个蓝色子像素区域B1内均分布有搭接电极041，而各个蓝色子像素区域B2内均未分布搭接电极041。而子像素区域内是否分布搭接电极041，会直接影响这个子像素区域内的像素电极021与公共电极线04之间形成的存储电容的大小。为此，蓝色子像素区域B1内的像素电极021与公共电极线04之间形成的存储电容的大小，与蓝色子像素区域B2内的像素电极021与公共电极线04之间形成的存储电容的大小不同。

其中，阵列基板00内各个子像素区域0a内的像素电极021上加载的实际电位，与这个子像素区域0a内的存储电容的大小相关。例如，像素电极021上加载的预设电位与实际电位的差值△Vp可以通过以下公式计算得到：

△Vp＝Cgs/(Cgs+Clc+Cst)*(Vgh-Vgl)；

这里，Cgs表示子像素区域0a内的栅线07与数据线06之间形成的耦合电容；Clc表示子像素区域0a内的像素电极021与公共电极层03形成的液晶电容；Cst表示公共电极线04与像素电极021交叠的部分形成的存储电容；Vgh表示栅线07上加载的高电平电压，Vgl表示栅线07上加载的低电平电压。

因此，当蓝色子像素区域B1内的存储电容的大小与蓝色子像素区域B2内的存储电容的大小不同时，蓝色子像素区域B1内的像素电极021所对应的△Vp的数值，与蓝色子像素区域B2内的像素电极021所对应的△Vp的数值不同。为此，即使阵列基板00向两种蓝色子像素区域内的像素电极021同时施加电位相同的信号(也即，均加载预设电位)，也会导致蓝色子像素区域B1内的像素电极021加载的实际电位与蓝色子像素区域B2内的像素电极021加载的实际电位不同。在这种情况下，当集成了这个阵列基板00的显示装置采用列反转的方式显示蓝色画面时，该显示装置所显示的蓝色画面极易出现画面闪烁和抖动等不良现象。

例如，请参考图4，图4示出的是当显示装置采用列反转的方式显示时，各个子像素区域对应的电压的极性变化示意图。在图4中，第一帧画面和第二帧画面分别表示：列反转前各个子像素区域0a内的像素电极021所加载的像素电压的极性，以及列反转后各个子像素区域0a内的像素电极021所加载的像素电压的极性。其中，列反转前和列反转后的各个子像素区域0a内的像素电极021所加载的像素电压的极性相反。

如此，为了确保显示装置在显示画面不会出现闪烁和抖动等不良现象，需要确保列反转前和列反转后的各个子像素区域0a的亮度相近相同。而显示装置在显示画面时，子像素区域0a的亮度与这个子像素区域0a内的像素电极021和公共电极层03之间形成的电压差相关。为此，在保证列反转前和列反转后的子像素区域0a内的像素电极021与公共电极层03之间形成的电压差相同时，即可减轻显示装置在显示画面时出现的闪烁和抖动等不良现象的程度。

然而，蓝色子像素区域B1内的像素电极021所对应的△Vp的数值，与蓝色子像素区域B2内的像素电极021所对应的△Vp的数值并不同，且各个子像素区域0a内的像素电极均共用一个公共电极层03。这样，若显示装置以蓝色子像素区域B1和B2中的一个(以下实施例以B1为例)的像素电极021所对应的△Vp的数值为依据，设计公共电极层03所加载的公共电压Vcom。则，可以确保在列反转前和列反转后的子像素区域B1内的像素电极021与公共电极层03之间形成的电压差相同。但由于蓝色子像素区域B1内的像素电极021加载的实际电位与蓝色子像素区域B2内的像素电极021加载的实际电位不同，因此，在列反转前和列反转后的子像素区域B2内的像素电极021与公共电极层03之间形成的电压差是不同的。为此，当这个显示装置显示蓝色画面时，该显示装置所显示的蓝色画面极易出现画面闪烁和抖动等不良现象。尤其是，在显示装置显示低灰阶蓝色单色画面时，蓝色子像素区域对应的子像素发生闪烁和抖动等不良现象最为明显。由此可见，目前显示装置的显示效果较差。

请参考图5和图6，图5是本申请实施例提供的一种的阵列基板的俯视图，图6是图5示出的阵列基板在A-A’处的截面图。阵列基板000具有多个子像素区域00a，该阵列基板000包括：衬底100，以及位于衬底100上的像素电极层200、公共电极层300和多条公共信号线400。

示例的，阵列基板000还可以包括：位于衬底100上的多条数据线700和多条栅线800。其中，多条数据线700平行排布，多条栅线800平行排布，且数据线700的延伸方向与栅线800的延伸方向相交。在阵列基板000中，任意两条相邻的数据线700与任意两条相邻的栅线800能够围成一个子像素区域00a。

阵列基板000中的公共信号线400与像素电极层200绝缘设置，且与公共电极层300电连接。

阵列基板000中的公共信号线400在衬底100上的正投影与像素电极层200在衬底100上的正投影存在交叠区域。其中，阵列基板000中的像素电极层200可以包括：分布在各个子像素区域00a内的像素电极201。如图6所示，每个子像素区域00a内的像素电极201在衬底100上的正投影，可以与公共信号线400在衬底100上的正投影存在交叠区域，使得公共电极线400与像素电极201交叠的部分能够在这个子像素区域00a内形成存储电容Cst。

其中，公共信号线400具有多个电极结构400a，不同的电极结构400a位于不同的子像素区域00a内。多个电极结构400a包括：与公共电极层300搭接的搭接电极401，以及未与公共电极层300搭接的辅助电极402。

在本申请实施例中，请参考图7，图7是图5示出的阵列基板在C处的局部放大图。由于公共信号线400所在的导电层与公共电极层300之间通常存在绝缘层。因此，需要在阵列基板000内设置过孔V1，使得公共电极层300可以通过过孔V1与公共信号线400的搭接电极401电连接。

请参考图8，图8是图5示出的阵列基板在D处的局部放大图。公共信号线400中的辅助电极402内除了设置有搭接电极401，还设置有辅助电极402，且这个辅助电极402未与公共电极层300搭接。因此，分布有辅助电极402的子像素区域00a内无需设置用于让公共电极层300与公共信号线400搭接的过孔V1。这样，可以有效的减少阵列基板000内设置的用于让公共电极层300与公共信号线400搭接的过孔V1的数量，以保证后续在阵列基板000上形成配向膜的过程中，用于形成配向膜的配向液出现扩散不均匀的概率较低，进而可以保证后续将这个阵列基板000集成在显示装置内后，显示装置出现亮度不均的概率较低。

并且，在本申请中，通过在公共电极线400中同时设置：与公共电极层300搭接的搭接电极401，以及未与公共电极层300搭接的辅助电极402，可以保证搭接电极401所在的子像素区域00a内的存储电容Cst的大小，与辅助电极401所在的子像素区域00a内的存储电容Cst的大小近似相同。这样，可以保证搭接电极401所在的子像素区域00a内的像素电极201所对应的△Vp的数值，与辅助电极401所在的子像素区域00a内像素电极201所对应的△Vp的数值近似相同。为此，当本申请中的阵列基板000在集成在显示装置内，且显示装置以列反转的方式显示画面时，显示装置所显示的画面出现画面闪烁和抖动等不良现象的概率较低，有效的提高了显示装置的显示效果。

综上所述，本申请实施例提供的阵列基板，包括：衬底，以及位于衬底上的像素电极层、公共电极层和多条公共信号线。公共电极线中同时设置有：与公共电极层搭接的搭接电极，以及未与公共电极层搭接的辅助电极。这样，可以有效的减少阵列基板内设置的用于让公共电极层与公共信号线搭接的过孔的数量，以保证后续在阵列基板上形成配向膜的过程中，用于形成配向膜的配向液出现扩散不均匀的概率较低，进而可以保证后续将这个阵列基板集成在显示装置内后，显示装置出现亮度不均的概率较低。并且，通过在公共电极线中同时设置搭接电极和辅助电极，可以保证搭接电极所在的子像素区域内的存储电容的大小，与辅助电极所在的子像素区域内的存储电容的大小近似相同。进而可以保证搭接电极所在的子像素区域内的像素电极所对应的△Vp的数值，与辅助电极所在的子像素区域内像素电极所对应的△Vp的数值近似相同。为此，当本申请中的阵列基板在集成在显示装置内，且显示装置以列反转的方式显示画面时，显示装置所显示的画面出现画面闪烁和抖动等不良现象的概率较低，有效的提高了显示装置的显示效果。

在本申请中，如图5所示，各个电极结构400a在衬底100上的正投影的形状和面积均相同。也即是，公共信号线400中的搭接电极401在衬底100上的正投影与搭接电极401在衬底100上的正投影的形状和面积均相同。在这种情况下，可以保证搭接电极401所在的子像素区域00a内的存储电容Cst的大小，与辅助电极401所在的子像素区域00a内的存储电容Cst的大小相同，以进一步的降低显示装置所显示的画面出现画面闪烁和抖动等不良现象的概率。

在本申请中，如图5所示，阵列基板000内的多个子像素区域00a可以包括：至少两种颜色的子像素区域00a，多个电极结构400a与同一种颜色子像素区域00a内的多个子像素区域00a一一对应，每个电极结构400a可以位于对应的子像素区域00a内。示例性的，多个子像素区域00a包括的三种颜色的子像素区域00a，这三种颜色的子像素区域分别为：红色子像素区域R、绿色子像素区域G和蓝色子像素区域(B1、B2)。

其中，分布有电极结构400a的子像素区域为同一颜色的子像素区域。例如，在图5中，分布有电极结构400a的子像素区域为蓝色子像素区域(B1、B2)。由于公共电极线400的电极结构400a通常是由不透光金属材料制成的。因此，当子像素区域00a内分布电极结构400a时，会降低这个子像素区域00a的开口率。而为了提高显示装置的护眼性，通常需要降低显示装置显示画面时蓝光出射强度，且蓝光对显示装置的显示效果的影响较小。为此，当电极结构400a均分布在蓝色子像素区域(B1、B2)内时，即使蓝色子像素区域(B1、B2)的开口率较小，也不会影响显示装置的整体显示效果，同时还可以保证显示装置显示画面时出射的蓝光的强度较低，以保证这个显示装置具有一定的护眼性。

示例性的，如图5所示，在同一种颜色子像素区域00a中，对于任意两个相邻的子像素区域(B1、B2)，一个子像素区域B1内分布有搭接电极401，另一个子像素区域B2内分布有辅助电极402。示例的，在图5中，各个子像素区域B1均分布有搭接电极401，各个子像素区域B2内均分布有辅助电极402。

在这种情况下，搭接电极401均匀分布在阵列基板000内，辅助电极402也均匀分布在阵列基板000内，阵列基板000中与搭接电极401对应的过孔V1也均匀分布在阵列基板000内。如此，可以进一步的提高形成配向膜的配向液扩散的均匀性，进而避免了因配向液扩散不均匀引起的亮度不均的不良问题，提高了该显示装置的显示效果。

在本申请中，阵列基板000具有多个过孔V1，公共电极层300通过至少一个过孔V1与搭接电极401搭接，过孔V1在衬底100上的正投影与搭接电极401在衬底100上的正投影至少部分交叠。

在一种可能的实现方式中，过孔V1在衬底100上的正投影位于搭接电极401在衬底100上的正投影内。

在另一种可能的实现方式中，请参考图9，图9是图7示出的阵列基板在B-B’处的截面图。过孔V1在衬底100上的正投影中的一部分位于搭接电极401在衬底100上的正投影内，另一部分位于搭接电极401在衬底100上的正投影外。也即是，过孔V1在衬底100上的正投影与搭接电极401在衬底100上的正投影仅部分交叠。

在这种情况下，过孔V1中与搭接电极401交叠的部分的深度较小，过孔V1中未与搭接电极401交叠的部分的深度较大。也即是，过孔V1属于局部区域深度较深，局部区域深度较浅的深浅孔结构。这种深浅孔结构有利于配向液的扩散，进而可以进一步的提高用于形成配向膜的配向液扩散的均匀性，避免了因配向液扩散不均匀引起的亮度不均的不良问题，提高了显示装置的显示效果。

请参考图10，图10是图8示出的阵列基板在N-N’处的截面图。其中，辅助电极402未与公共电极层300搭接，无需设置用于让公共电极层300与公共信号线400搭接的过孔V1。这样，可以有效的减少阵列基板000内设置的用于让公共电极层300与公共信号线400搭接的过孔V1的数量。

请继续参考图6至图8，像素电极层200相对于公共电极层300更靠近衬底100，阵列基板000中的像素电极层200包括：位于子像素区域00a内的像素电极201，像素电极201在衬底100上的正投影与电极结构400a在衬底100上的正投影不重合。

在这种情况下，当电极结构400a为搭接电极401时，搭接电极401需要穿过像素电极层200之后，与公共电极300电连接，而当像素电极201在衬底100上的正投影与电极结构400a在衬底100上的正投影不重合时，能够避免搭接电极401与公共电极300电连接时，与像素电极201发生短路。

需要说明的是，在其他可能的实现方式中，公共电极层300也可以相对于像素电极层200更靠近衬底100，在此种情况下，公共电极层300可以直接通过过孔V1与搭接电极401电连接，而不必穿过像素电极层200。这样，像素电极层200在衬底100上的正投影与电极结构400a在衬底100上的正投影可以重合。

为了更清楚的了解子像素区域内的像素电极的结构。请参考图11，图11是图5示出的一个子像素区域内的阵列基板的结构示意图。子像素区域00a中的像素电极201具有镂空结构201a。在同一个子像素区域00a内，电极结构400a在衬底100上的正投影位于镂空结构201a在衬底100上的正投影内。

在这种情况下，当电极结构400a为搭接电极401时，搭接电极401需要穿过像素电极层200之后，与公共电极300电连接。而当像素电极层200中的像素电极201具有镂空结构201a时，能够避免搭接电极401与公共电极300电连接时，与像素电极201发生短路。

需要说明的是，各个像素区域00a内，电极结构400a与像素电极201之间会形成耦合电容，且该耦合电容的大小与电极结构400a的外边界与像素电极201的外边界之间的距离相关。

在本申请实施例中，如图5所示，各个子像素区域00a内的电极结构400a在衬底100上的正投影的外边界与镂空结构201a在衬底100上的正投影的外边界之间的距离相等。这样，可以保证电极结构400a与像素电极201之间形成的耦合电容相近，而存储电容的大小与耦合电容的大小相关，并且，当电极结构400a在衬底100上的正投影的外边界与镂空结构201a在衬底100上的正投影的外边界之间的距离相等时，像素电极201与公共电极线400交叠的部分的面积也相同，如此，可以确保各个像素区域00a内电极结构400a与像素电极201之间的存储电容相同。

请继续参考图11，该阵列基板000还包括：位于衬底100上的多个晶体管900，多个晶体管900与多个像素电极201一一对应。为了更清楚的了解阵列基板000的结构，请参考图12，图12是图11示出的阵列基板在M-M’处的膜层示意图。其中，一条栅线800与同一行晶体管900中的各个晶体管900的栅极904电连接，栅线800与公共信号线400同层设置且材料相同，栅线800的延伸方向与公共信号线400的延伸方向平行；一条数据线700与同一列晶体管900中的各个晶体管900的第一极901电连接，晶体管900的第二极902与对应的像素电极201电连接。

可选的，请参考图13，图13是图11示出的阵列基板在E处的局部放大图。其中，第一极901为晶体管900的源极，第二极902为晶体管900的漏极。晶体管900包括：栅极904、源极901、漏极902和有源层903。

请继续参考图12，阵列基板000还包括：位于多个晶体管900背离衬底100一侧的第一绝缘层500，以及位于像素电极层200与公共电极层300之间的第二绝缘层600；其中，像素电极层200位于第一绝缘层500背离衬底100的一侧，且像素电极层200相对于公共电极层300更靠近衬底100。其中，通过在像素电极层200与公共电极层300之间设置第二绝缘层600，使得公共电极层300与像素电极层200的交叠部分可以形成液晶电容。

在其他的可能的实现方式中，请参考图14，图14是图11示出的阵列基板在M-M’处的另一种膜层示意图。晶体管900与像素电极201之间未设置第一绝缘层500，晶体管900的第二极902与对应的像素电极201直接搭接在一起。如此，可以减少工艺步骤，降低生产成本。

需要说明的是，对于与同一条数据线700电连接的一列晶体管900中任意两个相邻的晶体管900，一个晶体管900位于数据线700的一侧，另一个晶体管900位于数据线700的另一侧。其中，列反转前和列反转后的各个子像素区域00a内的像素电极201所加载的像素电压的极性相反，且，列反转前和列反转后，任意相邻的两个子像素区域00a内的像素电极201所加载的像素电压的极性均相反。

请参考图15，图15是图5示出的阵列基板的公共电极层的结构示意图。阵列基板000中的公共电极层300具有多个狭缝301。如此，各个像素区域00a内的像素电极201与具有多个狭缝301的公共电极层300之间可以形成平行于衬底100方向的电场，通过该电场可以驱动液晶沿平行于衬底100方向偏转。

综上所述，本申请实施例提供的阵列基板，包括：衬底，以及位于衬底上的像素电极层、公共电极层和多条公共信号线。公共电极线中同时设置有：与公共电极层搭接的搭接电极，以及未与公共电极层搭接的辅助电极。这样，可以有效的减少阵列基板内设置的用于让公共电极层与公共信号线搭接的过孔的数量，以保证后续在阵列基板上形成配向膜的过程中，用于形成配向膜的配向液出现扩散不均匀的概率较低，进而可以保证后续将这个阵列基板集成在显示装置内后，显示装置出现亮度不均的概率较低。并且，通过在公共电极线中同时设置搭接电极和辅助电极，可以保证搭接电极所在的子像素区域内的存储电容的大小，与辅助电极所在的子像素区域内的存储电容的大小近似相同。进而可以保证搭接电极所在的子像素区域内的像素电极所对应的△Vp的数值，与辅助电极所在的子像素区域内像素电极所对应的△Vp的数值近似相同。为此，当本申请中的阵列基板在集成在显示装置内，且显示装置以列反转的方式显示画面时，显示装置所显示的画面出现画面闪烁和抖动等不良现象的概率较低，有效的提高了显示装置的显示效果。

本申请实施例还提供了一种显示装置，如图16所示，图16是本申请实施例提供的一种显示装置的膜层结构示意图。该显示装置可以包括：彩膜基板001、液晶层002和上述任意一种阵列基板000；阵列基板000和彩膜基板001相对设置，液晶层002位于阵列基板000和彩膜基板001之间。在本申请实施例中，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

以上所述仅为本申请的可选的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种阵列基板，其特征在于，所述阵列基板具有多个子像素区域，所述阵列基板包括：

衬底；

位于所述衬底上的像素电极层和公共电极层；

以及，位于所述衬底上的多条公共信号线，所述公共信号线与所述像素电极层绝缘设置，且与所述公共电极层电连接，所述公共信号线在所述衬底上的正投影与所述像素电极层在所述衬底上的正投影存在交叠区域；

其中，所述公共信号线具有多个电极结构，不同的所述电极结构位于不同的所述子像素区域内，所述多个电极结构包括：与所述公共电极层搭接的搭接电极，以及未与所述公共电极层搭接的辅助电极；

所述辅助电极在所述衬底上的正投影与所述搭接电极在所述衬底上的正投影的形状和面积均相同；

所述多个子像素区域包括：至少两种颜色的子像素区域，所述多个电极结构与同一种颜色子像素区域内的多个子像素区域一一对应，所述电极结构位于对应的子像素区域内；

在所述同一种颜色子像素区域中，对于任意两个相邻的所述子像素区域，一个所述像素区域内分布有所述搭接电极，另一个所述像素区域内分布有所述辅助电极；

所述阵列基板具有多个过孔，所述公共电极层通过至少一个所述过孔与所述搭接电极搭接，所述过孔在所述衬底上的正投影与所述搭接电极在所述衬底上的正投影至少部分交叠。

2.根据权利要求1所述的阵列基板，其特征在于，分布有所述电极结构的子像素区域为蓝色子像素区域。

3.根据权利要求1所述的阵列基板，其特征在于，所述过孔在所述衬底上的正投影中的一部分位于所述搭接电极在所述衬底上的正投影内，另一部分位于所述搭接电极在所述衬底上的正投影外。

4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述像素电极层相对于所述公共电极层更靠近所述衬底，所述像素电极层包括：位于所述子像素区域内的像素电极，所述像素电极在所述衬底上的正投影与所述电极结构在所述衬底上的正投影不重合。

5.根据权利要求4所述的阵列基板，其特征在于，所述像素电极具有镂空结构，在同一个所述子像素区域内，所述电极结构在所述衬底上的正投影位于所述镂空结构在所述衬底上的正投影内。

6.根据权利要求5所述的阵列基板，其特征在于，各个所述子像素区域内的所述电极结构在所述衬底上的正投影的外边界与所述镂空结构在所述衬底上的正投影的外边界之间的距离相等。

7.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括：多条数据线、多条栅线和多个晶体管，所述多个晶体管与多个所述像素电极一一对应；

其中，一条所述栅线与同一行所述晶体管中的各个晶体管的栅极电连接，所述栅线与所述公共信号线同层设置且材料相同，所述栅线的延伸方向与所述公共信号线的延伸方向平行；

一条所述数据线与同一列所述晶体管中的各个晶体管的第一极电连接，所述晶体管的第二极与对应的像素电极电连接。

8.根据权利要求7所述的阵列基板，其特征在于，对于与同一条所述数据线电连接的一列晶体管中任意两个相邻的晶体管，一个所述晶体管位于所述数据线的一侧，另一个所述晶体管位于所述数据线的另一侧。

9.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述多个晶体管背离所述衬底一侧的第一绝缘层，以及位于所述像素电极层与所述公共电极层之间的第二绝缘层；

其中，所述像素电极层位于所述第一绝缘层背离所述衬底的一侧。

10.根据权利要求5至9任一所述的阵列基板，其特征在于，所述公共电极层具有多个狭缝。

11.一种显示装置，其特征在于，包括：彩膜基板、液晶层和权利要求1至10任一所述的阵列基板；

所述阵列基板和所述彩膜基板相对设置，所述液晶层位于所述阵列基板和所述彩膜基板之间。