CN113990251A - 显示基板及其驱动方法、显示装置 - Google Patents

Abstract

本申请提供一种显示基板及其驱动方法、显示装置。所述显示基板，包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元；所述多个子像素单元中包括设置于第一像素行中的第一子像素单元和第二子像素单元，所述第一子像素单元、所述第二子像素单元与不同的栅极信号线连接且与同一数据信号线连接。本申请可以减少集成电路芯片的使用数量，且对迁移率要求降低，因此不仅可以适用于LTPS工艺，还可适用a‑Si、oxide等多种薄膜晶体管器件工艺。

Description

显示基板及其驱动方法、显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种显示基板及其驱动方法、显示装置。

背景技术

目前，显示技术被广泛应用于电视、手机等显示装置中。在显示装置中，需要集成电路芯片为显示装置中各个像素单元的像素电路提供驱动信号。

当前集成电路芯片供应紧张，为提高显示面板供应量，需要减少每片面板中集成电路芯片的使用数量。

发明内容

有鉴于此，本申请的目的在于提出一种显示基板及其驱动方法、显示装置。

基于上述目的，本申请提供了一种显示基板，包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元；所述多个子像素单元中包括设置于第一像素行中的第一子像素单元和第二子像素单元，所述第一子像素单元、所述第二子像素单元与不同的栅极信号线连接且与同一数据信号线连接。

可选的，所述第一子像素单元、所述第二子像素单元与第一数据信号线连接，所述第一数据信号线包括设置于所述第一子像素单元一侧的第一子数据信号线和设置于所述第二子像素单元一侧的第二子数据信号线，所述第一子数据信号线与所述第二子数据信号线在数据绑定侧连接。

可选的，所述第一子像素单元与所述第二子像素单元为相邻的两个子像素单元。

可选的，所述第一子像素单元与所述第二子像素单元显示同一颜色。

可选的，所述第一子像素单元与所述第二子像素单元的驱动信号的极性相同。

可选的，所述多条栅极信号线包括第一栅极信号线和第二栅极信号线，所述第一栅极信号线与所述第一子像素单元连接，所述第二栅极信号线与所述第二子像素单元连接；所述第一栅极信号线与所述第二栅极信号线设置于所述第一像素行的同一侧。

可选的，所述多条栅极信号线包括第一栅极信号线和第二栅极信号线，所述第一栅极信号线与所述第一子像素单元，所述第二栅极信号线与所述第二子像素单元连接；所述第一栅极信号线设置于所述第一像素行的一侧，所述第二栅极信号线设置于所述第一行子像素的另一侧。

可选的，还包括：

第二像素行，设置于所述第一像素行的另一侧，包括与所述第一子像素单元同列设置的第三子像素单元和与所述第二子像素单元同列设置的第四子像素单元；

第三栅极信号线，设置于所述第二像素行与所述第一像素行之间；

第四栅极信号线，设置于所述第二像素行远离所述第一像素行的一侧；

其中，所述第三子像素单元与所述第三栅极信号线连接，所述第四子像素单元与所述第四栅极信号线连接；或者，所述第三子像素单元与所述第四栅极信号线连接，所述第四子像素单元与所述第三栅极信号线连接。

可选的，还包括：

第三子像素单元，设置于所述第一像素行中，所述第三子像素单元、所述第一子像素单元、所述第二子像素单元与同一数据信号线连接；

第五栅极信号线，设置于所述第一像素行的一侧或另一侧，与所述第三子像素单元连接。

可选的，所述第三子像素单元、所述第一子像素单元与所述第二子像素单元显示同一颜色。

可选的，所述第三子像素单元、与所述第一子像素单元、所述第二子像素单元的驱动信号的极性相同。

本申请还提供了一种显示基板的驱动方法，所述显示基板包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元；所述多个子像素单元中包括设置于第一像素行中的第一子像素单元和第二子像素单元，所述第一子像素单元、所述第二子像素单元与同一数据信号线连接且与不同的栅极信号线连接；所述驱动方法包括：

在第一时段，通过栅极信号线向所述第一子像素单元输入第一栅极信号，通过数据信号线向所述第一子像素单元输入第一数据信号；

在第二时段，通过与所述第一子像素单元不同的栅极信号线向所述第二子像素单元输入第二栅极信号，通过与所述第一子像素单元相同的数据信号线向所述第一子像素单元输入第二数据信号。

本申请提供了一种显示装置，包括如上述任一项所述的显示基板。

从上面所述可以看出，本申请提供的显示基板及其驱动方法、显示装置，通过将同一像素行中的不同两个子像素单元与不同的栅极信号线连接，这样在不同的时段内可以通过不同的栅极信号线分别输入栅极信号；再将同一像素行中的不同两个子像素单元与同一数据信号线连接，在不同的时段内可以分别通过该同一数据信号线为两个不同的子像素单元输入数据信号，从而可以节省一半的数据信号线，相应的可以节省大概一半数量的集成电路芯片；同时，本申请实施例所述显示基板对迁移率要求降低，因此不仅可以适用于LTPS工艺，还可适用a-Si、oxide等多种薄膜晶体管器件工艺。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例显示基板的结构示意图；

图2为本申请实施例显示基板的另一结构示意图；

图3为本申请实施例显示基板的又一结构示意图；

图4为本申请实施例显示基板的再一结构示意图；

图5为本申请实施例显示基板的驱动方法的流程示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在相关技术中，显示基板上设置有多条栅极信号线、多条数据信号线以及由多条栅极信号线与多条信号线绝缘交叠围设形成多个子像素单元，且多个子像素单元形成像素行和像素列。其中，位于同一像素行的子像素单元与一根栅极信号线连接，通过该栅极信号线为该像素行的全部子像素单元输入栅极信号；位于同一像素列的子像素单元与一根数据信号线连接，同该数据信号线为该像素列的全部子像素单元输入数据信号。数据信号线与集成电路芯片连接，通过集成电路芯片为各列子像素单元输入数据信号。由于一个集成电路芯片所能连接的数据信号线的数量有限，因此每片面板通过需要安装多个集成电路芯片才能够实现整片面板的数据信号的输入。

而由于集成电路芯片供应紧张，为了提升面板供应量，需要减少每片面板的集成电路芯片的使用数量。现有技术中可在LTPS工艺中采用MUX设计架构，或者在a-Si(非晶硅结构)/oxide(金属氧化物)工艺采用dual gate(双栅)/triple gate(三栅)等像素架构，从而减少每片面板的集成电路芯片的使用数量。

而由于MUX设计架构对薄膜晶体管(TFT)器件的迁移率要求高，目前仅在LTPS(LowTemperature Poly-Silicon，低温多晶硅)工艺适用，而对于a-Si(非晶硅结构)/oxide(金属氧化物)工艺采用dual gate(双栅)/triple gate(三栅)等像素架构，MUX设计架构对于a-Si工艺不使用，对oxide工艺适用困难。

基于上述理由，本申请实施例提供一种显示基板，无需采用MUX设计架构即可减少每片面板的集成电路芯片的使用数量。

本申请实施例所述显示基板包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元。如图1所示，多条栅极信号线包括横向设置的栅极信号线G1、G2、G3、G4……，多条数据信号线包括纵向设置的数据信号线S1、S2……，栅极信号线和数据信号线绝缘交叠围设形成多个子像素单元，该多个子像素单元形成多个像素行和多个像素列。

其中，所述多个子像素单元中包括设置于第一像素行1中的第一子像素单元11和第二子像素单元12，所述第一子像素单元11、所述第二子像素单元12与不同的栅极信号线连接且与同一数据信号线连接，这样一根数据信号线可以连接同一像素行中的任意两个不同的子像素单元，通过不同的栅极信号线输入不重合的栅极信号，再同一根数据信号线为同一像素行中的两个不同的子像素单元输入数据信号，这样即可实现同一数据信号线为同一像素行中的两个不同的子像素单元输入数据信号，从而可以节省一半的数据信号线，相应的可以节省大概一半数量的集成电路芯片。

其中，本实施例中，设置于不同行且设置于同一列的子像素单元与同一数据信号线连接，并通过该同一数据信号线输入数据信号。

在本实施例中，通过将同一像素行中的不同两个子像素单元与不同的栅极信号线连接，这样在不同的时段内可以通过不同的栅极信号线分别输入栅极信号；再将同一像素行中的不同两个子像素单元与同一数据信号线连接，在不同的时段内可以分别通过该同一数据信号线为两个不同的子像素单元输入数据信号，从而可以节省一半的数据信号线，相应的可以节省大概一半数量的集成电路芯片；同时，本申请实施例所述显示基板对迁移率要求降低，因此不仅可以适用于LTPS工艺，还可适用a-Si、oxide等多种薄膜晶体管器件工艺。

同时，相比于MUX设计架构，本申请无需在数据绑定侧(DP)设置薄膜晶体管(TFT)，因此可以减小数据绑定侧边框，同时也不会产生MUX设计架构设置薄膜晶体管的带来的逻辑功耗，可以降低功耗，并降低了工艺风险，提高产品良率。

可选的，本实施例中所述子像素单元可以包括RGB子像素单元，也可以包括YCM子像素单元、RGBW子像素单元等其他混色类型的子像素单元，本实施例对此不作限定。

可选的，本实施例中由所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元可以为标准RBG排列的子像素单元阵列，也可以为其他结构的子像素单元阵列，例如品字形排列、PenTile排列、RGB Delta排列、RGBW排列、RGB S-Strip排列等排列方式的子像素单元阵列。

可选的，本实施例中，第一像素行1为显示基板中任一像素行，而不限于显示基板中的第一行的像素行。

可选的，本实施例中第一像素行不限于如图1所示的标准RBG子像素单元中的任一像素行；当子像素排列方式为品字形排列、PenTile排列、RGB Delta排列、RGBW排列、RGB S-Strip排列等排列方式时，本实施例中所述第一像素行是指现有技术中与同一栅极信号线连接且通过该同一栅极信号线输入栅极信号的多个子像素单元；相应的，本实施例中同一像素列不限于如图1所示的标准RBG子像素单元中的任一像素列；当子像素排列方式为品字形排列、PenTile排列、RGB Delta排列、RGBW排列、RGB S-Strip排列等排列方式时，本实施例中所述同一像素列是指现有技术中与同一数据信号线连接且通过该同一数据信号线输入数据信号的多个子像素单元。

可选的，本实施例中显示基板可以包括LCD显示装置中的阵列基板，也可以为OLED显示装置中的显示背板(BP)，或者也可以包括触控显示类产品等。

如图1所示，所述第一子像素单元11、所述第二子像素单元12与第一数据信号线S1连接。其中，所述第一数据信号线S1包括设置于所述第一子像素单元11一侧的第一子数据信号线91和设置于所述第二子像素单元12一侧的第二子数据信号线92，且第一子数据信号线91与第二子数据信号线92均设置于显示基板的显示区域。所述第一子数据信号线91与所述第二子数据信号线92在数据绑定侧(Date Pad，DP)连接，且第一子数据信号线91与第二子数据信号线92在数据绑定侧连接后连接至集成电路芯片的同一数据信号输入端。

如图2所示，第一子数据信号线91形成于第一子像素单元11所属的像素列的一侧，即在显示基板的显示区域，与第一子像素单元11同列设置的全部子像素单元均与第一子数据信号线91连接；相应的，第二子数据信号线92形成于第二子像素单元12所属的像素列的一侧，即在显示基板的显示区域，与第二子像素单元12同列设置的全部子像素单元均与第二子数据信号线92连接。之后，第一子数据信号线91与第二子数据信号线92在显示基板的数据绑定侧连接后再与集成电路芯片的同一数据信号输入端连接，从而可以通过一根数据信号线驱动两个子像素单元，从而减少一片面板中集成电路芯片的使用数量。

可选的，第一子数据信号线91与第二子数据信号线92可以同层设置，也可以不同层设置；当第一子数据信号线91与第二子数据信号线92不同层设置时，二者之间可通过过孔连接。

在上述实施例中，由于第一子像素单元11与第二子像素单元12为第一像素行1中的任意两个子像素单元，因此第一数据信号线S1可能会与其他的数据信号线存在交叉的位置，为避免不同数据信号线上的信号相互干扰，可将多个数据信号线分层设置，中间通过绝缘层隔离。

在一些实施例中，所述第一子像素单元11与所述第二子像素单元12为相邻的两个子像素单元，这样第一数据信号线S1不会与其他的数据信号线交叉，从而可以无需设置绝缘层和过孔，从而可以减少工艺步骤，降低成本。

在一些实施例中，所述第一子像素单元11与所述第二子像素单元12显示同一颜色。如图2所示，在一个具体实施例中，第一子像素单元11为第一个像素单元中的第一个子像素单元，即为第一像素列中的红色子像素；第二子像素单元12可以为第二个像素单元中的第一个子像素单元，即为第四像素列中的红色子像素；或者，第二子像素单元12可以为第三个像素单元中的第一个子像素单元，即为第七像素列中的红色子像素……，即第二子像素单元12可以为任一个像素单元中红色子像素。

可选的，本实施例中，第一子像素单元11与第二子像素单元12可以均为红色子像素，也可均为蓝色子像素、绿色子像素等，本实施例对此不作限定。

在本实施例中，由于第一子像素单元11与第二子像素单元12显示同一颜色，这样该像素区域在显示纯色画面时，由于同一数据信号线先后给第一子像素单元11、第二子像素单元12的充电电位相同，在这期间该数据信号线上的电位无需变化，也就不会导致功耗增加。

例如，如图3所示，第一数据信号线S1连接第一像素列的红色子像素和第三像素列的蓝色子像素，当该像素区域显示红色画面这类纯色画面时，通过第一数据信号线S1为红色子像素和蓝色子像素分别充电时其充电电位不同，因此第一数据信号线S1需要不停充放电，从而导致功耗增加。如图2所示，而若第一子像素单元11与第二子像素单元12均为红色子像素，即第一数据信号线S1连接第一像素列的红色子像素和第七像素列的红色子像素且该像素区域显示红色画面时，通过第一数据信号线S1为两个红色子像素分别充电时，第一数据信号线S1上的充电电位无需变化，也就不会导致功耗增加，从而可以降低功耗。

例如，如图3所示，第一数据信号线S1连接第一像素列的红色子像素和第三像素列的蓝色子像素，当该像素区域显示黄色画面(即红色、绿色混色)这类混色画面时，通过第一数据信号线S1为红色子像素和蓝色子像素分别充电时，由于红色子像素需为亮态，而蓝色子像素需为暗态，因此第一数据信号线S1上的充电电位需要变化；同时，由于第二数据信号线S2连接第二像素列的绿色子像素和第四像素列的红色子像素，由于该绿色子像素和红色子像素均为亮态，因此第二数据信号线S2上的充电电位无需变化。而由于第一像素列的红色子像素充电时会存在数据信号延迟，而第四像素列的红色子像素充电时不会存在数据信号延迟，因此两列红色子像素充电存在差异，导致竖纹不良。

而若第一子像素单元11与第二子像素单元12均显示同一颜色时，无论显示纯色画面还是混色画面，由于同一数据信号线连接同一颜色的子像素单元，不会存在数据信号变化，功耗也不会增加，也不会存在混色竖纹问题。

在一些实施例中，所述第一子像素单元11与所述第二子像素单元12的驱动电压的极性相同。在显示基板中，为了避免液晶分子因一直工作在某一固定电压下不变导致的固化，需要对加在液晶两端的像素电压设置正负两种极性，并通过极性反转的驱动方式实现像素电压的极性相反。在这种情况下，若同一数据信号线连接两个驱动电压的极性不同的子像素单元，该数据信号线上的充电电位需要变化，则会导致功耗增加。而将驱动电压的极性相同的第一子像素单元11与第二子像素单元12通过同一数据信号线连接，数据信号线上的充电电位无需变化，则会降低功耗。

在一些实施例中，与第一数据信号线S1连接的第一子像素单元11、第二子像素单元12的显示颜色相同且驱动电压的极性相同。如图2所示，在本实施例中，第一像素列的红色子像素与第七像素列的红色子像素与第一数据信号线S1连接，第二像素列的绿色子像素与第八像素列的绿色子像素与第二数据信号线S2连接，第三像素列的蓝色子像素与第九像素列的蓝色子像素与第三数据信号线S3连接，第四像素列的红色子像素与第十像素列的红色子像素与第四数据信号线S4连接，第五像素列的绿色子像素与第十一像素列的绿色子像素与第五数据信号线S5连接，第六像素列的蓝色子像素与第十二像素列的蓝色子像素与第六数据信号线S6连接……在一些实施例中，一帧中，第一数据信号线S1上的数据信号为正极性，第二数据信号线S2上的数据信号为负极性，第三数据信号线S3上的数据信号为正极性，依次类推，即沿x方向上数据信号线上的数据信号的极性正负交替。由此，在一帧中，与第一数据信号线S1连接的第一像素列的红色子像素与第七像素列的红色子像素被充入正极性数据信号，与第二数据信号线S2连接的第二像素列的绿色子像素与第八像素列的绿色子像素被充入负极性数据信号，与第三数据信号线S3连接的第三像素列的蓝色子像素与第九像素列的蓝色子像素被充入正极性数据信号，以此类推。从而，在一帧中，沿x方向排布的子像素列被冲入的数据信号的极性为正负交替的周期循环。在这种情况下，在x方向排布的任意两个子像素单元的极性相反，从而可以使得各子像素单元在同一帧显示画面中亮度分布均匀，从而可以尽量避免出现竖纹不良、摇头纹不良的问题。

同时，由于每个子像素单元的两侧均设置有数据信号线，且分别设置极性相反的数据信号线，在这种情况下，子像素单元的像素电极同时受正负极性数据信号线拉动产生相消的效果。相比于dual gate(双栅)/triple gate(三栅)等像素架构，由于该结构只有一侧存在数据信号线导致像素电极左右寄生电容(cdp)不对称，数据信号线的电位变化对像素电极电位拉动无法抵消，导致常温下串扰＞1.5％。因此本实施例所述显示基板可以避免数据信号线和像素电极之间耦合电容造成的数据信号线对像素电极拉动造成的串扰(crosstalk)不良。

在一些实施例中，所述多条栅极信号线包括第一栅极信号线G1和第二栅极信号线G2，该第一栅极信号线G1和第二栅极信号线G2均与第一像素行1中的子像素单元连接，且用于为第一像素行1中的各子像素单元提供栅极信号。具体的，所述第一栅极信号线G1与所述第一子像素单元11连接，所述第二栅极信号线G2与所述第二子像素单元12连接。其中，所述第一栅极信号线G1与所述第二栅极信号线G2设置于所述第一像素行1的同一侧；或者，所述第一栅极信号线G1设置于所述第一像素行1的一侧，所述第二栅极信号线G2设置于所述第一行子像素1的另一侧。

可选的，第一栅极信号线G1、第二栅极信号线G2可以均设置于第一像素行1的一侧，例如设置于第一像素行1靠近数据绑定侧的一侧，或者设置于第一像素行1远离数据绑定侧的一侧。

可选的，第一栅极信号线G1、第二栅极信号线G2可以分别设置于第一像素行1的两侧，如图2所示，第一栅极信号线G1设置于第一像素行1靠近数据绑定侧的一侧，第二栅极信号线G2设置于第一像素行1远离数据绑定侧的一侧。在本实施例中，由于第一栅极信号线G1、第二栅极信号线G2分别设置于第一像素行1的两侧且第一栅极信号线G1与第一子像素单元11连接、第二栅极信号线G2与第二子像素单元12连接，因此第一子像素单元11与第二子像素单元12的开口的方向相反。同时，第一子像素单元11可以设置于第二子像素单元12的左侧，也可以设置于第二子像素单元12的右侧，本实施例对此不作限制。

在一些实施例中，所述显示基板还包括第二像素行2、第三栅极信号线G3和第四栅极信号线G4。其中，第二像素行2设置于所述第一像素行1的另一侧，第二像素行2为显示基板中除第一像素行1以外的任一像素行，而不限于显示基板中的第二行的像素行。

如图2所示，第二像素行2设置于第一像素行1远离数据绑定侧的一侧。第二像素行2包括与所述第一子像素单元11同列设置的第三子像素单元21和与所述第二子像素单元12同列设置的第四子像素单元22，且第一子像素单元11、第三子像素单元21均与第一子数据信号线91连接，第二子像素单元12、第四子像素单元22均与第二子数据信号线92连接。

第三栅极信号线G3设置于所述第二像素行2与所述第一像素行1之间；具体的，第三栅极信号线G3设置于第二像素行2与第二栅极信号线G2之间。第四栅极信号线G4设置于所述第二像素行2远离所述第一像素行1的一侧。

在一些实施例中，如图2所示，所述第三子像素单元21与所述第三栅极信号线G3连接，所述第四子像素单元22与所述第四栅极信号线G4连接；或者，如图4所示，所述第三子像素单元22与所述第四栅极信号线G4连接，所述第四子像素单元22与所述第三栅极信号线G3连接，从而可以使得子像素单元在空间的分布更加均匀。

如图4所示，在本实施例中，与第一数据信号线S1连接的第一子像素单元11、第二子像素单元12、第三子像素单元21和第四子像素单元22的显示颜色相同且驱动电压的极性相同，同时第一栅极信号线G1、第二栅极信号线G2可以分别设置于第一像素行1的两侧，第三栅极信号线G3、第四栅极信号线G4分别设置于第二像素行2两侧，同时设置于同一像素列的第一子像素单元11、第三子像素单元21分别与第一栅极信号线G1、第四栅极信号线G4连接，设置于同一像素列的第二子像素单元12、第四子像素单元22分别与第二栅极信号线G2、第三栅极信号线G3连接，该显示基板像素电极同时受正负极性数据信号线拉动，产生相消的结果，规避了由于数据信号线和像素电极之间耦合电容造成的数据信号线对像素电极拉动造成的串扰不良；同时，实现了正负帧在空间分布的均匀性，规避了摇头纹等不良。

在另一些实施例中，所述显示基板还包括第三子像素单元和第五栅极信号线。其中，第三子像素单元设置于所述第一像素行1中，所述第三子像素单元、所述第一子像素单元、所述第二子像素单元与同一数据信号线连接；第五栅极信号线设置于所述第一像素行1的一侧或另一侧，第五栅极信号线与所述第三子像素单元连接。在本实施例中，每一像素行可以设置三条栅极信号线，每一数据信号线可以与同一像素行的三个不同的子像素单元连接，且该三个不同的子像素单元分别与该像素行的三条栅极信号线连接，通过一条数据信号线为三列子像素单元提供数据信号，从而可以进一步减少集成电路芯片的使用数量。

可选的，所述第三子像素单元、所述第一子像素单元与所述第二子像素单元显示同一颜色，这样无论显示纯色画面还是混色画面，由于同一数据信号线连接同一颜色的子像素单元，不会存在数据信号变化，功耗也不会增加，也不会存在混色竖纹问题。

可选的，所述第三子像素单元、与所述第一子像素单元、所述第二子像素单元的驱动信号的极性相同，从而可以使得各子像素单元在同一帧显示画面中亮度分布均匀，从而可以尽量避免出现竖纹不良、摇头纹不良的问题。

在本实施例中，当每条数据信号线与同一像素行中的三个子像素单元连接时，显示基板中的数据信号线、栅极信号线、子像素单元等结构的位置排布、连接关系可以与前述实施例中每条数据信号线与同一像素行中的两个子像素单元连接的实施例相同或相似，且具有与前述实施例中每条数据信号线与同一像素行中的两个子像素单元连接的实施例相同或相似的技术效果，本实施例在此不再赘述。

同时，本实施例中不限于每条数据信号线与同一像素行中的二或三个子像素单元连接，每条数据信号线也可与同一像素行中的四个、五个、六个或更多个子像素单元连接，相应的增加与该像素行中的子像素单元连接的栅极信号线的数量，其中数据信号线、栅极信号线、子像素单元等结构的位置排布、连接关系可以与前述实施例中每条数据信号线与同一像素行中的两个子像素单元连接的实施例相同或相似，且具有与前述实施例中每条数据信号线与同一像素行中的两个子像素单元连接的实施例相同或相似的技术效果，本实施例在此不再赘述。

本说明书还提供了一种显示基板的驱动方法，该驱动方法用于驱动前述任一实施例所述的显示基板。其中，所述显示基板包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元；所述多个子像素单元中包括设置于第一像素行中的第一子像素单元和第二子像素单元，所述第一子像素单元、所述第二子像素单元与同一数据信号线连接且与不同的栅极信号线连接。如图5所示，所述驱动方法包括：

步骤S101，在第一时段，通过栅极信号线向所述第一子像素单元输入第一栅极信号，通过数据信号线向所述第一子像素单元输入第一数据信号。

具体的，在第一时段，通过第一栅极信号线G1输入第一栅极信号(例如为高电平信号)，第一子像素单元11的开关管打开，第一数据信号线S1先对第一子像素单元11的像素电极充电，充电结束后，第一栅极信号线G1的输入信号为低电平信号，第一子像素单元11的开关管关闭，第一子像素单元11的像素电极进入保持状态。

步骤S102，在第二时段，通过与所述第一子像素单元不同的栅极信号线向所述第二子像素单元输入第二栅极信号，通过与所述第一子像素单元相同的数据信号线向所述第一子像素单元输入第二数据信号。其中，第二时段与第一时段不重合。

在第二时段，通过第二栅极信号线G2输入第二栅极信号(例如为高电平信号)，第二子像素单元12的开关管打开，第一数据信号线S1对第二子像素单元12的像素电极充电，充电结束后，第一栅极信号线G1的输入信号为低电平信号，第二子像素单元12的开关管关闭，第二子像素单元12的像素电极进入保持状态。之后开始第二像素行的栅极信号线进行扫描，以此类推。如此栅极信号线逐行扫描，直到栅极信号线中的最后一行关闭，完成N_Frame扫描，进入下一帧，栅极信号线中的第一栅极信号线G1重新开始置高，数据信号线进行极性反转对像素进行充电，如此周而复始，实现显示。

当每条数据信号线与同一像素行中的三个子像素单元连接时，在第二时段结束后，在第三时段通过第五栅极信号线输入栅极信号，第三子像素单元的开关管打开，第一数据信号线S1对第三子像素单元的像素电极充电，充电结束后，第五栅极信号线的输入信号为低电平信号，第三子像素单元的开关管关闭，第三子像素单元的像素电极进入保持状态。之后再进行第二像素行的栅极信号线进行扫描。相应的，当每条数据信号线与同一像素行中的更多个子像素单元连接时，也采用同样的驱动方法实现。

基于同一发明构思，本申请实施例还提供了一种显示装置，该显示装置包括如上述任一项所述的显示基板。

本申请实施例提供的显示装置为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能或者具有照明功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本申请的限制。该显示装置的实施可以参见上述背板的实施例，重复之处不再赘述。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种显示基板，其特征在于，包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元；所述多个子像素单元中包括设置于第一像素行中的第一子像素单元和第二子像素单元，所述第一子像素单元、所述第二子像素单元与不同的栅极信号线连接且与同一数据信号线连接。

2.根据权利要求1所述的显示基板，其特征在于，所述第一子像素单元、所述第二子像素单元与第一数据信号线连接，所述第一数据信号线包括设置于所述第一子像素单元一侧的第一子数据信号线和设置于所述第二子像素单元一侧的第二子数据信号线，所述第一子数据信号线与所述第二子数据信号线在数据绑定侧连接。

3.根据权利要求2所述的显示基板，其特征在于，所述第一子像素单元与所述第二子像素单元为相邻的两个子像素单元。

4.根据权利要求2所述的显示基板，其特征在于，所述第一子像素单元与所述第二子像素单元显示同一颜色。

5.根据权利要求4所述的显示基板，其特征在于，所述第一子像素单元与所述第二子像素单元的驱动信号的极性相同。

6.根据权利要求5所述的显示基板，其特征在于，所述多条栅极信号线包括第一栅极信号线和第二栅极信号线，所述第一栅极信号线与所述第一子像素单元连接，所述第二栅极信号线与所述第二子像素单元连接；所述第一栅极信号线与所述第二栅极信号线设置于所述第一像素行的同一侧。

7.根据权利要求5所述的显示基板，其特征在于，所述多条栅极信号线包括第一栅极信号线和第二栅极信号线，所述第一栅极信号线与所述第一子像素单元，所述第二栅极信号线与所述第二子像素单元连接；所述第一栅极信号线设置于所述第一像素行的一侧，所述第二栅极信号线设置于所述第一行子像素的另一侧。

8.根据权利要求7所述的显示基板，其特征在于，还包括：

第二像素行，设置于所述第一像素行的另一侧，包括与所述第一子像素单元同列设置的第三子像素单元和与所述第二子像素单元同列设置的第四子像素单元；

第三栅极信号线，设置于所述第二像素行与所述第一像素行之间；

第四栅极信号线，设置于所述第二像素行远离所述第一像素行的一侧；

其中，所述第三子像素单元与所述第三栅极信号线连接，所述第四子像素单元与所述第四栅极信号线连接；或者，所述第三子像素单元与所述第四栅极信号线连接，所述第四子像素单元与所述第三栅极信号线连接。

9.根据权利要求1-8任一项所述的显示基板，其特征在于，还包括：

第三子像素单元，设置于所述第一像素行中，所述第三子像素单元、所述第一子像素单元、所述第二子像素单元与同一数据信号线连接；

第五栅极信号线，设置于所述第一像素行的一侧或另一侧，与所述第三子像素单元连接。

10.根据权利要求9所述的显示基板，其特征在于，所述第三子像素单元、所述第一子像素单元与所述第二子像素单元显示同一颜色。

11.根据权利要求10所述的显示基板，其特征在于，所述第三子像素单元、与所述第一子像素单元、所述第二子像素单元的驱动信号的极性相同。

12.一种显示基板的驱动方法，其特征在于，所述显示基板包括多条栅极信号线和多条数据信号线，所述多条栅极信号线与所述多条信号线绝缘交叠围设形成多个子像素单元；所述多个子像素单元中包括设置于第一像素行中的第一子像素单元和第二子像素单元，所述第一子像素单元、所述第二子像素单元与同一数据信号线连接且与不同的栅极信号线连接；所述驱动方法包括：

在第一时段，通过栅极信号线向所述第一子像素单元输入第一栅极信号，通过数据信号线向所述第一子像素单元输入第一数据信号；

在第二时段，通过与所述第一子像素单元不同的栅极信号线向所述第二子像素单元输入第二栅极信号，通过与所述第一子像素单元相同的数据信号线向所述第一子像素单元输入第二数据信号。

13.一种显示装置，其特征在于，包括如权利要求1-11任一项所述的显示基板。

Images