CN102749772A - 液晶显示器 - Google Patents
液晶显示器 Download PDFInfo
- Publication number
- CN102749772A CN102749772A CN2011101047730A CN201110104773A CN102749772A CN 102749772 A CN102749772 A CN 102749772A CN 2011101047730 A CN2011101047730 A CN 2011101047730A CN 201110104773 A CN201110104773 A CN 201110104773A CN 102749772 A CN102749772 A CN 102749772A
- Authority
- CN
- China
- Prior art keywords
- data line
- pixel
- lcd
- less important
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明是有关于一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于两基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素数组,其中:每条数据线连接两像素行,且每条数据线所连接的两画行之间,相隔有一或两像素行。
Description
技术领域
本发明是有关于一种液晶显示器,特别是一种低成本、高画质的液晶显示器。
背景技术
传统的液晶显示器由多条彼此正交的扫描线与数据线构成驱动电路,其中数据线由数据驱动器(data driver or source driver)驱动,而扫描线由扫描驱动器(scan driver or gate driver)驱动。由于分辨率提高,数据线连带数据驱动器的数量也增加,使得成本提高;为了降低成本,数据线的数量必须降低。
现有习知技术提出一种双栅极(dual gate)的像素结构以降低数据线的数量。图1显示一种现有习知液晶显示器的薄膜晶体管基板的双栅极像素结构。在图中每一列两相邻的像素电极共享同一数据线,例如,像素电极P1与像素电极P2共享了数据线s1、像素电极P3与P4则共享了数据线s2。另外,每一列相邻的两像素电极连接不同的扫描线,例如,相邻两像素电极P1与P2的像素电极P1连接扫描线g1、像素电极P2连接扫描线g2。
如图1的结构虽能节省数据线的数量,却影响显示器的输出画质。当扫描线g1被输入一高准位电压,薄膜晶体管SW1、SW3、SW5被打开,数据线s1、s2、s3分别通过薄膜晶体管SW1、SW3、SW5写入像素电压与像素电极P1、P3、P5。接着,扫描线g1被输入一低准位电压,而扫描线g2被输入一高准位电压,使得薄膜晶体管SW2、SW4、SW6被打开,数据线s1、s2、s3分别通过薄膜晶体管SW2、SW4、SW6写入像素电压与像素电极P2、P4、P6。此时,像素电极P1、P3、P5仍是保持电位的状态;因此,像素电极P3会受到像素电极P2充电的影响而干扰、像素电极P5会受到像素电极P4充电的影响而干扰,导致像素电极P3与P5的保持电位被耦合,使得显示器的画面产生垂直亮纹。
因此,亟需提供一种新的液晶显示器,能够减少数据线的数量进而降低成本,又能保持画质不受影响。
由此可见,上述现有的液晶显示器在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。因此如何能创设一种新型结构的液晶显示器,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的液晶显示器存在的缺陷,而提供一种新型结构的液晶显示器,所要解决的技术问题是使其能够减少数据驱动器的数量进而降低成本,又能保持画质不受影响,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于该上基板与该薄膜晶体管基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素数组,其中:除了第一条数据线与最后一条数据线之外,每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线的该两条次数据线所连接的两像素行之间相隔有两条像素行。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的液晶显示器,其中所述的第一条数据线与最后一条数据线的两条次数据线分别连接一像素行的多个像素电极,且其所连接的两像素行之间相隔有一条像素行。
前述的液晶显示器,其中所述的每一列的像素内的像素电极是由两条栅极线驱动,且除了每列中的第一个与最末个像素电极,相邻的两像素电极连接不同的扫描线。
前述的液晶显示器,其中所述的每一条数据线具有至少一次要部分与至少一主要部分,其中该次要部分设置于该主要部分下方,且该主要部分具有一接触孔,其内部填充有一导电材质,并通过该导电材质与该次要部分连接。
前述的液晶显示器,其中所述的该次要部分与该主要部分之间具有一绝缘层。
前述的液晶显示器,其中所述的该次要部分与该些扫描线位于同一层。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于该上基板与该薄膜晶体管基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素数组,其中:每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线的该两条次数据所连接的两像素行之间相隔有一条像素行。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的液晶显示器,其中所述的该像素数组的每一像素列是由两条栅极线驱动,其中第N个像素电极与第N+1个像素电极连接相同扫描线,而第N+2与第N+3个像素电极共同连接至另一扫描线,此处N为正整数且为奇数1、5、9...。
前述的液晶显示器,其中所述的每一条数据线具有多个次要部分与至少一主要部分,其中至少一该次要部分设置于该主要部分下方,且该主要部分具有一接触孔,其内部填充有一导电材质,并通过该导电材质与设置于下方的该至少一次要部分连接。
前述的液晶显示器,其中所述的设置于该主要部分下方的该至少一次要部分与该主要部分之间具有一绝缘层。
前述的液晶显示器,其中所述的设置于该主要部分下方的该至少一次要部分与该些扫描线位于同一层。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,本发明的主要技术内容如下:揭露一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于该上基板与该薄膜晶体管基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素电极数组,其中:除了第一条数据线与最后一条数据线之外,每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线所连接的两像素行之间相隔有两条像素行。另揭露一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于该上基板与该薄膜晶体管基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素电极数组,其中:每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线所连接的两像素行之间相隔有一条像素行。借由上述技术方案,本发明液晶显示器至少具有下列优点及有益效果:
除了第一条数据线与最后一条数据线之外,每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线所连接的两像素行之间相隔有两条像素行。
每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线所连接的两像素行之间相隔有一条像素行。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1显示一种现有习知液晶显示器的薄膜晶体管基板的双栅极像素结构;
图2A至图2C显示根据本发明实施例的液晶显示器,其中图2A示意其像素结构、图2B显示其数据线、扫描线、像素电极的对应关系、图2C显示其等效电路图;
图3A与图3B显示根据本发明实施例的一种数据线结构,应用于图2A实施例;
图4A至图4C显示根据本发明实施例的液晶显示器,其中图4A示意其像素结构、图4B显示其数据线、扫描线、像素电极的对应关系、图4C显示其等效电路图;
图5显示根据本发明实施例的一种数据线结构,应用于图4A图实施例;
图6显示根据本发明实施例的一种数据线结构,应用于图4A实施例;
以及
图7显示根据本发明实施例的一种数据线结构,应用于图4A实施例。
10: 薄膜晶体管基板
12: 色缘层
14: 金属
20: 薄膜晶体管基板
B1-B16: 像素电极
C1-C12: 像素行
CE: 共通电极
CH: 接触孔
C1c: 像素电极
g1-g16: 扫描线
G1-G16: 像素电极
P(m,n):(m,n为整数) 像素电极
PE: 像素电极
R1-R16: 像素电极
s1-s6: 数据线
Smn: 次数据线
sn,h:(n为整数) 次要部分
sn,s:(n为整数) 次要部分
sn,v:(n为整数) 主要部分
SW: 开关
SW1-SW12: 薄膜晶体管
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的液晶显示器其具体实施方式、结构、特征及其功效,详细说明如后。
图2A至图2C显示根据本发明实施例的液晶显示器,其中图2A示意其像素结构、图2B显示其数据线、扫描线、像素电极的驱动对应关系、图2C显示其等效电路图。
参照图2A,本发明实施例液晶显示器包含:一薄膜晶体管基板(或称下基板)10;一上基板(未图示),例如一彩色滤光片基板;以及一液晶层(未图示)位于上基板与薄膜晶体管基板10之间。
在薄膜晶体管基板10上,由彼此正交的扫描线(g1、g2...g8)与数据线(s1、s2...s8)定义出一像素数组,其中每一个像素包含一个像素电极(R1、G1、B1...)。扫描线连接至少一扫描驱动器(未图标),数据线连接至少一数据驱动器(未图标)。本文中,除非特别说明,“连接”包含“电性连接”。每条数据线具有两条次数据线,而每条次数据线连接像素数组中的两不相邻的像素行(column),其中,除了第一条数据线(例如s1)与最后一条数据线(例如s6)之外,每一条数据线的两条次数据线分别连接两条非相邻的像素行内的像素电极,且该两条非相邻的像素行彼此间隔两条像素行,例如,第二条数据线s2具有两次数据线s21与s22分别连接像素行C2与像素行C5,且两像素行C2与C5之间相隔有C3与C4两像素行;第三条数据线s3具有两次数据线s31与s32分别连接像素行C4与像素行C7,且两像素行C4与C7之间相隔有C5与C6两像素行。
此外,与前述规则不同的是,第一条数据线,例如s1,具有两条次数据线s11与s12分别连接像素行C1与C3,且其所连接的两像素行相隔有一像素行C2;最后一条数据线,例如s6,具有两次数据线s21与s22分别连接像素行C10与C12,且其所连接的两像素行相隔有一像素行C11。
另外,每一像素列内的像素是由两条栅极线所驱动,且除了每一像素列中的第一个与最末个像素外,任两相邻像素内的像素电极连接不同的扫描线,例如,相邻两像素电极G1与B1中,像素电极G1通过薄膜晶体管SW2连接扫描线g1、像素电极B1通过薄膜晶体管SW3连接扫描线g2;而相邻两像素电极R2与G2中,像素电极R2通过薄膜晶体管SW4连接扫描线g1、像素电极G2通过薄膜晶体管SW5连接扫描线g2,依此类推。此处R、G、B分别代表红、绿、蓝三种像素。
借由上述结构,可以节省一半数据线的数量,因而减少数据驱动器的使用数,另外也能确保显示器的输出画质。同时对照图2A与图2B,当扫描线g1被输入一高准位电压,薄膜晶体管SW1、SW2、SW4、SW6、SW8、SW10被打开,数据线s1-s6分别通过薄膜晶体管SW1、SW2、SW4、SW6、SW8、SW10写入像素电压于像素电极R1、G1、R2、B2、G3、R4。接着,扫描线g1被输入一低准位电压,而扫描线g2被输入一高准位电压,使得薄膜晶体管SW3、SW5、SW7、SW9、SW11、SW12被打开,数据线s1-s6分别通过薄膜晶体管SW3、SW5、SW7、SW9、SW11、SW12写入像素电压于像素电极B1、G2、R3、B3、G4、B4。此时,像素电极R1、G1、R2、B2、G3、R4仍是保持电位的状态,但因为相邻两像素电极之间被一条次数据线隔开,大大减低电容耦合的影响,因此能确保显示画质。
此外,第2至4像素行内的像素电极的驱动方式,与第1行像素行内的像素电极相似,其驱动方式详细如图2B所示。
图2C显示上述结构的等效电路图。每一像素内的像素电容C1c分别由一像素电极PE和一共通电极CE所构成,其中每一个像素电极PE经由一开关SW,例如薄膜晶体管,连接一数据线与一扫描线;例如,薄膜晶体管SW的栅极连接扫描线、源极连接数据线、漏极连接像素电极PE。在此特别说明的是,在本发明实施例中,开关SW虽以薄膜晶体管做实施说明,但并不限于此,其它类型的开关亦适用之。
值得注意的是,上述实施例仅例示6条数据线与8条扫描线,但实际数量不止于此;相同的原理可应用于具有各种数量扫描线与数据线的液晶显示器。
在上述实施例,因为一条数据线通过两条次数据线分别连接两像素行内的像素电极,必须利用结构设计以避免两数据线在交错处接触。图3A与图3B显示根据本发明实施例的一种数据线结构,应用于图2A实施例,其中图3B为图3A在A-A’方向的剖面图。如图,以数据线s1为例,其具有次要部分s1,h与主要部分s1,v,其中次要部分s1,h设置于主要部分s1,v下方,且主要部分s1,v在预备与次要部分s1,h连接的地方具有接触孔CH,其内部填充有导电材质14,并通过导电材质14与次要部分s1,h连接。次要部分s1,h与主要部分s1,v之间具有绝缘层12,且次要部分s1,h的位置位于像素矩阵外围或液晶显示面板的显示区外围;并且,在较佳实施例,为避免增加工艺步骤,次要部分s1,h与扫描线是在同一工艺步骤中形成,较佳者,次要部分s1,h与扫描线为由同一材质所构成。上述原则适用于每条数据线;借此,可避免两数据线,例如s1与s2,互相接触。值得注意的是,上述每条数据线的主要部分可包含如图2A所述的两次数据线;例如,数据线s1的主要部分s1,v可包含前述的次数据线s11与s12。同理,在另一实施例(图未示),主要部分s1,v亦可设置于次要部分s1,h下方,且次要部分s1,h在预备与主要部分s1,v连接的地方具有接触孔CH,其内部填充有导电材质14,并通过导电材质14使主要部分s1,v与次要部分s1,h连接。
图4A至图4C显示根据本发明另一实施例的液晶显示器,其中图4A示意其像素结构、图4B显示其数据线、扫描线、像素电极的对应关系、图4C显示其等效电路图。
参照图4A,本实施例液晶显示器包含:一薄膜晶体管基板(或称下基板)20;一上基板(未图示),例如一彩色滤光片基板;以及一液晶层(未图示)位于上基板与薄膜晶体管基板20之间。
在薄膜晶体管基板20上,由彼此正交的扫描线(g1、g2...g10)与数据线(s1、s2...s 4)定义出一像素数组,其中,每一像素包含一像素电极,例如P(1,1)、P(2,1)、P(3,1)...P(8,5),此处一个像素可代表一个原色,例如红、蓝或绿。多扫描线连接至少一扫描驱动器(未图标),多数据线连接至少一数据驱动器(未图标)。每条数据线具有两条次数据线分别连接两个不相邻像素行内的像素电极,且所连接的两像素行之间相隔有另一像素行。例如,数据线s1具有两次数据线s11与s12分别连接像素行C1与C 3,且其所连接的两像素行相隔有一像素行C2;数据线s2具有两次数据线s21与s22分别连接像素行C2与C4,且其所连接的两像素行相隔有一像素行C3。
另外,每一像素列(row)内的像素是分别由两条栅极线驱动,其中,每一像素列的第N个像素内的薄膜晶体管开关SW与第N+1个像素内的薄膜晶体管开关SW连接相同扫描线,而第N+2与第N+3个像素内的薄膜晶体管开关SW则共同连接至另一扫描线。此处N为正整数且为奇数1、5、9...。例如,在第一像素列中,当N等于1,像素电极P(1,1)与像素电极P(2,1)分别经由薄膜晶体管开关SW1与SW2连接相同扫描线g1,而像素电极P(3,1)和像素电极P(4,1)分别经由薄膜晶体管开关SW3与SW4连接至另一扫描线g2。
借由上述结构,可以节省一半数据线的数量,并进而减少所需的数据驱动器数量,也能确保显示器的输出画质。同时对照图4A与图4B,当扫描线g1被输入一高准位电压,薄膜晶体管SW1、SW2、SW5、SW6被打开,数据线s1-s4分别通过薄膜晶体管SW1、SW2、SW5、SW6写入像素电压与像素电极P(1,1)、P(2,1)、P(5,1)、P(6,1)。接着,扫描线g1被输入一低准位电压,而扫描线g2被输入一高准位电压,使得薄膜晶体管SW3、SW4、SW7、SW8被打开,数据线s1-s4分别通过薄膜晶体管SW3、SW4、SW7、SW8写入像素电压与像素电极P(3,1)、P(4,1)、P(7,1)、P(8,1)。此时,像素电极P(1,1)、P(2,1)、P(5,1)、P(6,1)仍是保持电位的状态,但因为相邻两像素电极之间有被数据线隔开,不会发生电容耦合,因此能确保显示画质。
此外,第2至5行像素电极的驱动方式,与第1行像素电极相似,其驱动方式详细如图4B所示。
图4C显示上述结构的等效电路图。每一像素内的像素电容C1c分别由一像素电极PE和一共通电极CE所构成,其中每一个像素电极PE经由一开关SW,例如薄膜晶体管,连接一数据线与一扫描线;例如,薄膜晶体管SW的栅极连接扫描线、源极连接数据线、漏极连接像素电极PE。
值得注意的是,上述实施例仅例示4条数据线与10条扫描线,但实际数量不止于此;相同的原理可应用于具有各种数量扫描线与数据线的液晶显示器。
在上述实施例,因为一条数据线通过两条次数据线同时连接两个像素行,必须利用结构设计以避免两数据线在交错处接触。图5显示根据本发明实施例的一种数据线结构,应用于图4A实施例。如图,以数据线s1为例,其具有两个次要部分s1,s与三个主要部分s1,v,其中至少一个次要部分s1,s可以设置于主要部分s1,v下方,且主要部分s1,v在预备连接设置于下方的该次要部分s1,s的地方具有接触孔CH,其内部填充有导电材料14,并通过导电材料14与次要部分s1,s连接。该至少一次要部分s1,s与主要部分s1,v之间具有绝缘层(未图示),另,次要部分s1,s的位置位于像素矩阵外围或液晶显示面板的显示区外围;并且,在较佳实施例,为避免增加工艺步骤,该至少一次要部分s1,s与扫描线是在同一工艺步骤中形成,较佳者,次要部分s1,h与扫描线为由同一材质所构成。上述原则适用于每条数据线;借此,可避免两数据线,例如s1与s2,互相接触。值得注意的是,每条数据线的主要部分可包含如图4A所述的两条次数据线;例如,数据线s1的主要部分s1,v可包含前述的次数据线s11与s12。另,在一实施例中,每一数据线的两个次要部分s1,s,分别为镜像对称,且与垂直分部的次数据线s11与s12夹90-160度的夹角,较佳者,夹角可为120-150度。特别一提的是,本实施例的导线结构设计方式亦可适用于前述图2实施例。
图6与图7显示根据本发明另两个实施例的数据线结构,应用于图4A实施例。其中,每条数据线具有主要部分与次要部分,次要部分用于连接主要部分,而所利用的原理与前述实施例相同,不再叙述。值得一提的是,图6的实施例中,任两条相邻数据线的主要部分中的较长结构部分,是间隔三个像素宽度;而在图7的实施例中,任两条相邻数据线的主要部分中的较长结构部分,是间隔一个像素宽度。同理,本实施例的导线结构设计方式亦可适用于前述图2的实施例。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (11)
1.一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于该上基板与该薄膜晶体管基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素数组,其特征在于:
除了第一条数据线与最后一条数据线之外,每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线的该两条次数据线所连接的两像素行之间相隔有两条像素行。
2.如权利要求1所述的液晶显示器,其特征在于第一条数据线与最后一条数据线的两条次数据线分别连接一像素行的多个像素电极,且其所连接的两像素行之间相隔有一条像素行。
3.如权利要求1所述的液晶显示器,其特征在于每一列的像素内的像素电极是由两条栅极线驱动,且除了每列中的第一个与最末个像素电极,相邻的两像素电极连接不同的扫描线。
4.如权利要求1所述的液晶显示器,其特征在于每一条数据线具有至少一次要部分与至少一主要部分,其中该次要部分设置于该主要部分下方,且该主要部分具有一接触孔,其内部填充有一导电材质,并通过该导电材质与该次要部分连接。
5.如权利要求4所述的液晶显示器,其特征在于该次要部分与该主要部分之间具有一绝缘层。
6.如权利要求4所述的液晶显示器,其特征在于该次要部分与该些扫描线位于同一层。
7.一种液晶显示器,包含一薄膜晶体管基板、一上基板,以及一液晶层位于该上基板与该薄膜晶体管基板之间,该薄膜晶体管基板包含多条扫描线、多条数据线,以及由该些扫描线与数据线所定义的一像素数组,其特征在于:
每一条数据线具有两条次数据线分别连接该像素数组的一像素行的多个像素电极,且每一条数据线的该两条次数据所连接的两像素行之间相隔有一条像素行。
8.如权利要求1所述的液晶显示器,其特征在于该像素数组的每一像素列是由两条栅极线驱动,其中第N个像素电极与第N+1个像素电极连接相同扫描线,而第N+2与第N+3个像素电极共同连接至另一扫描线,此处N为正整数且为奇数1、5、9...。
9.如权利要求7所述的液晶显示器,其特征在于每一条数据线具有多个次要部分与至少一主要部分,其中至少一该次要部分设置于该主要部分下方,且该主要部分具有一接触孔,其内部填充有一导电材质,并通过该导电材质与设置于下方的该至少一次要部分连接。
10.如权利要求9所述的液晶显示器,其特征在于设置于该主要部分下方的该至少一次要部分与该主要部分之间具有一绝缘层。
11.如权利要求9所述的液晶显示器,其特征在于设置于该主要部分下方的该至少一次要部分与该些扫描线位于同一层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110104773.0A CN102749772B (zh) | 2011-04-22 | 2011-04-22 | 液晶显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110104773.0A CN102749772B (zh) | 2011-04-22 | 2011-04-22 | 液晶显示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102749772A true CN102749772A (zh) | 2012-10-24 |
CN102749772B CN102749772B (zh) | 2014-09-10 |
Family
ID=47030086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110104773.0A Active CN102749772B (zh) | 2011-04-22 | 2011-04-22 | 液晶显示器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102749772B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104155817A (zh) * | 2014-07-17 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种像素结构及其制造方法、显示基板和显示装置 |
CN108459444A (zh) * | 2018-03-28 | 2018-08-28 | 惠科股份有限公司 | 显示面板及显示装置 |
CN113990251A (zh) * | 2021-10-27 | 2022-01-28 | 合肥京东方光电科技有限公司 | 显示基板及其驱动方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101706633A (zh) * | 2008-12-22 | 2010-05-12 | 深超光电(深圳)有限公司 | 液晶显示器的双闸极晶体管基板 |
EP2200012A2 (en) * | 2008-12-12 | 2010-06-23 | Samsung Electronics Co., Ltd. | Method for processing data, driving apparatus for performing the method and display apparatus having the driving apparatus |
JP2010237685A (ja) * | 2010-05-20 | 2010-10-21 | Casio Computer Co Ltd | 表示装置 |
JP2011022558A (ja) * | 2009-07-15 | 2011-02-03 | Samsung Electronics Co Ltd | 表示装置 |
CN102023426A (zh) * | 2009-09-10 | 2011-04-20 | 北京京东方光电科技有限公司 | 阵列基板以及液晶面板 |
-
2011
- 2011-04-22 CN CN201110104773.0A patent/CN102749772B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2200012A2 (en) * | 2008-12-12 | 2010-06-23 | Samsung Electronics Co., Ltd. | Method for processing data, driving apparatus for performing the method and display apparatus having the driving apparatus |
CN101706633A (zh) * | 2008-12-22 | 2010-05-12 | 深超光电(深圳)有限公司 | 液晶显示器的双闸极晶体管基板 |
JP2011022558A (ja) * | 2009-07-15 | 2011-02-03 | Samsung Electronics Co Ltd | 表示装置 |
CN102023426A (zh) * | 2009-09-10 | 2011-04-20 | 北京京东方光电科技有限公司 | 阵列基板以及液晶面板 |
JP2010237685A (ja) * | 2010-05-20 | 2010-10-21 | Casio Computer Co Ltd | 表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104155817A (zh) * | 2014-07-17 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种像素结构及其制造方法、显示基板和显示装置 |
CN108459444A (zh) * | 2018-03-28 | 2018-08-28 | 惠科股份有限公司 | 显示面板及显示装置 |
CN113990251A (zh) * | 2021-10-27 | 2022-01-28 | 合肥京东方光电科技有限公司 | 显示基板及其驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102749772B (zh) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10991334B2 (en) | Display with wireless data driving and method for making same | |
CN101379538B (zh) | 有源矩阵基板、显示装置和电视接收机 | |
US8854561B2 (en) | Liquid crystal display panel with charge sharing scheme | |
CN202916564U (zh) | 液晶显示装置 | |
US10403648B2 (en) | Array substrates with adjacent sub-pixels having opposite polarities | |
US11693284B2 (en) | Display panel and method of repairing the same | |
TWI427381B (zh) | 主動式矩陣顯示器及其驅動方法 | |
TWI522718B (zh) | 畫素陣列 | |
US20190164994A1 (en) | Tft substrate | |
CN104216187A (zh) | 像素结构、液晶显示面板及其驱动方法 | |
CN104090438A (zh) | 阵列基板、显示装置及其驱动方法 | |
CN108828860B (zh) | 显示面板及显示装置 | |
CN103278977A (zh) | 液晶显示面板及其像素结构和驱动方法 | |
CN101004527A (zh) | 一种液晶显示面板与主动式阵列基板 | |
WO2020077898A1 (zh) | 显示面板及其驱动方法 | |
US20180315382A1 (en) | Driver circuit structure for rgbw display panel | |
US20140209932A1 (en) | Pixel unit and pixel array | |
CN108242222B (zh) | 显示设备 | |
US8766889B2 (en) | Liquid crystal display and driving method thereof | |
WO2019192082A1 (zh) | 一种液晶显示器 | |
US10761389B2 (en) | Pixel arrangement and display panel | |
JP2003280036A (ja) | 液晶表示装置 | |
CN102749772B (zh) | 液晶显示器 | |
US20180143472A1 (en) | Array substrate and display panel | |
TWI440946B (zh) | 液晶顯示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |