CN101004527A - 一种液晶显示面板与主动式阵列基板 - Google Patents

Abstract

本发明提供一种液晶显示面板与主动式阵列基板，该液晶显示面板通过依次缩减显示子区中的像素电极的投影面积，以减少存在像素中的寄生电容、液晶电容、及/或辅助电容，以依次递减各像素的总电容值，进而对馈通电压ΔVp进行电容补偿，并使得液晶显示面板的馈通电压ΔVp趋于一致来改善显示画面的品质。

Description

一种液晶显示面板与主动式阵列基板

技术领域

本发明关于一种液晶显示面板及主动式阵列基板，尤指一种薄膜晶体管液晶显示面板及主动式阵列基板。

背景技术

请一并参考图1A、图1B，图1A显示传统薄膜晶体管液晶显示面板的像素示意图，而图1B及1C显示对应图1A中I-I线段标示处的传统薄膜晶体管液晶显示面板的像素剖面图。

现以图1C介绍传统主动式阵列基板的结构：首先，在下基板20上一并制作出栅极线(Gate Line)31与辅助电容线(Storage Capacitor Line)32的图形，其次，制作出绝缘膜34，之后，依次制作出源极线(Source Line)33、有机层(Organic Layer)36、像素电极(Pixel Electrode)35，而最后是一层配向膜(Alignment Film)37。

对于传统薄膜晶体管液晶显示面板来说，其相对于下基板20之上还包括一上基板21，以形成一容置空间，请参考图1B所示相对于图1C下基板20剖面处的上基板21剖面图。首先，在其上制作出彩色滤光膜(Color Filter)40，之后，再制作出共同电极(Common Electrode)39。然后，将下基板20、上基板21结合在一起，再于容置空间中注入液晶38，如此完成薄膜晶体管液晶显示面板。

现有的薄膜晶体管液晶显示面板制作出栅极线31和源极线33以定义各个像素3的区域，并据此在各个像素3的区域中制作出像素电极35，像素3的等效电路由一薄膜晶体管(Thin Film Transistor，TFT)30、一液晶电容(Clc)、及一辅助电容(Cs)组成，且像素3通过薄膜晶体管30的栅极302经由栅极线31电性连接栅极驱动芯片(图中未示)，并且通过薄膜晶体管30的源极301经由源极线33电性连接源极驱动芯片(图中未示)，薄膜晶体管30的漏极303电性连接像素电极35、及辅助电容线32。

薄膜晶体管30为一开关元件，其控制像素电极35上的电压，像素电极35与位于其上的共同电极39之间形成导体-绝缘体-导体的层状构造而形成液晶电容(Clc)，而像素电极35与位于其下的辅助电容线32之间系形成辅助电容(Cs)。

当栅极驱动芯片通过栅极线31驱动薄膜晶体管30的栅极302导通时，从源极驱动芯片输入的电压信号即可经由源极线33自薄膜晶体管30的源极301经漏极303传递至液晶电容(Clc)和辅助电容，并由液晶电容(Clc)和辅助电容来储存其所接收到的电压信号。

若依据基本电学公式，即可得知电容值的大小与形成该电容的导体-绝缘体-导体的层状构造投影面积为正相关的关系，因此，对于液晶电容(Clc)来说，其电容值大小与像素电极35和共同电极39之间的投影面积重叠部分大小正相关，相类似地，对于辅助电容来说，其电容值大小与辅助电极331和像素电极35之间的投影面积重叠部分大小正相关。

然而，传统薄膜晶体管液晶显示面板中也存有若干个寄生电容，如：栅极/漏极电容(Cgd)、源极/漏极电容(Csd)，前者是由于栅极线31和像素电极35之间有部分投影面积为上下重叠而存在，后者是由于源极线33和像素电极35之间有部分投影面积为上下重叠而存在。在此说明书中，这些寄生电容们与液晶电容(Clc)、及辅助电容(Cs)的总和被称为总电容值C，即C＝Cgd+Csd+Clc+Cs。

请参考图2所示的传统像素电压波形，以了解寄生电容对传统像素操作的影响。其中，横轴代表时间，纵轴代表电压，波形41为栅极线上的电压波形，波形42为源极线上的电压波形，波形43为像素电极上的电压波形。

如图中所示，当栅极驱动芯片将栅极线上的电压升到栅极线高电压(Vgh)之际，源极驱动芯片也将源极线上的电压上升以开始对像素电极充电。当像素电极的电压上升到预定的电压时，栅极线上的电压降到栅极线低电压(Vgl)，此时，栅极线上的压降对像素电极造成耦合效应而使像素电极上的电压亦产生一压降ΔVp。ΔVp被称为馈通电压(Feed through voltage)，其以栅极/漏极电容(Cgd)、源极/漏极电容(Csd)、液晶电容(Clc)、辅助电容(Cs)、栅极线高电压(Vgh)、与栅极线低电压(Vgl)所表示的数学关系式如下：

ΔVp＝(Cgd/(Cgd+Csd+Clc+Cs))×(Vgh-Vgl)；或

ΔVp＝(Cgd/C)×(Vgh-Vgl)；

并且，通常一条栅极线上串联有许多像素，各个像素与栅极驱动芯片之间的距离皆不相同，若串联在栅极线上以靠近栅极驱动芯片侧起算的第一个像素被测量到的栅极线高电压以Vgh1表示，而栅极线上被串联的最后一个像素被测量到的栅极线高电压以Vghf表示的话，当栅极控制芯片提高栅极线的电压至栅极线高电压(Vgh)时，因各个像素和栅极线间的连接距离不一，而使从靠近栅极驱动芯片侧传送来的栅极线高电压(Vgh)信号受到渐次增强的影响，其影响是由于在栅极线上的栅极线高电压(Vgh)信号传递过程中，累进的像素总电容值与栅极线电阻值所形成的电阻电容时间延迟(RC Time Delay)，其使得Vgh1和Vghf之间存在一电压差ΔVg，即ΔVg＝Vgh1-Vghf。

由上述可以得知，栅极线上所连接的各个像素的Vgh受到电阻电容时间延迟不等的影响，且随着像素与栅极线之间连接的位置越远离栅极驱动芯片，其受到的影响越大，而使Vgh值越低，也因此使得馈通电压ΔVp越小。

此般各个像素的馈通电压ΔVp的不一致造成像素电压极性反转时的不平衡，并使得各像素的灰阶电压基准有若干误差，因而使人眼观察到显示画面产生闪烁的现象，而降低显示面板的显示品质。

发明内容

本发明的一目的是提供一种液晶显示面板及主动式阵列基板，能依次降低液晶显示面板像素的总电容值，并对馈通电压ΔVp进行电容补偿。

本发明的另一目的在提供一种液晶显示面板及主动式阵列基板，能减少液晶显示面板显示画面的闪烁现象，并改善液晶显示面板的显示画面的显示品质。

为达成上述目的，本发明提供一种液晶显示面板，包括：一下基板，该下基板包括：复数个显示子区，显示子区分别具有复数个像素，每一像素分别具有一薄膜晶体管及一像素电极，且薄膜晶体管电性连接像素电极，薄膜晶体管控制所述像素电极上的电压；复数条栅极线，分别电性连接所对应显示子区的薄膜晶体管；以及复数条源极线，分别电性连接所对应显示子区的薄膜晶体管；一上基板，相对于下基板之上，以形成一容置空间；以及一液晶，位于容置空间中；其中，像素电极的投影面积与栅极线的投影面积及源极线的投影面积部分重叠，而在下基板上相同显示子区内的像素电极的投影面积相同，且相异显示子区内的像素电极的投影面积循一方向依次递减。

为达成上述目的，本发明提供一种主动式阵列基板，使用于一液晶显示面板中，所述阵列基板包括：一基板，复数个显示子区，显示子区分别具有复数个像素，每一像素分别具有一薄膜晶体管及一像素电极，且薄膜晶体管电性连接像素电极，薄膜晶体管控制像素电极上的电压；复数条栅极线，分别电性连接所对应显示子区的薄膜晶体管；以及复数条源极线，分别电性连接所对应显示子区的薄膜晶体管；其中，像素电极的投影面积与栅极线的投影面积及源极线的投影面积部分重叠，而相同显示子区内的像素电极的投影面积相同，且相异显示子区内的像素电极的投影面积循一方向依次递减。

本发明的栅极线与源极线之间夹角没有限制，然于一较佳实施态样中，源极线垂直于所述栅极线。

本发明的相异显示子区内的像素电极投影面积递减的方向的一实施态样循一栅极线方向，另一实施态样循一源极线方向。

本发明一实施态样中，相同显示子区的像素电极与源极线的投影面积重叠部分相同，且相异显示子区内的像素电极投影面积递减的被缩减的面积为像素电极与源极线间的投影面积重叠部分。

本发明另一实施态样中，相同显示子区的像素电极与栅极线的投影面积重叠部分相同，且相异显示子区内的像素电极投影面积递减的被缩减的面积为像素电极与栅极线间的投影面积重叠部分。

然而，在本发明另一实施态样中，下基板还包含复数条辅助电容线，辅助电容线位于像素电极之下，像素电极的投影面积与辅助电容线的投影面积之间部分重叠，且相同显示子区的像素电极与辅助电容线的投影面积重叠部分相同，相异显示子区内的像素电极的投影面积递减的被缩减的面积为像素电极与辅助电容线间的投影面积重叠部分。

此外，在本发明另一实施态样中，上基板还包含一个共同电极，且共同电极位于液晶之上，像素电极的投影面积与共同电极的投影面积之间部分重叠，且相同显示子区的像素电极与共同电极的投影面积重叠部分相同，相异显示子区内的像素电极的投影面积递减的被缩减的面积为像素电极与共同电极间的投影面积重叠部分。

本发明显示子区的形状为弹性变化，在一较佳实施态样中，显示子区的一边界线垂直于所述复数条栅极线的方向，在另一较佳实施态样中，显示子区的一边界线垂直于所述复数条源极线的方向，在另一较佳实施态样中，所述复数个显示子区的投影面积都相同。

此外，本发明显示子区的数目为弹性变化。

本发明通过依次缩减显示子区中的像素电极的投影面积，以减少存在像素中的寄生电容、液晶电容、及/或辅助电容，以依次递减各像素的总电容值，进而对馈通电压ΔVp进行电容补偿，并使得液晶显示面板的馈通电压ΔVp趋于一致来改善显示画面的品质。

附图说明

图1A为传统像素的示意图；

图1B为传统上基板剖面图；

图1C为传统像素的剖面图；

图2为传统像素电压的波形示意图；

图3为本发明一较佳实施例的显示子区的示意图；

图4A、图4B、图4C为本发明一较佳实施例的各显示子区的像素电极示意图；

图4为图3和图4A-图4C相结合的示意图；

图5A、图5B、图5C为本发明另一较佳实施例的各显示子区的像素示意图；

图6为本发明一较佳实施例的显示子区的示意图。

主要元件符号说明：

液晶显示面板1                               下基板20

上基板21                                    像素3，21，22，23，24，25，26

显示子区11，12，13，16，17，18              栅极驱动芯片14

源极驱动芯片15                              辅助电容线27，32

薄膜晶体管30                                源极301

栅极302                                     漏极303

绝缘膜34                                    有机膜36

配向膜37                                    液晶38

共同电极39                                  彩色滤光膜40

栅极线31，141，142，143                     源极线33，151，152，153

栅极线上的电压波形41                        源极线上的电压波形42

像素电极上的电压波形43                      辅助电容电极321

像素电极35，211，221，231，241，251，261

具体实施方式

首先，请参考图3与图4A、图4B、图4C，其中图3为显示子区的示意图，图4A、图4B、图4C所示为本发明一较佳实施例。

液晶显示面板1的下基板(图中未示)被分组成显示子区11，12，13，该三个显示子区域分别具有复数个像素21，像素22以及像素23，复数个栅极驱动芯片14、及复数个源极驱动芯片15，且在本实施例中，显示子区11，12，13的投影面积皆相同。

该像素21，22，23分别具有薄膜晶体管30、及像素电极211，221，231，薄膜晶体管30包括有源极301、栅极302、与漏极303。并且，像素21，22，23通过栅极302经由栅极线141，142，143与栅极驱动芯片14电性连接，像素21，22，23通过源极301经由源极线151，152，153与源极驱动芯片15电性连接，而辅助电容电极321的电性状态与漏极303相同。

在本实施例中，显示子区11，12，13的边界垂直于栅极线141，142，143的方向，以针对栅极线141，142，143上的电压信号传递来做补偿，而对于显示子区11，12，13的个数来说，其可为任意整数。图3中所示范的栅极线方向为横向方向，且具有横向排列顺序的三个显示子区11，12，13，然于其它实施例中可具有其它整数个数的显示子区，栅极线方向亦可为横向之外的任何方向。

如图4A所示，被划分为显示子区11的像素21的像素电极211为传统设计，即，它的投影面积与传统像素电极的投影面积相同，像素电极211的投影面积与栅极线141的投影面积及源极线151的投影面积部分重叠，因此，像素21的总电容值C与传统像素的总电容值C相同，换句话说，像素21的馈通电压ΔVp也与传统像素的馈通电压ΔVp相同。

另参阅图4B所示，被划分为显示子区12的像素22的像素电极221的投影面积被缩减，而使得像素22的源极/漏极电容(Csd)、及液晶电容(Clc)降低以使总电容值C下降，且使像素22的馈通电压ΔVp值相较于像素21增加。

而在图4C中，相较于图4B所示的像素22，被划分为显示子区13的像素23的像素电极231的投影面积更为缩减，以使得像素23的总电容值C更为降低，而更增加像素23的馈通电压ΔVp值。

通过上述作法分别调整显示子区11，12，13的像素21，22，23的像素电极211，221，231的投影面积，使其为依照一方向依次递减，来依次降低对显示子区11，12，13的像素21，22，23的电容补偿以达到液晶显示面板1各显示子区11，12，13中像素21，22，23的馈通电压ΔVp趋于一致的效果。图4为图3和图4A-图4C相结合的示意图。

由图中可知，本实施例的像素22，23的像素电极221，231被缩减的投影面积部分为其与源极线152，153间的投影面积重叠部分，因此，除可使液晶电容(Clc)下降之外，尚具有降低像素22，23的源极/漏极电容(Csd)的效果，而使得像素22，23的总电容值C更为明显下降以增加像素22，23的馈通电压ΔVp值。然而，在其它实施例中，像素22，23的像素电极221，231被缩减的投影面积部分并不限于其与源极线152，153间的投影面积重叠部分部分。

此外，对于像素21，22，23的像素电极211，221，231的投影面积依次递减所依照的方向来说，如图中所示，本实施例依照显示子区11，12，13对栅极驱动芯片14的排列顺序递减，然于其它实施例当中，也可依照其它方向来递减不同显示子区中像素电极的投影面积。

另外，在本发明的另一实施例中，相异显示子区内的像素电极被缩减的投影面积部分也可为位于像素电极与栅极线间的投影面积重叠部分，并使在相同显示子区的像素电极与栅极线的投影面积重叠部分相同，以在使相异显示子区内液晶电容(Clc)递减的同时更可使栅极/漏极电容(Cgd)也递减，而使相异显示子区内像素的总电容值C更为递减。

然而，在本发明的又一实施例中，相异显示子区内的像素电极被缩减的投影面积部分也可为位于像素电极与位于上基板(图中未示)的共同电极(图中未示)间的投影面积重叠部分，并使在相同显示子区的像素电极与共同电极的投影面积重叠部分相同，以使相异显示子区内的液晶电容(Clc)递减，而达到使相异显示子区内像素的总电容值C递减之效。

另请参阅图3与图5A、图5B、图5C所示的本发明另一较佳实施例的像素电极示意图，在本实施例中，显示子区11，12，13分别具有复数个图5A、图5B、图5C示意的像素24，25，26。

首先，请参阅图5A所示，位于显示子区11中的像素24为传统设计，即，像素24的像素电极241的投影面积与传统像素电极的投影面积相同，因此，像素24的总电容值C与传统像素的总电容值C相同，也因此，像素24的馈通电压ΔVp也与传统像素的馈通电压ΔVp相同。

其次，如图5B所示，在显示子区12中的像素25的像素电极251与源极线152之间的投影面积重叠部分被缩减，使得像素25的源极/漏极电容(Csd)、液晶电容(Clc)一并被减少，因此，相较于像素24，像素25的总电容值C下降且馈通电压ΔVp值增加。

然后，如图5C所示，显示子区13中像素26的像素电极261的投影面积被更为缩减，且其缩减了像素电极261与辅助电容线27之间的投影面积重叠部分，如此除了降低像素26的源极/漏极电容(Csd)、液晶电容(Clc)之外，更具有降低辅助电容(Cs)值的效果，因此，使得像素26的总电容值C相较于像素25来说，是更为降低的，以更加补偿像素26的馈通电压ΔVp值，来达到液晶显示面板1中像素24，25，26的馈通电压ΔVp值趋于一致的效果。

另请参考图6所示本发明的又一较佳实施例，且请一并参考图4A、图4B、图4C，其中，图6为显示子区的示意图，而图4A、图4B、图4C的像素21，22，23分别应用于图6的显示子区16，17，18中。

在本实施例中，显示子区16，17，18的边界垂直于源极线151，152，153的方向，以针对源极线151，152，153来做补偿，图6中所示范的源极线151，152，153的方向为纵向，因此显示子区16，17，18为纵向排序。

本实施例通过依次缩减显示子区16，17，18中像素21，22，23的像素电极211，221，231与源极线151，152，153的投影面积重叠部分，以依次降低像素21，22，23的源极/漏极电容(Csd)、液晶电容(Clc)，而使像素21，22，23的总电容值C依照一方向依次递减以分别对馈通电压ΔVp值进行电容补偿，来达到像素21，22，23的馈通电压ΔVp值趋于一致的效果。

再者，本发明的另一较佳实施例将图5A、图5B、图5C的像素24，25，26分别应用于图6的显示子区16，17，18中，即，图5A所示的像素24可应用于图6的显示子区16中，图5B所示的像素25可应用于图6的显示子区17中，图5C所示的像素26可应用于图6的显示子区18中，以达到像素24，25，26的总电容值C的依照一方向依次降低，而使得像素24，25，26的馈通电压ΔVp值趋于一致的效果。

因此，由上述可以得知，本发明依次缩减显示子区中的像素的像素电极与信号线之间的投影面积重叠部分，以减少存在于像素电极与信号线之间的寄生电容、液晶电容、及/或辅助电容，进而依次降低各像素的总电容值，而对馈通电压ΔVp进行电容补偿，以使得液晶显示面板中的像素的馈通电压ΔVp趋于一致，以此降低液晶显示面板的显示画面闪烁现象，并改善液晶显示面板的显示画面品质。

上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围应以权利要求范围所述为准，而非仅限于上述实施例。

Claims (20)

1.一种液晶显示面板，其特征在于，所述液晶显示面板包括：

一下基板，所述下基板包括：

复数个显示子区，所述复数个显示子区分别具有复数个像素，所述复数个像素分别具有一薄膜晶体管及一像素电极，且所述薄膜晶体管电性连接所述像素电极，所述薄膜晶体管控制所述像素电极上的电压；

复数条栅极线，分别电性连接所述复数个显示子区的所述复数个薄膜晶体管；以及

复数条源极线，分别电性连接所述复数个显示子区的所述复数个薄膜晶体管；

一上基板，相对配置于所述下基板之上，以形成一容置空间；以及

一液晶，位于所述容置空间中；

其中，所述复数个像素电极的投影面积与所述复数条栅极线的投影面积及所述复数条源极线的投影面积部分重叠，而在所述下基板上相同显示子区内的所述复数个像素电极的投影面积相同，且相异显示子区内的所述复数个像素电极的投影面积循一方向依次递减。

2.根据权利要求1所述的液晶显示面板，其特征在于，相异显示子区内的所述复数个像素电极投影面积递减的所述方向循一栅极线方向。

3.根据权利要求1所述的液晶显示面板，其特征在于，相异显示子区内的所述复数个像素电极投影面积递减的所述方向循一源极线方向。

4.根据权利要求1所述的液晶显示面板，其特征在于，相同显示子区的所述复数个像素电极与所述复数条源极线的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极投影面积递减的被缩减的面积为所述复数个像素电极与所述复数条源极线间的投影面积重叠部分。

5.根据权利要求1所述的液晶显示面板，其特征在于，相同显示子区的所述复数个像素电极与所述复数条栅极线的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极投影面积递减的被缩减的面积为所述复数个像素电极与所述复数条栅极线间的投影面积重叠部分。

6.根据权利要求1所述的液晶显示面板，其特征在于，所述下基板还包含复数条辅助电容线，所述复数条辅助电容线位于所述复数个像素电极之下，所述复数个像素电极的投影面积与所述复数条辅助电容线的投影面积之间部分重叠，且相同显示子区的所述复数个像素电极与所述复数条辅助电容线的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极的投影面积递减的被缩减的面积为所述复数个像素电极与所述复数条辅助电容线间的投影面积重叠部分。

7.根据权利要求1所述的液晶显示面板，其特征在于，所述上基板还包含一个共同电极，且所述共同电极位于所述液晶之上，所述复数个像素电极的投影面积与所述共同电极的投影面积之间部分重叠，且相同显示子区的所述复数个像素电极与所述共同电极的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极的投影面积递减的被缩减的面积为所述复数个像素电极与所述共同电极间的投影面积重叠部分。

8.根据权利要求1所述的液晶显示面板，其特征在于，所述复数个显示子区的一边界线垂直于所述复数条栅极线的方向。

9.根据权利要求1所述的液晶显示面板，其特征在于，所述复数个显示子区的一边界线垂直于所述复数条源极线的方向。

10.根据权利要求1所述的液晶显示面板，其特征在于，所述复数个显示子区的投影面积都相同。

11.一种主动式阵列基板，使用于一液晶显示面板中，其特征在于，所述主动式阵列基板包括：

复数个显示子区，所述复数个显示子区分别具有复数个像素，所述复数个像素分别具有一薄膜晶体管及一像素电极，且所述薄膜晶体管电性连接所述像素电极，所述薄膜晶体管控制所述像素电极上的电压；

复数条栅极线，分别电性连接所述复数个显示子区的所述复数个薄膜晶体管；以及

复数条源极线，分别电性连接所述复数个显示子区的所述复数个薄膜晶体管；

其中，所述复数个像素电极的投影面积与所述复数条栅极线的投影面积与所述复数条源极线的投影面积部分重叠，而在所述下基板上相同显示子区内的所述复数个像素电极的投影面积相同，且相异显示子区内的所述复数个像素电极的投影面积循一方向依次递减。

12.根据权利要求11所述的主动式阵列基板，其特征在于，相异显示子区内的所述复数个像素电极投影面积递减的所述方向循一栅极线方向。

13.根据权利要求11所述的主动式阵列基板，其特征在于，相异显示子区内的所述复数个像素电极投影面积递减的所述方向循一源极线方向。

14.根据权利要求11所述的主动式阵列基板，其特征在于，相同显示子区的所述复数个像素电极与所述复数条源极线的投影面积重叠部分相同，且相异显示子区内的所述复数个像素电极投影面积递减的被缩减的面积为所述复数个像素电极与所述复数条源极线间的投影面积重叠部分。

15.根据权利要求11所述的主动式阵列基板，其特征在于，相同显示子区的所述复数个像素电极与所述复数条栅极线的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极投影面积递减的被缩减的面积为所述复数个像素电极与所述复数条栅极线间的面积重叠部分。

16.根据权利要求11所述的主动式阵列基板，其特征在于，所述下基板还包含复数条辅助电容线，所述复数条辅助电容线位于所述复数个像素电极之下，所述复数个像素电极的投影面积与所述复数条辅助电容线的投影面积之间部分重叠，且相同显示子区的所述复数个像素电极与所述复数条辅助电容线的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极的投影面积递减被缩减的面积为所述复数个像素电极与所述复数条辅助电容线间的投影面积重叠部分。

17.根据权利要求11所述的主动式阵列基板，其特征在于，所述上基板还包含一个共同电极，且所述共同电极位于所述液晶之上，所述复数个像素电极的投影面积与所述共同电极的投影面积之间部分重叠，且相同显示子区的所述复数个像素电极与所述共同电极的投影面积重叠部分相同，相异显示子区内的所述复数个像素电极的投影面积递减的被缩减的面积为所述复数个像素电极与所述共同电极间的投影面积重叠部分。

18.根据权利要求11所述的主动式阵列基板，其特征在于，所述复数个显示子区的一边界线垂直于所述复数条栅极线的方向。

19.根据权利要求11所述的主动式阵列基板，其特征在于，所述复数个显示子区的一边界线垂直于所述复数条源极线的方向。

20.根据权利要求11所述的主动式阵列基板，其特征在于，所述复数个显示子区的投影面积都相同。

Images