TWI522718B - 畫素陣列 - Google Patents

畫素陣列 Download PDF

Info

Publication number
TWI522718B
TWI522718B TW103126195A TW103126195A TWI522718B TW I522718 B TWI522718 B TW I522718B TW 103126195 A TW103126195 A TW 103126195A TW 103126195 A TW103126195 A TW 103126195A TW I522718 B TWI522718 B TW I522718B
Authority
TW
Taiwan
Prior art keywords
pixel
capacitor
electrically connected
electrode
pixel electrode
Prior art date
Application number
TW103126195A
Other languages
English (en)
Other versions
TW201604636A (zh
Inventor
林柏年
吳育慶
丁天倫
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103126195A priority Critical patent/TWI522718B/zh
Priority to CN201410495376.4A priority patent/CN104199227B/zh
Priority to US14/612,298 priority patent/US9285642B2/en
Publication of TW201604636A publication Critical patent/TW201604636A/zh
Application granted granted Critical
Publication of TWI522718B publication Critical patent/TWI522718B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled

Description

畫素陣列
本發明是有關於一種電子元件陣列，且特別是有關於一種畫素陣列。
隨著液晶顯示器不斷地朝向大尺寸的規格發展，為了克服大尺寸顯示下的視角問題，液晶顯示面板的廣視角技術也必須不斷地進步與突破。舉例而言，多域垂直配向式(Multi-domain Vertical Alignment，MVA)液晶顯示面板以及進階型多域垂直配向式(Advanced MVA，AMVA)液晶顯示面板即為現行常見的廣視角技術。由於進階型多域垂直配向式(AMVA)液晶顯示面板能夠有效改善多域垂直配向式(MVA)液晶顯示面板的色偏問題(color washout)。因此，高階顯示產品多採用進階型多域垂直配向式(AMVA)液晶顯示面板做為其顯示面板。
消費者除了要求高階顯示產品能夠顯示品質優良的二維畫面外，更希望高階顯示產品能夠提供高解析度的三維畫面。為了提升高階顯示產品顯示三維畫面的解析度，高階顯示產品的顯示面板同時採用特殊的畫素陣列結構以及特殊的驅動方法，以達 成之。然而，當上述高階顯示產品的顯示面板切換至二維顯示模式並顯示全面低灰階畫面時(即顯示面板的所有畫素單元皆顯示相同的一個低亮度時)，顯示面板的特定位置上會出現不正常的亮暗線，而嚴重影響顯示品質。
本發明提供一種畫素陣列，利用此畫素陣列形成的顯示面板顯示品質佳。
本發明提供一種畫素陣列，包括多個畫素單元，其中每一個畫素單元包括掃描線以及資料線、與掃描線以及資料線電性連接的主動元件、分別與主動元件電性連接且彼此分離開來的主畫素電極以及次畫素電極、與掃描線平行設置的訊號線、包括閘極、源極以及汲極的分享開關元件、與分享開關元件之汲極電性連接的分享電容器、第一電容Cpp以及第二電容Ccc。分享開關元件的閘極與訊號線電性連接。分享開關元件的源極與主動元件以及次畫素電極電性連接。第一電容Cpp的一端與分享開關元件之源極以及次畫素電極電性連接。第一電容Cpp的另一端與下一個畫素單元之主畫素電極電性連接。第二電容Ccc之一端與分享開關元件之汲極電性連接。第二電容Ccc之另一端與下一個畫素單元之主畫素電極電性連接。5%≦(Ccc/Cpp)≦25%。
基於上述，本發明一實施例之畫素陣列將(Ccc/Cpp)設計在特定的5%至25%的範圍內，透過第二電容電容Ccc、第一電容 Cpp的自我補償機制，下一畫素單元的液晶電容上的電壓便不易過度影響一畫素單元的液晶電容上的電壓，從而改善了習知技術中的亮暗線問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧畫素陣列
100A~100D‧‧‧畫素單元
102‧‧‧上電極
104‧‧‧下電極
A‧‧‧重覆單元
C1~C6‧‧‧列
Cm‧‧‧主儲存電容器
Cs‧‧‧次儲存電容器
Ccs‧‧‧分享電容器
Cpp1‧‧‧耦合電容
Cpp2‧‧‧耦合電容
Cpp‧‧‧第一電容
Ccc‧‧‧第二電容
CLm、CLs‧‧‧共同電壓線
DL+、DL-‧‧‧資料線
Dsh、Dm、Ds‧‧‧汲極
dL‧‧‧亮度差的絕對值
GL1~GL6‧‧‧掃描線
gl1~gl6‧‧‧掃描訊號
Gsh、Gm、Gs‧‧‧閘極
H‧‧‧時距
L‧‧‧亮度
Pm‧‧‧主畫素電極
Ps‧‧‧次畫素電極
R、Q‧‧‧區域
R1~R5‧‧‧行
SL1~SL6‧‧‧訊號線
sl1~sl6‧‧‧開關訊號
Ssh、Sm、Ss‧‧‧源極
S100~S300‧‧‧曲線
T‧‧‧主動元件
Tm‧‧‧主主動元件
Ts‧‧‧次主動元件
Tsh‧‧‧分享開關元件
x、y、z‧‧‧方向
圖1為本發明一實施例之畫素陣列的示意圖。
圖2示出圖1的畫素陣列切換至二維顯示模式時分別輸入至多條掃描線與多條訊號線的多個掃描訊號與多個開關訊號。
圖3示出圖1的畫素陣列切換至三維顯示模式時分別輸入至多條掃描線與多條訊號線的多個掃描訊號與多個開關訊號。
圖4示出圖1之位於同一行且相鄰的二個畫素單元的佈局圖。
圖5為圖4之二個畫素單元的等效電路示意圖。
圖6為圖4之部分區域R的放大示意圖。
圖7示出(Ccc/Cpp)與(dL/L)之間的關係。
圖8示出圖1位於同一行且相鄰的二個畫素單元的另一種佈局圖。
圖9為圖8之部分區域Q的放大示意圖。
圖1為本發明一實施例之畫素陣列的示意圖。圖4示出圖1之位於同一行且相鄰的二個畫素單元的佈局圖(layout)。圖5為圖4之二個畫素單元的等效電路示意圖。請參照圖1、圖4及圖5，畫素陣列1000包括多個畫素單元100A、100B。每一個畫素單元100A包括掃描線GL3、資料線DL-、與掃描線GL3以及資料線DL-電性連接的主動元件T、分別與主動元件T電性連接且彼此分離開來的主畫素電極Pm以及次畫素電極Ps、與掃描線GL3平行設置的訊號線SL3、具有閘極Gsh、源極Ssh與汲極Dsh的分享開關元件Tsh、分享電容器Ccs、第一電容Cpp以及第二電容Ccc。分享開關元件Tsh的閘極Gsh與訊號線SL3電性連接。分享開關元件Tsh的源極Ssh與主動元件T以及次畫素電極Ps電性連接。分享電容器Ccs與分享開關元件Tsh的汲極Dsh電性連接。第一電容Cpp的一端與分享開關元件Tsh之源極Ssh以及次畫素電極Ps電性連接。第一電容Cpp的另一端與下一個畫素單元100B之主畫素電極Pm電性連接。第二電容Ccc之一端與分享開關元件Tsh之汲極Dsh電性連接。第二電容Ccc之另一端與下一個畫素單元100B之主畫素電極Pm電性連接。
詳言之，在本實施例中，主動元件T可包括具有閘極Gm、源極Sm與汲極Dm的主主動元件Tm以及具有閘極Gs、源極Ss與汲極Ds的次主動元件Ts。主主動元件Tm的汲極Dm可與主畫素電極Pm電性接觸。次主動元件Ts的汲極Ds可與次畫素電極Ps電性接觸。主主動元件Tm的源極Sm以及次主動元件Ts 的源極Ss可與同一條資料線DL-電性接觸。主主動元件Tm的閘極Gm以及次主動元件Ts的閘極Gs可與同一條掃描線GL3電性接觸。分享開關元件Tsh的源極Ssh可與次主動元件Ts的汲極Ds、次畫素電極Ps、或者同時與次主動元件Ts的汲極Ds以及次畫素電極Ps電性接觸。分享開關元件Tsh的閘極Gsh可與訊號線SL3電性接觸。分享電容器Ccs包括上電極102以及下電極104(標示於圖4)，下電極104電性連接至具有共同電壓的共同電壓線CLs(標示於圖4)，而分享開關元件Tsh之汲極Dsh電性連接至分享電容器Ccs的上電極102。
在本實施例中，畫素陣列1000的多個畫素單元100A、100B可排列成多行以及多列。圖1示出五行R1~R5以及六列C1~C6為示列，但本發明之畫素陣列不以此為限，畫素陣列的畫素單元排成的行列數均可視實際需求而定。多個畫素單元的資料線劃分為多條第一極性資料線DL+以及多條第二極性資料線DL-。在同一時段內，分別輸入第一極性資料線DL+以第二極性資料線DL-的多個資料訊號的極性可相反。在本實施例中，第一極性資料線DL+為正極性資料線，而第二極性資料線DL-為負極性資料線。然而，本發明不限於此，在其他實施例中，第一極性資料線DL+亦可為負極性資料線，而第二極性資料線DL-亦為正極性資料線。
在第一行R1的多畫素單元100之中，位於第一行R1第一列C1以及位於第一行R1第二列C2的多個畫素單元100A、100B 中的多個主動元件T(例如主主動元件Tm與次主動元件Ts)可電性連接至對應的第一極性資料線DL+，而位於第一行R1第三列C3以及位於第一行R1第四列C4的多個畫素單元100A、100B中的多個主動元件T可電性連接至對應的第二極性資料線DL-。在第二行R2的畫素單元100A、100B之中，位於第二行R2第一列C1以及第二行R2第二列C2的多個畫素單元100A、100B中的多個主動元件T可電性連接至對應的另一條第二極性資料線DL-，且位於第二行R2第三列C3以及第二行R2第四列C4的多個畫素單元100A、100B中的多個主動元件T可電性連接至對應的另一條第一極性資料線DL+。在第三行R3的畫素單元100A、100B之中，位於第三行R3第一列C1以及第三行R3第二列C2的多個畫素單元100A、100B中的多個主動元件T是電性連接至對應的再一條第一極性資料線DL+，且位於第三行R3第三列C3以及第三行R3第四列C4的畫素單元100A、100B中的主動元件T是電性連接至對應的再一條第二極性資料線DL-。
換言之，在本實施例中，分別位於第一行R1第一列C1、第一行R1第二列C2、第一行R1第三列C3、第一行R1第四列C4、第二行R2第一列C1、第二行R2第二列C2、第二行R2第三列C3、第二行R2第四列C4的多個畫素單元100A、100B可構成一重覆單元A。多個重覆單元A可沿著彼此交錯的行方向y與列方向x排成陣列，而構成整個畫素陣列1000。
在本實施例中，位於第一行R1的畫素單元100A、100B 例如為紅色畫素單元，位於第二行R2的畫素單元100A、100B例如為綠色畫素單元，位於第三行R3的畫素單元100A、100B例如為藍色畫素單元。然而，本發明並不限制在特定位置的畫素單元必需顯示特定的顏色，本發明之多個畫素單元所顯示的顏色種類以及分別顯示多種不同顏色的多個畫素單元之間的配置方式均可視實際需求做適當的設計。舉例而言，在本發明另一實施例中，若欲增加畫素陣列之顯示畫面的色飽和度，則可選擇性地將位於第一行的畫素單元設計為紅色畫素單元、位於第二行的畫素單元設計為綠色畫素單元、位於第三行的畫素單元設計為藍色畫素單元、位於第四行的畫素單元設計為黃色畫素單元。在本發明又一實施例中，若欲增加畫素陣列顯示畫面的亮度，則可選擇性地將位於第一行的畫素單元設計為紅色畫素單元、位於第二行的畫素單元設計為綠色畫素單元、位於第三行的畫素單元設計為藍色畫素單元、位於第四行的畫素單元設計為白色畫素單元。
本實施例之畫素陣列1000可切換至二維顯示模式或三維顯示模式。圖2示出圖1的畫素陣列切換至二維顯示模式時分別輸入至多條掃描線與多條訊號線的多個掃描訊號與多個開關訊號。請參照圖1及圖2，當畫素陣列1000切換至二維顯示模式時，圖2的掃描訊號gl1~gl6分別輸入至圖1的掃描線GL1~GL6，其中掃描線GL1~GL6分別電性連接位於第一~六列C1~C6的多個主動元件T(例如主主動元件Tm與次主動元件Ts)的多個閘極Gm、Gs(標示於圖4)，圖2的開關訊號sl1~sl6分別輸入至圖1的訊號 線SL1~SL6，其中訊號線SL1~SL6分別電性連接位於第一~六列C1~C6的多個分享開關元件Tsh的多個閘極Gsh(標示於圖4)。需說明的是，圖1及圖2雖示出六條掃描線GL1~GL6、六條訊號線SL1~SL6、六個掃描訊號gl1~gl6及六個開關訊號sl1~sl6為示例，但吾人根據圖1、圖2及下述說明便能夠推知在二維顯示模式時驅動整個畫素陣列1000的掃描訊號gl1~gln及開關訊號sl1~sln。掃描訊號gln是指輸入至畫素陣列1000的第n條掃描線GLn的掃描訊號。第n條掃描線GLn電性連接位於第n列的多個主動元件T(例如主主動元件Tm與次主動元件Ts)的多個閘極Gm、Gs。開關訊號sln是指輸入至畫素陣列1000的第n條訊號線SLn的開關訊號。第n條訊號線SLn電性連接位於第n列的多個分享開關元件Tsh的多個閘極Gsh。n為大於或等於4的正整數。
如圖2所示，當畫素陣列切換至二維顯示模式時，在一個圖框(Frame)時間內，掃描訊號gl1~gln及開關訊號sl1~sln可分為多個群組[gl1~gl4，sl1~sl4]、[gl5~gl8，sl5~sl8]…[gl(n-3)~gln，sl(n-3)~sln]。每一個群組(例如gl1~gl4，sl1~sl4)的第一、三個掃描訊號gl1、gl3同步，且該群組(例如gl1~gl4)的第二、四個掃描訊號gl2、gl4同步，第二個掃描訊號gl2開啟主主動元件Tm以及次主動元件Ts的時間點較第一個掃描訊號gl1開啟主主動元件Tm以及次主動元件Ts的時間點晚一了個時距H。下一個群組(例如gl5~gl8，sl5~sl8)之第一個掃描訊號gl5開啟主主動元件Tm以及次主動元件Ts的時間點較上一個群組(例如gl1~gl4，sl1~sl4)之第 一個掃描訊號gl1開啟主主動元件Tm以及次主動元件Ts的時間點晚一了二個時距H。依上述規則，吾人即可推知在二維顯示模式時驅動整個畫素陣列1000的掃描訊號gl1~gln及開關訊號sl1~sln為何。
圖3示出圖1的畫素陣列切換至三維顯示模式時分別輸入至多條掃描線與多條訊號線的多個掃描訊號與多個開關訊號。請參照圖1及圖3，當畫素陣列1000切換至三維顯示模式時，圖3的掃描訊號gl1~gl6分別輸入至圖1的掃描線GL1~GL6，圖3的開關訊號sl1~sl6分別輸入至圖1的訊號線SL1~SL6。需說明的是，圖1及圖3雖示出六條掃描線GL1~GL6、六條訊號線SL1~SL6、六個掃描訊號gl1~gl6及六個開關訊號sl1~sl6為示例，但吾人根據圖1、圖3及下述說明便能夠推知在三維顯示模式時驅動整個畫素陣列1000的掃描訊號gl1~gln及開關訊號sl1~sln。
如圖3所示，當畫素陣列切換至三維顯示模式時，在一個圖框(Frame)時間內，掃描訊號gl1~gln及開關訊號sl1~sln可分為多個群組[gl1~gl4，sl1~sl4]、[gl5~gl8，sl5~sl8]…[gl(n-3)~gln，sln-3~sln]。每一個群組(例如gl1~gl4，sl1~sl4)的所有掃描訊號(例如gl1~gl4)同步，該群組的所有開關訊號(例如sl1~sl4)，該群組之任一掃描訊號(例如gl1)開啟主主動元件Tm以及次主動元件Ts的時間點較該群組之任一掃描訊號(例如sl1)開啟分享開關元件Tsh的時間點晚了二個時距H。下一個群組(例如gl5~gl8，sl5~sl8)之第一個掃描訊號gl5開啟主主動元件Tm以及次主動元件Ts的時 間點較上一個群組(例如gl1~gl4，sl1~sl4)之第一個掃描訊號gl1開啟主主動元件Tm以及次主動元件Ts的時間點晚一了一個時距H。依上述規則，吾人即可推知在三維顯示模式時驅動整個畫素陣列1000的掃描訊號gl1~gln及開關訊號sl1~sln為何。
請參照圖2及圖3，比較每一群組[gl1~gl4，sl1~sl4]、[gl5~gl8，sl5~sl8]…[gl(n-3)~gln，sln-3~sln]的掃描訊號由高閘極電壓切換至低閘極電壓的時間點與下一掃描訊號由高閘極電壓切換至低閘極電壓的時間點。舉例而言，請參照圖1及圖2，比較掃描訊號gl1與下一掃描訊號gl2，掃描訊號gl2與下一掃描訊號gl3，掃描訊號gl3與下一掃描訊號gl4以此類推，比較其餘之各群組[gl5~gl8，sl5~sl8]…[gl(n-3)~gln，sln-3~sln]的一掃描訊號由高閘極電壓切換至低閘極電壓的時間點與下一掃描訊號由高閘極電壓切換至低閘極電壓的時間點。
依上述方式比較圖2及圖3中每一群組[gl1~gl4，sl1~sl4]、[gl5~gl8，sl5~sl8]…[gl(n-3)~gln，sln-3~sln]的一掃描訊號由高閘極電壓切換至低閘極電壓的時間點與下一掃描訊號由高閘極電壓切換至低閘極電壓的時間點可發現，當畫素陣列1000切換至二維顯示模式時(即以圖2之多個掃描訊號與多個開關訊號驅動畫素陣列1000時)，每一群組(例如gl1~gl4，sl1~sl4)的第三掃描訊號gl3由高閘極電壓切換至低閘極電壓的時間點會早於上一掃描訊號gl2由高閘極電壓切換至低閘極電壓的時間點。換言之，若圖1之畫素陣列1000與顯示介質(例如液晶)、對向基板組成顯 示面板且顯示面板用以顯示具單一亮度的全面低灰階畫面，則由第三列C3畫素單元的主畫素電極Pm以及次畫素電極Ps構成的多個液晶電容會與較由第二列C2畫素單元的主畫素電極Pm以及次畫素電極Ps構成的液晶電容早充電完成，而使第三列C3畫素單元的液晶電容上的電壓在某一時間點高於第二列C2畫素單元的液晶電容上的電壓。此時，若畫素陣列1000不具特殊的電性設計，則第三列C3畫素單元的液晶電容上的電壓容易透過電容耦合效應過度地分散至第二列C2畫素單元的液晶電容上，進而使第三列C3畫素單元的液晶電容上的電壓不同於預定的電壓，從而造成習知技術中的亮暗線問題。然而，本發明一實施例之畫素陣列1000能夠透過特殊的自我電容補償設計改善此問題，以下利用圖4、圖5、圖6及圖7說明之。
圖6為圖4之部分區域R的放大示意圖。請參照圖4、圖5及圖6，在本實施例中，每一畫素單元100A的訊號線SL3可位於畫素單元100A的次畫素電極Ps與下一個畫素單元100B之主畫素電極Pm之間。每一畫素單元100A的掃描線GL3可位對應的主畫素電極Pm與次畫素電極Ps之間。
在本實施例中，每一畫素單元100A更包括與主畫素電極Pm電性連接的主儲存電容器Cm。舉例而言，主儲存電容器Cm可由主主動元件Tm的汲極Dm以及與汲極Dm在方向z上重疊的共同電壓線CLm構成，但本發明不以此為限，主儲存電容器Cm亦可利用其他方式形成。每一畫素單元100A更包括與次畫素電極 Ps電性連接的次儲存電容器Cs。舉例而言，次儲存電容器Cs可由次主動元件Ts的源極Ss和與源極Ss在方向z上重疊的共同電壓線CLs構成，但本發明不以此為限，次儲存電容器Cs亦可利用其他方式形成。共同電壓線CLs與共同電壓線CLm具有相同的共同電壓。在本實施例中，分享電容器Ccs可由分享開關元件Tsh之汲極Dsh以及與汲極Dsh在方向Z上重疊的共同電壓線CLs構成。詳言之，分享開關元件Tsh之汲極Dsh與分享電容器Ccs的上電極102可屬於同一個導電圖案，而與汲極Dsh在方向z上重疊的共同電壓線CLs與分享電容器Ccs的下電極104可屬於同一個導電圖案，但本發明不以此為限，分享電容器Ccs的上下電極亦可以其他適當樣態呈現。
耦合電容Cpp1可選擇性地由每一個畫素單元100A的次畫素電極Ps以及下一個畫素單元100B之主畫素電極Pm構成。詳言之，每一個畫素單元100A的次畫素電極Ps與下一個畫素單元100B之主畫素電極Pm在行方向y上重疊且二者間夾有介電物質(未繪示)，而構成耦合電容Cpp1。耦合電容Cpp2可選擇性地由每一畫素單元100A的分享開關元件Tsh之源極Ssh與下一個畫素單元100B之主畫素電極Pm構成。詳言之，每一畫素單元100A的分享開關元件Tsh之源極Ssh與下一個畫素單元100B之主畫素電極Pm在與行方向y以及列方向x垂直的一方向z上重疊且二者間夾有介電物質(未繪示)，而構成耦合電容Cpp2。耦合電容Cpp1與耦合電容Cpp2之加總為第一電容Cpp(標示於圖5、圖6)。第二 電容Ccc(標示於圖5、圖6)可選擇性地由每一畫素單元100A的分享開關元件Tsh之汲極Dsh與下一個畫素單元100B之主畫素電極Pm構成。詳言之，每一畫素單元100A的分享開關元件Tsh之汲極Dsh與下一個畫素單元100B之主畫素電極Pm在方向z上重疊且二者間夾有介電物質(未繪示)，而構成第二電容Ccc(標示於圖5、圖6)。需說明的是，上述第一電容Cpp及第二電容Ccc的具體樣態是用以舉例說明本發明而非用以限制本發明，在其他實施中，第一電容Cpp及第二電容Ccc的具體樣態亦可為其他適當形式。不論第一電容Cpp及第二電容Ccc的具體樣態為何，凡第一電容Cpp及第二電容Ccc與畫素陣列之其他構件間的電性關係如圖5所示，該等第一電容Cpp及第二電容Ccc均在本發明所欲保護的範疇內。
值得注意的是，(Ccc/Cpp)是設計在5%至25%的範圍。如此一來，即使下一個畫素單元100B的主畫素電極Pm以及次畫素電極Ps構成的液晶電容較由畫素單元100A的主畫素電極Pm以及次畫素電極Ps構成的液晶電容早完成充電，透過第二電容Ccc、第一電容Cpp的自我補償機制，下一畫素單元100B的液晶電容上的電壓不易過度分散至畫素單元100A的液晶電容上，從而改善了習知技術中的亮暗線問題。
圖7示出(Ccc/Cpp)與(dL/L)之間的關係。L為每一畫素單元100A、100B所欲達成的亮度，而dL為一個畫素單元100A與下一個畫素單元100B之間的亮度差的絕對值。曲線S100示出當 輸入至畫素陣列1000的每一資料線DL+、DL-的電壓值為相同的第一低灰階電壓V1時，(Ccc/Cpp)與(dL/L)之間的關係。曲線S200示出當輸入至畫素陣列1000的每一資料線DL+、DL-的電壓值為相同的第二低灰階電壓V2時，(Ccc/Cpp)與(dL/L)之間的關係。曲線S300示出當輸入至畫素陣列1000的每一資料線DL+、DL-的電壓值為相同的第三低灰階電壓V3時，(Ccc/Cpp)與(dL/L)之間的關係。第一、二、三低灰階電壓V1、V2、V3均用以使畫素陣列1000顯示全面低灰階畫面(即顯示全面低亮度畫面)，其中V1<V2<V3。舉例而言，第一、二、三低灰階電壓V1、V2、V3分別為2.65伏特、2.7伏特、2.74伏特。圖7所示的數據可佐證當畫素陣列1000將(Ccc/Cpp)設計在5%至25%(特別是10%至20%)時，dL/L相對地較小，即一個畫素單元100A與下一個畫素單元100B之間的亮度差dL相對地較小。也就是說，當(Ccc/Cpp)設計在5%至25%(特別是10%至20%)時，習知技術中的亮暗線問題可被改善。
圖8示出圖1位於同一行且相鄰的二個畫素單元的另一種佈局圖(layout)。圖9為圖8之部分區域Q的放大示意圖。圖8的畫素單元100C、100D與圖4的畫素單元100A、100B相似，且畫素單元100C、100D之各構件間的電性連接關係與畫素單元100A、100B之各構件間的電性連接關係相同，因此相同或相對應的構件以相同或相對應的標號表示。圖8之畫素單元100C、100D與圖4之畫素單元100A、100B的主要差異是在結構上。詳言之，圖6之第二電容Ccc形成的位置與圖9之第二電容Ccc形成的位 置略有不同；圖4之分享電容Ccs形成的位置與圖9之分享電容Ccs形成的位置明顯不同。以下主要就此差異處做說明，二者相同之處請參照前述說明，於此便不再重述。
請參照圖8及圖9，每一個畫素單元100C包括掃描線GL3、資料線DL+、與掃描線GL3及資料線DL-電性連接的主動元件T、分別與主動元件T電性連接且彼此分離開來的主畫素電極Pm以及次畫素電極Ps、與掃描線GL3平行設置的訊號線SL3、具有閘極Gsh、源極Ssh與汲極Dsh的分享開關元件Tsh以及分享電容器Ccs。分享開關元件Tsh的閘極Gsh與訊號線SL3電性連接，而分享電容器Ccs與分享開關元件Tsh的汲極Dsh電性連接。
每一個畫素單元100C的次畫素電極Ps與下一個畫素單元100D之主畫素電極Pm之間具有耦合電容Cpp1(標示於圖9)。詳言之，每一個畫素單元100C的次畫素電極Ps與下一個畫素單元100D之主畫素電極Pm在行方向y上重疊且二者間夾有介電物質(未繪示)，而構成耦合電容Cpp1。每一畫素單元100C的分享開關元件Tsh之源極Ssh與下一個畫素單元100D之主畫素電極Pm之間具有耦合電容Cpp2(標示於圖9)。詳言之，每一畫素單元100C的分享開關元件Tsh之源極Ssh與下一個畫素單元100D之主畫素電極Pm在方向z上重疊且二者間夾有介電物質(未繪示)，而構成耦合電容Cpp2。耦合電容Cpp1與耦合電容Cpp2之加總為第一電容Cpp(標示於圖9)。每一畫素單元100C的分享開關元件Tsh之汲極Dsh與下一個畫素單元100D之主畫素電極Pm之間具有第二 電容Ccc(標示於圖9)。(Ccc/Cpp)亦設計在5%至25%的範圍內。
比較圖6之第二電容Ccc與圖9之第二電容Ccc可發現二者主要的差異如下。圖6之第二電容Ccc的下電極(即畫素單元100A的分享開關元件Tsh的汲極Dsh)與上電極(即下一畫素單元100B的主畫素電極Pm)重疊區域的是在畫素單元100B的主畫素電極Pm的邊緣。換言之，圖6之第二電容Ccc主要是形成在下一畫素單元100B的主畫素電極Pm的邊緣上。反觀圖9之第二電容Ccc，第二電容Ccc的下電極(即畫素單元100C的分享開關元件Tsh的汲極Dsh)較圖6之第二電容Ccc的下電極(即畫素單元100A的分享開關元件Tsh的汲極Dsh)更往對應圖示之紙面下方延伸至下一畫素單元100D的主畫素電極Pm內部，且第二電容Ccc的下電極(即畫素單元100D的分享開關元件Tsh的汲極Dsh)的有一大部份的面積是分佈在下一畫素單元100D的主畫素電極Pm內部。因此，第二電容Ccc主要是形成在下一畫素單元100D的主畫素電極Pm的內部上。
比較圖4之電容Ccs與圖8之電容Ccs可發現二者主要的差異如下述。圖4之畫素單元100A的電容Ccs的上電極(即畫素單元100A之分享開關元件Tsh的汲極Dsh)與下電極(即與畫素單元100A之次畫素電極Ps重疊的共同電壓線CLs)均在其所屬之畫素單元100A之次畫素電極Ps的下方。反觀圖8之畫素單元100C的電容Ccs，畫素單元100C的電容Ccs的上電極(即畫素單元100C之分享開關元件Tsh的汲極Dsh)是延伸至下一畫素單元100D的主 畫素電極Pm的下方，而與位於下一畫素單元100D的主畫素電極Pm下方的共同電壓線CLm(即電容Ccs的下電極)重疊，以構成畫素單元100C的電容Ccs。換言之，在圖8的實施例中，每一畫素單元100C的電容Ccs可形成在下一畫素單元100D的主畫素電極Pm上，而非一定要如圖4的實施例般形成在所屬的畫素單元100A的次畫素電極Ps上。
需說明的是，圖4及圖8的每一畫素單元各構件之間的相對位置以及相鄰二畫素單元的多個構件之間的相對位置係為示例，上述二者可視實際的需求做其他適當的佈局(layout)設計。凡畫素陣列形成之等效電路圖類似於圖5且(Ccc/Cpp)落在5%至25%的範圍內，不論畫素陣列之每一畫素單元的實際佈局(layout)為何，此畫素陣列均在本發明所欲保護的範疇內。
綜上所述，本發明一實施例之畫素陣列將(Ccc/Cpp)設計在特定之5%至25%的範圍內。如此一來，即使下一個畫素單元的主畫素電極以及次畫素電極構成的液晶電容較由一畫素單元的主畫素電極及次畫素電極構成的液晶電容早完成充電，透過第二電容Ccc、第一電容Cpp的自我補償機制，下一畫素單元的液晶電容上的電壓不易過度分散至一畫素單元的液晶電容上，從而改善了習知技術中的亮暗線問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
100A、100B‧‧‧畫素單元
Cm‧‧‧主儲存電容器
Cs‧‧‧次儲存電容器
Ccs‧‧‧分享電容器
Cpp‧‧‧第一電容
Ccc‧‧‧第二電容
DL-‧‧‧資料線
Dsh、Dm、Ds‧‧‧汲極
GL3、GL4‧‧‧掃描線
Gsh、Gm、Gs‧‧‧閘極
Pm‧‧‧主畫素電極
Ps‧‧‧次畫素電極
SL3、SL4‧‧‧訊號線
Ssh、Sm、Ss‧‧‧源極
T‧‧‧主動元件
Tm‧‧‧主主動元件
Ts‧‧‧次主動元件
Tsh‧‧‧分享開關元件

Claims (11)

  1. 一種畫素陣列，包括多個畫素單元，其中每一個畫素單元包括：一掃描線以及一資料線；一主動元件，與該掃描線以及該資料線電性連接；一主畫素電極以及一次畫素電極，分別與該主動元件電性連接，其中該主畫素電極以及該次畫素電極彼此分離開來；一訊號線，與該掃描線平行設置；一分享開關元件，包括一閘極、一源極以及一汲極，其中該閘極與該訊號線電性連接，且該源極與該主動元件以及該次畫素電極電性連接；一分享電容器，與該分享開關元件之該汲極電性連接；一第一電容Cpp，該第一電容Cpp的一端與該分享開關元件之該源極以及該次畫素電極電性連接，該第一電容Cpp的另一端與下一個畫素單元之該主畫素電極電性連接；以及一第二電容Ccc，該第二電容Ccc之一端與該分享開關元件之該汲極電性連接，該第二電容Ccc之另一端與下一個畫素單元之該主畫素電極電性連接，其中5%≦(Ccc/Cpp)≦25%，該第二電容Ccc包括該分享開關元件之汲極與下一個畫素單元之主畫素電極之間的一耦合電容。
  2. 如申請專利範圍第1項所述的畫素陣列，其中該第一電容 Cpp包括該次畫素電極與下一個畫素單元之主畫素電極之間的一耦合電容(Cpp1)以及該分享開關元件之該源極與下一個畫素單元之主畫素電極之間的一耦合電容(Cpp2)的加總。
  3. 如申請專利範圍第1項所述的畫素陣列，其中10%≦(Ccc/Cpp)≦20%。
  4. 如申請專利範圍第1項所述的畫素陣列，其中該訊號線位於該次畫素電極與下一個畫素單元之主畫素電極之間。
  5. 如申請專利範圍第1項所述的畫素陣列，其中該掃描線位於該主畫素電極與該次畫素電極之間。
  6. 如申請專利範圍第1項所述的畫素陣列，其中該分享電容器包括一下電極以及一上電極，該下電極電性連接至一共同電壓，且該上電極與該分享開關元件之該汲極電性連接。
  7. 如申請專利範圍第1項所述的畫素陣列，其中該畫素單元更包括一主儲存電容器以及一次儲存電容器，該主儲存電容器與該主畫素電極電性連接，且該次儲存電容器與該次畫素電極電性連接。
  8. 如申請專利範圍第1項所述的畫素陣列，其中：該些畫素單元排列成多行以及多列，該些畫素單元的該些資料線劃分為多條第一極性資料線以及多條第二極性資料線，在其中一行的畫素單元之中，其第一列以及第二列的畫素單元是電性連接至對應的一該第一極性資料線，且第三列以及第四列的畫素單元是電性連接至一該第二極性資料線。
  9. 如申請專利範圍第8項所述的畫素陣列，其中在下一行的畫素單元之中，其第一列以及第二列的畫素單元是電性連接至對應的另一該第二極性資料線，且第三列以及第四列的畫素單元是電性連接至對應的另一該第一極性資料線。
  10. 如申請專利範圍第9項所述的畫素陣列，其中在再一行的畫素單元之中，其第一列以及第二列的畫素單元是電性連接至對應的再一該第一極性資料線，且第三列以及第四列的畫素單元是電性連接至對應的再一該第二極性資料線。
  11. 如申請專利範圍第10項所述的畫素陣列，其中位於所述其中一行的該些畫素單元為紅色畫素單元，位於所述下一行的該些畫素單元為綠色畫素單元，位於所述再一行的該些畫素單元為藍色畫素單元。
TW103126195A 2014-07-31 2014-07-31 畫素陣列 TWI522718B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103126195A TWI522718B (zh) 2014-07-31 2014-07-31 畫素陣列
CN201410495376.4A CN104199227B (zh) 2014-07-31 2014-09-24 像素阵列
US14/612,298 US9285642B2 (en) 2014-07-31 2015-02-03 Pixel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103126195A TWI522718B (zh) 2014-07-31 2014-07-31 畫素陣列

Publications (2)

Publication Number Publication Date
TW201604636A TW201604636A (zh) 2016-02-01
TWI522718B true TWI522718B (zh) 2016-02-21

Family

ID=52084534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126195A TWI522718B (zh) 2014-07-31 2014-07-31 畫素陣列

Country Status (3)

Country Link
US (1) US9285642B2 (zh)
CN (1) CN104199227B (zh)
TW (1) TWI522718B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634531B (zh) * 2017-07-13 2018-09-01 友達光電股份有限公司 畫素陣列與驅動方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093743B (zh) 2015-08-07 2018-03-13 深圳市华星光电技术有限公司 一种液晶面板、tft基板及其检测方法
CN105609077B (zh) * 2016-01-28 2018-03-30 深圳市华星光电技术有限公司 像素驱动电路
CN107255894B (zh) * 2017-08-09 2020-05-05 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN107300815B (zh) * 2017-08-14 2020-06-05 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及其点反转驱动方法
CN107481690A (zh) * 2017-08-25 2017-12-15 惠科股份有限公司 画素结构及其应用于显示面板
CN109001948B (zh) * 2018-07-09 2020-09-08 深圳市华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板
CN109188753B (zh) * 2018-10-15 2020-12-15 惠科股份有限公司 显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2805650B1 (fr) 2000-02-25 2005-08-05 Thomson Lcd Procede de compensation d'un circuit capacitif perturbe et application aux ecrans de visualisation matriciels
JP2003295222A (ja) * 2000-12-14 2003-10-15 Seiko Epson Corp 電気光学パネルおよび電子機器
JP4571845B2 (ja) * 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
CN100573286C (zh) * 2006-12-25 2009-12-23 瀚宇彩晶股份有限公司 液晶显示器结构
JP5116359B2 (ja) * 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
US8791928B2 (en) * 2007-11-06 2014-07-29 Hannstar Display Corp. Pixel driving method, pixel driving device and liquid crystal display using thereof
CN101576692B (zh) * 2008-05-09 2010-12-29 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
TWI402596B (zh) 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構
TWI424234B (zh) 2009-10-26 2014-01-21 Au Optronics Corp 畫素陣列、聚合物穩定配向液晶顯示面板以及光電裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634531B (zh) * 2017-07-13 2018-09-01 友達光電股份有限公司 畫素陣列與驅動方法

Also Published As

Publication number Publication date
TW201604636A (zh) 2016-02-01
US20160033833A1 (en) 2016-02-04
CN104199227B (zh) 2017-04-12
CN104199227A (zh) 2014-12-10
US9285642B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
TWI522718B (zh) 畫素陣列
US10134316B2 (en) Array substrate, testing method, display panel and display apparatus
US10571768B2 (en) Pixel array, display panel and display device
US8373633B2 (en) Multi-domain vertical alignment liquid crystal display with charge sharing
US8854561B2 (en) Liquid crystal display panel with charge sharing scheme
US9905146B2 (en) RGBW TFT LCD having reduced horizontal crosstalk
CN109671405B (zh) 一种阵列基板、显示面板及其驱动方法
US9865218B2 (en) Display device
US10297213B2 (en) Array substrate with data line sharing structure
US9589515B2 (en) Display panel and display device
CN105319786B (zh) 具有低切换频率的数据线驱动极性的阵列基板
US20110267325A1 (en) Liquid crystal display panel
US10288956B2 (en) Display apparatus
US20150187290A1 (en) Display device and driving method thereof
US8842062B2 (en) Pixel driving circuit, driving method thereof, and pixel matrix
WO2019192082A1 (zh) 一种液晶显示器
US10761389B2 (en) Pixel arrangement and display panel
US10657911B2 (en) Vertical alignment liquid crystal display
JP6906066B2 (ja) 液晶表示パネル及び装置
US10297215B2 (en) Liquid crystal display panel having alternate polarities for pairs of pixels in column and liquid crystal display device having the same
US20180143472A1 (en) Array substrate and display panel
US20120025198A1 (en) Thin film transistor array substrate
CN104238165A (zh) 一种阵列基板、显示面板及显示面板的驱动方法
CN102749772B (zh) 液晶显示器
WO2020001489A1 (zh) 阵列基板和显示面板