CN104155817A - 一种像素结构及其制造方法、显示基板和显示装置 - Google Patents

Abstract

本发明提供一种像素结构及其制造方法、显示基板和显示装置，所述像素结构包括多个栅线和多个数据线，所述栅线和所述数据线交叉限定出像素单元，所述像素单元包括公共电极、多个像素子电极和与所述像素子电极对应的薄膜晶体管，所述像素子电极和所述薄膜晶体管电连接，所述像素子电极和所述公共电极之间形成存储电容。本发明提供的像素结构及其制造方法、显示基板和显示装置中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

Description

一种像素结构及其制造方法、显示基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构及其制造方

法、显示基板和显示装置。

背景技术

随着显示技术的不断进步，液晶显示器已经广泛应用于便携式电脑(Notebook)、监控器(Monitor)、电视机(TV)等显示设备中。图1为现有技术中像素结构的结构示意图。如图1所示，所述像素电极包括栅线101、数据线102、公共电极线103、像素电极104、公共电极105以及位于栅线101与数据线102相交处的薄膜晶体管。

传统的ADS(Advanced Dimension Switch，高级超维场转换)模式显示面板中，像素电极和公共电极是相互平行的，交叠面积很大，而像素电极和公共电极交叠形成的电容就是存储电容，因此传统的ADS模式显示面板的存储电容很大。

影响充电率(Charging Ratio)的因素有很多，例如，分辨率、电容电阻、存储电容、充电电流等。对于ADS模式显示面板而言，显示面板的尺寸越大，像素电极就越大，存储电容也会越大，而存储电容太大会影响到充电率。显示面板的像素充电不足必然会带来显示面板Mura等问题，进而影响显示画面的品质。

发明内容

为解决上述问题，本发明提供一种像素结构及其制造方法、显示基板和显示装置，用于解决现有技术中大尺寸显示面板出现的因像素充电不足而影响显示画面品质的问题。

为此，本发明提供一种像素结构，包括多个栅线和多个数据线，所述栅线和所述数据线交叉限定出像素单元，所述像素单元包括公共电极、多个像素子电极和与所述像素子电极对应的薄膜晶体管，所述像素子电极和所述薄膜晶体管电连接，所述像素子电极和所述公共电极之间形成存储电容。

可选的，所述数据线和多个所述栅线限定出所述像素单元，多个所述栅线之间电连接。

可选的，所述数据线和两个所述栅线限定出所述像素单元，所述像素子电极的数量为两个。

可选的，还包括公共电极线，所述公共电极线位于两个所述像素子电极之间。

可选的，所述公共电极线和所述栅线平行且同层设置。

可选的，所述栅线和多个所述数据线限定出像素单元，多个所述数据线之间电连接。

可选的，还包括公共电极线，所述公共电极线位于所述像素单元中任意两个所述像素子电极之间。

可选的，所述公共电极线和所述数据线平行且同层设置。

本发明还提供一种显示基板，包括衬底基板和位于所述衬底基板之上的上述任一像素结构。

本发明还提供一种显示装置，包括相对设置的对置基板和上述显示基板。

本发明还提供一种像素结构的制造方法，包括：形成多个栅线、多个数据线、公共电极、像素子电极和薄膜晶体管，所述栅线和所述数据线交叉限定出像素单元，所述像素单元包括所述公共电极和多个所述像素子单元，所述像素子单元包括所述薄膜晶体管和所述像素子电极，所述像素子电极和所述薄膜晶体管电连接，所述像素子电极和所述公共电极之间形成存储电容。

本发明具有下述有益效果：

本发明提供的像素结构及其制造方法、显示基板和显示装置中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

附图说明

图1为现有技术中像素结构的结构示意图；

图2为本发明实施例一提供的一种像素单元的应用示意图；

图3为图2所示像素单元的一个像素结构的结构示意图；

图4为本发明实施例二提供的一种像素单元的应用示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的像素结构及其制造方法、显示基板和显示装置进行详细描述。

实施例一

图2为本发明实施例一提供的一种像素单元的应用示意图，图3为图2所示像素单元的一个像素结构的结构示意图。如图2、图3所示，像素结构包括多个栅线101和多个数据线102，所述栅线101和所述数据线102交叉限定出像素单元。所述像素单元包括公共电极105、多个像素子电极107和多个薄膜晶体管107，所述像素子电极106与所述薄膜晶体管107对应。所述像素子电极106和所述薄膜晶体管107电连接，所述像素子电极106和所述公共电极105之间形成存储电容。

本实施例中，所述数据线102和多个所述栅线101限定出所述像素单元，多个所述栅线101之间通过连接线电连接。当接收到栅极信号时，多个所述栅线101之间电连接相当于同时打开多行的薄膜晶体管107，从而实现同时为多个像素子电极充电，提高了充电率。

可选的，所述数据线102和两个所述栅线101限定出所述像素单元，所述像素子电极106的数量为两个。具体来说，每个像素单元设置有两行栅线101，每行栅线上设置有一个薄膜晶体管107，通过这个薄膜晶体管107给像素子电极106充电，这里的像素子电极106相当于现有技术中像素电极104的一半，而像素电极和公共电极交叠形成存储电容，因此本实施例提供的存储电容可减小到现有技术的一半大小。这里的公共电极可以为一整块，也可以分割成与像素子电极大小相同。两条栅线之间通过连接线电连接保证两个像素子电极同时开始充电，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

所述像素结构还包括公共电极线103，所述公共电极线103位于两个所述像素子电极106之间。所述公共电极线103和所述栅线101平行且同层设置。在实际应用中，阵列基板通过各层膜的沉积、刻蚀等加工工艺后形成栅金属层(包括栅线、栅极)、源漏金属层(包括源极、漏极和数据线)以及像素电极层等结构。在ADS模式显示面板中，栅线和公共电极线可采用同一层金属层铺设，通过刻蚀等加工工艺形成栅线和公共电极线，公共电极线与公共电极直接搭接。

本实施例提供的像素结构中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

实施例二

图4为本发明实施例二提供的一种像素单元的应用示意图。如图4所示，像素结构包括多个栅线101和多个数据线102，所述栅线101和所述数据线102交叉限定出像素单元。所述像素单元包括公共电极105、多个像素子电极106和多个薄膜晶体管107，所述像素子电极106与所述薄膜晶体管107对应。所述像素子电极106和所述薄膜晶体管107电连接，所述像素子电极106和所述公共电极105之间形成存储电容。

本实施例中，所述栅线101和多个所述数据线102限定出像素单元，多个所述数据线102之间通过连接线电连接。当接收到栅极信号时，多个所述薄膜晶体管107同时打开为像素子电极充电，而且多个所述数据线102之间电连接保证同一像素单元内的多个像素子电极输入相同的灰阶电压。

所述栅线101和两个所述数据线102限定出所述像素单元，所述像素子电极106的数量为两个。具体来说，每个像素单元设置有两行数据线102，每行数据线102上设置有一个薄膜晶体管107，通过这个薄膜晶体管给像素子电极106充电，这里的像素子电极106相当于现有技术中像素电极104的一半，而像素电极和公共电极交叠形成存储电容，因此本实施例提供的存储电容可减小到现有技术的一半大小。这里的公共电极可以为一整块，也可以分割成与像素子电极大小相同。相互之间通过连接线电连接的数据线给整个像素单元充相同的灰阶电压，从而实现整个像素单元的正常显示，而且存储电容减半可以提高充电率，防止出现像素子电极充电不足影响画面品质的问题，最终提升了显示画面的品质。

可选的，所述像素结构还包括公共电极线103，所述公共电极线103位于所述像素单元中任意两个所述像素子电极106之间。所述公共电极线103和所述数据线102平行且同层设置。在实际应用中，阵列基板通过各层膜的沉积、刻蚀等加工工艺后形成栅金属层(包括栅线、栅极)、源漏金属层(包括源极和漏极)以及像素电极层等结构，其中，数据线和公共电极线可以采用同一层金属层铺设，通过刻蚀等加工工艺形成数据线和公共电极线，公共电极线与公共电极直接搭接。

本实施例提供的像素结构中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

实施例三

本实施例提供一种显示基板，包括衬底基板和位于所述衬底基板之上的实施例一或实施例二提供的像素结构，具体内容可参照上述实施例一或实施例二中的描述，此处不再赘述。

本实施例提供的显示基板中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

实施例四

本实施例提供一种显示装置，包括相对设置的对置基板和实施例三提供的显示基板，具体内容可参照上述实施例三中的描述，此处不再赘述。

本实施例提供的显示装置中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

实施例五

本实施例提供一种像素结构的制造方法，包括：形成多个栅线、多个数据线、公共电极、像素子电极和薄膜晶体管，所述栅线和所述数据线交叉限定出像素单元，所述像素单元包括所述公共电极和多个所述像素子单元，所述像素子单元包括所述薄膜晶体管和所述像素子电极，所述像素子电极和所述薄膜晶体管电连接，所述像素子电极和所述公共电极之间形成存储电容。

可选的，所述像素结构的制造方法还包括：形成公共电极线，所述公共电极线位于两个所述像素子电极之间，所述公共电极线和栅线平行且同层设置。实际应用中，在衬底基板上通过各层膜的沉积、刻蚀等加工工艺后形成栅金属层(包括栅线、栅极)、源漏金属层(包括源极、漏极和数据线)以及像素电极层等结构。在ADS模式显示面板中，栅线和公共电极线可采用同一层金属层铺设，通过刻蚀等加工工艺形成栅线和公共电极线，公共电极线与公共电极直接搭接。

可选的，所述像素结构的制造方法还包括：形成公共电极线，所述公共电极线位于所述像素单元中任意两个所述像素子电极之间，所述公共电极线和所述数据线平行且同层设置。实际应用中，在衬底基板上通过各层膜的沉积、刻蚀加工工艺后形成栅金属层(包括栅线、栅极)、源漏金属层(包括源极和漏极)以及像素电极层等结构，其中，数据线和公共电极线可以采用同一层金属层铺设，通过刻蚀等加工工艺形成数据线和公共电极线，公共电极线与公共电极直接搭接。

本实施例提供的像素结构的制造方法中，所述像素单元包括多个像素子电极和多个薄膜晶体管，每个薄膜晶体管为与所述薄膜晶体管对应的像素子电极充电，而所述像素子电极与公共电极之间形成的存储电容尺寸较小，能够保证所述像素子电极具有足够的充电率，从而提升显示画面的品质。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种像素结构，其特征在于，包括多个栅线和多个数据线，所述栅线和所述数据线交叉限定出像素单元，所述像素单元包括公共电极、多个像素子电极和与所述像素子电极对应的薄膜晶体管，所述像素子电极和所述薄膜晶体管电连接，所述像素子电极和所述公共电极之间形成存储电容。

2.根据权利要求1所述的像素结构，其特征在于，所述数据线和多个所述栅线限定出所述像素单元，多个所述栅线之间电连接。

3.根据权利要求2所述的像素结构，其特征在于，所述数据线和两个所述栅线限定出所述像素单元，所述像素子电极的数量为两个。

4.根据权利要求3所述的像素结构，其特征在于，还包括公共电极线，所述公共电极线位于两个所述像素子电极之间。

5.根据权利要求4所述的像素结构，其特征在于，所述公共电极线和所述栅线平行且同层设置。

6.根据权利要求1所述的像素结构，其特征在于，所述栅线和多个所述数据线限定出像素单元，多个所述数据线之间电连接。

7.根据权利要求6所述的像素结构，其特征在于，还包括公共电极线，所述公共电极线位于所述像素单元中任意两个所述像素子电极之间。

8.根据权利要求7所述的像素结构，其特征在于，所述公共电极线和所述数据线平行且同层设置。

9.一种显示基板，其特征在于，包括衬底基板和位于所述衬底基板之上的权利要求1至8任一所述的像素结构。

10.一种显示装置，其特征在于，包括相对设置的对置基板和权利要求9所述的显示基板。

11.一种像素结构的制造方法，其特征在于，包括：

形成多个栅线、多个数据线、公共电极、像素子电极和薄膜晶体管，所述栅线和所述数据线交叉限定出像素单元，所述像素单元包括所述公共电极和多个所述像素子单元，所述像素子单元包括所述薄膜晶体管和所述像素子电极，所述像素子电极和所述薄膜晶体管电连接，所述像素子电极和所述公共电极之间形成存储电容。