KR100844003B1 - 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

횡전계방식 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100844003B1
KR100844003B1 KR1020010088757A KR20010088757A KR100844003B1 KR 100844003 B1 KR100844003 B1 KR 100844003B1 KR 1020010088757 A KR1020010088757 A KR 1020010088757A KR 20010088757 A KR20010088757 A KR 20010088757A KR 100844003 B1 KR100844003 B1 KR 100844003B1
Authority
KR
South Korea
Prior art keywords
wiring
electrode
storage
pixel
material layer
Prior art date
Application number
KR1020010088757A
Other languages
English (en)
Other versions
KR20030058341A (ko
Inventor
이재균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010088757A priority Critical patent/KR100844003B1/ko
Publication of KR20030058341A publication Critical patent/KR20030058341A/ko
Application granted granted Critical
Publication of KR100844003B1 publication Critical patent/KR100844003B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 횡전계방식 액정표시장치에 관한 것으로 특히, 미세 화소를 구현하기 위한 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명을 요약하면, 미세화소를 구현하기 위해, 화소 영역 중 표시영역으로 사용되지 못하는 영역에 스토리지 배선을 구성하고, 개구율을 개선하기 위해 상기 공통전극과 화소전극을 투명전극으로 형성한다.
따라서, 고화질 고해상도 고개구율을 가지는 횡전계 방식 액정표시장치를 제작할 수 있다.

Description

횡전계방식 액정표시장치용 어레이기판과 그 제조방법{An array substrate for In-Plane switching mode LCD and method for fabricating the same}
도 1은 종래의 횡전계방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이고,
도 2는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이고,
도 3a 내지 도 3d는 도 2의 Ⅱ-Ⅱ`와 Ⅲ-Ⅲ`를 따라 절단하여, 본 발명의 제 1 실시예에 따른 공정순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이고,
도 5는 도 4의 Ⅵ-Ⅵ`을 따라 절단한 단면도이고,
도 6a 내지 도 6d는 도 4의 Ⅳ-Ⅳ `와 Ⅴ-Ⅴ`를 따라 절단하여, 본 발명의 제 2 실시예에 따른 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 투명한 절연 기판 212 : 게이트 배선
214 : 게이트 전극 216 : 스토리지 배선
220 : 액티브층 224 : 데이터 배선
226 : 소스 전극 228 : 드레인 전극
238 : 화소 전극 240 : 공통 전극
본 발명은 화상 표시장치에 관한 것으로 특히, 미세 화소를 구현하기 위한 횡전계 방식(In-Plane Switching mode) 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이하, 도면을 참조하여 종래의 횡전계 방식 액정표시장치용 어레이기판의 구성을 설명한다.
도 1은 종래의 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 종래의 횡전계방식 액정표시장치용 어레이기판(10)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트배선(12)과, 상기 게이트 배선(12)에 근접하여 평행하게 일 방향으로 구성된 스토리지 배선(16)과, 상기 두 배선과 교차하며 특히 게이트배선(12)과는 화소영역(P)을 정의하는 데이터배선(24)이 구성된다.
상기 게이트배선(12)과 데이터배선(24)의 교차지점에는 게이트 전극(14)과 액티브층(20)과 소스 전극(26)및 드레인 전극(28)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스 전극(26)은 상기 데이터 배선(24)과 연결되고, 상기 게이트 전극(14)은 상기 게이트배선(12)과 연결된다.
상기 화소영역(P)의 상부에는 상기 드레인 전극(28)과 연결되는 화소 전극(30)과, 상기 화소 전극(30)과 평행하게 구성되고 상기 스토리지 배선(16)과 연결되는 공통전극(17)이 구성된다.
상기 화소전극(30)은 상기 드레인 전극(28)에서 연장된 연장부(30a)와 상기 연장부(30a)에서 수직하게 연장되고 서로 소정간격 이격된 다수의 수직부(30b)와, 상기 스토리지배선(16)의 상부에서 수직부(30b)를 하나로 연결하는 수평부(30c)로 구성된다.
상기 공통전극(17)은 상기 스토리지배선(16)에서 아래로 수직하게 연장되고, 상기 화소전극의 수직부(30b)와 엇갈려 구성되는 다수의 수직부(17b)와, 상기 각 수직부(17b)를 하나로 연결하는 수평부(17a)로 구성된다.
전술한 바와 같은 구성은 상기 게이트 배선(12)과 근접하게 공통전극(17)과 화소전극(30)이 구성되어 있다.
상기 게이트 배선(12)과 화소 및 공통전극(30, 17)의 사이영역(D)은 상기 공통전극(17)과 화소전극(30) 사이에 발생하는 전계와는 다른 분포를 가지는 전계가 형성되기 때문에 액정의 이상 배향이 발생하는 영역이다.
따라서, 이 영역은 표시영역으로 사용할 수 없다.
따라서, 본 발명은 미소화소의 개구율과 휘도를 개선하기 위한 목적으로 안출된 것으로, 전술한 비표시 영역에 스토리지 배선을 설계하고, 상기 스토리지 배선 상부에 보조 용량부를 구성하는 동시에 상기 각 화소영역 마다 구성되는 투명한 공통전극이 콘택홀을 통해 스토리지 배선과 연결되도록 한 제 1 구조와, 스토리지 배선과 공통전극을 접촉하기 위한 콘택홀을 생략하고, 상기 스토리지 배선 상부의 보조 용량부의 면적을 크게 한 제 2 구조를 제안한다.
전술한 목적을 달성하기 위한 본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은 화소영역을 갖는 기판과; 상기 화소영역의 일측에 일 방향으로 형성된 게이트 배선 및 상기 게이트 배선과는 소정간격 이격하여 나란하게 형성된 스토리지 배선과; 상기 게이트 배선과 제 1 절연막을 사이에 두고 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 상기 스토리지 배선의 상부로 연장된 드레인 전극을 포함하는 박막트랜지스터와; 상기 게이트 배선과 데이터 배선과 스토리지 배선과 박막트랜지스터의 상부에 구성되고, 상기 스토리지 배선 상부로 상기 드레인 전극의 일부 및 상기 스토리지 배선의 일부를 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀을 포함하는 제 2 절연막과; 상기 제 1 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역으로 연장되며 서로 이격하는 다수의 화소전극과; 상기 다수의 화소전극과 평행하게 엇갈리며 이격되고, 상기 제 2 콘택홀을 통해 상기 스토리지 배선과 접촉하는 다수의 공통전극을 포함한다.
상기 스토리지 배선의 일부를 제 1 전극으로 하고, 스토리지 배선의 상부로 연장된 드레인 전극을 제 2 전극으로 하는 보조 용량부가 구성된다.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 일 방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 소정간격 이격하여 평행하게 연장하는 스토리지 배선을 형성하는 단계와; 상기 게이트 배선과 제 1 절연막을 사이에 두고 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과, 상기 스토리지 배선의 상부로 연장된 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 게이트 배선과 데이터 배선과 스토리지 배선과 박막트랜지스터의 상부에 구성되고, 상기 스토리지 배선 상부로 상기 드레인 전극의 일부 및 상기 스토리지 배선의 일부를 각각 노출시키는 제 1 콘택홀과 제 2 콘택홀을 포함하는 제 2 절연막을 형성하는 단계와; 상기 제 1 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역으로 연장되며 서로 이격하는 다수의 화소전극을 형성하는 단계와; 상기 다수의 화소전극과 평행하게 이격되고, 상기 제 2 콘택홀을 통해 상기 스토리지 배선과 접촉하는 다수의 공통전극을 형성하는 단계를 포함한다.
상기 다수의 공통전극과 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나로 형성한다.
본 발명의 다른 특징에 따른 횡전계 방식 액정표시장치용 어레이기판은, 화소영역을 갖는 기판과; 상기 화소영역의 일측에 일 방향으로 형성된 게이트 배선 및 상기 게이트 배선과 이격하여 나란하게 형성된 스토리지 배선과;
상기 게이트 배선과 제 1 절연막을 사이에 두고 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과;
상기 게이트 배선과 상기 데이터 배선의 교차지점에 게이트 전극, 액티브층, 소스 전극 및 상기 스토리지 배선의 상부로 연장된 드레인 전극을 포함하는 박막트랜지스터와;상기 게이트 배선, 상기 데이터 배선, 상기 스토리지 배선, 및 상기 박막트랜지스터의 상부에 구성되고, 상기 스토리지 배선 상부의 드레인 전극을 노출시키는 콘택홀을 포함하는 제 2 절연막과;상기 제 2 절연막 상부에 상기 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역으로 연장되어 서로 이격하며 형성되며, 투명도전성 물질층과 저 저항 금속물질층의 이중층 구조를 갖는 다수의 화소전극과;상기 제 2 절연막 상부에 상기 다수의 화소전극과 평행하게 엇갈리며 이격되어 형성되며, 상기 투명도전성 물질층과 상기 저 저항 금속물질층의 이중층 구조를 갖는 다수의 공통전극을 포함하며, 상기 다수의 공통전극 중 상기 각 화소영역의 경계를 기준으로 상기 경계에 가장 인접하여 형성된 공통전극은 그 끝단이 서로 연결된 것이 특징이다.
상기 다수의 공통전극과 접촉하는 더미배선을 상기 기판의 외곽에 더욱 구성하는 것을 특징으로 한다.
상기 다수의 화소전극과 공통전극을 이루는 상기 저 저항 금속물질층의 폭은 그 하부에 위치한 상기 투명 도전성 물질층의 폭에 비해 양측으로 각각 최소한 약 1㎛씩 작게 형성된 것이 특징이다.
상기 스토리지 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 배선의 상부로 연장된 드레인 전극을 제 2 전극으로 하는 보조 용량부가 구성된다.
본 발명의 다른 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은, 기판 상에 일 방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 이격하여 평행하게 연장하는 스토리지 배선을 형성하는 단계와; 상기 게이트 배선과 제 1 절연막을 사이에 두고 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선의 교차지점에 게이트 전극, 액티브층, 소스 전극, 및 상기 스토리지 배선의 상부로 연장된 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 게이트 배선, 상기 데이터 배선, 상기 스토리지 배선, 및 상기 박막트랜지스터의 상부에 구성되고, 상기 스토리지 배선 상부로 연장된 드레인 전극을 노출시키는 콘택홀을 포함하는 제 2 절연막을 형성하는 단계와; 상기 제 2 절연막 상부로 상기 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역으로 연장되어 서로 이격하며 형성되며, 투명도전성 물질층과 저 저항 금속물질층의 이중층 구조를 갖는 다수의 화소전극과, 상기 다수의 화소전극과 평행하게 엇갈리며 이격되어 형성되며 상기 투명도전성 물질층과 상기 저 저항 금속물질층의 이중층 구조를 갖는 다수의 공통전극을 형성하는 단계를 포함하며, 상기 다수의 공통전극 중 상기 각 화소영역의 경계를 기준으로 상기 경계에 가장 인접하여 형성된 공통전극은 그 끝단이 서로 연결되도록 형성하는 것이 특징이다.
삭제
상기 공통전극과 접촉하는 더미배선을 상기 기판의 외곽에 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 다수의 화소전극과 공통전극을 이루는 상기 저 저항 금속물질층의 폭은 그 하부에 위치한 상기 투명 도전성 물질층의 폭에 비해 양측으로 각각 최소한 약 1㎛씩 작게 형성한다.
상기 투명 도전성 물질층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나로 형성하고, 상기 저 저항 금속물질층은 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 크롬(Cr)으로 구성된 도전성 금속그룹 중 선택된 하나로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
도 2는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판(100)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(112)과 스토리지 배선(116)과, 상기 두 배선(112, 116)과 교차하며 특히 게이트 배선(112)과는 화소영역(P)을 정의하는 데이터 배선(124)이 구성된다.
상기 게이트 배선(112)과 데이터 배선(124)의 교차지점에는, 상기 게이트 배선(112)과 연결된 게이트 전극(114)과, 상기 게이트 전극(114)의 상부에 구성된 액티브층(120)과 소스 전극(126)및 드레인 전극(128)을 포함하는 박막 트랜지스터(T)가 구성되며, 상기 소스 전극(126)은 상기 데이터 배선(124)과 연결된다.
전술한 구성에서, 상기 드레인 전극(128)은 상기 스토리지 배선(116)의 상부에 연장하여 구성된다.
상기 화소영역(P)의 상부에는 상기 드레인 전극(128)과 연결되는 화소 전극(138)과, 상기 화소 전극(138)과 평행하게 구성되고 상기 스토리지 배선(116)과 연결되는 공통 전극(140)이 구성된다.
상기 화소전극(138)은 상기 스토리지 배선(116)의 상부에서 제 1 콘택홀(134)을 통해 드레인 전극(128)과 접촉하는 수평부(138a)와, 상기 수평부(138a)에서 화소영역(P)으로 소정간격 이격되어 수직하게 연장된 제 1 수직부(138b)와 제 2 수직부(138c)로 구성된다.
상기 공통전극(140)은 상기 화소전극의 수직부(138b,138c)와 소정 간격 이격되어 평행하게 구성된 다수의 수직부(140b)와, 상기 다수의 수직부(140b)를 하나로 연결하는 수평부(140a)로 구성된다.
이때, 상기 화소영역(P)의 일측 데이터 배선(124)과 근접하여 구성된 공통전극의 수직부(140b)는 제 2 콘택홀(136)을 통해 상기 스토리지 배선(116)과 접촉하여 구성된다.
전술한 구성은 상기 단일 화소를 지나가는 스토리지 배선(116)은 보조 용량부(C)와, 상기 공통전극(140)과 스토리지 배선(116)을 연결하도록 하는 콘택홀(136)이 차지하게 된다.
전술한 본 발명의 제 1 실시예의 특징은 종래와 비교하여 화소영역(P) 중, 표시영역으로 활용하지 못했던 영역에 스토리지 배선(116)을 형성하여 종래에 비해 스토리지 배선 폭 만큼의 개구율을 확보할 수 있는 것을 특징으로 한다.
이하, 도 3a 내지 도 3d를 참조하여, 전술한 어레이기판의 제조방법을 설명한다.
도 3a 내지 도 3d는 도 2의 Ⅱ-Ⅱ`,Ⅲ-Ⅲ`를 따라 절단하여, 본 발명의 제 1 실시예에 따라 도시한 공정 단면도이다.
도 3a에 도시한 바와 같이, 기판(100)상에 알루미늄 합금, 크롬(Cr)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여, 게이트 전극(114)을 포함하는 게이트 배선(도 3의 112)과, 게이트 배선과 소정간격 평행하게 이격된 스토리지 배선(116)을 형성한다.
다음으로, 상기 게이트 배선(도 3의 112)과 스토리지 배선(116)등이 포함된 기판(100)의 전면에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 게이트 절연막(118)을 형성한다.
다음으로, 상기 게이트 절연막(118) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 액티브층(120)과 오믹 콘택층(122)을 형성한다.
도 3b에 도시한 바와 같이, 상기 액티브층(120)과 오믹 콘택층(122)이 형성된 기판(100)의 전면에 전술한 바와 같은 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 게이트 배선(도3의 112)과 스토리지 배선(116)과 교차하여 화소영역(P)을 정의하는 데이터 배선(124)과, 상기 데이터 배선(124)에서 돌출 형성되고 상기 액티브층(120)의 일측 상부에 겹쳐 구성되는 소스 전극(126)과 이와는 소정간격 이격되고, 상기 스토리지 배선(116)의 상부로 연장된 드레인 전극(128)을 형성한다.
전술한 공정에서, 상기 소스 전극(126)과 드레인 전극(128)을 마스크로 하여 상기 두 전극(126, 128) 사이에 노출된 오믹 콘택층(122)을 식각하여 액티브층(120)을 노출한다.
도 3c에 도시한 바와 같이, 상기 소스 및 드레인 전극(126,128)과 데이터 배선(124)이 형성된 기판(100)의 전면에 벤조사이클로부텐과 아크릴계 수지를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(132)을 형성한다.
상기 보호막은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 형성할 수도 있다.
연속하여, 상기 보호막(132)을 패턴하여, 상기 스토리지 배선(116)의 상부로 연장된 드레인 전극(128)의 일부를 노출하는 제 1 콘택홀(134)과, 상기 스토리지 배선(116)의 일부를 노출하는 제 2 콘택홀(136)을 형성한다.
도 3d에 도시한 바와 같이, 상기 보호막(132)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속 물질 그룹 중 선택된 하나를 증착하고 패턴하여, 드레인 전극(128)과 접촉하는 수평부(138a)와, 상기 수평부(138a)에서 화소영역으로 소정간격 이격되어 수직하게 연장된 두 개 이상의 수직부(138b)로 구성된 화소전극(138a, 138b)을 형성한다.
동시에, 상기 화소전극의 수직부(138b)와 평행하게 소정간격 이격된 수직부(140b)와, 상기 다수의 수직부(140b)를 하나로 연결하는 수평부(미도시)로 구성된 공통전극(미도시, 140b)을 형성한다.
상기 공통전극(미도시, 140b)과 화소전극(138a, 138b)을 투명전극으로 형성하면, 일반적인 금속으로 형성하는 것 보다는 각 전극의 폭에 대해 약 2㎛정도의 개구율 개선 효과가 있다.
전술한 구성에서, 상기 스토리지 배선(116)의 상부에, 상기 스토리지 배선(116)의 일부를 제 1 전극으로 하고, 상기 드레인 전극(128)의 일부를 제 2 전극으로 하는 보조용량부(C)가 구성된다.
전술한 바와 같은 공정을 통해 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 제 2 실시예는 제 1 실시예의 어레이기판 구성을 변형한 것으로, 상기 보조 용량부을 좀더 확보 할 수 있는 동시에 스토리지 배선폭을 좀더 줄여 개구율을 더욱 개선할 수 있는 구조를 제안한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예는 스토리지 배선과 공통전극을 연결하는 콘택홀을 스토리지 배선의 상부에서 생략하여 미세 화소에 적용시 개구율 저하를 방지할 수 있고, 충분한 보조 용량을 확보할 수 있는 것을 특징으로 한다.
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판(200)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(212)과 스토리지 배선(216)과, 상기 두 배선(212, 216)과 교차하며 특히, 게이트 배선(212)과는 화소영역(P)을 정의하는 데이터 배선(224)을 구성한다.
상기 게이트 배선(212)과 데이터 배선(224)의 교차지점에는 게이트 전극(214)과 액티브층(220)과 소스 전극(226) 및 드레인 전극(228)을 포함하는 박막트랜지스터(T)를 구성하며, 상기 소스 전극(226)은 상기 데이터 배선(224)과 연결하고, 상기 게이트 전극(214)은 상기 게이트 배선(212)과 연결한다.
상기 화소영역(P)의 상부에는 상기 드레인 전극(228)과 연결되는 화소전극(238)과, 상기 화소전극(238)과 평행하게 구성되고 상기 스토리지 배선(216)과 연결되는 공통전극(240)을 구성한다.
상기 화소전극(238)은 상기 드레인 전극(228)과 콘택홀(234)을 통해 접촉하는 수평부(238a)와, 상기 수평부(238a)에서 화소영역(P)으로 서로 소정간격 이격하여 수직하게 연장된 다수의 수직부(238b)로 구성한다.
상기 공통전극(240)은 상기 다수의 화소전극의 수직부(238b)와 평행하게 소정간격 이격된 다수의 수직부(240b)와, 상기 다수의 수직부(240b)를 하나로 연결하는 수평부(240a)로 구성한다.
전술한 구성에서, 상기 공통전극(240)은 화소영역(P)을 정의하는 데이터 배선(224)과 겹쳐 구성되고 공통전압이 흐르는 더미배선(미도시)을 통해 전압을 인가 받게 된다.
즉, 데이터 배선(224)과 근접하게 구성된 공통전극의 수직부(240b)는 데이터 배선(224)의 상부를 교차하여, 이웃한 화소영역에 구성된 공통전극의 수직부와 연결된다.
따라서, 공통전극(240)은 기판(200)의 일측과 타측으로 다수의 화소영역(P)을 가로질러 연장되며, 기판(200)의 외곽에 구성된 더미배선(미도시)을 통해 공통전압을 전달받는 구성이다.
상기와 같은 구성으로 인해, 종래와는 달리 상기 스토리지 배선(216)과 공통전극(240b)을 연결하기 위한 콘택홀이 생략될 수 있다.
상기 공통전극(240)과 화소전극(238)은 투명전극을 포함한 이중 금속층으로 구성하며, 투명전극의 상부에 구성된 금속 전극은 투명전극 보다 저항이 낮기 때문에, 상기 공통전극(240)을 외곽의 더미배선(미도시)과 접촉하여 구성하여도 신호지연을 최소화할 수 있다.
상기 화소전극(238)과 연결되어 화소전압을 인가해 주는 드레인 전극(228)의 일부를 상기 스토리지 배선(216)의 상부에 연장 형성하여, 스토리지 배선(216)의 일부를 제 1 전극으로 하고 드레인 전극(228)의 일부를 제 2 스토리지 전극으로 하는 보조 용량부(C)를 구성한다.
전술한 구성에서, 투명 전극의 상부에 구성한 금속전극은 투명전극의 폭보다 2㎛정도 작은 폭으로 구성하기 때문에 개구율의 저하는 없다.
이하, 도 5를 참조하여 상기 공통전극과 화소전극의 단면 구성을 설명한다.
도 5는 도 4의 Ⅵ-Ⅵ`을 따라 절단한 단면도이다.
일반적으로, 투명 전극으로 공통전극(240b)과 화소전극(238b)을 형성하게 되면, 패턴된 전극의 에지(edge)로부터 양측으로 각각 약 1㎛정도의 개구율 향상 효과가 있다.
이는 횡전계 분포에 의한 액정의 배향 특성에 관련이 있으며, 각 전극의 에지로 부터 약 1㎛의 거리에 위치하는 액정의 배향 특성은 상기 두 전극 사이에 위치하는 액정의 배향 특성과 유사한 특성을 가진다.
따라서, 투명 전극은 빛을 완전히 차단하는 불투명 금속전극에 비해 상기 이격거리 만큼 개구율이 개선되는 효과가 있다.
이러한 특성을 이용하여, 상기 투명 전극 상부에 구성되는 저저항 금속 전극(235)을 상기 투명 전극의 폭보다 작게 구성하면, 개구율의 저하는 없다.
전술한 바와 같은 본 발명에 따른 횡전계방식 어레이기판 구성은 종래와는 달리 스토리지 배선(216)과 공통전극(240)을 연결하기 위한 콘택홀을 상기 스토리지 배선(216)의 상부에서 생략하고 그만큼 보조 용량부(C)의 면적을 늘릴 수 있기 때문에, 미세 화소 적용시 충분한 보조 용량의 확보가 가능하고, 개구율이 저하되지 않는다.
이하, 도 6a내지 도 6d를 참조하여 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 6a 내지 도 6d는 도 4의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
도 6a에 도시한 바와 같이, 기판(200)상에 알루미늄(Al), 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여, 게이트 전극(214)을 포함하는 게이트 배선(도 4의 212)과, 상기 게이트 배선(도 4의 212)과 소정간격 평행하게 이격된 스토리지 배선(216)을 형성한다.
다음으로, 상기 게이트 배선(212)과 스토리지 배선(216)등이 포함된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(218)을 형성한다.
다음으로, 상기 게이트 절연막(218) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 액티브층(220)과 오믹 콘택층(222)을 형성한다.
도 6b에 도시한 바와 같이, 상기 액티브층(220)과 오믹 콘택층(222)이 형성된 기판(200)의 전면에 전술한 바와 같은 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 게이트 배선(212)과 스토리지 배선(216)과 교차하여 화소영역을 정의하는 데이터 배선(224)과, 상기 데이터 배선(224)에서 돌출 형성되고 상기 액티브층(220)의 일측 상부에 겹쳐 구성되는 소스 전극(226)과 이와는 소정간격 이격된 드레인 전극(228)을 형성한다.
상기 드레인 전극(228)은 스토리지 배선(216)의 상부로 연장 형성한다.
전술한 공정에서, 상기 소스 전극(226)과 드레인 전극(228)을 마스크로 하여 상기 두 전극(226, 228) 사이에 노출된 오믹 콘택층(222)을 식각하여 액티브층(220)을 노출한다.
도 6c에 도시한 바와 같이, 상기 소스 및 드레인 전극(226,228)과 데이터 배선(224)이 형성된 기판(200)의 전면에 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지를 포함한 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(232)을 형성한다.
상기 보호막(232)은 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 형성할 수도 있다.
연속하여, 상기 보호막(232)을 패턴하여, 상기 스토리지 배선(216)의 상부로 연장된 드레인 전극(228)의 일부를 노출하는 콘택홀(234)을 형성한다.
도 6d에 도시한 바와 같이, 상기 보호막(232)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속 물질 그룹 중 선택된 하나를 증착하고 패턴하여, 드레인 전극(228)과 접촉하는 수평부(238a)와, 상기 수평부(238a)에서 화소영역으로 소정간격 이격되어 수직하게 연장된 두개 이상의 수직부(도 4의 238b)로 구성된 화소전극(238a, 미도시)을 형성한다.
동시에, 상기 다수의 화소전극의 수직부(238b)와 평행하게 소정간격 이격된 다수의 수직부(240b)와, 상기 다수의 수직부(240b)를 하나로 연결하는 수평부(도 4의 240a)로 구성된 공통전극(미도시, 240b)을 형성한다.
이때, 상기 데이터 배선(224)과 근접하게 구성된 공통전극의 수직부(240b) 는 데이터 배선(224)의 상부를 교차하여, 이웃한 화소영역에 구성된 공통전극의 수직부와 연결된다.
따라서, 공통전극(미도시,240b)은 기판(200)의 일측과 타측으로 다수의 화소영역을 가로 질러 연장되며, 기판(200)의 외곽에 구성된 더미배선(미도시)을 통해 공통신호을 전달받게 된다.
상기 공통전극(미도시,240b)은 저항이 높은 투명 전극으로 구성되기 때문에 신호 지연을 방지하기 위해, 상기 공통전극(미도시,240b)의 상부에 저항이 낮은 금속전극을 더욱 구성해야 한다.
이를 위해, 상기 공통전극(미도시,240b)과 화소전극(238a,미도시)이 구성된 기판(200)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu)등의 도전성 금속 그룹 중 성택된 하나를 증착하고 패턴하여, 상기 공통전극(미도시,240b)과 화소전극(238a,미도시)의 상부에 금속 전극(235)을 형성한다.
이때, 상기 금속 전극(235)의 폭(W1)은 하부 화소전극(238a,미도시)과 공통전극(미도시,240b)의 폭(W2)보다 양측으로 최소한 약 1㎛씩 작은 값으로 설계한다.
이와 같이 하면, 개구율을 확보함과 동시에, 공통전극(미도시,240b)의 신호 지연을 방지 할 수 있다.
전술한 구성에서, 상기 스토리지 배선(216)의 일부를 제 1 전극으로 하고 상기 드레인 전극(228)을 제 2 전극으로 하는 보조 용량부(C)가 구성된다.
상기 제 1 실시예와는 달리 상기 공통전극과 스토리지 배선을 연결하기 위한 콘택홀이, 스토리지 배선의 상부에서 생략되었기 때문에, 생략된 콘택홀의 면적만큼 상기 보조 용량부를 넓계 설계 할 수 있다.
따라서, 스토리지 배선 폭이 작아져도 충분한 보조 용량을 확보할 수 있다.
전술한 바와 같은 공정을 통해 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 충분한 스토리지 용량확보가 가능하고 개구율이 개선되는 구조이므로 고화질, 고해상도를 가지는 액정패널을 제작할 수 있는 효과가 있다.

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 화소영역을 갖는 기판과;
    상기 화소영역의 일측에 일 방향으로 형성된 게이트 배선 및 상기 게이트 배선과 이격하여 나란하게 형성된 스토리지 배선과;
    상기 게이트 배선과 제 1 절연막을 사이에 두고 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에 게이트 전극, 액티브층, 소스 전극 및 상기 스토리지 배선의 상부로 연장된 드레인 전극을 포함하는 박막트랜지스터와;
    상기 게이트 배선, 상기 데이터 배선, 상기 스토리지 배선, 및 상기 박막트랜지스터의 상부에 구성되고, 상기 스토리지 배선 상부의 드레인 전극을 노출시키는 콘택홀을 포함하는 제 2 절연막과;
    상기 제 2 절연막 상부에 상기 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역으로 연장되어 서로 이격하며 형성되며, 투명도전성 물질층과 저 저항 금속물질층의 이중층 구조를 갖는 다수의 화소전극과;
    상기 제 2 절연막 상부에 상기 다수의 화소전극과 평행하게 엇갈리며 이격되어 형성되며, 상기 투명도전성 물질층과 상기 저 저항 금속물질층의 이중층 구조를 갖는 다수의 공통전극
    을 포함하며, 상기 다수의 공통전극 중 상기 각 화소영역의 경계를 기준으로 상기 경계에 가장 인접하여 형성된 공통전극은 그 끝단이 서로 연결된 것이 특징인 횡전계 방식 액정표시장치용 어레이기판.
  7. 제 6 항에 있어서,
    상기 다수의 공통전극과 접촉하는 더미배선이 상기 기판의 외곽에 구성된 횡전계 방식 액정표시장치용 어레이기판.
  8. 제 6 항에 있어서,
    상기 다수의 화소전극과 상기 다수의 공통전극을 이루는 상기 저 저항 금속물질층의 폭은 그 하부에 위치한 상기 투명 도전성 물질층의 폭에 비해 양측으로 각각 최소한 1㎛씩 작게 형성된 것이 특징인 횡전계 방식 액정표시장치용 어레이기판.
  9. 제 6 항에 있어서,
    상기 스토리지 배선을 제 1 전극으로 하고, 상기 스토리지 배선의 상부로 연장된 상기 드레인 전극을 제 2 전극으로 하는 보조 용량부가 구성된 횡전계 방식 액정표시장치용 어레이기판.
  10. 기판 상에 일 방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 이격하여 평행하게 연장하는 스토리지 배선을 형성하는 단계와;
    상기 게이트 배선과 제 1 절연막을 사이에 두고 교차하여 상기 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 상기 데이터 배선의 교차지점에 게이트 전극, 액티브층, 소스 전극, 및 상기 스토리지 배선의 상부로 연장된 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 게이트 배선, 상기 데이터 배선, 상기 스토리지 배선, 및 상기 박막트랜지스터의 상부에 구성되고, 상기 스토리지 배선 상부로 연장된 드레인 전극을 노출시키는 콘택홀을 포함하는 제 2 절연막을 형성하는 단계와;
    상기 제 2 절연막 상부로 상기 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역으로 연장되어 서로 이격하며 형성되며, 투명도전성 물질층과 저 저항 금속물질층의 이중층 구조를 갖는 다수의 화소전극과, 상기 다수의 화소전극과 평행하게 엇갈리며 이격되어 형성되며 상기 투명도전성 물질층과 상기 저 저항 금속물질층의 이중층 구조를 갖는 다수의 공통전극을 형성하는 단계
    를 포함하며, 상기 다수의 공통전극 중 상기 각 화소영역의 경계를 기준으로 상기 경계에 가장 인접하여 형성된 공통전극은 그 끝단이 서로 연결되도록 형성하는 것이 특징인 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어서,
    상기 다수의 공통전극과 접촉하는 더미배선을 상기 기판의 외곽에 형성하는 단계를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  12. 제 10 항에 있어서,
    상기 다수의 화소전극과 상기 다수의 공통전극을 이루는 상기 저 저항 금속물질층의 폭은 그 하부에 위치한 상기 투명 도전성 물질층의 폭에 비해 양측으로 각각 최소한 1㎛씩 작게 형성하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  13. 제 10 항에 있어서,
    상기 스토리지 배선의 일부를 제 1 전극으로 하고, 상기 스토리지 배선의 상부로 연장된 드레인 전극을 제 2 전극으로 하는 보조 용량부가 형성되도록 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  14. 제 10 항에 있어서,
    상기 투명 도전성 물질층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나로 형성하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  15. 제 10 항에 있어서,
    상기 저 저항 금속 물질층은 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 크롬(Cr)으로 구성된 도전성 금속그룹 중 선택된 하나로 형성하는 횡전계방식 액정표시장치용 어레이기판 제조방법.
KR1020010088757A 2001-12-31 2001-12-31 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 KR100844003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088757A KR100844003B1 (ko) 2001-12-31 2001-12-31 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088757A KR100844003B1 (ko) 2001-12-31 2001-12-31 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030058341A KR20030058341A (ko) 2003-07-07
KR100844003B1 true KR100844003B1 (ko) 2008-07-04

Family

ID=32216250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088757A KR100844003B1 (ko) 2001-12-31 2001-12-31 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR100844003B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244528B1 (ko) * 2005-12-29 2013-03-18 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR101249774B1 (ko) * 2005-12-29 2013-04-09 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101385454B1 (ko) * 2005-12-30 2014-04-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101525883B1 (ko) * 2008-07-14 2015-06-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101627518B1 (ko) * 2009-12-17 2016-06-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치 및 그 제조 방법
JP7344851B2 (ja) * 2018-11-28 2023-09-14 株式会社半導体エネルギー研究所 液晶表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271807A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd アクティブマトリックス基板及び液晶表示装置
KR19990085022A (ko) * 1998-05-13 1999-12-06 윤종용 박막 트랜지스터 액정 표시 장치
KR20000031956A (ko) * 1998-11-11 2000-06-05 구본준 횡전계방식 액정표시장치 및 그 제조방법
JP2001109017A (ja) * 1999-10-08 2001-04-20 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271807A (ja) * 1998-03-25 1999-10-08 Hitachi Ltd アクティブマトリックス基板及び液晶表示装置
KR19990085022A (ko) * 1998-05-13 1999-12-06 윤종용 박막 트랜지스터 액정 표시 장치
KR20000031956A (ko) * 1998-11-11 2000-06-05 구본준 횡전계방식 액정표시장치 및 그 제조방법
JP2001109017A (ja) * 1999-10-08 2001-04-20 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法

Also Published As

Publication number Publication date
KR20030058341A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100801153B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20070121122A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20080037132A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100835974B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100920923B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR101217661B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100829786B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100835971B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100835975B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100844003B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20060095692A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100475837B1 (ko) 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR101189144B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100918279B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101086647B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100773876B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100921451B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100835973B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101217664B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060132164A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR100835976B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20050054544A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11