KR101627518B1 - 횡전계 방식 액정표시장치 및 그 제조 방법 - Google Patents

횡전계 방식 액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101627518B1
KR101627518B1 KR1020090126087A KR20090126087A KR101627518B1 KR 101627518 B1 KR101627518 B1 KR 101627518B1 KR 1020090126087 A KR1020090126087 A KR 1020090126087A KR 20090126087 A KR20090126087 A KR 20090126087A KR 101627518 B1 KR101627518 B1 KR 101627518B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive material
metal
electrode
common
Prior art date
Application number
KR1020090126087A
Other languages
English (en)
Other versions
KR20110069378A (ko
Inventor
류상철
김주한
조재형
이종문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090126087A priority Critical patent/KR101627518B1/ko
Publication of KR20110069378A publication Critical patent/KR20110069378A/ko
Application granted granted Critical
Publication of KR101627518B1 publication Critical patent/KR101627518B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명의 실시예에 따른 횡전계 방식 액정표시장치는 기판 상에 제1 방향으로 교대로 배열된 게이트 라인 및 공통 라인, 기판 상에 제1 방향과 상이한 제2 방향으로 배열된 데이터 라인, 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터, 공통 라인과 연결되는 공통 전극, 및 박막 트랜지스터와 연결되는 화소 전극을 포함한다. 공통 전극과 화소 전극은 투명 도전성 물질과 금속이 교번하여 적층된 다층구조로 형성된다.
개구율, 휘도, 횡전계, 화소 전극, 공통 전극

Description

횡전계 방식 액정표시장치 및 그 제조 방법{In Plane Switching mode Liquid Crystal Display Device and Method for Manufacturing Thereof}
본 발명은 액정표시장치에 관한 것으로서 보다 상세하게는 횡전계 방식 액정표시장치에 관한 것이다.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
액정표시장치는 하부기판, 상부기판, 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 방식, IPS(In Plane Switching) 방식, VA(Vertical Alignment)방식 등 다양하게 개발되어 있다.
상기 IPS 방식은 전계를 형성하는 전극들을 동일한 기판 상에 평행하게 배열함으로써 수평방향의 전계를 통해 액정층의 배열을 조절하는 방식으로서, 이와 같 은 IPS 방식의 액정표시장치를 횡전계 방식 액정표시장치라고도 칭한다.
이하, 도면을 참조로 종래의 횡전계 방식 액정표시장치에 대해서 설명하기로 한다. 도 1은 일반적인 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이다.
도 1에서 알 수 있듯이, 하부 기판(10)에는 게이트 라인(11), 데이터 라인(13), 공통 전극(12), 및 화소 전극(14)이 형성되어 있다.
상기 게이트 라인(11)은 가로 방향으로 배열되어 있고, 상기 데이터 라인(13)은 세로 방향으로 배열되어 있으며, 상기 게이트 라인(11)과 데이터 라인(13)이 교차하는 영역에는 스위칭 소자로서 박막 트랜지스터(T)가 형성되어 있다.
상기 공통 전극(12)은 가로 방향으로 배열되는 공통 라인(12a)에서 분지되어 있고, 상기 화소 전극(14)은 상기 박막 트랜지스터(T)와 연결되면서 상기 공통 전극(12)과 평행하도록 배열되어 있다.
그러나, 상술한 바와 같은 일반적인 횡전계 방식 액정표시장치의 하부 기판의 경우, 공통 전극(12)과 화소 전극(14)이 불투명한 금속으로 형성되어 있기 때문에, 액정표시장치의 개구율 및 휘도가 저하되는 문제점이 있다.
본 발명의 실시예는 상술한 문제점을 해결하기 위한 것으로서, 개구율을 증가시킴으로써 휘도가 개선된 횡전계 방식 액정표시장치 및 그 제조 방법을 제공하는 것을 그 기술적 과제로 한다.
또한, 본 발명의 실시예는 화소 전극 및 공통 전극의 표면저항이 감소된 횡전계 방식 액정표시장치를 제공하는 것을 다른 기술적 과제로 한다.
또한, 본 발명의 실시예는 공정 중에 화소 전극 및 공통 전극을 보호할 수 있는 횡전계 방식 액정표시장치를 제공하는 것을 또 다른 기술적 과제로 한다.
본 발명의 실시예에 따른 횡전계 방식 액정표시장치는 기판 상에 제1 방향으로 교대로 배열된 게이트 라인 및 공통 라인, 기판 상에 제1 방향과 상이한 제2 방향으로 배열된 데이터 라인, 게이트 라인과 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터, 공통 라인과 연결되는 공통 전극, 및 박막 트랜지스터와 연결되는 화소 전극을 포함한다. 공통 전극과 화소 전극은 투명 도전성 물질과 금속이 교번하여 적층된 다층구조로 형성된다.
본 발명의 실시예에 따른 횡전계 방식 액정표시장치의 제조 방법은 아래와 같은 단계를 포함한다. 기판 상에 게이트 라인 및 게이트 전극을 형성한다. 게이트 라인과 수직하게 배열되어 화소 영역을 정의하는 데이터 라인, 데이터 라인과 연결된 소스 전극, 및 소스 전극과 이격된 드레인 전극을 형성한다. 기판 전면에 제1 투명 도전성 물질, 금속, 및 제2 투명 도전성 물질을 순차적으로 증착한다. 제1 투명 도전성 물질, 금속, 및 제2 투명 도전성 물질을 패터닝하여 공통 라인, 공통 라인과 연결되는 공통 전극, 및 드레인 전극과 연결되는 화소 전극을 형성한다.
본 발명의 실시예는 화소 전극 및 공통 전극을 투명 도전성 물질과 금속이 교대로 적층된 다층 구조로 형성함으로써 횡전계 방식 액정표시장치의 개구율을 증가시켜 휘도를 개선시킬 수 있음은 물론, 화소 전극과 공통 전극의 표면저항을 감소시킬 수 있어 대면적에서도 휘도, 색대비, 및 화질 특성을 개선시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예는 화소 전극 및 공통 전극을 고경도의 UV 경화성 수지를 이용하여 하드 코팅함으로써 공정 진행 중에 화소 전극 및 공통 전극을 보호할 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도이다.
도 2에 도시된 바와 같이 본 발명의 일 실시예에 따른 횡전계 방식 액정표시 장치의 하부 기판(200)에는 게이트 라인(210), 공통 라인(220), 데이터 라인(230), 박막 트랜지스터(240), 공통 전극(250), 및 화소 전극(260)이 형성되어 있다.
상기 게이트 라인(210)과 공통 라인(120)은 가로 방향으로 평행을 이루며 배열되어 있으며, 상기 게이트 라인(210)은 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 이용하여 형성할 수 있다.
상기 데이터 라인(230)은 세로 방향으로 배열되어 가로 방향으로 배열되어 있는 상기 게이트 라인(210) 및 상기 공통 라인(220)과 각각 교차 된다. 이러한 데이터 라인(230)은 상기 게이트 라인(210)과 동일하게 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 이용하여 형성할 수 있다.
상기 박막 트랜지스터(240)는 게이트 라인(210)에 연결된 게이트 전극(232)과, 데이터 라인(230)에 연결된 소스 전극(234)과, 상기 소스 전극(234)과 이격되게 배치되며 상기 화소 전극(260)에 연결되는 드레인 전극(236)으로 구성된다.
이때, 상기 드레인 전극(236)은 상기 드레인 전극(236)의 일부를 노출시키기 위해 상기 드레인 전극(236) 상에 형성된 보호막(미도시)을 식각 함으로써 형성된 컨택홀(238)을 통해 상기 화소 전극(260)과 전기적으로 접촉된다.
또한, 상기 박막 트랜지스터(230)는 게이트 전극(232)과 소스/드레인 전극(234, 236)의 절연을 위한 절연막(미도시), 게이트 전극(232)에 공급되는 게이트 전압에 의해 소스 전극(234)과 드레인 전극(236) 간에 전도채널(Conductive Channel)을 형성하는 반도체층(미도시)을 포함한다.
공통 전극(250)은 상기 공통 라인(220)과 연결되고, 화소 전극(260)은 상기 드레인 전극(246)과 연결되는 것으로서, 본 발명에 따른 공통 전극(250)과 화소 전극(260)은 도 2의 확대 영역에 도시된 바와 같이 투명 도전성 물질층(270, 290)과 금속층(280)이 교대로 적층되어 있는 다층구조로 형성되어 있다.
이때, 공통 전극(250)과 화소 전극(260)은 제1 투명 도전성 물질층(270) 상에 금속층(280)이 적층 되고, 상기 금속층(280) 상에 제2 투명 도전성 물질층(290)이 적층된 3층 구조로 형성될 수 있다.
일 실시예에 있어서, 제1 투명 도전성 물질 및 제2 투명 도전성 물질은 인듐-틴-옥사이드(Indium Tin Oxide) 또는 인듐-징크-옥사이드(Indium Zinc Oxide)일 수 있고, 상기 금속은 은(Ag)일 수 있다.
예컨대, 제1 투명 도전성 물질 및 제2 투명 도전성 물질이 인듐-틴-옥사이드이고, 상기 금속이 은일 경우, 상기 공통 전극(250)과 상기 화소 전극(260)은 인듐-틴-옥사이드/은/인듐-틴-옥사이드로 구성된 3층 구조로 형성될 수 있다.
이와 같이 본 발명에 따라 공통 전극(250)과 화소 전극(260)을 투명 도전성 물질과 금속을 이용하여 3층 구조로 형성하게 되면 액정표시장치의 개구율을 향상시킬 수 있음은 물론, 40인치 이상의 대면적 액정표시장치에서도 공통 전극(250)과 화소 전극(260)의 표면저항을 10Ω/□이하로 감소시킬 수 있어 액정표시장치의 화질을 개선할 수 있게 된다.
상술한 실시예에 있어서, 제1 투명 도전성 물질층(270) 및 제2 투명 도전성 물질층(290)은 400 내지 500Å의 두께로 형성하고, 상기 금속층(280)은 100 내지 200Å의 두께로 형성하는 것이 바람직하다. 특히, 금속층(280)을 170Å의 두께로 형성하는 경우, 공통 전극(250)과 화소 전극(260)의 표면저항은 6.7Ω/□이 되어 공통 전극(250)과 화소 전극(260)의 표면저항 특성을 극대화시킬 수 있다.
한편, 상술한 바와 같은 하부 기판(200)은 상부 기판(미도시)과의 합착 공정을 통해 액정표시장치를 형성하게 되는데 이러한 합착 공정 진행 중 상기 공통 전극(250)과 화소 전극(260)을 구성하는 최상위 투명 도전성 물질층(290)이 손상될 수 있다.
따라서, 본 발명에 따른 공통 전극(250)과 화소 전극(260)은, 공통 전극(250)과 화소 전극(260)을 구성하는 최상위 투명 도전성 물질층(290)을 보호하기 위해 공통 전극(250)과 화소 전극(260)을 구성하는 최상위 투명 도전성 물질층(290) 상에 형성된 하드 코팅층(300)을 더 포함할 수 있다.
하드 코팅층(300)은 실리콘 수지가 함유된 고경도의 UV(Ultra Violet) 경화성 수지를 이용하여 형성할 수 있다. 일 실시예에 있어서, 이러한 고경도의 UV 경화성 수지는 98%이상의 투과율을 가지는 무색의 투명한 물질일 수 있다.
이러한 하드 코팅층(300)은 10 내지 15㎛의 두께를 가지고 펜슬 경도(Pencil Hardness)가 4.0이상이 되도록 형성할 수 있다.
일 실시예에 있어서, 공통 전극(250)과 접촉되는 공통 라인(220)도 상술한 공통 전극(250) 및 화소 전극(260)과 동일하게 투명 전도성 물질과 금속이 교대로 적층된 다층 구조로 형성될 수도 있다. 이러한 경우 공통 라인(220)을 형성하는 투명 전도성 물질은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드일 수 있고, 금속은 은일 수 있다.
다른 실시예에 있어서, 공통 라인(220)은 게이트 라인(210) 및 게이트 전극(232)과 동일한 금속물질을 이용하여 형성할 수도 있다. 이러한 경우, 공통 전극(250)은 공통 라인(220)의 일부가 노출되도록 형성된 컨택홀(미도시)을 통해 공통 라인(220)과 연결될 수 있다.
이하에서는 도 3을 참조하여 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 제조 방법에 대해 설명한다.
도 3은 본 발명에 따른 횡전계 방식 액정표시장치의 하부 기판 제조 공정을 보여주는 도면으로서, 도 2의 A-A를 따라 절단하여 도시한 도면이다.
먼저, 도 3a에 도시된 바와 같이, 유리와 같은 투명한 절연기판(200) 상에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 증착하여 제1 금속층을 형성하고, 제1 금속층 상에 레지스트 패턴을 형성한다.
이후, 상기 레지스트 패턴을 마스크로 하여 상기 제1 금속층을 패터닝 함으로써, 게이트 라인(미도시) 및 상기 게이트 라인과 전기적으로 접속하는 게이트 전극(232)을 형성한다.
이후, 상기 게이트 라인 및 게이트 전극(232)을 포함하는 기판(200) 상에 실리콘 질화막(SiNx)과 실리콘 산화막(SiOx) 등을 증착하여 게이트 절연막(310)을 형성한다.
다음으로, 게이트 절연막(310) 상에 순수한 비정질 실리콘층(a-Si:H)으로 액티브 층(Active Layer, 320)을 형성하고, 연속하여 불순물이 포함된 비정질 실리콘(n+ 또는 p+ a-Si:H)으로 오믹 콘택층(Ohmic Layer, 330)을 형성한다. 이때, 상기 오믹 콘택층(330)은 상기 액티브 층(320)의 표면에 n+ 또는 p+ 이온을 도핑(Doping)하여 상기 액티브 층(320)의 표면에 아주 얇게 형성할 수도 있다.
다음으로, 도 3b에 도시된 바와 같이, 상기 오믹 콘택층(330)이 형성된 기판(200)의 전면에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속물질을 증착하여 제2 금속층을 형성하고, 상기 제2 금속층 상에 마스크 패턴을 형성한다.
이후, 상기 제2 금속층을 패터닝하여 상기 게이트 라인과 수직으로 교차하여 화소 영역을 정의하는 데이터 라인(230)과, 상기 오믹 콘택층(330)과 접촉하고 서로 소정 간격 이격된 소스 전극(234) 및 드레인 전극(236)을 형성하고, 소스 전극(234)과 드레인 전극(236) 사이의 오믹 콘택층(330)을 제거하여 박막 트랜지스터(230)를 완성한다.
다음으로, 상기 소스 전극(234) 및 드레인 전극(236)이 형성된 기판(200)의 전면에 SiNx나 SiOx와 같은 무기물 또는 벤조사이클로부텐(Benzocyclobutene)이나 아크릴과 같은 유기물을 도포하여 보호막(340)을 형성한 후, 상기 드레인 전극(236) 상에 형성된 보호막(340)의 일부를 식각하여 상기 드레인 전극(236)을 노출시키는 컨택홀(238)을 형성한다.
다음으로, 도 3c에 도시된 바와 같이, 상기 보호막(340) 상부에 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 제1 투명 도전성 물질, 은과 같은 금, 및 제1 투명 도전성 물질과 동일한 물질로 형성되는 제2 투명 도전성 물질을 순차적으로 증착하여 제1 투명 도전성 물질층(270), 금속층(280), 및 제2 투명 도전성 물질층(290)을 형성한다.
다음으로, 도 3d에 도시된 바와 같이, 제2 투명 도전성 물질층(290) 상에 실리콘 수지를 함유하는 고경도의 UV 경화성 수지를 도포한 후 UV와 같은 광을 조사하여 도포된 UV 경화성 수지를 경화시킴으로써 제2 투명 도전성 물질(290) 상에 하드 코팅층(300)을 형성한다.
본 발명에서, 제2 투명 도전성 물질(290) 상에 하드 코팅층(300)을 형성하는 이유는, 하부 기판(200)과 상부 기판의 합착 공정 진행 중 상기 제2 투명 도전성 물질층(290)이 손상되는 것을 방지하기 위한 것이므로, 이러한 하드 코팅층(300) 형성 공정은 선택적으로 포함될 수 있다. 이하에서는 설명의 편의를 위해 하드 코팅층(300)이 제2 투명 도전성 물질(290) 상에 형성되는 것으로 가정하여 설명하기로 한다.
다음으로, 도 3e에 도시된 바와 같이, 제1 투명 도전성 물질층(270), 금속층(280), 제2 투명 도전성 물질층(290), 및 하드 코팅층(300)을 패터닝하여 상기 드레인 전극(236)과 접촉하는 화소 전극(260)과, 공통 라인(220) 및 공통 전극(250)을 형성한다.
이와 같이 본 발명에 따라 공통 전극(250)과 화소 전극(260)을 투명 도전성 물질과 금속을 이용하여 3층 구조로 형성하게 되면 액정표시장치의 개구율을 향상시킴과 동시에 40인치 이상의 대면적 액정표시장치에서도 공통 전극(250)과 화소 전극(260)의 표면저항을 10Ω/□이하로 감소시킬 수 있어 액정표시장치의 화질을 개선할 수 있게 된다.
한편, 상술한 실시예에 있어서는, 공통 라인(220)을 공통 전극(250) 및 화소 전극(260)과 함께 형성하는 것으로 기재하였지만, 변형된 실시예에 있어서는 공통 라인(220)은 게이트 라인(210) 및 게이트 전극(232)과 동일한 층에 게이트 라인(210) 및 게이트 전극(232)와 동일한 금속물질을 이용하여 형성할 수도 있다.
이러한 경우, 공통 전극(250)은 공통 라인(220)의 일부가 노출되도록 형성된 컨택홀(미도시)을 통해 공통 라인(220)과 연결될 수 있다.
한편, 본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
예컨대, 상술한 실시예에 있어서는 본 발명이 횡전계 방식 액정표시장치에 적용되는 것으로 설명하였지만, 변형된 실시예에 있어서 TN(Twisted Nematic) 방식 이나 VA(Vertical Alignment)방식 액정표시장치에 적용될 수도 있을 것이다. 이러한 실시예에 따른 경우, 하부 기판에 형성되는 화소 전극을 투명 도전성 물질과 금속이 교대로 적층된 다층구조로 형성할 수 있을 것이다.
이때, 하부 기판에 형성되는 화소 전극은, 투명 도전성 물질인 인듐-틴-옥사이드 또는 인듐-징크-옥사이드로 이루어진 투명 도전성 물질층 상에 은과 같은 금속으로 이루어진 금속층이 형성되고, 금속층 상에 다시 인듐-틴-옥사이드 또는 인듐-징크-옥사이드로 이루어진 투명 도전성 물질층이 형성된 3층 구조로 형성될 수 있다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 도 1은 일반적인 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도.
도 2는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 하부 기판의 개략적인 평면도.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 횡전계 방식 액정표시장치의 제조 방법을 보여주는 도면.
<도면의 주요 부분에 대한 부호의 설명>
200: 하부 기판 210: 게이트 라인
220: 공통 라인 230: 데이터 라인
240: 박막 트랜지스터 250: 공통 전극
260: 화소 전극 270: 제1 투명 도전성 물질층
280: 금속층 290: 제2 투명 도전성 물질층
300: 하드 코팅층

Claims (9)

  1. 기판 상에 제1 방향으로 배열된 게이트 라인 및 공통 라인;
    상기 기판 상에 상기 제1 방향과 상이한 제2 방향으로 배열된 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인이 교차하는 영역에 형성된 박막 트랜지스터;
    상기 공통 라인과 연결되는 공통 전극;
    상기 박막 트랜지스터와 연결되는 화소 전극; 및
    상기 공통 전극과 상기 화소 전극 상에 형성된 하드 코팅층을 포함하고,
    상기 공통 전극과 화소 전극은 투명 도전성 물질과 금속이 교번하여 적층된 다층구조로 형성되고,
    상기 하드 코팅층은 실리콘을 함유한 고경도의 UV(Ultra Violet) 경화성 수지를 이용하여 형성되는 횡전계 방식 액정표시장치.
  2. 제1항에 있어서,
    상기 공통 전극과 화소 전극은, 상기 투명 도전성 물질로 형성된 제1 투명 도전성 물질층 상에 상기 금속으로 형성된 금속층이 적층 되고 상기 금속층 상에 상기 투명 도전성 물질로 형성된 제2 투명 도전성 물질층이 적층된 3층 구조로 형성되는 횡전계 방식 액정표시장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 하드 코팅층은 10 내지 15㎛의 두께로 형성되는 횡전계 방식 액정표시장치.
  5. 제1항에 있어서,
    상기 투명 도전성 물질은 인듐-틴-옥사이드(Indium Tin Oxide) 또는 인듐-징크-옥사이드(Indium Zinc Oxide)이고, 상기 금속은 은(Ag)인 횡전계 방식 액정표시장치.
  6. 제1항에 있어서,
    상기 투명 도전성 물질의 두께는 400 내지 500Å이고, 상기 금속의 두께는 100 내지 200Å인 횡전계 방식 액정표시장치.
  7. 기판 상에 게이트 라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 라인과 수직하게 배열되어 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인과 연결된 소스 전극, 및 상기 소스 전극과 이격된 드레인 전극을 형성하는 단계;
    상기 기판 전면에 제1 투명 도전성 물질, 금속, 및 제2 투명 도전성 물질을 순차적으로 증착하는 단계;
    상기 제1 투명 도전성 물질, 상기 금속, 및 상기 제2 투명 도전성 물질을 패터닝하여 공통 라인, 상기 공통 라인과 연결되는 공통 전극, 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계; 및
    상기 제2 투명 도전성 물질 상에 실리콘을 함유한 고경도의 UV(Ultra Violet) 경화성 수지를 도포하여 경화시켜 하드 코팅층을 형성하는 단계를 포함하는 횡전계 방식 액정표시장치의 제조 방법.
  8. 제7항에 있어서,
    상기 제1 및 제2 투명 도전성 물질은 인듐-틴-옥사이드(Indium Tin Oxide) 또는 인듐-징크-옥사이드(Indium Zinc Oxide)이고, 상기 금속은 은(Ag)인 횡전계 방식 액정표시장치의 제조 방법.
  9. 삭제
KR1020090126087A 2009-12-17 2009-12-17 횡전계 방식 액정표시장치 및 그 제조 방법 KR101627518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126087A KR101627518B1 (ko) 2009-12-17 2009-12-17 횡전계 방식 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126087A KR101627518B1 (ko) 2009-12-17 2009-12-17 횡전계 방식 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110069378A KR20110069378A (ko) 2011-06-23
KR101627518B1 true KR101627518B1 (ko) 2016-06-08

Family

ID=44401215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126087A KR101627518B1 (ko) 2009-12-17 2009-12-17 횡전계 방식 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101627518B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654702B (zh) * 2012-03-06 2014-07-02 京东方科技集团股份有限公司 Tft阵列基板、tft阵列基板制造方法及显示装置
CN104051542B (zh) * 2014-06-23 2016-10-05 上海和辉光电有限公司 有机发光显示装置及其薄膜晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844003B1 (ko) * 2001-12-31 2008-07-04 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20050091291A (ko) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101224049B1 (ko) * 2006-12-14 2013-01-18 엘지디스플레이 주식회사 액정표시장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139737A (ja) * 2000-07-31 2002-05-17 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法

Also Published As

Publication number Publication date
KR20110069378A (ko) 2011-06-23

Similar Documents

Publication Publication Date Title
KR101286544B1 (ko) 액정표시장치 및 그 제조방법
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
KR101270705B1 (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
JP4781658B2 (ja) 水平電界印加型薄膜トランジスタ基板及びその製造方法
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
KR20120124332A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20150037159A (ko) 플렉서블 표시장치 및 그 제조 방법
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
US10303020B2 (en) Display device and manufacturing method of the same
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR101318436B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
US10996520B2 (en) Display device comprising an insulating layer disposed betweeen a first pixel electrode in a first pixel area and a second pixel electrode in a second pixel area
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
KR20080050679A (ko) 박막 트랜지스터 기판의 제조 방법
CN103456747A (zh) 阵列基板及其制作方法、显示装置
KR101820713B1 (ko) 액정표시장치 및 그 제조방법
KR20160132245A (ko) 표시장치
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
KR20080048261A (ko) 수평 전계 인가형 액정표시패널 및 그 제조방법
KR20080043092A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR20130052798A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR20110058519A (ko) 박막 트랜지스터 기판의 제조방법
KR101938627B1 (ko) 박막트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4