KR20130052798A - 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20130052798A KR20130052798A KR1020110118045A KR20110118045A KR20130052798A KR 20130052798 A KR20130052798 A KR 20130052798A KR 1020110118045 A KR1020110118045 A KR 1020110118045A KR 20110118045 A KR20110118045 A KR 20110118045A KR 20130052798 A KR20130052798 A KR 20130052798A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- common
- gate
- pixel
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000010410 layer Substances 0.000 claims description 126
- 239000011241 protective layer Substances 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- -1 acryl Chemical group 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액티브층으로의 자외선의 유입을 방지하여 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일례로,기판; 상기 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 접속되는 게이트 전극; 상기 게이트 라인과 상기 게이트 전극을 덮도록 상기 기판의 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되며, 상기 게이트 라인과 교차하도록 배치되어 상기 게이트 라인과 화소 영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되게 형성되는 액티브층과, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극과, 상기 데이터 라인을 덮도록 상기 게이트 절연막 상에 형성되는 제 1 보호층; 상기 제 1 보호층 상에 형성되는 공통 전극; 상기 공통 전극 상에 형성되는 제 2 보호층; 및 상기 제 2 보호층 상에 형성되고, 상기 제 1 보호층 및 제 2 보호층에 형성되는 드레인 컨택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며, 상기 공통 전극은 상기 액티브층과 중첩되게 배치된 공통 돌출부를 가지며, 상기 화소 전극은 상기 공통 돌출부와 중첩되게 배치된 화소 돌출부를 가지는 것을 특징으로 하는 박막 트랜지스터 기판이 개시된다.
일례로,기판; 상기 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 접속되는 게이트 전극; 상기 게이트 라인과 상기 게이트 전극을 덮도록 상기 기판의 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되며, 상기 게이트 라인과 교차하도록 배치되어 상기 게이트 라인과 화소 영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되게 형성되는 액티브층과, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극과, 상기 데이터 라인을 덮도록 상기 게이트 절연막 상에 형성되는 제 1 보호층; 상기 제 1 보호층 상에 형성되는 공통 전극; 상기 공통 전극 상에 형성되는 제 2 보호층; 및 상기 제 2 보호층 상에 형성되고, 상기 제 1 보호층 및 제 2 보호층에 형성되는 드레인 컨택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며, 상기 공통 전극은 상기 액티브층과 중첩되게 배치된 공통 돌출부를 가지며, 상기 화소 전극은 상기 공통 돌출부와 중첩되게 배치된 화소 돌출부를 가지는 것을 특징으로 하는 박막 트랜지스터 기판이 개시된다.
Description
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 특히 액티브층으로의 자외선의 유입을 방지하여 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
최근 정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 평판 표시 장치(flat panel display device : FPD)로서 액정 표시 장치(liquid crystal display device : LCD), 플라즈마 표시 장치(plasma display panel device : PDP), 전기발광 표시 장치(electroluminescence display device : ELD), 전계 방출 표시 장치(field emission display device : FED) 등이 소개되어 기존의 브라운관(cathode ray tube : CRT)을 빠르게 대체하며 각광받고 있다.
이 중, 액정 표시 장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정 표시 장치는 크게 컬러 필터(color filter) 기판, 박막 트랜지스터 기판, 컬러 필터 기판과 박막 트랜지스터 기판 사이에 형성된 액정층, 및 박막 트랜지스터 기판의 하부에 위치하여 컬러필터 기판 방향으로 빛을 입사시키는 백 라이트 유닛을 포함하여 구성된다. 상기 액정 표시 장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용한다. 상기 박막 트랜지스터는 박막 트랜지스터 기판에 형성되며, 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함한다. 여기서, 상기 액티브층은 산화물 반도체 물질로 형성된다.
한편, 박막 트랜지스터 기판의 상부에는 액정층의 액정 분자와 접하여 액정 분자를 균일하게 배향시키는 배향막이 형성된다. 이러한 배향막은 배향 물질을 러빙롤을 이용하여 러빙하는 러빙 배향 방법 또는 배향 물질을 자외선(UV)을 이용하는 노광시키는 광 배향 방법에 의해 형성된다. 그런데, 배향막이 광 배향 방법에 의해 형성되는 경우, 자외선이 산화물 반도체 물질로 형성되는 액티브층으로 유입될 수 있다. 이 경우, 액티브층의 산화물 반도체 물질을 이루는 금속과 산화물의 결합이 깨지고 금속의 밀도가 높아질 수 있다. 그럼, 액티브층의 반도체 특성이 상실되어 박막 트랜지스터의 전기적 특성이 저하된다.
본 발명의 목적은 액티브층으로의 자외선의 유입을 방지하여 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판은 기판; 상기 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 접속되는 게이트 전극; 상기 게이트 라인과 상기 게이트 전극을 덮도록 상기 기판의 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 형성되며, 상기 게이트 라인과 교차하도록 배치되어 상기 게이트 라인과 화소 영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에 상기 게이트 전극과 중첩되게 형성되는 액티브층과, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극과, 상기 데이터 라인을 덮도록 상기 게이트 절연막 상에 형성되는 제 1 보호층; 상기 제 1 보호층 상에 형성되는 공통 전극; 상기 공통 전극 상에 형성되는 제 2 보호층; 및 상기 제 2 보호층 상에 형성되고, 상기 제 1 보호층 및 제 2 보호층에 형성되는 드레인 컨택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며, 상기 공통 전극은 상기 액티브층과 중첩되게 배치된 공통 돌출부를 가지며, 상기 화소 전극은 상기 공통 돌출부와 중첩되게 배치된 화소 돌출부를 가지는 것을 특징으로 한다.
상기 액티브층은 산화물 반도체 물질로 형성될 수 있다.
상기 공통 전극과 상기 화소 전극은 인튬-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)로 형성될 수 있다.
상기 공통 전극은 판 형상으로 형성될 수 있다.
상기 화소 전극은 개구를 가지는 판 형상으로 형성될 수 있다.
또한, 상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판이 제조 방법은 기판 상에 게이트 라인과, 상기 게이트 라인과 접속되는 게이트 전극을 형성하는 단계; 상기 게이트 라인과 상기 게이트 전극을 덮도록 상기 기판의 전면에 게이트 절연막을 형성하는 단계; 상기 절연막 상에 상기 게이트 전극과 중첩하는 액티브층과, 상기 액티브층 상의 양측 각각에서 서로 이격되는 소스 전극 및 드레인 전극과, 상기 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인을 형성하는 단계; 상기 소스 전극 및 드레인 전극과 상기 데이터 라인을 덮도록 상기 게이트 절연막 상에 제 1 보호층을 형성하는 단계; 상기 제 1 보호층 상에 공통 전극을 형성하는 단계; 상기 공통 전극 상에 제 2 보호층을 형성하고, 상기 제 2 보호층과 제 1 보호층을 관통하여 상기 드레인 전극을 노출시키는 드레인 컨택홀을 형성하는 단계; 및 상기 드레인 컨택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 공통 전극은 상기 액티브층과 중첩되게 배치되는 공통 돌출부를 가지도록 형성되며, 상기 화소 전극은 상기 공통 돌출부와 중첩하도록 배치되는 화소 돌출부를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시예에 따른 박막 트랜지스터 기판은 액티브층과 중첩되는 공통 돌출부를 가지는 공통 전극과, 공통 돌출부와 중첩되는 화소 돌출부를 가지는 화소 전극을 구비함으로써, 화소 전극의 상부에 자외선을 이용한 광 배향 방법을 이용하여 배향막을 형성할 때 공통 돌출부와 화소 돌출부의 이중 구조를 이용하여 액티브층으로 자외선이 유입되는 것을 차단시킬 수 있다.
따라서, 본 발명의 실시예에 따른 박막 트랜지스터 기판은 산화물 반도체 물질로 형성되는 액티브층이 강한 자외선을 받아 금속화되어 반도체 특성을 상실하는 것을 방지하여, 박막 트랜지스터의 전기적 특성이 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 하나의 화소 영역에 대한 평면도이다.
도 2는 도 1의 I-I 선을 따라 절취된 부분의 단면도이다.
도 3은 Case 1, Case 2, Case 3의 경우에 있어서 자외선 파장별 투과도를 나타내는 실험 결과 그래프이다.
도 4a 내지 도 4f는 도 1의 I-I 선을 따라 절취된 부분의 공정 단면도이다.
도 2는 도 1의 I-I 선을 따라 절취된 부분의 단면도이다.
도 3은 Case 1, Case 2, Case 3의 경우에 있어서 자외선 파장별 투과도를 나타내는 실험 결과 그래프이다.
도 4a 내지 도 4f는 도 1의 I-I 선을 따라 절취된 부분의 공정 단면도이다.
이하 도면을 참조하면서 본 발명의 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 하나의 화소 영역에 대한 평면도이고, 도 2는 도 1의 I-I 선을 따라 절취된 부분의 단면도이다.
도 1 및 도 2에서는 화소 전극(170) 및 공통 전극(150) 사이에 형성되는 프린지 필드가 개구(172)를 관통하여 화소 영역(P) 및 화소 전극(170) 상에 위치하는 액정 분자(미도시)를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정 표시 장치의 박막 트랜지스터가 예로 도시되었다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 기판(101) 상에 형성되는 게이트 라인(GL), 데이터 라인(DL), 박막트랜지스터(Tr), 제 1 보호층(140), 공통 전극(150), 제 2 보호층(160) 및 화소 전극(170)을 포함한다.
상기 게이트 라인(GL)은 제 1 방향으로 연장되고, 데이터 라인(DL)은 제 2 방향으로 연장되어 게이트 라인(GL)과 교차함으로써 화소 영역(P)을 정의한다.
상기 박막 트랜지스터(Tr)는 게이트 라인(GL)과 데이터 라인(DL)의 교차 영역에 형성되며, 게이트 라인(GL)에 공급되는 스캔 신호에 응답하여 데이터 라인(DL)에 공급되는 화소 신호가 화소 전극(170)에 충전되어 유지되게 한다. 이를 위해, 상기 박막 트랜지스터(Tr)는 게이트 전극(112), 게이트 절연막(116), 액티브층(122), 오믹 컨택층(124), 소스 전극(132) 및 드레인 전극(134)을 포함한다.
상기 게이트 전극(112)은 게이트 라인(GL)과 접속되도록 게이트 라인(GL)에서 돌출 형성된다. 이러한 게이트 전극(112)은 게이트 라인(GL)으로부터 신호를 공급받는다. 도 1에서는 상기 게이트 전극(112)이 게이트 라인(GL)으로부터 돌출되는 것으로 도시되었으나, 게이트 라인(GL)의 일부가 될 수 있다. 상기 게이트 라인(GL)은 도전성 금속으로 형성되며, 예를 들어 Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W 및 Ta 중 적어도 하나의 단일층 또는 적어도 둘 이상의 이중층 또는 합금으로 형성될 수 있다.
상기 게이트 절연막(116)은 게이트 라인(GL)과 게이트 전극(112)을 덮도록 기판(101)의 전면에 형성된다. 상기 게이트 절연막(116)은 절연성 물질, 예를 들어 SiOx 또는 SiNx로 형성될 수 있다. 이러한 게이트 절연막(116)은 게이트 전극(112)을 다른 구성으로부터 절연시키는 역할을 한다.
상기 액티브층(122)은 게이트 절연막(116) 상에 게이트 전극(112)과 중첩되도록 형성된다. 상기 액티브층(122)은 산화물 반도체 물질인 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중 적어도 하나와 O(산소)를 포함하는 결정질 또는 비정질의 물질로 형성될 수 있다. 여기서, 산화물 반도체 물질의 조성식은 AxByCzO(x, y, z ≥ 0)일 수 있으며, 이때, A, B 및 C 각각은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중에서 선택될 수 있다. 상기 액티브층(112)은 예를 들어 ZnO, InGaZnO4, ZnInO, ZnSnO, InZnHfO, SnInO 및 SnO 중에서 선택될 수 있으나, 이에 한정되는 것은 아니다. 상기 액티브층(122)은 박막 트랜지스터(Tr)의 채널 역할을 한다. 한편 액티브층(122)은 산화물 반도체 물질로 형성되어 강한 빛을 받으면 특성이 변화되며, 이 경우 박막 트랜지스터(Tr)의 전기적인 특성이 저하될 수 있다.
상기 오믹 컨택층(124)은 소스 전극(132) 및 드레인 전극(134)과 액티브층(122) 사이에 형성되어, 소스 전극(132) 및 드레인 전극(134)과 액티브층(122) 사이의 접촉 저항을 감소시키는 역할을 한다. 그리고, 상기 오믹 컨택층(124) 중 소스 전극(132)과 드레인 전극(134)의 이격된 구간에 대응되는 영역은 제거되어, 액티브층(122)의 채널 영역이 형성된다.
상기 소스 전극(132) 및 드레인 전극(134)은 게이트 절연막(116) 상에 채널 영역을 사이에 두고 서로 이격하여 액티브층(122) 상의 양측에 각각 접하도록 형성된다. 상기 소스 전극(132) 및 드레인 전극(134)은 도전성 금속, 예를 들어 Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W 및 Ta 중 선택된 하나의 단일층 또는 이중층 또는 합금으로 형성될 수 있다. 상기 소스 전극(132)은 데이터 라인(DL)과 연결되어 화소 신호를 인가받으며 액티브층(122)의 채널 영역과 드레인 전극(134)을 통해 화소 전극(170)에 화소 신호를 공급한다.
상기 제 1 보호층(140)은 소스 전극(132) 및 드레인 전극(134)과 데이터 라인(DL)을 덮도록 게이트 절연막(116) 상에 형성된다. 상기 제 1 보호층(140)은 절연 물질로 형성되며, 소스 전극(132) 및 드레인 전극(134)과 데이터 라인(DL)을 다른 구성으로부터 절연시키는 역할을 한다. 상기 절연 물질은 산화 실리콘 또는 질화 실리콘과 같은 무기 절연 물질이거나, 벤조사이클로부텐(BCB) 또는 포토 아크릴(photo acryl)과 같은 유기 절연 물질일 수 있다.
상기 공통 전극(150)은 제 1 보호층(140) 상의 화소 영역(P)에 판 형태로 형성된다. 상기 공통 전극(150)은 인듐-틴-옥사이드(Indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)와 같은 투명 도전성 물질로 형성된다. 상기 공통 전극(150)은 공통 라인(CL)과 직접 접속되지 않고, 게이트 절연막(116)과 제 1 보호막(140)을 관통하는 공통 컨택홀(144)을 통해 공통 라인(CL)과 전기적으로 접속하여 공통 전압을 공급받는다. 여기서, 상기 공통 전극(150)은 상기 액티브층(122)과 중첩되도록 배치된 공통 돌출부(150a)를 가진다. 이러한 공통 돌출부(150a)는 화소 전극(170)의 상부에 자외선(UV)을 이용한 광 배향 방법을 이용하여 배향막(미도시)을 형성할 때 액티브층(122)으로 자외선이 유입되는 것을 차단시킨다. 이에 따라, 상기 공통 돌출부(150a)는 산화물 반도체 물질로 형성되는 액티브층(122)이 강한 자외선(UV)을 받아 금속화되어 반도체 특성을 상실하는 것을 방지할 수 있다.
상기 제 2 보호층(160)은 공통 전극(150) 상에 형성된다. 상기 제 2 보호층(150)은 절연 물질로 형성되며, 공통 전극(150)을 다른 구성으로부터 절연시키는 역할을 한다. 상기 절연 물질은 산화 실리콘 또는 질화 실리콘과 같은 무기 절연 물질이거나, 벤조사이클로부텐(BCB) 또는 포토 아크릴(photo acryl)과 같은 유기 절연 물질일 수 있다. 여기서, 상기 제 2 보호층(160)과 제 1 보호층(140)을 관통하는 드레인 컨택홀(162)이 형성되어, 드레인 전극(134)의 일부가 노출된다.
상기 화소 전극(170)은 제 2 보호층(160) 상의 화소 영역(P)에 복수의 개구(172)를 가지는 판 형태로 형성된다. 상기 화소 전극(170)은 인듐-틴-옥사이드(Indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)와 같은 투명 도전성 물질로 형성된다. 상기 화소 전극(170)은 드레인 컨택홀(162)을 통해 드레인 전극(134)과 접속되어, 박막 트랜지스터(Tr)로부터의 화소 신호를 공급 받는다. 그리고, 상기 화소 전극(170)은 제 2 보호막(160)을 사이에 두고 공통 전극(150)과 중첩되어 프린지 필드를 형성한다. 프린지 필드에 의해 박막 트랜지스터 기판(100)과 컬러 필터 기판(미도시) 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다. 여기서, 상기 화소 전극(170)은 공통 전극(150)의 공통 돌출부(150a)와 중첩되게 배치된 화소 돌출부(170a)를 가진다. 즉, 상기 화소 돌출부(170a)는 액티브층(122)과 중첩한다. 이러한 화소 돌출부(170a)는 화소 전극(170)의 상부에 자외선(UV)을 이용한 광 배향 방법을 이용하여 배향막(미도시)을 형성할 때 공통 돌출부(150a)와 함께 이중 구조로 액티브층(122)으로 자외선이 유입되는 것을 차단시킨다. 이와 같이 화소 돌출부(170a)와 공통 돌출부(150a)의 이중 구조로 인해, 자외선이 액티브층(122)으로 유입되는 것이 더욱 효과적으로 방지될 수 있다. 이는 아래의 실험 결과를 통해 알 수 있다.
도 3은 Case 1, Case 2, Case 3의 경우에 있어서 자외선 파장별 투과도를 나타내는 실험 결과 그래프이다. 여기서, Case 1은 화소 전극(170)에 화소 돌출부(170a)가 형성되고 공통 전극(150)에 공통 돌출부(150a)가 형성되지 않는 경우이다. 그리고, Case 2는 화소 전극(170)에 화소 돌출부(170a)가 형성되지 않고 공통 전극(150)에 공통 돌출부(150a)가 형성된 경우이다. Case 3은 화소 전극(170)에 화소 돌출부(170a)가 형성되고 공통 전극(150)에 공통 돌출부(150a)가 형성된 경우이다.
도 3에 나타난 바와 같이, 자외선 파장이 245~315nm일 때 자외선의 투과도가 Case 3의 경우에서 가장 낮음을 알 수 있다. 여기서, 화소 전극(170)의 상부에 배향막을 형성하기 위해 이용되는 자외선 파장은 245~315nm이다.
상기와 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 액티브층(122)과 중첩되는 공통 돌출부(150a)를 가지는 공통 전극(150)과, 공통 돌출부(150a)와 중첩되는 화소 돌출부(170a)를 가지는 화소 전극(170)을 구비함으로써, 화소 전극(170)의 상부에 자외선(UV)을 이용한 광 배향 방법을 이용하여 배향막(미도시)을 형성할 때 공통 돌출부(150a)와 화소 돌출부(170a)의 이중 구조로 액티브층(122)으로 자외선이 유입되는 것을 차단시킬 수 있다.
따라서, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)은 산화물 반도체 물질로 형성되는 액티브층(122)이 강한 자외선(UV)을 받아 금속화되어 반도체 특성을 상실하는 것을 방지하여, 박막 트랜지스터(Tr)의 전기적 특성이 저하되는 것을 방지할 수 있다.
다음은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판(100)의 제조 방법에 대해 도 1을 결부하여 설명하기로 한다.
도 4a 내지 도 4f는 도 1의 I-I 선을 따라 절취된 부분의 공정 단면도이다.
우선, 도 1 및 도 4a를 참조하면 기판(101) 상에 게이트 라인(GL)과, 게이트 라인(GL)과 접속되는 게이트 전극(112)이 형성된다.
구체적으로, 기판(101) 상에 스퍼터링 방법 등의 증착 방법으로 제 1 금속층이 형성된 후, 제 1 마스크 공정으로 제 1 금속층을 패터닝하여 게이트 전극(112) 및 게이트 라인(GL)이 형성된다. 이때, 공통 라인(CL)이 함께 형성될 수 있다. 여기서, 상기 제 1 금속층은 Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W 및 Ta 중 선택된 어느 하나일 수 있다. 그리고, 상기 게이트 라인(GL)과 게이트 전극(112)을 덮도록 기판(101)의 전면에 제 1 절연 물질을 증착함으로써 게이트 절연막(116)이 형성된다. 상기 제 1 절연 물질은 SiOx 또는 SiNx일 수 있다.
다음으로, 도 1 및 도 4b를 참조하면, 게이트 절연막(116) 상에 게이트 전극(112)과 중첩되는 액티브층(122)과, 액티브층(122) 상에 형성되는 오믹 컨택층(124)이 형성된다.
구체적으로, 게이트 절연막(116) 상에 산화물 반도체 물질과 불순물 비정질 실리콘층을 순차적으로 형성한 후 제 2 마스크 공정에 의해 패터닝함으로써, 액티브층(122)과 오믹 컨택층(124)이 형성된다.
다음으로, 도 1 및 도 4c를 참조하면, 액티브층(122) 상의 양측 각각에서 서로 이격되는 소스 전극(132) 및 드레인 전극(134)과, 게이트 절연막(116) 상에 게이트 라인(GL)과 교차하여 게이트 라인(GL) 화소 영역(P)을 정의하는 데이터 라인(DL)이 형성된다.
구체적으로, 액티브층(122)을 포함한 게이트 절연막(116) 상에 제 2 금속층을 형성한 후 제 3 마스크 공정으로 제 2 금속층을 패터닝하여, 소스 전극(132), 드레인 전극(134) 및 데이터 라인(DL)이 형성된다. 여기서, 상기 오믹 컨택층(124) 중 소스 전극(132)과 드레인 전극(134) 사이의 영역과 대응되는 영역은 식각에 의해 제거되어, 액티브층(122)의 채널 영역이 형성된다. 상기 제 2 금속층은 Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr, W 및 Ta 중 선택된 어느 하나일 수 있다.
다음으로, 도 1 및 도 4d를 참조하면, 소스 전극(132) 및 드레인 전극(134)과 데이터 라인(DL)을 덮도록 게이트 절연막(116) 상에 제 1 보호층(140)이 형성되고, 제 1 보호층(140) 상에 공통 전극(150)이 형성된다.
구체적으로, 소스 전극(132) 및 드레인 전극(134)과 데이터 라인(DL) 상에 제 2 절연 물질이 증착됨으로써, 제 1 보호층(140)이 형성된다. 상기 제 2 절연 물질은 산화 실리콘 또는 질화 실리콘과 같은 무기 절연 물질이거나, 벤조사이클로부텐(BCB) 또는 포토 아크릴(photo acryl)과 같은 유기 절연 물질일 수 있다. 그리고, 제 1 보호층(140)과 게이트 절연막(116)을 관통하는 공통 컨택홀(144)이 형성되어, 공통 전극(CL)의 일부가 노출된다. 그리고, 제 1 보호층(140) 상에 제 1 투명 도전성 물질이 증착되고 제 4 마스크 공정에 의해 패터닝되어, 공통 컨택홀(144)을 통해 공통 전극(CL)과 접속되는 공통 전극(150)이 형성된다. 상기 제 1 투명 도전성 물질은 인듐-틴-옥사이드(Indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)일 수 있다. 여기서, 상기 공통 전극(150)은 액티브층(122)과 중첩되게 배치되는 공통 돌출부(150a)를 가지도록 패터닝되어 형성된다.
다음으로. 도 1 및 도 4e를 참조하면, 공통 전극(150) 상에 제 2 보호층(160)이 형성되고, 제 2 보호층(160)과 제 1 보호층(140)을 관통하여 드레인 전극(134)을 노출시키는 드레인 컨택홀(162)이 형성된다.
구체적으로, 공통 전극(150) 상에 제 3 절연 물질을 증착함으로써, 제 2 보호층(160)이 형성된다. 상기 제 3 절연 물질은 산화 실리콘 또는 질화 실리콘과 같은 무기 절연 물질이거나, 벤조사이클로부텐(BCB) 또는 포토 아크릴(photo acryl)과 같은 유기 절연 물질일 수 있다. 그리고, 제 5 마스크 공정에 의해 제 2 보호층(160)과 제 1 보호층(140)의 일부가 식각되어 드레인 전극(134)의 일부를 노출시키는 드레인 컨택홀(162)이 형성된다.
다음으로, 도 1 및 도 4f를 참조하면, 제 2 보호층(160) 상에 형성되며 드레인 컨택홀(162)을 통해 드레인 전극(134)과 연결되는 화소 전극(170)이 형성된다.
구체적으로, 제 2 보호층(160) 상에 제 2 투명 도전성 물질을 증착하고 제 6 마스크 공정에 의해 식각하고 패터닝함으로써, 화소 영역(P)에 개구(172)를 가지며 드레인 전극(134)과 연결되는 화소 전극(170)이 형성된다. 상기 제 2 투명 도전성 물질은 인듐-틴-옥사이드(Indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)일 수 있다. 여기서, 상기 화소 전극(170)은 공통 돌출부(150a)와 중첩되게 배치되는 화소 돌출부(170a)를 가지도록 패터닝되어 형성된다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
100: 박막 트랜지스터 기판 101: 기판
112: 게이트 전극 116: 게이트 절연막
122: 액티브층 124: 오믹 컨택층
132: 소스 전극 134: 드레인 전극
140: 제 1 보호층 150: 공통 전극
150a: 공통 돌출부 160: 제 2 보호층
170: 화소 전극 170a: 화소 돌출부
112: 게이트 전극 116: 게이트 절연막
122: 액티브층 124: 오믹 컨택층
132: 소스 전극 134: 드레인 전극
140: 제 1 보호층 150: 공통 전극
150a: 공통 돌출부 160: 제 2 보호층
170: 화소 전극 170a: 화소 돌출부
Claims (10)
- 기판;
상기 기판 상에 형성되는 게이트 라인과, 상기 게이트 라인과 접속되는 게이트 전극;
상기 게이트 라인과 상기 게이트 전극을 덮도록 상기 기판의 전면에 형성되는 게이트 절연막;
상기 게이트 절연막 상에 형성되며, 상기 게이트 라인과 교차하도록 배치되어 상기 게이트 라인과 화소 영역을 정의하는 데이터 라인;
상기 게이트 절연막 상에 상기 게이트 전극과 중첩되게 형성되는 액티브층과, 서로 이격하여 상기 액티브층 상의 양측에 각각 형성되는 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극과, 상기 데이터 라인을 덮도록 상기 게이트 절연막 상에 형성되는 제 1 보호층;
상기 제 1 보호층 상에 형성되는 공통 전극;
상기 공통 전극 상에 형성되는 제 2 보호층; 및
상기 제 2 보호층 상에 형성되고, 상기 제 1 보호층 및 제 2 보호층에 형성되는 드레인 컨택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하며,
상기 공통 전극은 상기 액티브층과 중첩되게 배치된 공통 돌출부를 가지며,
상기 화소 전극은 상기 공통 돌출부와 중첩되게 배치된 화소 돌출부를 가지는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 액티브층은 산화물 반도체 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 공통 전극과 상기 화소 전극은 인튬-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 공통 전극은 판 형상으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판. - 제 1 항에 있어서,
상기 화소 전극은 개구를 가지는 판 형상으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판. - 기판 상에 게이트 라인과, 상기 게이트 라인과 접속되는 게이트 전극을 형성하는 단계;
상기 게이트 라인과 상기 게이트 전극을 덮도록 상기 기판의 전면에 게이트 절연막을 형성하는 단계;
상기 절연막 상에 상기 게이트 전극과 중첩하는 액티브층과, 상기 액티브층 상의 양측 각각에서 서로 이격되는 소스 전극 및 드레인 전극과, 상기 절연막 상에 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인을 형성하는 단계;
상기 소스 전극 및 드레인 전극과 상기 데이터 라인을 덮도록 상기 게이트 절연막 상에 제 1 보호층을 형성하는 단계;
상기 제 1 보호층 상에 공통 전극을 형성하는 단계;
상기 공통 전극 상에 제 2 보호층을 형성하고, 상기 제 2 보호층과 제 1 보호층을 관통하여 상기 드레인 전극을 노출시키는 드레인 컨택홀을 형성하는 단계; 및
상기 드레인 컨택홀을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
상기 공통 전극은 상기 액티브층과 중첩되게 배치되는 공통 돌출부를 가지도록 형성되며,
상기 화소 전극은 상기 공통 돌출부와 중첩하도록 배치되는 화소 돌출부를 가지도록 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 6 항에 있어서,
상기 액티브층은 산화물 반도체 물질로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 6 항에 있어서,
상기 공통 전극과 상기 화소 전극은 인튬-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(Indium-zinc-oxide; IZO)로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 6 항에 있어서,
상기 공통 전극은 판 형상으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법. - 제 6 항에 있어서,
상기 화소 전극은 개구를 가지는 판 형상으로 형성되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110118045A KR20130052798A (ko) | 2011-11-14 | 2011-11-14 | 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110118045A KR20130052798A (ko) | 2011-11-14 | 2011-11-14 | 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130052798A true KR20130052798A (ko) | 2013-05-23 |
Family
ID=48662171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110118045A KR20130052798A (ko) | 2011-11-14 | 2011-11-14 | 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130052798A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016080491A1 (ja) * | 2014-11-20 | 2016-05-26 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| WO2016093103A1 (ja) * | 2014-12-08 | 2016-06-16 | シャープ株式会社 | 液晶表示装置 |
| WO2021072859A1 (zh) * | 2019-10-16 | 2021-04-22 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
-
2011
- 2011-11-14 KR KR1020110118045A patent/KR20130052798A/ko active Search and Examination
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016080491A1 (ja) * | 2014-11-20 | 2016-05-26 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| WO2016093103A1 (ja) * | 2014-12-08 | 2016-06-16 | シャープ株式会社 | 液晶表示装置 |
| WO2021072859A1 (zh) * | 2019-10-16 | 2021-04-22 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101286544B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101274706B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR102115464B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR101323412B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20140037782A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| US7061566B2 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| US9911765B2 (en) | Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080050679A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20130052798A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080062647A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR20080048261A (ko) | 수평 전계 인가형 액정표시패널 및 그 제조방법 | |
| KR20150046893A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20140013522A (ko) | 박막트랜지스터, 액정표시소자 및 그 제조방법 | |
| KR101627518B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조 방법 | |
| KR101938627B1 (ko) | 박막트랜지스터 기판 및 그 제조방법 | |
| KR101340992B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20080048606A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101429919B1 (ko) | 인플레인 스위칭 모드의 액정표시장치 | |
| KR101136207B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101659259B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| KR100799465B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101407289B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20110026787A (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20060000288A (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL NUMBER: 2019101001047; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190328 Effective date: 20200311 |