KR100799465B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100799465B1
KR100799465B1 KR1020010015745A KR20010015745A KR100799465B1 KR 100799465 B1 KR100799465 B1 KR 100799465B1 KR 1020010015745 A KR1020010015745 A KR 1020010015745A KR 20010015745 A KR20010015745 A KR 20010015745A KR 100799465 B1 KR100799465 B1 KR 100799465B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
protective
layer
barrier metal
Prior art date
Application number
KR1020010015745A
Other languages
English (en)
Other versions
KR20020075626A (ko
Inventor
김유진
박용인
김세준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010015745A priority Critical patent/KR100799465B1/ko
Publication of KR20020075626A publication Critical patent/KR20020075626A/ko
Application granted granted Critical
Publication of KR100799465B1 publication Critical patent/KR100799465B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트신호배선의 전도성을 개선할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터를 포함하는 액정표시장치에 있어서, 단일금속층으로 이루어지며 상기 데이터라인 및 게이트라인중 적어도 어느 하나의 신호배선에 연결되어 상기 신호배선에 외부로부터의 신호를 공급하는 패드전극과, 상기 화소전극과 동일한 투명전도성물질로 이루어지며 상기 패드부와 전기적으로 접촉되는 보호전극과, 상기 보호전극과 동일한 패턴을 가지고, 상기 보호전극과 상기 패드전극 사이에 개재되어 상기 보호전극과 상기 패드전극 사이의 접촉저항을 낮추기 위한 배리어금속층을 구비한다.
본 발명에 의하면, 게이트신호배선을 단일금속으로 형성한 후 절연막을 저온에서 증착하고 새도우마스크를 이용하여 배리어금속층을 형성함으로써 게이트신호배선의 전도성을 향상시킬 수 있을 뿐만 아니라 투명전극과 게이트신호배선과의 접촉저항의 증가없이 게이트신호배선의 힐락을 방지할 수 있다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}
도 1은 종래의 액정표시장치를 나타내는 평면도.
도 2는 도 1에서 선 "A-A'"를 따라 절취한 액정표시장치를 나타내는 단면도.
도 3a 내지 도 3e는 도 1에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 4는 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도.
도 5는 도 4에서 선 "B-B'"를 따라 절취한 액정표시장치를 나타내는 단면도.
도 6a 내지 도 6e는 도 4에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 7은 도 6e에 도시된 배리어금속층을 새도우 마스크로 증착하는 과정을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1,31 : 기판 2,32 : 게이트라인
4,34 : 데이터라인 6,36 : 화소전극
8,38 : 소스전극 10,40 : 게이트전극
12,42 : 드레인전극 14,44 : 보호전극
16,46 : 접촉홀 18,48 : 게이트절연막
20,50 : 활성층 22,52 : 게이트패드전극
24,54 : 데이터패드전극 26,56 : 오믹접촉층
38,58 : 보호층 60 : 배리어금속층
64 : 새도우 마스크
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히, 게이트신호배선의 전도성을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상, 액정표시장치(Liquid Crystal Display)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 이용되고 있다.
도 1 및 도 2를 참조하면, 하부기판(1)은 데이터라인(2)과 게이트라인(4)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(12)에 접속된 화소전극(14)과, 게이트라인(2)과 데이터라인(4) 각각의 일측단에는 구동회로(도시하지 않음)와 접속되는 게이트패드(GP) 및 데이터패드(DP)를 구비한다.
TFT(T)는 게이트라인(4)에 접속된 게이트전극(10), 데이터라인(2)에 접속된 소스전극(8) 및 제 1 접촉홀(16a)을 통해 화소전극(6)에 접속된 드레인전극(12)으로 이루어진다. 또한, TFT(T)는 게이트전극(10)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(12)간에 도통채널을 형성하기 위한 반도체층(20,26)을 더 구비한다. 이러한 TFT(T)는 게이트라인(4)으로부터의 게이트신호에 응답하여 데이터라인(2)으로부터의 데이터신호를 선택적으로 화소전극(6)에 공급한다.
화소전극(6)은 데이터라인(2)과 게이트라인(4)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO(Indium Tin Oxide) 물질로 이루어진다. 이 화소전극(6)은 제1 접촉홀(16a)을 경유하여 공급되는 데이터신호에 의해 셀영역에 형성되는 공통 투명전극(도시하지 않음)과 셀영역에 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판과 셀영역에 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(6)을 경유하여 공급되는 광을 상부 셀영역 쪽으로 투과시키게 된다.
게이트패드(GP)는 셀영역에(1) 위에 형성된 게이트패드전극(22), 게이트패드전극(22) 위에 형성된 게이트절연막(18) 및 보호층(28)에 형성된 제2 접촉홀(16b)을 통해 접촉되는 보호전극(14)으로 이루어진다.
데이터패드(DP)는 게이트절연막(18) 상에 형성된 데이터패드전극(24) 및 데이터패드전극(24) 위의 보호층(28)에 형성된 제3 접촉홀(16c)을 통해 접촉되는 보호전극(14)으로 이루어진다.
도 3a 내지 도 3e는 도 1에 도시된 액정표시장치의 제조방법을 선 "A-A'"을 따라 절단하여 단계적으로 나타내는 단면도이다.
도 3a를 참조하면, 기판(1) 상에 게이트전극(10) 및 게이트패드전극(22)이 형성된다. 게이트전극(10) 및 게이트패드전극(22)은 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 알루미늄-네오듐(AlNd)과 그 위에 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 등을 순차적으로 증착하여 2층구조로 형성된다. 여기서, 알루미늄계 금속은 화학적 내성이 약하고, 300℃이상에서 특정부위가 수 ㎛까지 성장하는 힐락(hillock)이 생기므로 Mo 또는 MoW등과 같은 금속막을 알루미늄계 금속상에 적층한다.
도 3b를 참조하면, 게이트절연막(18) 상에 활성층(20) 및 오믹접촉층(26)이 형성된다.
활성층(20) 및 오믹접촉층(26)은 기판(1)상에 게이트패드전극(22) 및 게이트전극(10)을 덮도록 게이트절연막(18)을 형성한 후 반도체층(20,26)을 적층하고 패터닝함으로써 형성된다.
게이트절연막(18)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 약 300℃이상의 고온에서 증착하여 형성된다. 활성층(20)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(26)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 3c를 참조하면, 게이트절연막(18) 상에 소스 및 드레인전극(8,12)이 형성된다. 소스 및 드레인전극(8,12)은 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 소스 및 드레인전극(8,12)은 오믹접촉층(26)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층(Cr 또는 Mo등)을 증착한 후 게이트절연막(18)이 노출되도록 포토리쏘그래피방법으로 패터닝된다. 소스 및 드레인전극(8,12) 패터닝시 게이트전극(10)과 대응하는 부분의 오믹접촉층(26)도 패터닝되도록 하여 활성층(20)을 노출시킨다. 활성층(20)의 소스 및 드레인전극(8,12)사이의 게이트전극(10)과 대응하는 부분은 채널이 된다.
도 3d를 참조하면, 게이트절연층(18)상에 보호층(28), 제1 내지 제3 접촉홀(16a 내지 16c)이 형성된다.
보호층(28), 제1 내지 제3 접촉홀(16a 내지 16c)은 소스 및 드레인전극(8,12)을 덮도록 게이트절연층(18)상에 절연물질을 증착한 후 패터닝함으로써 형성된다. 보호층(28)은 질화실리콘, 산화실리콘등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB (perfluorocyclobutane)등의 유전상수가 작은 유기절연물로 형성된다.
도 3e를 참조하면, 보호층(28)상에 화소전극(6) 및 보호전극(14)이 형성된다. 셀영역의 화소전극(6) 및 패드영역의 보호전극(14)은 보호층(28)상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(6)은 제1 접촉홀(16a)을 통해 드레인전극(12)과 접촉되며, 보호전극(14)은 제2 접촉홀(16b)을 통해 게이 트패드전극(22)와 접촉되고 제3 접촉홀(16c)을 통해 데이터패드전극(24)과 전기적으로 접촉된다.
화소전극(6) 및 보호전극(14)은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide : 이하 "IZO"라 함) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : 이하 "ITZO"라 함)중 어느 하나로 형성된다.
이러한 종래의 액정표시장치에서는 통상 게이트신호배선의 재료로서 도전율이 좋은 Al계열 금속물질을 이용하게 된다. 특히, Al은 힐락 및 확산(Diffusion)과 같은 문제가 있어 AlNd 등과 같은 Al 합금을 주로 이용하게 된다. 그런데, 이러한 Al 계열 금속은 화소전극(6) 및 보호전극(14)으로 이용되는 투명전극과 큰 접촉저항을 가지는 문제점이 있다. 이에 따라, 게이트신호배선은 투명전극과의 접촉저항이 좋은 Mo 또는 Cr 등을 이용하여 Mo/AlNd, Mo/Al 또는 Cr/AlNd 등과 같은 이중 금속층 구조로 형성하고 있다. 그런데, 게이트신호배선을 이중 금속층 구조로 형성하는 경우 에칭공정이 2스텝으로 이루어지게 되므로 공정불량율 및 제조원가가 상승된다. 또한, 게이트신호배선의 증착두께에 한계가 발생하므로 신호라인이 증대되어 고해상도 구현에 어려움이 있다.
따라서, 본 발명의 목적은 게이트신호배선과 투명전극 간의 접촉저항의 증가없이 게이트신호배선을 단일금속층으로 형성할 수 있는 액정표시장치 및 그 제조방 법을 제공하는 데 있다.
상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치는 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터를 포함하는 액정표시장치에 있어서, 단일금속층으로 이루어지며 상기 데이터라인 및 게이트라인 중 적어도 어느 하나의 신호배선에 연결되어 상기 신호배선에 외부로부터의 신호를 공급하는 패드전극과, 상기 화소전극과 동일한 투명전도성물질로 이루어지며 상기 패드부와 전기적으로 접촉되는 보호전극과, 상기 보호전극과 동일한 패턴을 가지고, 상기 보호전극과 상기 패드전극 사이에 개재되어 상기 보호전극과 상기 패드전극사이의 접촉저항을 낮추기 위한 배리어금속층을 구비한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 패드전극을 형성하는 단계와, 상기 게이트전극 및 패드전극을 덮도록 상기 기판 상에 게이트절연막을 전면 형성하는 단계와, 상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 반도체층을 형성하는 단계와, 소정 크기의 채널을 사이에 두고 상기 반도체층 상에 소스전극 및 드레인전극을 형성하는 단계와, 상기 게이트절연막상에 보호막을 전면 형성한 후 패터닝하여 상기 패드전극 및 드레인전극의 위치에 각각 접촉홀을 형성하는 단계와, 상기 접촉홀을 통해 상기 패드전극과 전기적으로 접촉되도록 상기 보호막 상에 새도우마스크를 이용하여 배 리어금속물질을 형성하는 단계와, 상기 보호막 및 상기 배리어금속물질 상에 투명전도성물질을 전면 도포하는 단계와, 상기 배리어금속물질과 투명전도성물질을 동시에 패터닝하여 배리어금속층, 보호전극 및 화소전극을 동시에 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4 및 도 5를 참조하면, 하부기판(31)은 데이터라인(32)과 게이트라인(34)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(42)에 접속된 화소전극(36)과, 게이트라인(32)과 데이터라인(34) 각각의 일측단에는 구동회로(도시하지 않음)와 접속되는 게이트패드(GP) 및 데이터패드(DP)를 구비한다.
TFT(T)는 게이트라인(34)에 접속된 게이트전극(40), 데이터라인(32)에 접속된 소스전극(38) 및 제1 접촉홀(46a)을 통해 화소전극(36)에 접속된 드레인전극(42)으로 이루어진다. 또한, TFT(T)는 게이트전극(40)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(42)간에 도통채널을 형성하기 위한 반도체층(도시하지 않음)을 더 구비한다. 이러한 TFT(T)는 게이트라인(34)으로부터의 게이트신호에 응답하여 데이터라인(32)으로부터의 데이터신호를 선택적으로 화소전극(36)에 공급한다.
화소전극(36)은 데이터라인(32)과 게이트라인(34)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO물질로 이루어진다. 이 화소전극(36)은 제1 접촉홀(46a)을 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(36)을 경유하여 공급되는 광을 상부기판 쪽으로 투과시키게 된다.
데이터패드(DP)는 게이트절연막(48) 상에 형성된 데이터패드전극(54)과, 데이터패드전극(54)을 덮도록 형성되는 보호막(58)을 관통하는 제3 접촉홀(46c)을 통해 접촉되는 보호전극(44)을 구비한다.
게이트패드(GP)는 기판(31) 위에 형성된 게이트패드전극(52)과, 게이트패드전극(52)상에 게이트절연막(48) 및 보호막(58)상에 형성되는 제2 접촉홀(46b)을 통해 접촉되는 배리어금속층(60)과, 배리어금속층(60)상에 동일패턴으로 형성되는 보호전극(44)을 구비한다. 여기서, 게이트패드전극(52)은 알루미늄계 금속의 단일구조로 형성된다.
도 6a 내지 도 6e는 도 4에 도시된 액정표시장치의 제조방법을 나타내는 단면도이다.
도 6a를 참조하면, 기판(31) 상에 게이트전극(40) 및 게이트패드전극(52)이 형성된다.
게이트전극(40) 및 게이트패드전극(52)은 기판(31)상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 알루미늄-네오듐(AlNd) 등을 증착하여 금속박막을 습식방법이 포함되는 포토리쏘그래피방법으로 패터닝하여 단일 금속층으로 형성된다.
도 6b를 참조하면, 기판(31)상에 게이트절연막, 활성층 및 오믹접촉층이 형성된다. 게이트절연막(48), 활성층(50) 및 오믹접촉층(56)은 기판(31)상에 게이트패드전극(52) 및 게이트전극(40)을 덮도록 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 저온에서 순차적으로 형성된다. 오믹접촉층(56) 및 활성층(50)은 식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(48)이 노출되도록 패터닝한다. 게이트절연막(48)을 300℃이하의 저온에서 PECVD로 증착하면 게이트전극(40), 게이트패드전극(52)상에 형성되는 힐락을 방지할 수 있다.
게이트절연막(48)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 증착하여 형성된다. 활성층(50)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(56)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 6c를 참조하면, 게이트절연막(48) 상에 소스 및 드레인전극(38,42)이 형성된다. 소스 및 드레인전극(38,42)은 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 소스 및 드레인전극(38,42)은 오믹접촉층(26)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층(Cr 또는 Mo등)을 증착한 후 게이트절연막(48)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 형성된다.
소스 및 드레인전극(38,42) 패터닝시 게이트전극(40)과 대응하는 부분의 오믹접촉층(56)도 패터닝되도록 하여 활성층(50)을 노출시킨다. 활성층(50)의 소스 및 드레인전극(38,42)사이의 게이트전극(40)과 대응하는 부분은 채널이 된다.
도 6d를 참조하면, 게이트절연층(48)상에 보호층(58), 제1 내지 제3 접촉홀(46a 내지 46c)이 형성된다. 보호층(58)은 게이트패드전극(52), 소스 및 드레인전극(38,42)을 덮도록 질화실리콘, 산화실리콘등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 형성된다.
제1 내지 제3 접촉홀(46a 내지 46c)은 보호층(58)을 포토리쏘그래피방법으로 패터닝하여 형성되어 드레인전극(42), 게이트패드전극(52) 및 데이터패드전극(54)을 노출시키게 된다.
도 6e를 참조하면, 보호층(58)상에 배리어금속층(60), 보호전극(44) 및 화소전극(36)이 형성된다.
보호층(58)상에 도 7에 도시된 바와 같이 강철(stainless steel)로 형성되는 새도우마스크(64)를 사용하여 게이트패드(GP) 전체에 새도우마스크(64)의 홀(62)을 통과하는 배리어금속물질이 증착된다. 배리어금속물질은 몰리브덴(Mo), 텅스텐(W), 티탄(Ti) 중 어느 하나로 형성된다.
배리어금속물질을 증착한 후 보호막(58)상에 투명한 전도성물질인 ITO, IZO, ITZO중 어느 하나를 증착한다. 그런 다음, 포토레지스트를 도포하고, 소정의 패턴을 갖는 노광마스크 이용하여 포토레지스트를 노광현상하여 포토레지스트패턴을 형성한다. 포토레지스트 패턴이 형성된 기판(31)은 HCl+HNO3+D.I(deionized water)의 에천트에 디핑(deeping)된다. 에천트는 배리어금속물질과 투명전도성물질을 동시 에 에칭하여 보호전극(44) 및 배리어금속층(60)이 형성된다. 에칭 후에 화소전극(36) 및 보호전극(44)위에 남아 있는 포토레지스트패턴이 제거된다.
배리어금속층(60)은 별도의 노광 및 식각공정없이 화소전극(36) 및 보호전극(44)에 대한 노광 및 식각시 동시에 패터닝되므로 공정이 단순화될 수 있다.
화소전극(36)은 제1 접촉홀(46a)을 통해 드레인전극(42)과 접촉되며, 보호전극(44) 및 배리어금속층(60)은 제2 접촉홀(46b)을 통해 게이트패드전극(52)과 전기적으로 접촉된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 게이트신호배선을 단일금속으로 형성한 후 절연막을 저온에서 증착하고 새도우마스크를 이용하여 배리어금속층을 형성함으로써 게이트신호배선의 전도성을 향상시킬 수 있으며 투명전극과 게이트신호배선과의 접촉저항의 증가없이 게이트신호배선의 힐락을 방지할 수 있다. 이로 인해 고해상도를 실현할 수 있으며 수율도 높힐 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터를 포함하는 액정표시장치에 있어서,
    단일금속층으로 이루어지며 상기 데이터라인 및 게이트라인중 적어도 어느 하나의 신호배선에 연결되어 상기 신호배선에 외부로부터의 신호를 공급하는 패드전극과,
    상기 화소전극과 동일한 투명전도성물질로 이루어지며 상기 패드전극과 전기적으로 접촉되는 보호전극과,
    상기 보호전극과 동일한 패턴을 가지고, 상기 보호전극과 상기 패드전극 사이에 개재되어 상기 보호전극과 상기 패드전극 사이의 접촉저항을 낮추기 위한 배리어금속층을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 배리어금속층은 몰리브덴(Mo), 텅스텐(W), 티탄(Ti) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 배리어금속층은 상기 화소전극 및 보호전극에 대한 노광 및 식각공정 시에 동시에 패터닝되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 패드전극은 상기 게이트라인에서 연장되어 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 패드전극은 게이트절연막 및 보호막을 관통하는 접촉홀을 통해 상기 보호전극 및 배리어금속층과 전기적으로 접촉되는 것을 특징으로 하는 액정표시장치.
  6. 기판 상에 게이트전극 및 패드전극을 형성하는 단계와,
    상기 게이트전극 및 패드전극을 덮도록 상기 기판 상에 게이트절연막을 전면 형성하는 단계와,
    상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 반도체층을 형성하는 단계와,
    소정 크기의 채널을 사이에 두고 상기 반도체층 상에 소스전극 및 드레인전극을 형성하는 단계와,
    상기 게이트절연막상에 보호막을 전면 형성한 후 패터닝하여 상기 패드전극 및 드레인전극의 위치에 각각 접촉홀을 형성하는 단계와,
    상기 접촉홀을 통해 상기 패드전극과 전기적으로 접촉되도록 상기 보호막 상에 새도우마스크를 이용하여 배리어금속물질을 형성하는 단계와,
    상기 보호막 및 상기 배리어금속물질 상에 투명전도성물질을 전면 도포하는 단계와,
    상기 배리어금속물질과 투명전도성물질을 동시에 패터닝하여 배리어금속층, 보호전극 및 화소전극을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 게이트전극 및 패드전극은 알루미늄(Al), 알루미늄-네오듐(AlNd) 중 어느 하나로 단층을 이루는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 게이트절연막은 저온인 300℃보다 낮은 온도에서 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 7 항에 있어서,
    상기 배리어금속층은 몰리브덴(MO), 텅스텐(W), 티탄(Ti) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020010015745A 2001-03-26 2001-03-26 액정표시장치 및 그 제조방법 KR100799465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010015745A KR100799465B1 (ko) 2001-03-26 2001-03-26 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015745A KR100799465B1 (ko) 2001-03-26 2001-03-26 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020075626A KR20020075626A (ko) 2002-10-05
KR100799465B1 true KR100799465B1 (ko) 2008-02-01

Family

ID=27698748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015745A KR100799465B1 (ko) 2001-03-26 2001-03-26 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100799465B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252000B1 (ko) * 2006-02-07 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101484022B1 (ko) 2012-05-31 2015-01-19 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189924A (ja) * 1995-12-28 1997-07-22 Samsung Electron Co Ltd 液晶表示装置の製造方法
KR19990023709A (ko) * 1997-08-22 1999-03-25 아베 아키라 박막트랜지스터형 액정표시장치 및 그 제조방법
KR20000022732A (ko) * 1998-09-02 2000-04-25 아베 아키라 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및그것을 이용한 액정표시장치
KR20010019666A (ko) * 1999-08-30 2001-03-15 윤종용 박막트랜지스터 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189924A (ja) * 1995-12-28 1997-07-22 Samsung Electron Co Ltd 液晶表示装置の製造方法
KR19990023709A (ko) * 1997-08-22 1999-03-25 아베 아키라 박막트랜지스터형 액정표시장치 및 그 제조방법
KR20000022732A (ko) * 1998-09-02 2000-04-25 아베 아키라 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및그것을 이용한 액정표시장치
KR20010019666A (ko) * 1999-08-30 2001-03-15 윤종용 박막트랜지스터 액정표시장치

Also Published As

Publication number Publication date
KR20020075626A (ko) 2002-10-05

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4499337B2 (ja) 2層構造のソース電極及びドレイン電極を有する液晶表示素子及びその製造方法
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
KR100886241B1 (ko) 액정표시소자의 제조방법
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
US6509940B2 (en) Liquid crystal display and fabricating method thereof
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR100843472B1 (ko) 액정표시장치 및 그의 제조방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR20020056075A (ko) 액정표시장치 및 그 제조방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR100497297B1 (ko) 액정표시소자 및 그 제조방법
KR100625030B1 (ko) 액정표시소자의 제조방법
KR100843959B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR101329447B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법
KR100486686B1 (ko) 액정표시장치 및 그 제조방법
KR20040077313A (ko) 박막트랜지스터어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 13