KR100486686B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100486686B1
KR100486686B1 KR10-2002-0027310A KR20020027310A KR100486686B1 KR 100486686 B1 KR100486686 B1 KR 100486686B1 KR 20020027310 A KR20020027310 A KR 20020027310A KR 100486686 B1 KR100486686 B1 KR 100486686B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
thin film
data line
film transistor
Prior art date
Application number
KR10-2002-0027310A
Other languages
English (en)
Other versions
KR20030089205A (ko
Inventor
전재홍
김정현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0027310A priority Critical patent/KR100486686B1/ko
Publication of KR20030089205A publication Critical patent/KR20030089205A/ko
Application granted granted Critical
Publication of KR100486686B1 publication Critical patent/KR100486686B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 공정을 단순화함과 아울러 비용을 절감시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 기판 상에 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터와; 상기 박막트랜지스터를 덮음과 아울러 화소영역을 제외한 상기 게이트라인과 데이터라인 상에 형성되는 보호층과; 상기 박막트랜지스터와 접속되며 상기 화소영역에 잉크젯으로 전도성 유기물을 분사하여 형성되는 화소전극과; 상기 화소영역의 외곽부를 따라 형성되며 상기 데이터라인과 동일 금속으로 상기 화소전극과 접속되게 형성되어 상기 화소전극의 저항성분을 보상하는 금속벽을 구비한다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display and Fabricating Method Thereof}
본 발명은 액정표시장치에 관한 것으로, 특히 공정을 단순화함과 아울러 비용을 절감시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1은 종래의 액정표시장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 하판을 A-A'선을 따라 절취한 단면도이다.
도 1 및 도 2를 참조하면, 게이트라인(15)과 데이터라인(14)의 교차부에 형성된 TFT와, 게이트라인(15)과 데이터라인(14)의 교차구조로 마련된 화소영역에 형성된 화소전극(28)을 구비한다.
TFT는 하부기판(10) 상에 형성된 게이트전극(12), 게이트절연막(16), 활성층(18), 소스 및 드레인전극(22, 24)이 순차적으로 적층되어 구성된다. 게이트전극(12)은 게이트라인(15)과 연결되며, 소스전극(22)은 데이터라인(14)과 연결된다. 드레인전극(24)은 TFT를 보호하기 위한 보호층(26)에 형성된 컨택홀(29)을 통해 화소전극과 접촉된다.
이러한, TFT는 게이트전극(12)에 인가되는 스캔펄스 공급기간동안 데이터라인(14)상의 데이터신호를 화소전극(28)에 공급하여 액정셀을 구동하게 된다.
도 3a 내지 도 3e는 도 2에 도시된 TFT의 제조방법을 단계적으로 도시한 도면이다.
도 3a를 참조하면, 게이트전극(12)이 TFT기판(10) 상에 형성된다. 게이트전극(12)은 스퍼터링(sputtering) 등의 방법으로 금속박막을 형성한 후, 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝함으로써 게이트라인(15)과 함께 형성된다. 게이트전극(12)의 재료로는 알루미늄(Al) 또는 구리(Cu) 등의 금속물질이 사용되며, 식각액으로는 (NH4)2S2O8 수용액 등이 사용된다.
도 3b를 참조하면, 게이트전극(12)이 형성된 TFT기판(10) 상에 게이트절연막(16), 활성층(18) 및 오믹접촉층(20)이 순차적으로 적층된다.
게이트절연막(16)은 질화실리콘 또는 산화실리콘의 절연물질을 투명기판(10) 상에 전면 증착함으로써 형성된다. 게이트절연막(16) 상에 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD"라 함)을 이용하여 순차적으로 적층한다. 이러한, 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층은 포토리쏘그래피방법으로 패터닝하여 활성층(18) 및 오믹접촉층(20)을 형성하게 된다.
도 3c를 참조하면, 게이트절연막(16) 상에 오믹접촉층(20)을 덮도록 소스 및 드레인전극(22,24)이 형성된다. 소스 및 드레인(22,24)전극은 금속층을 게이트절연막(16) 상에 오믹접촉층(20)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝함으로써 데이터라인과 함께 형성된다. 소스 및 드레인전극(22,24)은 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 사용하고, 식각액으로 (NH4)2S2O8 수용액을 사용한다. 이러한 소스 및 드레인전극(22,24)을 마스크를 이용하여 노출된 오믹접촉층(20)을 건식 식각하여 소스 및 드레인전극(22,24) 사이로 활성층(18)이 노출되도록 한다. 상기에서 활성층(18)의 소스 및 드레인전극(22,24)사이의 게이트전극(12)과 대응하는 부분은 채널이 된다.
도 3d를 참조하면, 보호층(26)은 절연물질을 전면 증착한 후 패터닝하여 형성된다. 이 경우, 드레인전극(24)을 노출시키는 콘택홀(29)이 형성된다. 보호층(26)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 3e를 참고하면, 보호층(26) 상에 화소전극(28)을 형성한다. 화소전극(28)은 투명전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)들 중 어느 하나의 물질을 스퍼터링 방법으로 증착한 후 포토리쏘그래피 방법으로 패터닝된다. 화소전극(28)은 컨택홀(29)을 통해 드레인전극(24)과 전기적으로 접속된다.
이러한 액정표시장치의 제조방법에서 화소전극(28)을 형성하기 위해서는 증착, 노광, 현상 공정 등의 여러 복잡한 공정들을 거쳐야 하며, 화소전극(28)을 형성하기 위해 고가의 진공장비를 사용해야 하므로 제조비용이 많이 들게 되는 문제점이 있다.
따라서, 본 발명의 목적은 공정을 단순화함과 아울러 비용을 절감시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판 상에 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터와; 상기 박막트랜지스터를 덮음과 아울러 화소영역을 제외한 상기 게이트라인과 데이터라인 상에 형성되는 보호층과; 상기 박막트랜지스터와 접속되며 상기 화소영역에 잉크젯으로 전도성 유기물을 분사하여 형성되는 화소전극과; 상기 화소영역의 외곽부를 따라 형성되며 상기 데이터라인과 동일 금속으로 상기 화소전극과 접속되게 형성되어 상기 화소전극의 저항성분을 보상하는 금속벽을 구비하는 것을 특징으로 한다.
상기 박막트랜지스터는 게이트라인과 연결되며 스캐닝신호가 공급되는 게이트전극과, 게이트전극을 덮도록 기판 상에 전면 증착되는 게이트절연막과, 게이트전극과 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과, 활성층 상에 형성되는 오믹접촉층과, 데이터라인과 연결되도록 오믹접촉층 상에 형성되는 소스전극과, 오믹접촉층 상에 형성되고 상기 소스전극과 소정의 채널을 사이에 두고 대향하며 상기 금속벽과 전기적으로 접속되는 드레인전극을 구비하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상의 게이트라인과 데이터라인의 교차부에 박막트랜지스터를 형성하는 단계와, 상기 화소영역의 외곽부를 따라 상기 데이터라인과 동일 금속으로 금속벽을 형성하는 단계와, 상기 박막트랜지스터를 덮음과 아울러 화소영역을 제외한 상기 게이트라인과 데이터라인 상에 보호층을 형성하는 단계와, 상기 화소영역에 잉크젯을 정렬하는 단계와; 상기 화소영역에 잉크젯으로 전도성 유기물을 분사하여 상기 금속벽과 전기적으로 접속되어 저항성분이 보상되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
삭제
상기 전도성 유기물은 PEDOT(Polyethylene dioxythiophen) 물질인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 6e를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도이며, 도 5는 도 4에 도시된 B-B' 선을 따라 절취한 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 액정표시장치는 화소영역의 외각을 둘러싸게끔 금속벽(60)을 형성하고, 외각벽인 금속벽(60)의 내부 영역에 전도성 유기물(62)을 채운다. 이때, 전도성 유기물(62)은 잉크젯 방식으로 하부기판(40) 상에 분사된다.
이와 아울러, 본 발명에 따른 액정표시장치는 게이트라인과 데이터라인의 교차부에 TFT를 구비한다.
TFT는 하부기판(40) 상에 형성된 게이트전극(42), 게이트절연막(46), 활성층(48), 오믹접촉층(50), 소스 및 드레인전극(52, 54)이 순차적으로 적층되어 구성된다. 게이트전극(42)은 게이트라인(45)과 연결되며, 소스전극(42)은 데이터라인(44)과 연결된다. 드레인전극(54)은 전도성 유기물(62)과 전기적으로 연결된다. 여기서, 소스 및 드레인전극(52, 54)을 형성하면서 동시에 화소영역 외각에 금속벽(60)을 형성하고, 금속벽(60)에 의해 마련된 내부 영역에 전도성 유기물(60)이 형성된다.
이렇게 형성된 TFT는 게이트전극(42)에 인가되는 스캔펄스 공급기간동안 데이터라인(44) 상의 데이터신호를 전도성 유기물(60)에 공급하여 액정셀을 구동한다.
도 6a 내지 도 6e는 도 5에 도시된 액정표시장치의 하판 제조방법을 단계적으로 나타내는 도면들이다.
먼저 도 6a를 참조하면, 기판(40) 상에 게이트라인(45) 및 게이트전극(42)이 형성된다. 게이트전극(42)은 게이트라인(45)과 연결된다. 다시 말하면, 게이트라인(45) 및 게이트전극(42)은 스퍼터링(sputtering) 등의 방법으로 금속박막을 증착한 후, 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝함으로써 게이트라인(45)과 함께 형성된다. 게이트전극(42)의 재료로는 알루미늄(Al) 또는 구리(Cu) 등의 금속물질이 사용되며, 식각액으로 (NH4)2S2O8 수용액 등이 사용된다.
이어서, 도 6b에 도시된 바와 같이 게이트전극(42) 및 게이트라인(45)을 덮도록 기판(40) 상에 게이트절연막(46)을 형성한 후, 활성층(48) 및 오믹접촉층(50)을 형성한다.
게이트절연막(46)은 질화실리콘 또는 산화실리콘의 절연물질을 기판(40) 상에 전면 증착하여 형성된다. 게이트절연막(46) 상에 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD"라 함)을 이용하여 순차적으로 적층한다. 이 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층을 포토리쏘그래피방법으로 패터닝하여 활성층(48) 및 오믹접촉층(50)이 완성된다.
도 6c에 도시된 바와 같이, 오믹접촉층(50)을 덮도록 소스 및 드레인전극(52, 54)을 형성함과 아울러 화소영역의 외각에 소스 및 드레인전극(52, 54)과 연결되는 금속벽(60)을 형성한다.
소스 및 드레인전극(52, 54)은 금속층을 게이트절연막(46) 상에 오믹접촉층(50)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝함으로써 형성된다. 소스 및 드레이전극(52, 54)이 형성되는 동시에, 후술될 전도성 유기물이 형성될 영역의 경계를 지어줌과 아울러 전도성 유기물의 전도도를 높이기 위하여 금속벽(60)을 함께 형성한다.
소스 및 드레인전극(52, 54)과 금속벽(60)은 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)으로 형성되며, 패터닝될 때 사용되는 식각액으로 (NH4)2S2O8 수용액이 사용된다.
소스 및 드레인전극(52, 54)은 오믹접촉층(50)을 건식 식각하여 소스 및 드레인전극(52, 54) 사이의 활성층(48)이 노출되게 한다. 상기에서 활성층(48)의 소스 및 드레인전극(52, 54) 사이의 게이트전극(42)과 대응하는 부분은 채널이 된다.
이후, 도 6d와 같이 금속벽(60)으로 둘러싸인 화소영역을 제외한 영역에 보호층(56)을 형성한다. 보호층(56)은 절연물질을 기판 상에 전면 증착한 후 패터닝함으로써 형성된다.
도 6e에 도시된 바와 같이, 금속벽(60)의 내부 화소영역의 게이트절연막(46) 상에 전도성 유기물(60)을 형성한다.
전도성 유기물(62)은 잉크젯의 용기 내에 PEDOT(Polyethylene dioxythiophen) 물질을 채운 후, 잉크젯의 노즐을 통해 기판(40) 상에 분사시킨다.
PEDOT 물질은 ITO 물질보다 비저항이 약 10배 정도 더 크므로 금속벽(60)은 전도성 유기물(62)의 저항성분을 보상하는 역할을 한다. PEDOT 물질의 두께가 기존의 ITO 전극보다 두껍게 형성되기는 하지만 PEDOT 물질로 ITO 전극을 대체하는 데는 큰 문제가 없을 것으로 보인다.
상기와 같이 화소전극을 형성할 때 잉크젯으로 전도성 유기물(62)을 분사하고 소성하기만 하면 되므로 종래에 비하여 공정의 수가 현저하게 감소함은 물론, 진공장비를 사용할 필요가 없어지므로 고가의 장비에 드는 비용이 줄어들게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 화소영역외각에 금속벽을 형성하고 그 금속벽으로 둘러싸인 화소영역에 전도성 유기물을 잉크젯으로 분사하여 화소전극을 형성한다. 이에 따라, 본 발명에 따른 액정표시장치 및 그 제조방법은 여러 복잡한 공정들을 거치지 않고 간단히 잉크젯으로 화소전극을 형성할 수 있음과 아울러 종래의 고가 진공장비를 사용하지 않아도 되므로 재료 비용이 절감될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 액정표시장치를 나타내는 평면도.
도 2는 도 1에 도시된 하판을 A-A'선을 따라 절취한 단면도.
도 3a 내지 도 3e는 도 2에 도시된 TFT의 제조방법을 단계적으로 도시한 단면도.
도 4는 본 발명의 실시예에 따른 액정표시장치를 나타내는 도면.
도 5는 도 4에 도시된 액정표시장치를 나타내는 단면도.
도 6a 내지 도 6e는 도 5에 도시된 제조방법을 단계적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
10,40 : 기판 12,42 : 게이트전극
15,45 : 게이트라인 14,44 : 데이터라인
16,46 : 게이트절연막 18,48 : 활성층
20,50 : 오믹접촉층 22,52 : 소스전극
24,54 : 드레인전극 26,56 : 보호층
28 : 화소전극 29 : 컨택홀
60 : 금속벽 62 : 전도성 유기물

Claims (8)

  1. 기판 상에 게이트라인과 데이터라인의 교차부에 형성된 박막트랜지스터와;
    상기 박막트랜지스터를 덮음과 아울러 화소영역을 제외한 상기 게이트라인과 데이터라인 상에 형성되는 보호층과;
    상기 박막트랜지스터와 접속되며 상기 화소영역에 잉크젯으로 전도성 유기물을 분사하여 형성되는 화소전극과;
    상기 화소영역의 외곽부를 따라 형성되며 상기 데이터라인과 동일 금속으로 상기 화소전극과 접속되게 형성되어 상기 화소전극의 저항성분을 보상하는 금속벽을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 박막트랜지스터는
    상기 게이트라인과 연결되며 스캐닝신호가 공급되는 게이트전극과,
    상기 게이트전극을 덮도록 기판 상에 전면 증착되는 게이트절연막과,
    상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과,
    상기 활성층 상에 형성되는 오믹접촉층과,
    상기 데이터라인과 연결되도록 상기 오믹접촉층 상에 형성되는 소스전극과,
    상기 오믹접촉층 상에 형성되고 상기 소스전극과 소정의 채널을 사이에 두고 대향하며 상기 금속벽과 전기적으로 접속되는 드레인전극을 구비하는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 전도성 유기물은 PEDOT(Polyethylene dioxythiophen) 물질인 것을 특징으로 하는 액정표시장치.
  5. 기판 상의 게이트라인과 데이터라인의 교차부에 박막트랜지스터를 형성하는 단계와,
    상기 화소영역의 외곽부를 따라 상기 데이터라인과 동일 금속으로 금속벽을 형성하는 단계와,
    상기 박막트랜지스터를 덮음과 아울러 화소영역을 제외한 상기 게이트라인과 데이터라인 상에 보호층을 형성하는 단계와,
    상기 화소영역에 잉크젯을 정렬하는 단계와;
    상기 화소영역에 잉크젯으로 전도성 유기물을 분사하여 상기 금속벽과 전기적으로 접속되어 저항성분이 보상되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 박막트랜지스터를 형성하는 단계는
    상기 기판 상에 게이트라인과 접속되는 게이트전극을 형성하는 단계와,
    상기 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와,
    상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와,
    상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와,
    상기 활성층이 노출되도록 패터닝되어 소스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 하는 액정표시장치의 제조방법.
  7. 삭제
  8. 제 5 항에 있어서,
    상기 전도성 유기물은 PEDOT(Polyethylene dioxythiophen) 물질인 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2002-0027310A 2002-05-17 2002-05-17 액정표시장치 및 그 제조방법 KR100486686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027310A KR100486686B1 (ko) 2002-05-17 2002-05-17 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027310A KR100486686B1 (ko) 2002-05-17 2002-05-17 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030089205A KR20030089205A (ko) 2003-11-21
KR100486686B1 true KR100486686B1 (ko) 2005-05-03

Family

ID=32383263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027310A KR100486686B1 (ko) 2002-05-17 2002-05-17 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100486686B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006516A (ko) * 1993-08-16 1995-03-21 김광호 액티브 매트릭스 액정 디스플레이(lcd) 및 그 제조방법
KR950026028A (ko) * 1994-02-04 1995-09-18 김광호 액정용 박막트랜지스터 및 그 제조방법
JPH0961811A (ja) * 1995-08-24 1997-03-07 Nec Corp 液晶パネル
KR20000052103A (ko) * 1999-01-29 2000-08-16 구본준 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
KR20020061891A (ko) * 2001-01-18 2002-07-25 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006516A (ko) * 1993-08-16 1995-03-21 김광호 액티브 매트릭스 액정 디스플레이(lcd) 및 그 제조방법
KR950026028A (ko) * 1994-02-04 1995-09-18 김광호 액정용 박막트랜지스터 및 그 제조방법
JPH0961811A (ja) * 1995-08-24 1997-03-07 Nec Corp 液晶パネル
KR20000052103A (ko) * 1999-01-29 2000-08-16 구본준 잉크젯 컬러필터 액정표시소자 및 그 제조 방법
KR20020061891A (ko) * 2001-01-18 2002-07-25 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
KR20030089205A (ko) 2003-11-21

Similar Documents

Publication Publication Date Title
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
US20160005985A1 (en) Organic semiconductor thin film transistor and method of fabricating the same
US20120211746A1 (en) Array substrate for display device and method of fabricating the same
US6888586B2 (en) Array substrate for liquid crystal display and method for fabricating the same
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
KR101127836B1 (ko) 박막트랜지스터 기판의 제조 방법
KR100886241B1 (ko) 액정표시소자의 제조방법
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
US6509940B2 (en) Liquid crystal display and fabricating method thereof
JP4121723B2 (ja) 液晶表示装置及びその製造方法
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
KR100486686B1 (ko) 액정표시장치 및 그 제조방법
KR100843472B1 (ko) 액정표시장치 및 그의 제조방법
US20070187681A1 (en) Thin film transistor
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR20020056075A (ko) 액정표시장치 및 그 제조방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 15