KR20020056075A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020056075A
KR20020056075A KR1020000085363A KR20000085363A KR20020056075A KR 20020056075 A KR20020056075 A KR 20020056075A KR 1020000085363 A KR1020000085363 A KR 1020000085363A KR 20000085363 A KR20000085363 A KR 20000085363A KR 20020056075 A KR20020056075 A KR 20020056075A
Authority
KR
South Korea
Prior art keywords
electrode
gate line
layer
active layer
gate
Prior art date
Application number
KR1020000085363A
Other languages
English (en)
Other versions
KR100773239B1 (ko
Inventor
소재문
하영훈
김종우
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000085363A priority Critical patent/KR100773239B1/ko
Priority to US10/026,961 priority patent/US7106390B2/en
Publication of KR20020056075A publication Critical patent/KR20020056075A/ko
Priority to US11/004,101 priority patent/US7280168B2/en
Application granted granted Critical
Publication of KR100773239B1 publication Critical patent/KR100773239B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 투명기판 상에 형성되는 게이트라인과, 상기 게이트라인을 덮도록 상기 투명기판 상에 전면 형성되는 게이트절연막과, 상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과, 상기 게이트라인과 중첩되도록 상기 활성층 상에 형성되어 스토리지 캐패시터를 구성하는 스토리지전극과, 상기 스토리지전극과 접촉하는 화소전극과, 상기 스토리지전극과 화소전극의 중첩영역에서 상기 스토리지전극과 화소전극 사이에 분리 형성되는 보호층을 구비한다.
본 발명에 따른 액정표시장치 및 그 제조방법은 상기 보호층을 형성하거나 스토리지 캐패시터영역의 전면에 투명전극을 형성하여 투명전극의 단선을 방지할 수 있다.

Description

액정표시장치 및 그 제조방법{Apparatus Liquid Crystal Display and Fabricating Method Thereof}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히, 스토리지 캐패시터영역의 투명전극의 단선을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
액티브 매트릭스 구동방식의 액정표시장치에서는 스위칭소자인 박막트랜지스터를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.
도 1은 종래 기술에 따른 5마스크로 형성되는 액정표시장치를 나타내는 평면도이다.
도 1을 참조하면, 종래의 액정표시장치는 기판(1)상에 형성된 게이트전극(5), 게이트절연막(7), 활성층(9)과, 컨택홀(25a,25b)을 통해 활성층(9)과 전기적으로 연결되게 형성된 소스 및 드레인전극(15,17)으로 구성된 박막트랜지스터(Thin Film Transistor;이하 "TFT"라 함)를 구비한다.
이러한, TFT는 게이트전극(5)에 인가되는 스캔펄스기간동안 데이터라인(13)상의 데이터신호를 화소전극(55)에 공급하게 된다. 게이트전극(5)은 게이트라인(3)과 연결되며, 소스전극(15)은 데이터라인(13)과 연결된다. 드레인전극(17)은 컨택홀(25a)을 통하여 전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)로 증착된 화소전극(23)과 접속된다. 게이트전극(5) 및 게이트라인(3)위에는 무기절연물질로 증착된 게이트절연막(7)이 형성되고 그 위에 활성층(9)이 증착된다. 이와 같은 TFT위에는 무기절연재료 또는 유기절연재료로 된 보호층(16)이 형성된다.
게이트라인(3)상에는 스토리지 캐패시터가 형성된다. 스토리지 캐패시터는 이전 주사기간동안 다음 주사라인의 구동전압을 축적함으로써 구동전압을 낮추는역할을 한다. 스토리지 캐패시터의 스토리지 전극은 소스전극(15) 및 드레인전극(17)형성시 사용되는 금속 또는 금속합금으로 형성된다. 이 스토리지 전극(19)과 중첩된 게이트라인(3)은 스토리지 캐패시터의 하부전극 역할을 한다. 스토리지 전극(19)은 보호층(16)을 관통하는 컨택홀(10b)을 통하여 화소전극(18)과 접속된다.
도 2a 내지 도 2e는 도 1에 도시된 액정표시장치의 제조방법을 나타내는 단면도이다.
도 2a를 참조하면, 투명기판(1) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(1)상에 게이트전극(5)과 게이트라인(3)을 형성한다.
도 2b를 참조하면, 투명기판(1)상에 게이트라인 및 게이트전극(5)을 덮도록 게이트절연막(7), 활성층(9) 및 오믹접촉층(11)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.
상기에서 게이트절연막(7)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(9)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(11)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(11) 및 활성층(9)을 게이트전극(5)과 대응하는 부분에만 잔류되도록 이방식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(7)이 노출되도록패터닝한다. 이 때, 활성층(9) 및 오믹접촉층(11)은 게이트전극(5)과 대응하는 부분에만 잔류되도록 한다.
도 2c를 참조하면, 게이트절연막(7) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(11)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(11)과 오믹접촉을 이룬다.
그리고, 금속 또는 금속합금을 게이트절연막(7)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(3)과 수직되는 데이터라인(13)과 소스 및 드레인전극(15,17)을 형성한다. 이 때, 금속 또는 금속합금을 게이트라인(3)과 중첩되게 잔류하도록 패터닝하여 스토리지 캐패시터의 스토리지 전극(19)을 형성한다. 상기에서 스토리지 캐패시터의 경우에는 스토리지전극(19)은 상부전극이 되고, 게이트라인(3)의 하부전극이 되며, 게이트절연막(7)이 유전막이 된다.
상기에서 소스 및 드레인전극(15,17) 패터닝시 사이의 게이트전극(5)과 대응하는 부분의 오믹접촉층(11)도 패터닝되도록 하여 활성층(9)을 노출시킨다. 상기에서 활성층(9)의 소스 및 드레인전극(15,17)사이의 게이트전극과 대응하는 부분은 채널이 된다.
도 2d를 참조하면, 게이트절연층(7)상에 스토리지전극(19), 소스 및 드레인전극(15,17)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 보호층(16)을 형성한다. 보호층(16)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(17)과 스토리지 전극(19)을 노출시키는 제 1 및 제 2콘택홀(10a,10b)을 형성한다.
도 2e를 참고하면, 보호층(16)상에 ITO, IZO, ITZO 등의 투명한 도전성물질을 제 1 및 제 2콘택홀(10a,10b)을 통해 증착하여 화소전극(18)을 형성한다.
화소전극(18)은 제 2콘택홀(10b)을 통해 스토리지 전극(19)과 접촉되며, 드레인전극(17)과 제 1콘택홀(10a)을 통해 전기적으로 접촉한다.
그러나, 5마스크공정에서 게이트전극을 알루미늄으로 사용할 경우에는 알루미늄 표면에 생길 수 있는 힐락의 문제를 해결하기 위해 적어도 2개의 마스크가 더 필요하다. 따라서, 박막트랜지스터 기판을 구성하기 위해 적어도 5 내지 6번의 마스크 공정이 필요하다.
결국 각 마스크 공정 중 사용되는 원료의 소비와 공정시간은 액정표시장치를 제작하는데 높은 제작비와 더불어 수율을 감소시키는 문제로 대두되고 있어 이러한 문제점을 해결하기 위해 4 마스크공정이 제시되고 있다.
도 3은 회절 패턴용 마스크를 사용하는 4마스크공정을 나타내는 도면이다.
도 3을 참조하면, TFT는 데이터라인(33)과 게이트라인(23)의 교차부에 형성되며 액정셀을 구동하는 화소전극(38)과 접속된다. 데이터라인(33)은 TFT반도체층의 소스영역과 접속되고 드레인전극(37)은 상기 반도체층의 드레인영역과 접속되며, 게이트라인(23)은 돌출된 게이트전극(25)을 가진다. 화소전극(18)은 게이트라인(23)과 데이터라인(33)에 의해 분할된 셀영역에 형성되고 컨택홀(30a,30b)에 의해 스토리지전극(39) 및 드레인전극(37)과 접속된다.
게이트전극(23)을 구성한 후, 게이트절연막(27), 활성층(29) 및 오믹접촉층(31)을 적층하고 회절용 패턴 마스크를 사용하여 패터닝함으로써, 소스/드레인금속(35,37)과 활성층(29)을 동시 식각한다.
도 4a 내지 도 4d 도 3에 도시된 액정표시장치의 제조방법을 나타내는 도면이다.
도 4a를 참조하면, 게이트전극(25)을 게이트라인(23)에서 돌출 연장하여 구성하였으나, 게이트라인(23)의 일부에 게이트전극(25)이 정의된 형태로 구성할 수도 있다. 게이트라인(23)내지 게이트전극(25)의 형성에 사용되는 금속은 일반적으로 크롬(Cr), 몰리브덴(Mo)등을 사용할 수 있으며, 알루미늄계 금속인 알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용할 수도 있다. 게이트라인(23)의 제 1층으로 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트라인(23)을 흐르는 신호의 RC지연을 줄일 수 있다. 그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생하기 때문에 이를 방지하기 위하여 화학약품에 대한 내식성이 강한 몰리브덴 등의 금속을 사용한다.
도 4b를 참조하면, 게이트라인(23) 등이 형성된 기판(21)의 전면에 게이트 절연막(27), 반도체 물질인(a-Si)과 불순물이 함유된 비정질 실리콘(n+Si)이 증착된 활성층(29)과, 소스/드레인금속을 연속으로 증착한 후, 제 2마스크인 회절용 패턴으로 패터닝하여, 활성층(29)과 게이트절연막(25)을 식각하고, TFT의 활성층과소스/드레인금속의 일부분을 식각하여 채널영역에 소스/드레인 금속을 제거함으로써 소스/드레인전극(35,37)을 패턴한다.
여기서, 회절 패턴용 마스크의 포토리쏘리그래피공정은 포토레지스트를 도포한후 데이터라인(33)과 TFT채널영역은 회절 패턴용 마스크를 사용하여 노광 및 현상하여 포토레지스트패턴을 형성한다.
TFT채널영역에 부분적으로 노광되는 포토레지스트는 RIE모드나 이방성 에칭모드로 포토레지스트의 에칭 백 과정(photo etch back)을 거쳐 제거되므로써 소스 및 드레인전극(35,37)이 패턴된다.
도 4c를 참조하면, 제 3마스크공정에서는 보호막(36)을 패터닝하여 컨택홀(30a,30b)을 형성하는 공정이 추가되는데, 드레인전극(37)상부에 제 1콘택홀(30a) 및 스토리지전극(39)상부에 제 2콘택홀(30b)을 각각 형성한다.
제 1콘택홀(30a) 및 제 2콘택홀(30b)은 추후에 형성되는 화소전극(38)과 드레인전극(37) 및 스토리지전극(39)과의 접촉을 위함이다.
도 4d를 참조하면, 제 3마스크공정으로 보호층(36)이 패터닝된 기판의 전면에 ITO, IZO, ITZO 등의 투명 도전성 금속을 증착하고 제 4마스크로 패터닝하여, 화소전극(38)을 형성한다. 이 때, 화소전극(38)은 드레인전극(37)의 노출부에 의해 측면 접촉되는 동시에 스토리지전극(39)의 상부로 연장되어 제 1 콘택홀(30a)을 통해 스토리지전극(39)과 접촉한다.
그러나, 이러한 회절 패턴용 마스크를 이용하는 4마스크공정의 경우 회절 패턴이 광파장보다 좁게 패턴을 형성하므로 정밀도가 요구되어 공정이 어렵고 코스트가 높을 수 밖에 없다. 이러한 문제점을 해결하기 위해 하프턴 마스크를 이용한 4마스크공정이 제시되었다.
도 5은 하프턴 마스크를 사용하는 4마스크공정으로 형성되는 액정표시장치를 나타내는 평면도이다.
도 5를 참조하면, TFT는 데이터라인(53)과 게이트라인(43)의 교차부에 형성되며 액정셀을 구동하는 화소전극(58)과 접속된다. 데이터라인(53)은 TFT반도체층의 소스영역과 접속되고 드레인전극(57)은 상기 반도체층의 드레인영역과 접속되며, 게이트라인(43)은 돌출된 게이트전극(45)을 가진다. 화소전극(58)은 게이트라인(43)과 데이터라인(53)에 의해 분할된 셀영역에 형성되고 컨택홀(50)에 의해 스토리지전극(59) 및 드레인전극(57)과 접속된다.
상기 TFT를 구성한 후, 보호층(56)을 적층하고 하프턴 마스크를 사용하여 패터닝하므로써, 보호층(56)과 활성층(49)을 동시 식각하는 공정 중, 박막트랜지스터 상부의 일부에 보호층(56)을 남겨두어 이를 보호하는 구조가 가능하다.
도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조방법을 나타내는 단도면이다.
도 6a를 참고하면, 투명기판(41) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄-네오듐(AlNd) 또는 몰리브덴(Mo) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(41)상에 게이트전극(45)과 게이트라인(43)을 형성한다. 게이트라인(43) 및 게이트전극(45)의 형성에 사용되는 금속은 일반적으로 크롬(Cr), 몰리브덴(Mo)등을사용할 수 있으며, 알루미늄계 금속인 알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용할 수도 있다. 게이트라인(43)을 형성하는 데 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트라인(43)을 흐르는 신호의 RC지연을 줄일 수 있다. 그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생하기 때문에 이를 방지하기 위하여 화학약품에 대한 내식성이 강한 몰리브덴 등의 금속을 사용한다.
도 6b를 참고하면, 투명기판(41)상에 게이트라인(43) 및 게이트전극(45)을 덮도록 게이트절연막(47), 활성층(49), 오믹접촉층(51) 및 소스/드레인금속층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.
상기에서 게이트절연막(47)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(49)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성하고, 오믹접촉층(51)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 소스/드레인금속층은 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)으로 형성한다.
상기에서 증착된 소스/드레인 금속층을 활성층(49)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(43)과 수직되는 데이터라인(53)과 소스 및 드레인전극(55,57)을 형성한다. 이 때, 소스/드레인 금속층을 게이트라인(43)과 중첩되게 잔류하도록 습식식각으로 패터닝하여 스토리지 전극(59)을 형성한다. 그런 다음, 소스/드레인 금속층을 마스크로 하여 오믹접촉층(51)의 일부분을 누설전류를줄이는 목적으로 식각한다.
도 6c를 참고하면, 보호막(56)을 패터닝하기 위해 제 3마스크로 패터닝하는 공정이다. 제 3마스크는 반투과막을 사용하는 하프턴 마스크로서, 입사광을 차단하는 차단부와 입사광의 일부를 투과시키는 반투과부와 입사광의 거의 전부를 투과시키는 오픈부로 구성된다.
활성층(49)상에 상술한 구조를 덮도록 질화실리콘, 산화실리콘 등의 무기절연물질, 또는 벤조사이클로 부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)등이 포함된 유기절연물질을 증착하여 보호층(56)을 형성한다. 보호층(56)을 패터닝하여 TFT의 드레인전극(57)을 노출시키는 컨택홀(50)을 형성한다.
상기에서 TFT에서는 소스 및 드레인전극(55,57)의 측면과 상부 일부는 보호막(56)이 식각되어 노출되며, 이 때, 보호막(56)이 패터닝된 부분을 제외한 전영역에 위치한 활성층(39)이 동시에 식각되어, 소스/드레인전극(55,57)과 활성층(49)이 수직구조로 형성된다. 또한, 스토리지 캐패시터영역에서는 스토리지전극(59)을 패턴으로 이용하여 활성층을 건식 식각한다.
도 6d를 참고하면, 보호층(56)이 형성된 기판의 전면에 ITO, IZO, ITZO 등의 투명 도전성 금속을 증착하고 제 4마스크로 패터닝하여, 화소전극(58)을 형성한다. 이 때, 화소전극(58)은 드레인전극(57)의 노출부에 의해 측면 접촉하며 스토리지 캐패시터영역에서는 스토리지전극의 일부와 게이트라인에 형성된다.
그러나, 활성층과 보호층을 동시에 식각할 때 스토리지 캐패시터영역에서 스토리지전극과 활성층사이에 단차부 와류가 형성되어 활성층의 측변에 언더컷(Q)이 발생한다. 그로 인해, 언더컷(Q)부분에서 투명전극이 단선되는 문제점이 있다.
따라서, 본 발명의 목적은 스토리지 캐패시터영역의 투명전극의 단선을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.
도 1은 종래의 5마스크로 형성되는 액정표시장치를 나타내는 평면도.
도 2a 내지 도 2e는 도 1에서 선 A-A'를 따라 절취하여 나타내는 액정표시장치의 단면도.
도 3은 종래의 회절패턴용 마스크를 사용하여 4 마스크로 형성되는 액정표시장치를 나타내는 평면도.
도 4a 내지 도 4d는 도 3에 도시된 액정표시장치의 제조공정을 단계적으로 설명하는 단면도.
도 5은 종래의 하프턴 마스크를 사용하여 4 마스크로 형성되는 액정표시장치를 나타내는 평면도.
도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조공정을 단계적으로 나타내는 단면도.
도 7은 본 발명의 제 1실시예에 따른 액정표시장치를 나타내는 평면도.
도 8a 내지 8d는 도 11에 도시된 액정표시장치의 제조방법을 나타내는 단면도.
도 9는 본 발명의 제 2실시예에 따른 액정표시장치를 나타내는 평면도.
도 10은 도 9에 도시된 액정표시장치의 제조방법을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 간단한설명>
1,21,41,61,81 : 투명기판 3,23,43,63,83 : 게이트라인
5,25,45,65,85 : 게이트전극 7,27,47,67,87 : 게이트절연막
9,29,49,69,89 : 활성층 10,30,50,70,90 : 컨택홀
11,31,51,71,91 : 오믹접촉층 13,33,53,73,93 : 데이터라인
15,35,55,75,95 : 소스전극 16,36,56,74,76,96 : 보호층
17,37,57,77,97 : 드레인전극 18,38,58,78,98 : 화소전극
19,39,59,79,99 : 스토리지전극 84 : 포토레지스트 패턴
상기 목적을 달성하기 위한 본 발명의 제 1실시 예에 따른 액정표시장치는 투명기판 상에 형성되는 게이트라인과, 상기 게이트라인을 덮도록 상기 투명기판 상에 전면 형성되는 게이트절연막과, 상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과, 상기 게이트라인과 중첩되도록 상기 활성층 상에 형성되어 스토리지 캐패시터를 구성하는 스토리지전극과, 상기 스토리지전극과 접촉하는 화소전극과, 상기 스토리지전극과 화소전극의 중첩영역에서 상기 스토리지전극과 화소전극 사이에 분리 형성되는 보호층을 구비한다.
상기 목적을 달성하기 위한 본 발명의 제 2실시 예에 따른 액정표시장치는 투명기판 상에 형성되는 게이트라인과, 상기 게이트라인을 덮도록 상기 투명기판 상에 전면 형성되는 게이트절연막과, 상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과, 상기 게이트라인과 중첩되도록 상기 활성층 상에 형성되어 스토리지 캐패시터를 구성하는 스토리지전극과, 상기 스토리지캐패시터전극과 이에 인접한 주변영역을 덮도록 형성되는 화소전극을 구비한다.
상기 목적을 달성하기 위한 본 발명의 제 1실시 예에 따른 액정표시장치의 제조방법은 투명기판상에 금속을 증착하여 게이트라인을 형성하는 단계와, 상기 게이트라인을 덮도록 절연물질을 증착하여 게이트절연막을 형성하는 단계와, 상기 게이트절연막의 일부와 중첩되도록 활성층을 형성하는 단계와, 상기 활성층상에 형성되어 상기 게이트절연막 및 상기 게이트라인과 함께 스토리지 캐패시터를 구성하는 스토리지전극을 형성하는 단계와, 상기 스토리지전극과 대응되는 영역에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 보호층을 형성하는 단계와, 상기 스토리지전극과 접촉하며 상기 보호층상에 화소전극을 형성하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 제 2실시 예에 따른 액정표시장치의 제조방법은 투명기판 상에 금속을 증착하여 게이트라인을 형성하는 단계와, 상기 게이트라인을 덮도록 상기 투명기판 상에 게이트절연막을 전면 형성하는 단계와, 상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와, 상기 게이트라인과 중첩되도록 상기 활성층 상에 스토리지 캐패시터를 구성하는 스토리지전극을 형성하는 단계와, 상기 스토리지캐패시터전극과 이에 인접한 주변영역을 덮도록 화소전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 7은 본 발명의 제 1 실시 예에 따른 하프턴 마스크를 사용하는 4 마스크공정으로 형성되는 액정표시장치를 나타내는 평면도이다.
도 7을 참조하면, TFT는 데이터라인(73)과 게이트라인(63)의 교차부에 형성되며 액정셀을 구동하는 화소전극(78)과 접속된다. 데이터라인(73)은 TFT반도체층의 소스영역과 접속되고 드레인전극(77)은 상기 반도체층의 드레인영역과 접속되며, 게이트라인(63)은 돌출된 게이트전극(65)을 가진다. 화소전극(78)은 게이트라인(63)과 데이터라인(73)에 의해 분할된 셀영역에 형성되고 컨택홀(70a,70b)에 의해 스토리지전극(79) 및 드레인전극(77)과 접속된다.
상기 TFT를 구성한 후, 보호층(76)을 적층하고 하프턴 마스크를 사용하여 패터닝하므로써, 보호층(76)과 활성층(69)을 동시 식각하는 공정 중, 박막트랜지스터 상부의 일부에 보호층(76)을 남겨두어 이를 보호하는 구조가 가능하다.
도 8a 내지 도 8d는 도 7에 도시된 액정표시장치의 제조방법을 나타내는 단도면이다.
도 8a를 참고하면, 투명기판(61) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄-네오듐(AlNd) 또는 몰리브덴(Mo) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(61)상에 게이트전극(65)과 게이트라인(63)을 형성한다. 게이트라인(63) 및 게이트전극(65)의 형성에 사용되는 금속은 일반적으로 크롬(Cr), 몰리브덴(Mo)등을 사용할 수 있으며, 알루미늄계 금속인 알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용할 수도 있다. 게이트라인(63)을 형성하는 데 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트라인(63)을 흐르는 신호의 RC지연을 줄일 수 있다. 그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생하기 때문에 이를 방지하기 위하여 화학약품에 대한 내식성이 강한 몰리브덴 등의 금속을 사용한다.
도 8b를 참고하면, 투명기판(61)상에 게이트라인(63) 및 게이트전극(65)을 덮도록 게이트절연막(67), 활성층(69), 오믹접촉층(71) 및 소스/드레인금속층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.
상기에서 게이트절연막(67)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(69)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성하고, 오믹접촉층(71)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 소스/드레인금속층은 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)으로 형성한다.
상기에서 증착된 소스/드레인 금속층을 활성층(69)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(63)과 수직되는 데이터라인(73)과 소스 및 드레인전극(75,77)을 형성한다. 이 때, 소스/드레인 금속층을 게이트라인(63)과 중첩되게 잔류하도록 패터닝하여 스토리지 캐패시터의 스토리지 전극(79)을 형성한다. 그런 다음, 소스/드레인 금속층을 마스크로 하여 오믹접촉층(71)의 일부분을 누설전류를 줄이는 목적으로 식각한다.
도 8c를 참고하면, 보호막(76)을 패터닝하기 위해 제 3마스크로 패터닝하는 공정이다. 제 3마스크는 반투과막을 사용하는 하프턴 마스크로서, 입사광을 차단하는 차단부와 입사광의 일부를 투과시키는 반투과부와 입사광의 거의 전부를 투과시키는 오픈부로 구성된다.
활성층(69)상에 상술한 구조를 덮도록 질화실리콘, 산화실리콘 등의 무기절연물질, 또는 벤조사이클로 부텐(Benzocyclobutene)과 아크릴(acryl)계 수지(resin)등이 포함된 유기절연물질을 증착하여 보호층(76)을 형성한다.
보호층상에 포토레지스트를 도포하고 노광 및 현상하여 드레인전극 및 스토리지전극의 양측과 대응하는 부분에 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 사용하여 게이트절연막(67)이 노출되도록 식각하여 TFT의 소스 및 드레인전극(75,77)상에 제 1보호층(76a)이 형성되고, 스토리지 캐패시터 영역의 스토리지전극(79) 및 종래의 길이보다 더 길게 신장된 활성층(69)상에 제 2 보호층(76b)을 형성된다. 또한, TFT의 드레인전극(77)을 노출시키는 컨택홀(70)을 형성된다.
상기에서 소스 및 드레인전극(75,77)의 측면과 상부 일부는 보호막(76)이 식각되어 노출되며, 이 때, 보호막(76)이 패터닝된 부분을 제외한 전영역에 위치한 활성층(69)이 동시에 식각되어, 소스/드레인전극(75,77)과 활성층(69)이 수직구조로 형성된다.
도 8d를 참고하면, 보호층(76)이 형성된 기판의 전면에 ITO, IZO, ITZO 등의 투명 도전성 금속을 증착하고 제 4마스크로 패터닝하여, 화소전극(78)을 형성한다. 이 때, 화소전극(78)은 드레인전극(77)의 노출부에 의해 측면 접촉되는 동시에 스토리지 전극(79)의 상부로 연장되어 스토리지 콘택홀을 통해 스토리지 전극(79)과 접촉한다.
도 9은 본 발명의 제 2실시 예에 따른 액정표시장치를 나타내는 평면도이다.
도 10은 도 9에 도시된 액정표시장치를 선 "E-E'"를 따라 절취한 부분을 나타내는 단면도이다.
도 9 및 도 10을 참조하면, TFT는 데이터라인(93)과 게이트라인(83)의 교차부에 형성되며 액정셀을 구동하는 화소전극(98)과 접속된다. 데이터라인(93)은 TFT반도체층의 소스영역과 접속되고 드레인전극(97)은 상기 반도체층의 드레인영역과 접속되며, 게이트라인(83)은 돌출된 게이트전극(85)을 가진다. 화소전극(98)은 게이트라인(83)과 데이터라인(93)에 의해 분할된 셀영역에 형성되고 컨택홀에 의해 스토리지전극(99) 및 드레인전극(97)과 접속된다.
스토리지 캐패시터영역의 투명전극(98)은 스토리지 캐패시터영역 가장자리 부분까지 형성된다.
그러므로, 보호층과 활성층을 동시에 식각하여 스토리지 캐패시터영역에 활성층이 과식각되어도 투명전극이 스토리지전극의 가장자리 부분까지 형성되므로 투명전극이 단선되는 불량이 생기는 단점을 해결할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 4마스크공정에서 스토리지 캐패시터영역에 별도의 보호층패턴을 형성하거나, 스토리지 캐패시터영역의 가장자리 부분에 투명전극을 게이트절연막상까지 형성하여 투명전극의 단선을 방지할 수 있으며 뿐만 아니라 스텝 커버리지를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 투명기판 상에 형성되는 게이트라인과,
    상기 게이트라인을 덮도록 상기 투명기판 상에 전면 형성되는 게이트절연막과,
    상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과,
    상기 게이트라인과 중첩되도록 상기 활성층 상에 형성되어 스토리지 캐패시터를 구성하는 스토리지전극과,
    상기 스토리지전극과 접촉하는 화소전극과,
    상기 스토리지전극과 화소전극의 중첩영역에서 상기 스토리지전극과 화소전극 사이에 분리 형성되는 보호층을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 보호층은 상기 스토리지캐패시터의 하부 양측 가장자리부분에 분리되어 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 활성층은 하프턴 마스크를 이용하여 4마스크로 형성되는 것을 특징으로 하는 액정표시장치.
  4. 투명기판 상에 형성되는 게이트라인과,
    상기 게이트라인을 덮도록 상기 투명기판 상에 전면 형성되는 게이트절연막과.
    상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 형성되는 활성층과,
    상기 게이트라인과 중첩되도록 상기 활성층 상에 형성되어 스토리지 캐패시터를 구성하는 스토리지전극과,
    상기 스토리지캐패시터전극과 이에 인접한 주변영역을 덮도록 형성되는 화소전극을 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서,
    상기 활성층은 하프턴 마스크를 이용하여 4마스크로 형성되는 것을 특징으로 하는 액정표시장치.
  6. 투명기판상에 금속을 증착하여 게이트라인을 형성하는 단계와,
    상기 게이트라인을 덮도록 절연물질을 증착하여 게이트절연막을 형성하는 단계와,
    상기 게이트절연막의 일부와 중첩되도록 활성층을 형성하는 단계와,
    상기 활성층상에 형성되어 상기 게이트절연막 및 상기 게이트라인과 함께 스토리지 캐패시터를 구성하는 스토리지전극을 형성하는 단계와,
    상기 스토리지전극과 대응되는 영역에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 이용하여 상기 보호층을 형성하는 단계와,
    상기 스토리지전극과 접촉하며 상기 보호층상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 6항에 있어서,
    상기 보호층은 상기 스토리지캐패시터의 하부 양측 가장자리부분에 분리되어 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 6항에 있어서,
    상기 활성층은 하프턴 마스크를 이용하여 4마스크로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 투명기판 상에 금속을 증착하여 게이트라인을 형성하는 단계와,
    상기 게이트라인을 덮도록 상기 투명기판 상에 게이트절연막을 전면 형성하는 단계와,
    상기 게이트라인의 일부와 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와,
    상기 게이트라인과 중첩되도록 상기 활성층 상에 스토리지 캐패시터를 구성하는 스토리지전극을 형성하는 단계와,
    상기 스토리지캐패시터전극과 이에 인접한 주변영역을 덮도록 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 9항에 있어서,
    상기 활성층은 하프턴 마스크를 이용하여 4마스크로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020000085363A 2000-12-29 2000-12-29 액정표시장치 및 그 제조방법 KR100773239B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000085363A KR100773239B1 (ko) 2000-12-29 2000-12-29 액정표시장치 및 그 제조방법
US10/026,961 US7106390B2 (en) 2000-12-29 2001-12-27 Liquid crystal display and fabricating method thereof
US11/004,101 US7280168B2 (en) 2000-12-29 2004-12-06 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085363A KR100773239B1 (ko) 2000-12-29 2000-12-29 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020056075A true KR20020056075A (ko) 2002-07-10
KR100773239B1 KR100773239B1 (ko) 2007-11-02

Family

ID=19703900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085363A KR100773239B1 (ko) 2000-12-29 2000-12-29 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (2) US7106390B2 (ko)
KR (1) KR100773239B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154488B1 (ko) * 2009-05-22 2012-06-13 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617290B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
TWI353641B (en) * 2008-04-11 2011-12-01 Au Optronics Corp Active device array substrate and its producing me
TW201039034A (en) * 2009-04-27 2010-11-01 Chunghwa Picture Tubes Ltd Pixel structure and the method of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
KR940022908A (ko) * 1993-03-31 1994-10-21 이헌조 박막트랜지스터 제조방법
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100229613B1 (ko) * 1996-12-30 1999-11-15 구자홍 액정 표시 장치 및 제조 방법
KR100271037B1 (ko) * 1997-09-05 2000-11-01 구본준, 론 위라하디락사 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
KR100669077B1 (ko) * 1998-05-21 2007-05-17 엘지.필립스 엘시디 주식회사 액정표시장치 액티브패널의 구조 및 그 제조방법
KR100543033B1 (ko) * 1998-07-06 2006-05-12 삼성전자주식회사 액정표시장치의제조방법
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101154488B1 (ko) * 2009-05-22 2012-06-13 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US7280168B2 (en) 2007-10-09
US20050101068A1 (en) 2005-05-12
KR100773239B1 (ko) 2007-11-02
US7106390B2 (en) 2006-09-12
US20020093599A1 (en) 2002-07-18

Similar Documents

Publication Publication Date Title
KR101107246B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
KR100710282B1 (ko) 박막트랜지스터 및 그 제조방법
KR100886241B1 (ko) 액정표시소자의 제조방법
US20090091699A1 (en) Liquid crystal display device and fabricating method thereof
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
KR20020056075A (ko) 액정표시장치 및 그 제조방법
KR20040064466A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법
KR100698242B1 (ko) 액정표시장치 및 그 제조방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법
KR20050035645A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
KR20040061206A (ko) 액정표시패널 및 그 제조방법
KR20080048685A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee