JP4733005B2 - 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 - Google Patents

有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP4733005B2
JP4733005B2 JP2006325249A JP2006325249A JP4733005B2 JP 4733005 B2 JP4733005 B2 JP 4733005B2 JP 2006325249 A JP2006325249 A JP 2006325249A JP 2006325249 A JP2006325249 A JP 2006325249A JP 4733005 B2 JP4733005 B2 JP 4733005B2
Authority
JP
Japan
Prior art keywords
gate
layer
electrode
organic semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006325249A
Other languages
English (en)
Other versions
JP2007294851A (ja
Inventor
ヒョンシク ソ
ナクボン チェ
ミンジュ キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060035597A external-priority patent/KR101163576B1/ko
Priority claimed from KR1020060056896A external-priority patent/KR101198219B1/ko
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007294851A publication Critical patent/JP2007294851A/ja
Application granted granted Critical
Publication of JP4733005B2 publication Critical patent/JP4733005B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶表示装置に係り、より詳しくは、有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法に関する。
近来、社会が本格的な情報化時代に入ることによって、各種の電気的信号情報を処理及び表現するディスプレー分野が急速に発展しており、最近は、薄形化、軽量化、低消費電力化等の優れた性能を保有している薄膜トランジスタＴＦＴ型の液晶表示装置（ＴＦＴ-ＬＣＤ）が開発され、既存のブラウン管（ＣＲＴ)に代替している。
液晶表示装置の画像表示原理は、液晶の光学的異方性と分極性質を利用する。液晶は、分子構造が細くて長く、配列に方向性を有する光学的異方性と、電場内に置かれる場合に、その大きさによって分子の配列方向が変化する分極性質を有する。
従って、液晶表示装置は、液晶層を間に、相互に向かい合う面に、各々画素電極と共通電極が形成されたアレイ基板とカラーフィルター基板とを合着させて構成する液晶パネルを構成要素として、電極間の電場の変化によって液晶分子の配列方向を任意的に調節し、この時、変化される光の通過率を利用して多様な画像を表示する。
最近、特に、画像表現の基本単位である画素を行列方式に配列して、スイッチング素子を各画素に配置させて、独立的に制御する能動行列方式が解像度及び動画像表示能力に優れていることから注目を浴びているが、このようなスイッチング素子で薄膜トランジスタ（ＴＦＴ）を使用するのがＴＦＴ型の液晶表示装置(以下、「液晶表示装置」と称する。)である。
より詳しくは、一般の液晶表示装置の分解斜視図である図１に示したように、液晶層３０を間に、アレイ基板１０とカラーフィルター基板２０が向かい合って合着された構成である。このうち、下部のアレイ基板１０は、第１基板１２及びこの上面に縦横に交差配列され多数の画素領域Ｐを定義する複数のゲート配線１４及びデータ配線１６を含む。ゲート配線１４及びデータ配線１６の交差地点には、薄膜トランジスタＴを備えて、各画素領域Ｐに備えた画素電極１８に連結されている。
また、これと向かい合う上部のカラーフィルター基板２０は、第２基板２２及びこの上面に形成されるブラックマトリックス２５、カラーフィルター層２６、共通電極２８等を含む。ブラックマトリックス２５は、第１基板１２上のゲート配線１４とデータ配線１６、薄膜トランジスタＴ等の非表示領域を有するように各画素領域Ｐを取り囲む格子状であって、この格子の内部で、各画素領域Ｐに対応するように形成されるカラーフィルター層２６は、赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター２６ａ、２６ｂ、２６ｃを含む。さらに、共通電極２８は、ブラックマトリックス２５と赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルター層２６の全面に掛けて形成される。
図面には明確に示されてないが、アレイ基板１０とカラーフィルター基板２０は、その間に介された液晶層３０の漏洩を防ぐために、端側に沿ってシーリング剤等で封書された状態で各基板１０、２０と液晶層３０の境界部分には、液晶の分子配列方向に信頼性を与える上部配向膜及び下部配向膜が介されて、各基板１０、２０の少なくとも一つの外側面に偏光板を設けて付着させる。
さらに、液晶パネルの背面には、バックライトを備えて光を供給し、ゲート配線１４に薄膜トランジスタＴのオン/オフ信号が順にスキャン印加され選択された画素領域Ｐの画素電極１８にデータ配線１６の画像信号が伝達されると、垂直電界によって液晶分子が駆動され、これによる光の透過率の変化によって多様な画像を表示することができる。
一方、このような液晶表示装置において、アレイ基板１０とカラーフィルター基板２０の母体となる第１絶縁基板１２及び第２絶縁基板２２は、一般的にガラス基板が使用されたが、最近は、ノートブックコンピュータやＰＤＡのような小型のポータブル端末機が幅広く普及されていることによって、これらに適用できるようにガラスより軽くて軽量であると同時に柔軟な特性を有する破損危険の少ないプラスチック基板を利用した液晶パネルが紹介された。
ところが、プラスチック基板を利用した液晶パネルは、液晶表示装置の製造特性上、特にスイッチング素子である薄膜トランジスタが形成されるアレイ基板の製造には、２００℃以上の高温を要する高温工程が多くて耐熱性及び耐化学性がガラス基板より劣るプラスチック基板でアレイ基板を製造するには困難があるため、上部基板であるカラーフィルター基板だけをプラスチック基板で製造して、下部基板であるアレイ基板は通常のガラス基板を使用して液晶表示装置を製造している。
このような問題を解決するために、最近は、低分子有機半導体物質等を利用して２００℃以下の低温工程によって薄膜トランジスタを形成することを特徴とするアレイ基板を製造する技術が提案されている。
２００℃以下の低温工程によって薄膜トランジスタを含む画素領域を形成するにおいて、電極と配線を構成する金属物質と絶縁膜と保護層等の形成は、低温蒸着またはコーティング方法等によって形成しても薄膜トランジスタの特性に別に影響を与えないが、チャンネルを形成する半導体層を一般の半導体物質である非晶質シリコンを使用して低温工程によって形成すると、内部構造が緻密さに欠けて電気伝導度等の重要特性が低下する問題が発生する。
従って、これを克服するために、非晶質シリコン等の従来の半導体物質の代わりに半導体の特性を有する有機物質を利用して半導体層を形成することが提案され、以下、図面を参照して従来の低分子有機半導体物質を利用したアレイ基板の製造方法を説明する。
図２は、従来の液晶表示装置用アレイ基板を製造する過程において、低分子有機半導体物質をシャドーマスクを利用してエバポレーションを行って半導体層を形成することを示した図である。
絶縁基板５０上に金属物質を蒸着してパターニングし、ゲート配線(図示せず)を含むゲート電極５２を形成して、ゲート配線(図示せず)とゲート電極５２上に全面に有機絶縁物質をコーティングしてゲート絶縁膜５７を形成する。
低分子有機半導体物質をシャドーマスク５６を利用したエバポレーション法を利用してゲート電極５２と重なるように画素ごとに分離した半導体層５４を形成する。ガラス材質の絶縁基板を利用する場合は、シリコン、さらに正確にはＳｉＨ４をＣＶＤ法を利用して蒸着し、マスクを利用してパターニングすることによって形成したが、通常は粉末状の低分子有機半導体物質の特性上、前述したＣＶＤ法による蒸着が難しい。また、これをパターニングする際において、通常のフォトエッチング法によって行う場合、水気及びアルカリ(または酸)成分を含むフォトレジストとの接触またはフォトレジストを現像または除去するために、アルカリまたは酸成分を含む現像液やストリップ液に露出することによって、その特性が低下する等の問題が発生する。従って、パターニングされたシャドーマスク５６を利用してエバポレーション法によって形成される。
ところが、前述したシャドーマスク５６を利用したエバポレーションによる有機半導体物質パターンの形成は、シャドーマスクパターンの幅ｗ２及び隣接するシャドーマスクパターン間の間隔ｗ１の制限を有して高精細構造の高解像度製品を実現するにおいて問題になっている。
有機半導体物質は、高分子有機半導体物質と低分子有機半導体物質に区分される。低分子有機半導体物質は、高分子有機半導体物質に比べて電気伝導度等の優れた物性を有しているので、主にシリコンの代わりに半導体物質として利用されているが、有機溶剤やアルコール等のような溶媒に非常に脆弱であって溶液形態にし辛い短所がある。
前述したような問題を解決するために、図３のような液晶表示装置の構造が提案されている。図３は、従来のボトムゲートのボトムコンタクト構造の有機薄膜トランジスタを備えた液晶表示装置用アレイ基板のスイッチング領域の断面図である。
有機半導体物質は、通常はエバポレーションによって基板６０上に形成されて、一部の有機半導体物質は、有機溶剤やアルコール等に脆弱な構造を有するために、有機半導体物質が有機溶媒やアルコール等の溶媒(現像液やエッチング液の成分)に露出されるのを最小化するための構造を有する。先ず、ゲート電極６２が基板６０上に形成されて、ゲート電極６２上にゲート絶縁膜６３が形成される。ゲート絶縁膜６３上に、ソース電極６４及びドレイン電極６６の表面と有機半導体層６８の底面が接触することを特徴とするボトムゲートのボトムコンタクト構造が形成される。
ところが、ボトムゲート構造において、ボトムコンタクトの場合、接触抵抗が大きいため、電荷注入に困難があって、その結果、移動度等が一般に低くなって薄膜トランジスタの特性が低下する。
一方、有機半導体物質を利用してボトムゲートのトップコンタクト構造で形成する場合、薄膜トランジスタの特性は優れる。しかし、パターニング時、現像液またはエッチング液に露出されると、その特性上、半導体物質としての性能が急激に低下する。
図４は、従来のボトムゲートのトップコンタクト構造の薄膜トランジスタを有する液晶表示装置用アレイ基板の一つの画素領域を示した断面図である。
図４に示したように、ゲート電極７２及びゲート絶縁膜７３が形成された基板７０上に、シャドーマスク８０を利用して有機半導体物質で構成される有機半導体層７８を形成する、以後、有機半導体層７８の上部に形成されるソース電極７４及びドレイン電極７６もシャドーマスク８０を利用して形成する。
ところが、シャドーマスク８０を利用する場合、ソース電極７４及びドレイン電極７６間の間隔ｄ、すなわち、チャンネルの長さを調節するのは非常に困難である。ソース電極７４及びドレイン電極７６間の間隔ｄは、数十μｍ以上になって薄膜トランジスタＴｒ自体のサイズが大きくなる。結果的に、液晶表示装置の開口率及び解像度等に影響を与えるため、実際の液晶表示装置等の表示装置に適用するには限界がある。
本発明は、前述した問題を解決するために案出されており、有機半導体層をシャドーマスクなしに製造することによって高精細の液晶表示装置を提供すると同時に、有機半導体層が化学薬品からの損傷を防ぐ薄膜トランジスタ及びアレイ基板を製造することを目的とする。
さらには、素子特性を向上する構造の低分子有機半導体物質を利用した液晶表示装置用アレイ基板の製造方法を提供することをまた他の目的とする。
前述したような目的を達成するために、本発明の液晶表示装置用アレイ基板は、画素領域を有する基板上に形成されたデータ配線と、前記データ配線から分岐されて、前記基板上に形成されるソース電極と、前記ソース電極と離隔するドレイン電極と、前記ドレイン電極と接触して、前記画素領域に形成された画素電極と、前記ソース電極及びドレイン電極の上部に形成された有機半導体層と、前記有機半導体層の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成されて、乾式エッチングによってパターニングされる第１金属で構成されるゲート電極と、前記ゲート電極の上部に形成されて、前記ゲート電極を露出させるゲートコンタクトホールを有し、感光性有機絶縁物質で構成される第１保護層と、前記第１保護層の上部に形成されて、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して前記データ配線と交差して画素領域を定義して、第２金属で構成されるゲート配線を含み、前記有機半導体層、前記ゲート絶縁膜、及び前記ゲート電極は、同一形状であることを特徴とする。
前記第１物質は、モリブデン、クロムまたはモリブデン-クロム合金のうちのいずれかである。
前記第２金属は、アルミニウム、アルミニウム合金、銅、銅合金、金のうちのいずれかである。
前記第１保護層は、前記画素電極を露出させる開口部を含み、また、前記第１保護層は、前記データ配線を露出させるデータパッドコンタクトホールを含む。
前記ゲート配線を露出させるゲートパッドコンタクトホールを含み、前記ゲート配線の上部に形成される第２保護層をさらに含む。
前記ゲート配線は、前記画素電極と重なって、前記ゲート配線と前記画素電極との間に前記第１保護層が形成されている。
前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極の各々の両端は、相互に一致する。
また、本発明の液晶表示装置用アレイ基板の製造方法は、画素領域を有する基板上に、データ配線と、前記データ配線から分岐したソース電極と、前記ソース電極と離隔するドレイン電極を形成する段階と、透明伝導性金属層を蒸着してパターニングすることによって前記ドレイン電極と接触する画素電極を前記画素領域に形成する段階と、前記ソース電極及びドレイン電極の上部に有機半導体層、ゲート絶縁膜及び第１金属で構成されるゲート電極を形成する段階と、前記ゲート電極及び前記データ配線の上部に、感光性有機絶縁物質で構成される前記ゲート電極を露出させるゲートコンタクトホールを有する第１保護層を形成する段階と、前記第１保護層の上部に、前記データ配線と交差して前記画素領域を定義し、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して第２金属物質で構成されるゲート配線を形成する段階を含み、前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極は同一形状であることを特徴とする。
前記有機半導体層、ゲート絶縁膜及びゲート電極を形成する段階は、前記データ配線と、ソース電極及びドレイン電極と、画素電極の上部に有機半導体物質層と、ゲート絶縁物質層と、第１金属層とを順に形成する段階と、前記第１金属層上に、前記ソース電極及びドレイン電極と前記ソース電極及びドレイン電極の離隔領域に対応するフォトレジストパターンとを形成する段階と、前記フォトレジストパターンの外部に露出された前記第１金属層と、その下部のゲート絶縁物質層と有機半導体層を乾式エッチングを行って除去する段階と、前記フォトレジストパターンを除去する段階とを含む。
前記第１金属は、モリブデン、クロム、モリブデン-クロム合金のうちのいずれかで構成される。
前記第２金属は、アルミニウム、アルミニウム合金、銅、銅合金または金のうちから選択されるいずれかで構成される。
前記第１保護層は、前記画素電極を露出させる開口部をさらに含み、また、前記第１保護層に、前記データ配線を露出させるデータパッドコンタクトホールを形成する段階をさらに含む。
前記ゲート配線は、前記ゲート電極と重なって、前記第１保護層は、前記ゲート配線と前記ゲート電極との間に形成される。
前記ゲート配線の上部に、前記ゲート配線を露出させるゲートパットコンタクトホールを有する第２保護層を形成する段階をさらに含む。
前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極の各々の両端は、相互に一致する。
また、本発明の液晶表示装置用アレイ基板は、画素領域を有する基板上に形成されたデータ配線と、前記データ配線から分岐されて前記基板上に形成されるソース電極と、前記ソース電極と離隔するドレイン電極と、前記ドレイン電極と接触して、前記画素領域に形成された画素電極と、前記ソース電極及びドレイン電極の上部に形成された有機半導体層と、前記有機半導体層の上部に形成されたゲート絶縁膜と、相互に異なる金属物質で構成されて、前記ゲート絶縁膜の上部に形成される第１金属パターンと前記第１金属パターンの上部に形成される第２金属パターンを含むゲート電極と、前記ゲート電極の上部に形成されて、前記ゲート電極を露出させるゲートコンタクトホールを有して、感光性有機絶縁物質で構成される第１保護層と、前記第１保護層の上部に形成されて、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して前記データ配線と交差して画素領域を定義して、第２金属で構成されるゲート配線とを含み、前記有機半導体層、前記ゲート絶縁膜、及び前記第１及び第２金属パターンは、同一形状であることを特徴とする。
前記有機半導体層は、ペンタセンまたはポリチオフェンを含む。
前記第１金属パターンは、モリブデンＭｏ、クロムＣｒのいずれかで構成されて、前記第２金属パターンは、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、銀Ａｇのいずれか一つで構成される。
前記第１保護層は、前記画素電極を露出する開口部を含み、前記ゲート配線の上部に形成される第２保護層をさらに含む。
前記有機半導体層、前記ゲート絶縁膜、及び前記第１及び第２金属パターンの各々の両端が一致する。
前記第１保護層は、感光性物質であるポリビニルアルコールまたはフォトアクリルで構成される。
さらに、本発明の液晶表示装置用アレイ基板の製造方法は、画素領域を有する基板上に、データ配線と、前記データ配線から分岐したソース電極と、前記ソース電極と離隔するドレイン電極を形成する段階と、透明伝導性金属層を蒸着してパターニングすることによって前記ドレイン電極と接触する画素電極を前記画素領域に形成する段階と、前記ソース電極及びドレイン電極の上部に有機半導体層、ゲート絶縁膜及び第１金属で構成されるゲート電極を形成する段階と、前記ゲート電極及び前記データ配線の上部に、感光性有機絶縁物質で構成され前記ゲート電極を露出させるゲートコンタクトホールを有する第１保護層を形成する段階と、前記第１保護層の上部に、前記データ配線と交差して前記画素領域を定義し、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して第２金属物質で構成されるゲート配線を形成する段階とを含み、前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極は、同一な形状であることを特徴とする。
前記第１金属パターンの形成段階は、前記第２金属層の上部に感光性物質層を形成する段階と、前記感光性物質層をパターニングして感光性パターンを形成する段階と、前記感光性パターンによって露出された前記第２金属層を除去する段階と、前記感光性パターンを除去する段階とを含む。
前記第２金属層の除去段階は、エッチング液を利用した湿式エッチング工程を含む。
前記感光性パターンの除去段階は、ストリッピング(stripping)工程またはアッシング工程のいずれかである。
前記第１金属層は、モリブデンＭｏまたはクロムＣｒを含み、前記第２金属層は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、銀Ａｇのいずれかの一つを含む。
前記第１保護層は、前記画素電極を露出させる開口部をさらに含み、また、前記第１保護層は、感光性有機物質であるポリビニルアルコールまたはフォトアクリルで構成されて、別途のフォトレジスト層の蒸着及びパターニング工程なしに、前記第１保護層を露光して現像する工程によってゲートコンタクトホールを形成する。
前記第２金属パターン、前記ゲート絶縁膜及び前記有機半導体層を形成する段階は、異方性の乾式エッチング工程を含む。
本発明による液状の有機半導体物質を利用した液晶表示装置用アレイ基板は、有機半導体層が水気及び化学薬品等からの損傷を防いで、マスク工程によって各画素領域に有機半導体層を形成し、高精細構造のアレイ基板を製造する製造方法を提供する。
有機半導体層の底面がソース電極及びドレイン電極の表面と接触する構造の薄膜トランジスタ構造を提案することによって素子特性を向上させる。
また、ゲート電極とゲート配線を二元化して、相互に異なる層に形成して、ゲート配線は、低抵抗金属物質で構成されるために、信号遅延等の問題が解決されると同時に、ゲート電極の下部にだけ有機半導体層が形成されることによって隣接する画素に漏洩電流が発生する特性の低下を防ぐ。
さらに、ゲート電極を二重層構造で形成し、パターニングの際に有機半導体が受ける損傷を防ぐ。
以下、図面を参照して、本発明をより詳しく説明する。
図５は、本発明の実施例１による有機半導体物質を利用したアレイ基板のスイッチング素子を含む一つの画素領域に対する平面図である。
図５に示したように、基板１０１上に、一方向にゲート配線１３３が延長形成されており、ゲート配線１３３と交差して画素領域Ｐを定義するデータ配線１０５が形成される。
ゲート及びデータ配線１３３、１０５の交差地点には、データ配線１０５から分岐した形態でソース電極１１０が形成されており、ソース電極１１０と離隔してドレイン電極１１３が形成されて、ソース電極１１０とドレイン電極１１３を含み、両電極１１０、１１３の離隔領域を覆いながらゲート配線１３３から分岐したゲート電極１３５が形成される。
この時、図面には詳しく示してないが、ゲート電極１３５及びゲート配線１３３の下部には、有機半導体物質で構成される半導体層が形成されており、ドレイン電極１１３に連結されて、各画素領域Ｐに独立された画素電極１１７が形成される。
また、画素電極１１７は、その一部が前段のゲート配線１３３と重なりながら形成されることによって、重なったゲート配線１３３及び画素電極１１７がストレージキャパシターＳｔｇＣを形成する。
図６は、図５のＶＩ−ＶＩ線に沿って切断した断面図であって、これを参照して本発明の実施例１によるアレイ基板の断面構造を説明する。
図６に示したように、基板１０１上にデータ配線１０５と、データ配線１０５と同一な金属物質で構成されて、相互に離隔するソース電極１１０及びドレイン電極１１３が形成されており、この時、ソース電極１１０は、データ配線１０５に連結される。
また、基板１０１上に、ドレイン電極１１３の一部と直接接触して各画素領域Ｐにパターニングされた形態で画素電極１１７が形成される。
相互に離隔したソース電極１１０及びドレイン電極１１３の上部に有機半導体物質で構成される有機半導体層１２５が形成されており、有機半導体層１２５の上部に有機絶縁物質で構成されるゲート絶縁膜１３０と、その上部にモリブデンＭｏ、クロムＣｒまたはこれら金属の合金等、乾式エッチングが可能な金属物質で構成されるゲート電極１３５が形成される。この時、有機半導体層１２５とゲート絶縁膜１３０とゲート電極１３５及びゲート配線(図示せず)は、同一な形態であることを特徴とする。
図面には示してないが、ゲート電極１３５と同一層に同一な積層構造でデータ配線１０５と交差するゲート配線が形成される。ゲート配線(図示せず)とその下部のゲート絶縁物質パターン、有機半導体パターンも同一な形態である。
ゲート配線(図示せず)とゲート電極１３５上に、画素電極１１７を露出させる形態の有機絶縁物質で構成される保護層１４０が形成される。
有機半導体物質を利用する有機半導体層１２５を含む前述した構造のアレイ基板１０１は、ゲート電極１３５を有機半導体層１２５より上部に位置させるトップゲート構造で具現することによって有機半導体層１２５とゲート電極１３５の一括エッチングが可能になることを特徴とする。前述したように、有機半導体層１２５とその上部のゲート絶縁膜１３０とその上部に位置したゲート電極１３５及びゲート配線(図示せず)を同時に乾式方法によって一括エッチングするために、有機半導体層１２５がエッチング液等に露出されなくなる。従って、損傷されずに実質的にはマスク工程によってパターニングされ、高精細構造が可能になる。
図７Ａないし図７Ｅは、有機半導体層を備える薄膜トランジスタの製造段階別の工程断面図である。この時、薄膜トランジスタが形成される領域をスイッチング領域と定義する。
その前に、図示してはないが、透明な絶縁特性を有する物質で構成された基板、例えば、ガラスまたはプラスチック基板上において親水性があって、基板との接着力の優れた物質、例えば、酸化シリコンＳｉＯ２を全面に蒸着することによってバッファ層(図示せず)を形成する。これは、その上部に形成される半導体層(図示せず)と基板との接触特性を向上させ、半導体層(図示せず)を均一な厚さに形成するためである。この時、バッファ層は必ずしも形成する必要はなく、基板の特性によって省略することができる。
図７Ａに示したように、基板１０１上に、金Ａｕ、銅Ｃｕ、銅合金、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄのうちから選択される低抵抗金属物質を蒸着することによって第１金属層(図示せず)を形成する。
第１金属層(図示せず)上にフォトレジストを塗布してフォトレジスト層(図示せず)を形成し、フォトレジスト層(図示せず)を露光マスクを利用した露光及び現像工程によってフォトレジストパターン(図示せず)を形成した後、フォトレジストパターン(図示せず)の外部に露出された第１金属層(図示せず)をエッチングすることによって相互に離隔するソース電極１１０及びドレイン電極１１３を形成する。
ソース電極１１０及びドレイン電極１１３は、スイッチング領域ＴｒＡに形成されると同時に、ソース電極１１０から一方向に延長するデータ配線(図示せず)を形成する。スイッチング領域ＴｒＡは、基板１０１上に定義される画素領域Ｐ内に位置する。
図７Ｂに示したように、ソース電極１１０及びドレイン電極１１３が形成された基板１０１に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを全面に蒸着して透明導電性物質層(図示せず)を形成する。
透明導電性物質層(図示せず)をマスク工程によってパターニングし、画素領域Ｐの内部にドレイン電極１１３の一端と直接接触する形態の画素電極１１７を形成する。
図７Ｃに示したように、データ配線(図示せず)とソース電極１１０及びドレイン電極１１３と画素電極１１７上に有機半導体物質層１２６を形成する。有機半導体物質層１２６は、液状の有機半導体物質、すなわち、特に移動度等が比較的優れた低分子有機半導体物質で構成される。液状の有機半導体物質は、液状のペンタセンまたはポリチオフェンであって、インクジェット装置、ノズルコーティング装置、バーコーティング装置、スリットコーティング装置、スピンコーティング装置またはプリンティング装置等を利用して塗布される。
有機半導体物質層１２６上に連続して有機絶縁物質、例えば、ポリビニルアルコールまたはフルオロポリマーを塗布することによって全面にゲート絶縁物質層１３１を形成する。
ゲート絶縁物質層１３１上に乾式エッチングが容易な金属物質、例えば、モリブデンＭｏまたはクロムＣｒを全面に蒸着することによって第２金属層１３６を形成する。
第２金属層１３６上に感光性特性を有するフォトアクリルを塗布してフォトアクリル層を形成し、これを露光及び現像することによってフォトアクリルパターン１３７を形成する。
図７Ｄに示したように、ソース電極１１０及びドレイン電極１１３上に有機半導体層１２５、ゲート絶縁膜１３０及びゲート電極１３５を形成する。有機半導体層１２５、ゲート絶縁膜１３０及びゲート電極１３５は、フォトアクリルパターン１３７をエッチングマスクとして利用する乾式エッチング工程によってフォトアクリルパターン１３７の外部に露出された第２金属層(図７Ｃの１３６)とその下部のゲート絶縁物質層(図７Ｃの１３１)と有機半導体物質層(図７Ｃの１２６)を連続的に除去して形成される。
従って、乾式エッチング工程によってデータ配線(図示せず)及び画素電極１１７は、有機半導体層１２５、ゲート絶縁膜１３０、ゲート電極１３５及びフォトアクリルパターン１３７の外部に露出されると同時に、ゲート電極から延長されるゲート配線(図示せず)が形成される。ゲート配線(図示せず)は、データ配線(図示せず)と交差して画素領域Ｐを定義する。工程の特性上、ゲート配線(図示せず)と基板１０１間には、有機半導体層１２５と同一物質で構成される有機半導体パターン(図示せず)とゲート絶縁膜１３０と同一物質で構成されるゲート絶縁物質パターン(図示せず)が形成される。
図７Ｅに示したように、アッシング工程によってフォトアクリルパターン(図７Ｄの１３７)を除去し、本発明の実施例１による液晶表示装置用アレイ基板を完成することができる。この時、ゲート電極１３５とゲート配線(図示せず)上に第２保護層をさらに形成することもできる。
ところが、前述した実施例１によるアレイ基板１０１においては、有機半導体層１２５がゲート電極１３５以外にゲート電極１３５に連結されたゲート配線(図示せず)の下部にも存在して、隣接する画素領域Ｐ間に有機半導体層１２５を通じて少量の電流が流れて駆動の特性が低下される問題がある。また、ゲート配線(図示せず)とゲート電極１３５を形成する金属物質が乾式エッチングの可能なモリブデンＭｏまたはクロムＣｒで形成されるために、一般に低抵抗特性のゲート配線を形成するにおいて主に利用されるアルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕまたは銅合金等で構成される場合に比べると、抵抗特性が低下され信号遅延等の問題が発生する可能性がある。
従って、このような実施例１の問題を解決することを特徴とするアレイ基板を次に説明する実施例２によって提示する。
図８は、本発明の実施例２による有機半導体層を含むアレイ基板の画素領域の平面図であって、図９及び図１０は、図８を各々ＩＸ−ＩＸ線、Ｘ−Ｘ線に沿って切断した断面図である。
図８に示したように、フレキシブルな特性のプラスチック、ガラス等の物質で構成される基板２０１上に、相互に交差して画素領域Ｐを定義してゲート配線２５０とデータ配線２０５が形成されており、これら両配線２５０、２０５の交差地点には、データ配線２０５から分岐した形態でソース電極２１０が、ソース電極２１０と離隔してドレイン電極２１３が形成される。
また、ソース電極２１０とドレイン電極２１３を含み、両電極２１０、２１３の離隔領域を覆ってゲート電極２３５が形成されており、この時、ゲート電極２３５は、ゲート配線２５０とゲートコンタクトホール２４３を通じて電気的に連結して形成される。
このような構造は、前述した実施例１と差別的な構造になる。すなわち、本発明の実施例２は、ゲート電極２３５とゲート配線２５０を二元化して相互に異なる層に形成しており、ゲート電極２３５に対応する部分にだけ有機半導体層(図示せず)を形成することによって実施例１とは異なり、ゲート配線２５０の下部には、有機半導体層(図示せず)が形成されないために、有機半導体層(図示せず)を通じる隣接する画素領域Ｐ間の電流通電による特性の低下は、発生しない。
また、ゲート電極２３５の下部には、図面には示してないが、有機絶縁物質で構成されるゲート絶縁膜(図示せず)と、有機半導体物質で構成される半導体層(図示せず)が形成されており、ドレイン電極２１３に連結されて各画素領域Ｐに独立された画素電極２１７が前段のゲート配線２５０と重なりながら形成される。従って、重なる前段のゲート配線２５０と画素電極２１７は、各々第１及び第２ストレージ電極(図１０の２１８、２５１)として作用し、ストレージキャパシターＳｔｇＣを形成する。
図９と図１０を参照して、実施例２によるアレイ基板の断面構造を説明する。
図９と図１０に示したように、基板２０１上に、データ配線２０５が一方向に延長して形成されており、データ配線２０５と同一な金属物質で同一層にデータ配線２０５から分岐したソース電極２１０及びソース電極２１０から所定間隔離隔してドレイン電極２１３が形成される。
また、データ配線２０５とソース電極２１０及びドレイン電極２１３の外部に露出された基板２０１上に、ドレイン電極２１３の一部と直接接触して各画素領域Ｐにパターニングされた形態で画素電極２１７が形成される。
相互に離隔したソース電極２１０及びドレイン電極２１３の上部にアイランド状に有機半導体物質で構成される有機半導体層２２５が形成されており、有機半導体層２２５の上部に有機絶縁物質で構成されるゲート絶縁膜２３０と、その上部にモリブデンＭｏまたはクロムＣｒまたはこれら金属の合金等、乾式エッチングが可能な金属物質で構成されるゲート電極２３５が形成される。この時、有機半導体層２２５とゲート絶縁膜２３０とゲート電極２３５は、同一な形態であって、また、その両一端は相互に一致する。
ゲート電極２３５上に、全面に有機絶縁物質で構成されてゲート電極２３５の一部を露出させるゲートコンタクトホール２４３を備えて画素電極２１７を露出させる形態の保護層２４０が形成される。また、保護層２４０の上部にアルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕまたは銅合金等の比較的に低抵抗特性の金属物質で構成されて、ゲートコンタクトホール２４３を通じてゲート電極２３５に連結されデータ配線２０５と交差して画素領域Ｐを定義するゲート配線２５０が形成される。この時、ゲート配線２５０は、その一部が画素電極２１７と重なるように形成されることによって、重なる部分が各々第１及び第２ストレージ電極２１８、２５１を構成して、第１及び第２ストレージ電極２１８、２５１間に形成された保護層２４０が誘電体層の役割をする。第１及び第２ストレージ電極２１８、２５１及び保護層２４０は、ストレージキャパシターＳｔｇＣを構成する。
前述した実施例２による液晶表示装置用アレイ基板は、ゲート電極２３５を有機半導体層２２５より上部に位置させるトップゲート構造で具現することによって有機半導体層２２５とゲート電極２３５の一括エッチングが可能になることを特徴とする。前述したように、有機半導体層２２５とその上部のゲート絶縁膜２３０とその上部に位置したゲート電極２３５を同時に乾式方法によって一括エッチングして有機半導体層２２５がエッチング液等に露出されなくなるため、損傷を受けることなく実質的にはマスク工程によってパターニングされ、高精細構造が可能になる。また、ゲート電極２３５とゲート配線２５０を二元化して相互に異なる層に形成することによってゲート配線２５０を構成する金属物質の選択が幅広くなり、特に、低抵抗金属物質で形成することによって信号遅延等の問題の発生を防ぐ。
本発明の実施例２による有機半導体層を有するアレイ基板の製造方法を説明する。
図１１Ａないし図１１Ｆ及び図１２Ａないし図１２Ｆは、本発明の実施例２による有機半導体物質を利用して液晶表示装置用アレイ基板を製造する方法を示した製造断面図である。特に、図１１Ａないし図１１Ｆは、図９に示した部分の製造断面図であって、図１２Ａないし図１２Ｆは、図１０に示した部分の製造断面図である。
図１１Ａ及び図１２Ａに示したように、基板２０１が準備される。図１１Ａでは、基板２０１上にデータ配線２０５、ソース電極２１０及びドレイン電極２１３が形成される。尚、基板２０１は、プラスチック板のようなフレキシブルな基板である。
詳しく説明すると、第１金属物質を２００℃以下の低温工程でスパッタリングによって蒸着して、基板２０１上に第１金属層(図示せず)を形成する。フォトレジスト層を第１金属層上に形成して、透過部と遮断部を有する第１マスクをフォトレジスト層の上部に位置させる。ここで、透過部は、遮断部に比べて大きい透過率を有する。
第１マスクを利用してフォトレジスト層を露光、現像することによって第１金属層上にフォトレジストパターンを形成する。また、フォトレジスト層パターンによって露出された第１金属層を除去することによって基板２０１上にデータ配線２０５、ソース電極２１０及びドレイン電極２１３が形成される。ソース電極２１０は、データ配線２０５から延長され形成されて、ドレイン電極２１３と離隔される。
上述したように、データ配線２０５とソース電極２１０及びドレイン電極２１３が形成された後、図１１Ｂ及び図１２Ｂに示したように、基板２０１上に、透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを蒸着してマスク工程によってドレイン電極２１３と接触し、各画素領域Ｐに独立された形態の画素電極２１７を形成する。
図１１Ｃ及び図１２Ｃに示したように、画素電極２１７上に全面に液状の有機半導体物質をコーティングすることによって有機半導体物質層２２４を形成する。有機半導体物質は、ペンタセン、ポリチオフェンであって、インクジェット装置、ノズルコーティング装置、バーコーティング装置、スリットコーティング装置またはスピンコーティング装置等を利用して全面に所定の厚さでコーティングされる。また、有機半導体物質層２２４上に有機絶縁物質、例えば、フォトアクリルまたはＰＶＡ(poly vinyl alcohol)を塗布することによって全面にゲート絶縁物質層２２９を形成する。
ゲート絶縁物質層２２９上に乾式エッチングが可能な金属物質、例えば、モリブデンＭｏ、クロムＣｒまたはこれら金属の合金を蒸着することによって第２金属層２３４を形成する。
図１１Ｄ及び図１２Ｄに示したように、第２金属層(図１１Ｃ及び図１２Ｃの２３４)上に第１フォトレジスト層(図示せず)を塗布してマスク工程によってアイランド状の第１フォトレジストパターン２９３を形成する。以後、第１フォトレジストパターン２９３をエッチングマスクとして利用して乾式エッチングを行う。これにより、第１フォトレジストパターン２９３の外部に露出した第２金属層(図１１Ｃ及び図１２Ｃの２３４)及びその下部のゲート絶縁物質層(図１１Ｃ及び図１２Ｃの２２９)と有機半導体物質層(図１１Ｃ及び図１２Ｃの２２４)が除去され、有機半導体層２２５、ゲート絶縁膜２３０及びゲート電極２３５がソース電極２１０及びドレイン電極２１３の上部に順に形成される。有機半導体層２２５、ゲート絶縁膜２３０及びゲート電極２３５は、順にエッチングすることによって形成されるために、同一な形態であって、また、その両一端は相互に一致する。
次いで、第１フォトレジストパターン２９３を除去する。この時、乾式エッチングによって各画素領域Ｐにおいては第１フォトレジストパターン２９３の外部に露出された領域において第２金属層(図１１Ｃ及び図１２Ｃの２３４)、ゲート絶縁物質層(図１１Ｃ及び図１２Ｃの２２９)、有機半導体物質層(図１１Ｃ及び図１２Ｃの２２４)が全て除去されるために、データ配線２０５と画素電極２１７も露出された状態になる。
図１１Ｅ及び図１２Ｅに示したように、ゲート電極２３５等が形成された基板２０１上に、有機絶縁物質のフォトアクリルまたはＰＶＡを塗布することによって全面に保護層２４０を形成する。次いで、保護層２４０にマスク工程によってゲート電極２３５の一部を露出させるゲートコンタクトホール２４３を形成すると同時に、各画素領域Ｐ内の画素電極２１７を各々露出させる開口部２４５を形成する。画素電極２１７の上部には、液晶層(図示せず)が形成されて、画素電極２１７と向かい合う共通電極(図示せず)間に形成される電界によって液晶(図示せず)を駆動する。この場合、保護層２４０が画素電極２１７を覆うと電界が弱くなるために、電力消費が増加する問題が発生する。前述したような開口部２４５を形成することによって、このような問題を解決することができる。
但し、保護層内に開口部を必ずしも形成する必要はなく、各画素領域Ｐ内の画素電極２１７は、保護層２４０が積層された状態に、すなわち、開口部を形成しないことによって空気中に露出させずに形成することもできる。
尚、図面には示してないが、データ配線２０５の一部を露出させるデータパッドコンタクトホール(図示せず)を保護層２４０内に形成することができる。
この時、保護層２４０が前述したような感光性有機物質のフォトアクリルまたはＰＶＡで構成される場合、フォトレジストを利用してフォトレジストパターンを形成しないで、保護層２４０に直接マスクを利用して露光し現像することによって保護層２４０内にゲート電極２３５を露出させるゲートコンタクトホール２４３と開口部２４５及びデータパッドコンタクトホール(図示せず)を形成する。
但し、保護層２４０の形成は、感光性の有機絶縁物質に限られるのではなく、非感光性の有機絶縁物質、例えば、ベンゾシクロブテンＢＣＢを利用して形成することもできて、この場合、一般な配線等のパターニングのように、保護層上にフォトレジスト層を形成して、これを露光し現像することによってフォトレジストパターンを形成して、これを利用してゲートコンタクトホールを形成した後除去しても良い。
エッチング液等によって損傷されやすい有機半導体層２２５の場合、保護層２４０によって覆われた状態であって、ゲート電極２３５の一部だけがエッチング液に露出される構造であるために、湿式エッチングを行っても有機半導体層２２５の損傷はない。さらに、非感光性の有機物質で構成される場合は、乾式エッチングが行われ、有機半導体層２３５の損傷問題は発生しない。
図１１Ｆ及び図１２Ｆに示したように、本発明の実施例２によるアレイ基板は、ゲートコンタクトホール２４３を有する保護層２４０上に低抵抗特性の金属物質を全面に蒸着して、これをマスク工程によってパターニングし、ゲート配線２５０を形成して完成する。低抵抗特性の金属物質は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金または金Ａｕのうちから選択することができる。ゲート配線２５０は、ゲートコンタクトホール２４３を通じてゲート電極２３５と接触すると同時に、データ配線２０５と交差して画素領域Ｐを定義する。
この時、ゲート配線２５０は、画素電極２１７と一部重なるように形成することによって各々第１及び第２ストレージ電極２１８、２５１を構成して、また、第１及び第２ストレージ電極２１８、２５１間に形成された保護層２４０が誘電体層の役割をしてストレージキャパシターＳｔｇＣを形成する。
尚、図面には示してないが、露出されたゲート配線２５０を保護するために、ゲート配線２５０上に第２保護層をさらに形成することができる。この場合、第２保護層は、ゲート配線２５０の一部を露出させるゲートパッドコンタクトホールを含み、データパッドコンタクトホールに対応してデータ配線の一部を露出するように形成される。
図１３Ａないし図１３Ｆは、本発明の実施例３による有機半導体物質をコーティングによって形成して、エッチング液等によって損傷されることなくパターニングされた有機半導体層を備える液晶表示装置用アレイ基板のスイッチング素子を含む一つの画素領域の製造工程断面図である。
その前に、図示してはないが、透明な絶縁特性を有する材質、例えば、ガラスまたはプラスチックの物質で構成された基板上に親水性があって、基板との接着力の優れた物質、例えば、酸化シリコンＳｉＯ２を全面に蒸着することによってバッファ層(図示せず)を形成する。この時、バッファ層(図示せず)は必ずしも形成する必要はなく、基板の特性によって省略することができる。
図１３Ａに示したように、基板３０１上に、金Ａｕ、銅Ｃｕ、銅合金、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄのうちから選択される低抵抗金属物質を蒸着することによって第１金属層(図示せず)を形成する。
第１金属層(図示せず)をパターニングすることによって基板３０１上のスイッチング領域ＴｒＡに相互に離隔するソース電極３１０及びドレイン電極３１３を形成する。
スイッチング領域ＴｒＡは、基板３０１上に定義される画素領域Ｐ内に位置すると同時に、ソース電極３１０から一方向に延長するデータ配線(図示せず)を形成する。
ソース電極３１０及びドレイン電極３１３が形成された基板３０１に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを全面に蒸着して、マスク工程によってパターニングし、画素領域Ｐに画素電極３１５を形成する。画素電極３１５は、ドレイン電極３１３の一端と直接接触する。
図１３Ｂに示したように、データ配線(図示せず)とソース電極３１０及びドレイン電極３１３と画素電極３１５上に有機半導体物質層３１６を形成する。有機半導体物質層３１６は、液状の有機半導体物質、すなわち、特に移動度等が比較的優れた低分子有機半導体物質で構成される。液状の有機半導体物質は、液状のペンタセンまたはポリチオフェンであって、インクジェット装置、ノズルコーティング装置、バーコーティング装置、スリットコーティング装置、スピンコーティング装置またはプリンティング装置等を利用して塗布される。
有機半導体物質層３１６の上部に有機絶縁物質、例えば、ポリビニルアルコールまたはフルオロポリマーを塗布することによって全面にゲート絶縁物質層３２３を形成する。
ゲート絶縁物質層３２３上に乾式エッチングが容易な金属物質、例えば、モリブデンＭｏまたはクロムＣｒを全面に蒸着することによって第２金属層３２９を形成して、第２金属層３２９に対してほとんど影響を及ぼさないエッチング液を利用してエッチングが可能な金属物質、例えば、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、銀Ａｇのうちから選択される一つの金属物質を蒸着することによって第３金属層３３１を形成する。
図１３Ｃに示したように、第３金属層(図１３Ｂの３３１)の上部に感光性物質、例えば、フォトレジストまたはフォトアクリルを塗布して感光性物質層(図示せず)を形成し、感光性物質層(図示せず)に露光及び現像工程を行うことによってスイッチング領域ＴｒＡに対応して感光性パターン３３７を形成する。
この場合、現像工程によって現像液に有機半導体層３１６を含む基板３０１が露出される。しかし、有機半導体物質層３１６は、その上部に形成されたゲート絶縁物質層３２３と第２金属層３２９、第３金属層(図１３Ｂの３３１)によって現像液から保護される。
感光性パターン３３７の外部に露出された第３金属層(図１３Ｂの３３１)をエッチングして除去することによって第３金属パターン３３２を形成すると同時に、第２金属層３２９が露出される。この場合、望ましくは、第３金属層(図１３Ｂの３３１)と反応するエッチング液を利用した湿式エッチングによる。
図１３Ｄに示したように、感光性パターン(図１３Ｃの３３７)をストリップ工程によって除去する。この場合、ストリップ工程の際にストリップ液に基板３０１が露出されるが、有機半導体物質層３１６は、ゲート絶縁物質層３２３と第２金属層３２９によって遮られたままであるので、損傷の心配はない。
この時、感光性パターン(図１３Ｃの３３７)は、乾式エッチング等を行ってないので、アッシング工程によって除去しても構わない。仮に、乾式エッチング工程に露出された感光性パターンにアッシング工程をさらに行うと、残渣が残って金属物質との接触時には、接触抵抗を高める問題が発生する。しかし、本発明の実施例３の場合、感光性パターン(図１３Ｃの３３７)は、乾式エッチング工程に露出されてないので、アッシング工程またはストリップ工程のいずれかを選択して除去工程が行われる。
図１３Ｅに示したように、第３金属パターン３３２をエッチングマスクとして異方性の乾式エッチングを行うことによって第３金属パターン３３２の外部に露出された第２金属層(図１３Ｄの３２９)、その下部のゲート絶縁物質層(図１３Ｄの３２３)及び有機半導体物質層(図１３Ｄの３１６)を順に除去することによってソース電極３１０及びドレイン電極３１３の上部に有機半導体層３１７、ゲート絶縁膜３２５及び第２金属パターン３３０を形成する。ここで、第２金属パターン３３０とその上部の第３金属パターン３３２は、二重層構造のゲート電極３３３を構成する。
また、本発明の実施例３の特性上、現段階ではゲート配線は形成されないことを特徴とする。
図１３Ｆに示したように、二重層構造のゲート電極３３３上に、全面に感光性の有機絶縁物質、例えば、ポリビニルアルコールまたはフォトアクリルを塗布してパターニングすることによってゲートコンタクトホール３４５と開口部３４７を含む保護層３４０を形成する。ゲートコンタクトホール３４５は、ゲート電極３３３、より詳しくは、第３金属パターン３３２を露出させて、開口部３４７は、画素電極３１５を露出させる。
この場合、保護層３４０によって有機半導体層３１７は完全に遮られる構造になるために、保護層３４０のパターニングの際に使用される現像液による有機半導体層３１７の損傷はない。
図１３Ｇに示したように、ゲートコンタクトホール３４５及び開口部３４７を有する保護層３４０上に低抵抗特性を有する金属物質、例えば、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、銀Ａｇのうちから選択される一つの金属物質を蒸着してパターニングすることによってゲート配線３５０を形成する。
ゲート配線３５０は、ゲートコンタクトホール３４５を通じてゲート電極３３３、より詳しくは、第３金属パターン３３２と接触して、データ配線(図示せず)と交差して画素領域Ｐを定義する。尚、図面には示してないが、ゲート配線３５０の上部に別途の保護層をさらに形成することもできる。
このような製造方法によって製造される実施例３による液晶表示装置用アレイ基板は、有機半導体層３１７を損傷させることなく形成することができるため、一括エッチングして形成された二重層構造のゲート電極３３３を形成し、これとは別途にゲート配線３５０を形成する。従って、ゲート配線３５０の下部には、有機半導体で構成された半導体パターンを形成しないことによって、実施例３の漏洩電流問題は解決される。
また、ゲート電極３３３を二重層構造で形成することによって最上層の第３金属パターン３３２の上部に残っている感光性パターンが下部の有機半導体層３１７の損傷なしに除去できることを本発明の実施例３の特徴とする。
一般の液晶表示装置の分解斜視図である。 従来技術によるシャドーマスクを利用してエバポレーションを行うことによって有機半導体物質で構成される半導体層を形成する工程を示した断面図である。 従来のボトムゲートのボトムコンタクト構造の有機薄膜トランジスタを備えた液晶表示装置用アレイ基板の一つの画素領域を示した断面図である。 従来のボトムゲートのトップコンタクト構造の有機薄膜トランジスタを備えた液晶表示装置用アレイ基板の一つの画素領域を示した断面図である。 本発明の実施例１による有機半導体層を有する液晶表示装置用アレイ基板の一つの画素領域を示した平面図である。 図５のＶＩ−ＶＩ線に沿って切断した部分の断面図である。 有機半導体層を備える薄膜トランジスタの製造段階別の工程断面図である。 図７Ａに続く製造工程を示す断面図である。 図７Ｂに続く製造工程を示す断面図である。 図７Ｃに続く製造工程を示す断面図である。 図７Ｄに続く製造工程を示す断面図である。 本発明の実施例２による有機半導体層を有する液晶表示装置用アレイ基板の一つの画素領域を示した平面図である。 図８のＩＸ−ＩＸ線に沿って切断した部分の断面図である。 図８のＸ−Ｘ線に沿って切断した部分の断面図である。 図９に示したアレイ基板の製造工程断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 図１０に示したアレイ基板の製造工程断面図である。 図１２Ａに続く製造工程を示す断面図である。 図１２Ｂに続く製造工程を示す断面図である。 図１２Ｃに続く製造工程を示す断面図である。 図１２Ｄに続く製造工程を示す断面図である。 図１２Ｅに続く製造工程を示す断面図である。 本発明の実施例３による有機半導体物質をコーティングによって形成して、エッチング液等による損傷なしにパターニングされた有機半導体層を備える液晶表示装置用アレイ基板のスイッチング素子を含む一つの画素領域の製造工程断面図である。 図１３Ａに続く製造工程を示す断面図である。 図１３Ｂに続く製造工程を示す断面図である。 図１３Ｃに続く製造工程を示す断面図である。 図１３Ｄに続く製造工程を示す断面図である。 図１３Ｅに続く製造工程を示す断面図である。 図１３Ｆに続く製造工程を示す断面図である。
符号の説明
２０１：基板
２０５：データ配線
２１０：ソース電極
２１３：ドレイン電極
２１７：画素電極
２２５：有機半導体層
２３０：ゲート絶縁膜
２３５：ゲート電極
２４０：第１保護層
２４３：ゲートコンタクトホール
２５０：ゲート配線
２４５：開口部
Ｐ：画素領域

Claims (30)

  1. 画素領域を有する基板上に形成されたデータ配線と、
    前記データ配線から分岐されて、前記基板上に形成されたソース電極と、前記ソース電極と離隔するドレイン電極と、
    前記ドレイン電極と接触して、前記画素領域に形成された画素電極と、
    前記ソース電極及びドレイン電極の上部に形成された有機半導体層と、
    前記有機半導体層の上部に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の上部に形成されて、乾式エッチングによってパターニングされる第１金属で構成されたゲート電極と、
    前記ゲート電極の上部に形成されて、前記ゲート電極を露出させるゲートコンタクトホールを有し、感光性有機絶縁物質で構成された第１保護層と、
    前記第１保護層の上部に形成されて、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して前記データ配線と交差して画素領域を定義して、第２金属で構成されたゲート配線を含み、
    前記有機半導体層、前記ゲート絶縁膜、及び前記ゲート電極は、同一形状であり、
    前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極の各々の両端は、相互に一致することを特徴とする液晶表示装置用アレイ基板。
  2. 前記第１金属は、モリブデン、クロムまたはモリブデン-クロム合金のうちのいずれかであることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  3. 前記第２金属は、アルミニウム、アルミニウム合金、銅、銅合金、及び金のうちのいずれかであることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  4. 前記第１保護層は、前記画素電極を露出させる開口部を含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  5. 前記第１保護層は、前記データ配線を露出させるデータパッドコンタクトホールを含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  6. 前記ゲート配線を露出させるゲートパッドコンタクトホールを含み、前記ゲート配線の上部に形成された第２保護層をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  7. 前記ゲート配線は、前記画素電極と重なって、前記ゲート配線と前記画素電極との間に前記第１保護層が形成されていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  8. 画素領域を有する基板上に、データ配線と、前記データ配線から分岐したソース電極と、前記ソース電極と離隔するドレイン電極を形成する段階と、
    透明伝導性金属層を蒸着してパターニングすることによって前記ドレイン電極と接触する画素電極を前記画素領域に形成する段階と、
    前記ソース電極及びドレイン電極の上部に有機半導体層、ゲート絶縁膜及び第１金属で構成されるゲート電極を同時に乾式方法によって一括エッチングして形成する段階と、
    前記ゲート電極及び前記データ配線の上部に、感光性有機絶縁物質で構成される前記ゲート電極を露出させるゲートコンタクトホールを有する第１保護層を形成する段階と、
    前記第１保護層の上部に、前記データ配線と交差して前記画素領域を定義し、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して第２金属物質で構成されるゲート配線を形成する段階とを含み、
    前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極は同一形状であることを特徴とする液晶表示装置用アレイ基板の製造方法。
  9. 前記有機半導体層、ゲート絶縁膜及びゲート電極を形成する段階は、
    前記データ配線と、ソース電極及びドレイン電極と、画素電極の上部における有機半導体物質層と、ゲート絶縁物質層と、第１金属層とを順に形成する段階と、
    前記第１金属層上に、前記ソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の離隔領域に対応するフォトレジストパターンとを形成する段階と、
    前記フォトレジストパターンの外部に露出された前記第１金属層と、その下部のゲート絶縁物質層と有機半導体層を乾式エッチングを行って除去する段階と、
    前記フォトレジストパターンを除去する段階と、
    を含むことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  10. 前記第１金属は、モリブデン、クロム、モリブデン-クロム合金のうちのいずれかで構成されることを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  11. 前記第２金属物質は、アルミニウム、アルミニウム合金、銅、銅合金または金のうちから選択されるいずれかで構成されることを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  12. 前記第１保護層は、前記画素電極を露出させる開口部をさらに含むことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  13. 前記第１保護層に、前記データ配線を露出させるデータパッドコンタクトホールを形成する段階をさらに含むことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  14. 前記ゲート配線は、前記ゲート電極と重なって、前記第１保護層は、前記ゲート配線と前記ゲート電極との間に形成されることを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  15. 前記ゲート配線の上部に、前記ゲート配線を露出させるゲートパットコンタクトホールを有する第２保護層を形成する段階をさらに含むことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  16. 前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極の各々の両端は、相互に一致することを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
  17. 画素領域を有する基板上に形成されたデータ配線と、
    前記データ配線から分岐されて前記基板上に形成されたソース電極と、前記ソース電極と離隔するドレイン電極と、
    前記ドレイン電極と接触して、前記画素領域に形成された画素電極と、
    前記ソース電極及びドレイン電極の上部に形成された有機半導体層と、
    前記有機半導体層の上部に形成されたゲート絶縁膜と、
    相互に異なる金属物質で構成されて、前記ゲート絶縁膜の上部に形成された第１金属パターンと前記第１金属パターンの上部に形成された第２金属パターンを含むゲート電極と、
    前記ゲート電極の上部に形成されて、前記ゲート電極を露出させるゲートコンタクトホールを有して、感光性有機絶縁物質で構成される第１保護層と、
    前記第１保護層の上部に形成されて、前記ゲートコンタクトホールを通じて前記ゲート電極と接触して前記データ配線と交差して画素領域を定義して、前記第２金属パターンの材料で構成されるゲート配線とを含み、
    前記有機半導体層、前記ゲート絶縁膜、及び前記第１及び第２金属パターンは、同一形状であり、
    前記有機半導体層、前記ゲート絶縁膜、及び前記第１及び第２金属パターンの各々の両端が一致することを特徴とする液晶表示装置用アレイ基板。
  18. 前記有機半導体層は、ペンタセンまたはポリチオフェンを含むことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板。
  19. 前記第１金属パターンは、モリブデンＭｏ、クロムＣｒのいずれかで構成されて、前記第２金属パターンは、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、銀Ａｇのいずれかの一つで構成されることを特徴とする請求項１７に記載の液晶表示装置用アレイ基板。
  20. 前記第１保護層は、前記画素電極を露出する開口部をさらに含むことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板。
  21. 前記ゲート配線の上部に形成された第２保護層をさらに含むことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板。
  22. 前記第１保護層は、感光性物質であるポリビニルアルコールまたはフォトアクリルで構成されることを特徴とする請求項１７に記載の液晶表示装置用アレイ基板。
  23. 画素領域を有する基板上に、データ配線と、前記データ配線から伸張したソース電極と、前記ソース電極と離隔したドレイン電極を形成する段階と、
    透明伝導性金属層を蒸着してパターニングすることによって前記ドレイン電極と接触する画素電極を前記画素領域に形成する段階と、
    有機半導体材料層、ゲート絶縁材料層、第１金属層及び第２金属層を、前記基板、前記ドレイン電極及び前記画素電極上に順次形成する段階であって、前記第１及び第２金属層は異なる金属材料を含むものである、段階と、
    前記第２金属層をパターニングして第１金属パターンを形成する段階と、
    前記第１金属層、前記ゲート絶縁材料層及び前記有機半導体材料層を乾式エッチング処理によって同時にパターニングすることによって、第２金属パターン、ゲート絶縁膜及び有機半導体層を形成する段階であって、前記第１金属パターンをパターニング用マスクとして用いて前記第１金属層、前記ゲート絶縁材料層及び前記有機半導体材料層がパターニングされ、前記第１金属パターン及び前記第２金属パターンがゲート電極を形成する、段階と、
    前記ゲート電極及び前記データ配線の上部に、感光性有機絶縁物質で構成され前記ゲート電極を露出させるゲートコンタクトホールを有する第１保護層を形成する段階と、
    前記第１保護層の上部に、前記データ配線と交差して前記画素領域を定義し、前記ゲートコンタクトホールを通じて前記ゲート電極と接触するゲート配線を形成する段階とを含み、
    前記有機半導体層、前記ゲート絶縁膜及び前記ゲート電極は、同一な形状であることを特徴とする液晶表示装置用アレイ基板の製造方法。
  24. 前記第１金属パターンの形成段階は、
    前記第２金属層の上部に感光性物質層を形成する段階と、
    前記感光性物質層をパターニングして感光性パターンを形成する段階と、
    前記感光性パターンによって露出された前記第２金属層を除去する段階と、
    前記感光性パターンを除去する段階と、
    を含むことを特徴とする請求項２３に記載の液晶表示装置用アレイ基板の製造方法。
  25. 前記第２金属層の除去段階は、エッチング液を利用した湿式エッチング工程を含むことを特徴とする請求項２４に記載の液晶表示装置用アレイ基板の製造方法。
  26. 前記感光性パターンの除去段階は、ストリッピング(stripping)工程またはアッシング工程のいずれかであることを特徴とする請求項２４に記載の液晶表示装置用アレイ基板の製造方法。
  27. 前記第１金属層は、モリブデンＭｏまたはクロムＣｒを含み、前記第２金属層は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、銀Ａｇのいずれか一つを含むことを特徴とする請求項２３に記載の液晶表示装置用アレイ基板の製造方法。
  28. 前記第１保護層は、前記画素電極を露出させる開口部をさらに含むことを特徴とする請求項２３に記載の液晶表示装置用アレイ基板の製造方法。
  29. 前記第１保護層は、感光性有機物質であるポリビニルアルコールまたはフォトアクリルで構成されて、別途のフォトレジスト層の蒸着及びパターニング工程なしに、前記第１保護層を露光して現像する工程によってゲートコンタクトホールを形成することを特徴とする請求項２３に記載の液晶表示装置用アレイ基板の製造方法。
  30. 前記第２金属層、前記ゲート絶縁膜及び前記有機半導体層を形成する段階は、異方性の乾式エッチング工程を含むことを特徴とする請求項２３に記載の液晶表示装置用アレイ基板の製造方法。
JP2006325249A 2006-04-20 2006-12-01 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 Expired - Fee Related JP4733005B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020060035597A KR101163576B1 (ko) 2006-04-20 2006-04-20 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR10-2006-0035597 2006-04-20
KR10-2006-0056896 2006-06-23
KR1020060056896A KR101198219B1 (ko) 2006-06-23 2006-06-23 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007294851A JP2007294851A (ja) 2007-11-08
JP4733005B2 true JP4733005B2 (ja) 2011-07-27

Family

ID=38619982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006325249A Expired - Fee Related JP4733005B2 (ja) 2006-04-20 2006-12-01 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法

Country Status (2)

Country Link
US (1) US7782416B2 (ja)
JP (1) JP4733005B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101287968B1 (ko) 2008-11-25 2013-07-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
KR101579127B1 (ko) * 2008-12-11 2015-12-21 엘지디스플레이 주식회사 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
KR101573006B1 (ko) 2008-12-15 2015-11-30 엘지디스플레이 주식회사 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법
CN101614906B (zh) * 2009-07-24 2011-04-20 昆山龙腾光电有限公司 液晶显示面板及制造方法
US10062858B2 (en) 2010-10-12 2018-08-28 Oledworks, Llc Method for manufacturing an organic electronic device
GB201112548D0 (en) * 2011-07-21 2011-08-31 Cambridge Display Tech Ltd Method of forming a top-gate transistor
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
KR101922915B1 (ko) * 2012-02-24 2018-11-28 엘지디스플레이 주식회사 평판표시장치용 어레이기판 및 이의 제조방법
KR101444777B1 (ko) 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
CN102854681B (zh) * 2012-09-26 2015-09-09 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制造方法
KR20140081413A (ko) 2012-12-21 2014-07-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6180975B2 (ja) 2014-03-19 2017-08-16 株式会社東芝 電子デバイス及びその製造方法
CN104091886B (zh) 2014-07-04 2016-11-23 京东方科技集团股份有限公司 一种有机薄膜晶体管、阵列基板及制备方法、显示装置
US9525147B2 (en) * 2014-09-25 2016-12-20 International Business Machines Corporation Fringing field assisted dielectrophoresis assembly of carbon nanotubes
US11397452B2 (en) 2018-07-31 2022-07-26 Hewlett-Packard Development Company, L.P. Displays with partial transparent areas
GB2584898B (en) * 2019-06-20 2024-05-08 Flexenable Tech Limited Semiconductor devices
CN112213894B (zh) * 2019-07-12 2023-08-22 夏普株式会社 显示面板用阵列基板的制造方法
GB2590427B (en) * 2019-12-17 2024-08-28 Flexenable Tech Limited Semiconductor devices
TWI756922B (zh) * 2020-11-17 2022-03-01 友達光電股份有限公司 有機半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022523A (ja) * 1988-06-16 1990-01-08 Casio Comput Co Ltd 画素電極と薄膜トランジスタの形成方法
JPH07181515A (ja) * 1993-12-22 1995-07-21 Fujitsu Ltd 液晶表示装置の製造方法
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2394881A1 (en) * 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
CN1187643C (zh) 2002-05-28 2005-02-02 友达光电股份有限公司 液晶显示装置的有源阵列基板及其制造方法
KR100524621B1 (ko) * 2003-05-23 2005-10-28 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP5144001B2 (ja) * 2003-12-30 2013-02-13 三星電子株式会社 多結晶シリコン半導体素子及びその製造方法
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022523A (ja) * 1988-06-16 1990-01-08 Casio Comput Co Ltd 画素電極と薄膜トランジスタの形成方法
JPH07181515A (ja) * 1993-12-22 1995-07-21 Fujitsu Ltd 液晶表示装置の製造方法
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法

Also Published As

Publication number Publication date
US20070249122A1 (en) 2007-10-25
US7782416B2 (en) 2010-08-24
JP2007294851A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP4751305B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20120113430A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법
KR101454751B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100486686B1 (ko) 액정표시장치 및 그 제조방법
KR100949040B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4733005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees