KR20080000749A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080000749A KR20080000749A KR1020060058504A KR20060058504A KR20080000749A KR 20080000749 A KR20080000749 A KR 20080000749A KR 1020060058504 A KR1020060058504 A KR 1020060058504A KR 20060058504 A KR20060058504 A KR 20060058504A KR 20080000749 A KR20080000749 A KR 20080000749A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- organic semiconductor
- metal
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 36
- 229920002451 polyvinyl alcohol Polymers 0.000 claims abstract description 28
- 239000004372 Polyvinyl alcohol Substances 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 239000011810 insulating material Substances 0.000 claims abstract description 18
- 229920002313 fluoropolymer Polymers 0.000 claims abstract description 14
- 239000004811 fluoropolymer Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 174
- 239000011241 protective layer Substances 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000000576 coating method Methods 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 12
- 229920000123 polythiophene Polymers 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- -1 acryl Chemical group 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- QPCDCPDFJACHGM-UHFFFAOYSA-N N,N-bis{2-[bis(carboxymethyl)amino]ethyl}glycine Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(=O)O)CCN(CC(O)=O)CC(O)=O QPCDCPDFJACHGM-UHFFFAOYSA-N 0.000 claims description 4
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 239000011368 organic material Substances 0.000 abstract description 4
- 229940068984 polyvinyl alcohol Drugs 0.000 description 13
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 8
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 기판 위로 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 이격영역을 포함하여 상기 데이터 배선과 소스 및 드레인 전극과 화소전극 위로 유기 반도체 물질층과, 게이트 절연 물질층과 제 1 금속층과 제 2 금속층을 연속하여 형성하는 단계와; 상기 제 2 금속층을 패터닝하여 제 1 금속패턴을 형성하는 단계와; 상기 제 1 금속패턴을 식각 마스크로 제 1 드라이 에칭을 실시하여 그 하부로 상기 제 1 금속패턴과 동일한 형태로 제 2 금속패턴과 게이트 절연막과 유기 반도체층을 형성하는 단계와; 상기 제 1 금속패턴 위로 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 포토아크릴(photo acryl)을 도포하여 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층과 그 하부의 제 1 보호층을 패터닝하여 상기 제 1 금속패턴을 노출시키는 게이트 콘택홀을 형성하는 단계와; 상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 제 1 금속패턴과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제공한다.
Description
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 일부를 도시한 제조 공정 단면도.
도 3a 내지 3j는 본 발명의 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 110 : 소스 전극
113 : 드레인 전극 115 : 화소전극
117 : 유기 반도체층 125 : 게이트 절연막
130, 132 : 제 2 및 제 1 금속패턴 133 : 이중층 구조의 게이트 전극
140 : 제 1 보호층 145 : 제 2 보호층
147 : 게이트 콘택홀 191 : 노광 마스크
P : 화소영역 op : 개구부
TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인 위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마 련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨 어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 코팅 장치를 이용하게 됨으로 초기 설비 비용이 매우 저렴하여 결과적으로 제조 비용의 절감을 달성할 수 있는 바, 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유기 기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 이루는 반도체층을 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 저온 공정에서 증착 형성하게 되면, 상기 반도체층 내부 구조가 치밀하지 못하여 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 갖는 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있 다.
이러한 유기 반도체 물질을 이용한 유기 반도체층의 형성은 액상의 유기 반도체 물질을 이용하여 주로 코팅 방식으로 이루어지고 있다.
하지만, 이러한 유기 반도체층은 내화학성이 매우 취약하여 그 상부에 형성되는 물질층의 패터닝을 위해 필요로 하는 식각액이나 현상액에 의해 쉽게 손상을 입게 되는 바, 일반적인 마스크 공정을 진행하는 경우 사용되는 포토레지스트를 이용한 패터닝이 불가능하다.
따라서, 상기 유기 반도체층이 식각액 등과의 접촉을 가능한 하지 않도록 공정을 진행하고 있다.
종래의 유기 반도체층을 포함하는 액정표시장치용 어레이 기판의 제조 방법에 대해 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 단면도인 도 2를 참조하여 간단히 설명한다.
도시한 바와 같이, 종래의 유기 반도체층(53)을 포함하는 액정표시장치용 어레이 기판(41)은 투명한 절연기판(41) 상에 서로 이격하는 소스 및 드레인 전극(45, 47)을 형성하고, 그 상부로 유기 반도체 물질을 도포하여 전면에 유기 반도체물질층을 형성하고, 연속하여 유기 절연물질을 도포하여 게이트 절연 물질층을 형성하고 그 위로 금속물질을 증착하여 금속층을 형성한다.
이후, 상기 금속층 위로 감광성 특성을 갖는 포토아크릴을 도포하고 패터닝하여 포토아크릴 패턴을 형성한 후, 상기 포토아크릴 패턴을 식각 마스크로 하여 드라이 에칭을 실시함으로써 상기 포토아크릴 패턴 하부로 게이트 전극(63)과 게이 트 절연막(60)과 상기 소스 및 드레인 전극(45, 47)과 동시에 접촉하며 이들 두 전극의 이격영역에 대해 유기 반도체층(53)을 형성한다.
이후, 상기 포토아크릴 패턴을 애싱을 실시하여 제거한 후, 상기 게이트 전극(63) 위로 감광성 물질인 포토아크릴을 전면에 도포하여 보호층(70)을 형성하고, 상기 보호층(70)에 대해 그 위로 노광 마스크(91)를 위치시킨 후, 노광 공정과 현상 공정을 진행하여 패터닝함으로써 상기 게이트 전극(63)을 노출시키는 게이트 콘택홀(73)을 형성하고, 이후 도면에 나타내지는 않았지만, 상기 게이트 콘택홀(73)을 갖는 보호층(70) 위로 저저항 금속물질을 증착하고 패터닝함으로써 상기 게이트 콘택홀(73)을 통해 상기 게이트 전극(63)과 접촉하며 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(미도시)을 형성함으로써 유기 반도체층을 이용한 액정표시장치용 어레이 기판(40)을 완성하고 있다.
하지만, 상기 게이트 콘택홀을 갖는 보호층의 패터닝을 포토레지스트를 이용하지 않고, 감광성 특성을 갖는 포토아크릴을 이용하여 식각없이 진행하여 형성하고 있는 바, 상기 포토아크릴 내부에 빛에 반응하는 물질인 PGMEA(propylene glycol monomethyl ether acetate)를 포함하고 있으며, 이러한 PGMEA(propylene glycol monomethyl ether acetate)에 의해 상기 유기 반도체층의 측면이 손상되며 시간이 지남에 따라 상기 유기 반도체층 전역에 영향을 끼치게 되어 박막트랜지스터의 특성 및 수명 저하시키는 문제가 있다.
또한, 상기 게이트 전극을 형성한 후 그 상부에 남아있는 포토아크릴 패턴을 애싱을 실시하여 제거해야 하는 바, 잔사가 상기 게이트 전극에 남아있게 되어 상 기 게이트 배선과의 접촉 특성을 저하시켜 박막트랜지스터의 특성을 저하시키는 문제가 있다.
전술한 문제를 해결하기 위해서 본 발명은 안출된 것으로 유기 반도체층에 손상을 주지않는 보호층 형성 구조를 갖는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
나아가, 게이트 전극과 게이트 배선의 접촉 특성을 향상시켜 박막트랜지스터의 특성저하를 최소화 할 수 있는 유기 반도체층을 포함하는 액정표시장치용 어레이 기판을 제공하는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조방법은 기판 위로 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 이격영역을 포함하여 상기 데이터 배선과 소스 및 드레인 전극과 화소전극 위로 유기 반도체 물질층과, 게이트 절연 물질층과 제 1 금속층과 제 2 금속층을 연속하여 형성하는 단계와; 상기 제 2 금속층을 패터닝하여 제 1 금속패턴을 형성하는 단계와; 상기 제 1 금속패턴을 식각 마스크로 제 1 드라이 에칭을 실 시하여 그 하부로 상기 제 1 금속패턴과 동일한 형태로 제 2 금속패턴과 게이트 절연막과 유기 반도체층을 형성하는 단계와; 상기 제 1 금속패턴 위로 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 포토아크릴(photo acryl)을 도포하여 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층과 그 하부의 제 1 보호층을 패터닝하여 상기 제 1 금속패턴을 노출시키는 게이트 콘택홀을 형성하는 단계와; 상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 제 1 금속패턴과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 제 1 금속패턴을 형성하는 단계는, 상기 제 2 금속층 위로 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층을 노광 마스크를 이용하여 노광하고, 연속하여 현상을 실시함으로써 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 상기 제 2 금속층을 식각하여 제거하는 단계와; 상기 포토레지스트 패턴을 제거하는 단계를 포함하며, 상기 노출된 제 2 금속층은 식각액을 이용한 습식 식각을 실시하여 패터닝하는 것이 특징이며, 상기 포토레지스트 패턴의 제거는 스트립액을 통한 습식의 스트립(strip)을 통해 이루어지는 것이 특징이다. 또한, 상기 제 1 금속층은 몰리브덴(Mo) 또는 크롬(Cr)로 이루어지며, 상기 제 2 금속층은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 은(Ag) 중에서 선택되는 하나로 이루어지는 것이 특징이다.
또한, 상기 게이트 콘택홀을 형성하는 단계는, 상기 제 2 보호층 위로 노광 마스크를 위치시킨 후 노광하는 단계와; 상기 노광된 제 2 보호층을 현상하여 상기 제 1 보호층을 노출시키는 콘택홀을 형성하는 단계와; 제 2 드라이 에칭을 실시하여 상기 콘택홀을 통해 노출된 제 1 보호층을 제거함으로써 상기 제 1 금속패턴을 노출시키는 단계를 포함하며, 이때, 상기 게이트 콘택홀을 형성하는 단계는, 상기 화소전극에 대응하여 상기 화소전극을 노출시키는 개구부를 형성하는 단계를 더욱 포함한다.
또한, 상기 제 1 드라이 에칭은 이방성 특성을 갖는 드라이 에칭인 것이 바람직하다.
본 발명에 제 2 특징에 따른 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조방법은, 기판 위로 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와; 상기 소스 및 드레인 전극의 이격영역을 포함하여 상기 데이터 배선과 소스 및 드레인 전극과 화소전극 위로 유기 반도체 물질층과, 게이트 절연 물질층과 금속층을 형성하는 단계와; 상기 금속층과 게이트 절연물질층과 유기 반도체 물질층을 드라이 에칭을 실시하여 동시에 동일한 형태를 갖는 게이트 전극과 게이트 절연막과 유기 반도체층을 형성하는 단계와; 상기 게이트 전극 위로 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 포토아크릴(photo acryl)을 도포하여 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층과 그 하부의 제 1 보호층을 패터닝하여 상기 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계와; 상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함한다.
제 1, 2 특징에 있어서, 상기 게이트 절연 물질층은 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 형성하며, 상기 게이트 배선 위로 제 3 보호층을 형성하는 단계를 더욱 포함하며, 상기 유기 반도체 물질층은 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치를 이용하여 도포함으로써 형성하는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판은, 기판 상에 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 일방향으로 연장하며 형성된 데이터 배선과; 상기 기판상에 상기 드레인 전극과 접촉하며 형성된 화소전극과; 상기 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역을 포함하여 상기 데이터 배선 위로 형성된 유기 반도체층과; 상기 유기 반도체층 상부로 상기 유기 반도체층과 동일한 형태로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 전극과; 상기 게이트 전극 위에 순차적으로 형성되며 상기 게이트 전극 일부를 노출시키는 게이트 콘택홀을 가지며, PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)로써 이루어진 제 1 보호층 및 포토아크릴(photo acryl)로 이루어진 제 2 보호층과; 상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함한다.
이때, 상기 게이트 전극은 서로 다른 금속물질로 이루어진 제 1, 2 금속패턴 의 이중층 구조를 이루는 것이 특징이며, 상기 이중층 구조의 게이트 전극을 이루는 하부층인 상기 제 1 금속패턴은 몰리브덴(Mo) 또는 크롬(Cr)로 이루어지며, 상부층인 제 2 금속패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 은(Ag) 중에서 선택되는 하나의 물질로 이루어진 것이 특징이다.
또한, 상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어진 것이 특징이며, 상기 게이트 절연막은 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoru polymer)로 이루어진 것이 특징이다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 3a 내지 3j는 본 발명의 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 3a에 도시한 바와 같이, 투명한 유리 또는 플라스틱 기판(101) 위로 저저항 금속물질 예를들면 금(Au), 구리(Cu), 구리합금, 알루미늄(Al), 알루미늄 합금(AlNd) 중 선택되는 금속물질을 증착함으로서 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시) 위로 포토레지스트를 도포하여 제 1 포토레지스트층(미도시)을 형성하고, 노광 마스크를 이용한 노광 및 상기 제 1 포토레지스트층(미도시)의 현상 공정을 진행하여 상기 제 1 금속층(미도시) 일부를 노출시키는 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시) 외 부로 노출된 상기 제 1 금속층(미도시)을 식각함으로써 일방향으로 연장하는 다수의 데이터 배선(미도시)과, 각 화소영역(추후 형성되는 다수의 게이트 배선과 다수의 상기 데이터 배선이 교차하여 이들 두 배선에 의해 둘러싸인 부분이라 정의되는 영역)마다 상기 데이터 배선(미도시)과 연결된 소스 전극(110)과, 상기 소스 전극(110)에서 소정간격 이격하여 서로 마주하는 형태의 드레인 전극(113)을 형성한다.
다음, 도 3b에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(110, 113)이 형성된 기판(101)에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)별로 상기 드레인 전극(113)과 접촉하는 화소전극(115)을 형성한다.
다음, 도 3c에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(110, 113)과 상기 화소전극(115) 위로 액상의 유기 반도체 물질 즉, 고분자 유기 반도체물질을 포함하여 특히 이동도(mobility) 등이 비교적 우수한 저분자 유기 반도체물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(116)을 형성한다.
또한, 연속하여 상기 유기 반도체 물질층(116) 위로 상기 유기 반도체 물질층을 이루는 유기 반도체 물질인 펜타신(pentacene) 또는 폴리사이오 펜(polythiophene)에 전혀 영향을 주지 않는 유기 절연물질 예를들면 플루오르폴리머(fluoropolymer) 또는 PVA(poly vinyl alcohol)를 도포하여 전면에 게이트 절연물질층(123)을 형성한다.
이후, 상기 게이트 절연물질층(123) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(129)을 형성한다.
다음, 연속하여 상기 제 2 금속층(129) 위로 상기 제 2 금속층을 이루는 물질과는 다른 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 은(Ag) 중에서 선택되는 하나의 금속물질을 증착함으로서 제 3 금속층(131)을 형성한다.
다음, 도 3d에 도시한 바와 같이, 상기 제 3 금속층(도 3c의 131) 위로 포토레지스트를 도포하여 제 2 포토레지스트층(미도시)을 형성하고, 상기 제 2 포토레지스트층(미도시)을 노광 마스크를 이용한 노광을 실시하고, 상기 노광된 제 2 포토레지스트층(미도시)을 현상 공정을 진행하여 패터닝함으로써 상기 스위칭 영역(TrA)에 제 2 포토레지스트 패턴(137)을 형성한다.
이후, 상기 제 2 포토레지스트 패턴(137) 외부로 노출된 제 3 금속층(도 3c의 131)을 식각액을 이용한 습식 식각을 진행함으로써 상기 제 2 금속층(129) 일부를 노출시키는 제 1 금속패턴(132)을 형성한다.
다음, 도 3e에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(도 3d의 137)은 스트립(strip) 공정을 진행함으로써 상기 제 1 금속패턴(132) 상부에서 깨끗이 제거한다. 이는 상기 제 1 금속패턴(132)은 실질적으로 게이트 전극(미도시) 을 이루는 하나의 구성요소가 되며, 추후 공정에서 상기 제 1 금속패턴(132)은 게이트 배선(미도시)과 접촉하게 되므로 상기 제 2 포토레지스트 패턴(도 3d의 137)이 그 표면에서 완벽히 제거되지 않을 경우, 접촉 저항이 커지며 특성 저하가 발생하기 때문이다.
이렇게 스트립(strip) 공정을 진행하여 상기 제 2 포토레지스트 패턴(도 3d의 137)을 제거할 경우, 상기 스트립(strip) 공정 진행 시 스트립(strip)액에 상기 기판(101)이 노출되지만, 상기 유기 반도체 물질층(116)은 여전히 게이트 절연물질층(123)과 제 2 금속층(129)에 의해 가려져 있는 바, 전혀 문제되지 않는다.
상기 제 2 포토레지스트 패턴(도 3d의 137)에 의해 노출된 제 3 금속층(도 3d의 131)을 식각액을 이용한 습식 식각이 아닌 드라이 에칭을 통해 제거할 수도 있으나, 이 경우, 상기 드라이 에칭에 의해 상기 제 2 포토레지스트 패턴(도 3d의 137) 또한 영향을 받게 되어 스트립(strip)을 실시하여도 잔사가 상기 제 1 금속패턴(132) 표면에 남게 되는 경우도 발생할 가능성이 있기 때문이다.
따라서, 상기 제 3 금속층(도 3c의 131)을 패터닝하여 제 1 금속패턴(132)의 형성은 식각액을 이용한 습식식각을 통해 형성되는 것이 바람직하며, 따라서 상기 제 2 금속층(129)과 제 3 금속층(도 3d의 131)은 서로 다른 금속물질로 이루어지는 것이 바람직하다.
다음, 도 3f에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(도 3d의 137)을 스트립(strip)하여 제거함으로써 노출된 상기 제 1 금속패턴(132)을 식각 마스크로 하여 드라이 에칭 더욱 바람직하게는 이방성의 드라이 에칭을 실시함으로 써 상기 제 1 금속패턴(132) 외부로 노출된 제 2 금속층(도 3e의 129)과 그 하부의 게이트 절연물질층(도 3e의 123)과 유기 반도체 물질층(도 3e의 116)을 순차적으로 제거한다.
따라서, 상기 제 1 금속패턴(132) 하부로 이와 동일한 형태를 가지며 순차적으로 제 2 금속패턴(130)과 게이트 절연막(125)과 유기 반도체층(117)이 형성된다. 이때, 상기 제 2 금속패턴(130)과 그 상부의 제 1 금속패턴(132)은 이중층 구조의 게이트 전극(133)을 이루게 된다.
이때, 상기 유기 반도체층(117)은 그 측면이 외부로 노출되게 됨을 알 수 있다.
따라서, 이렇게 유기 반도체층(117)의 측면이 노출되는 구조에서 보호층을 형성할 경우 상기 유기 반도체층(117)의 측면부는 상기 보호층과 접촉하며 형성되게 되는 바, 상기 보호층은 상기 유기 반도체층(117)과 전혀 반응하지 않는 물질로 이루어지는 것이 바람직하다.
종래의 경우, 주로 감광성 특성을 갖는 포토아크릴을 이용하여 노광 현상 공정만을 진행하여 상기 보호층을 형성하였다. 따라서, 공정 단순화를 이루었지만, 상기 포토아크릴은 빛에 반응하는 성분 즉 PGMEA(propylene glycol monomethyl ether acetate)를 포함하는 바, 상기 PGMEA(propylene glycol monomethyl ether acetate)가 상기 유기 반도체층과 반응하여 서서히 상기 유기 반도체층 전역에 잠식하여 특성 저하를 유발시키는 문제가 발생하였다.
따라서, 본 발명에서는 이를 방지하고자 도 3g에 도시한 바와 같이, 상기 유 기 반도체층(117)과 전혀 반응하지 않아 이와 접촉하며 형성되는 상기 게이트 절연막(125)을 이루는 물질인 플루오르폴리머(fluoropolymer) 또는 용매가 순수로 이루어진 PVA(poly vinyl alcohol)를 이용하여 이들 물질 중 하나를 상기 이중층 구조의 게이트 전극(133) 위로 전면에 도포하여 제 1 보호층(140)을 형성하고, 그 위로 연속하여 감광성 특성을 갖는 포토아크릴을 전면에 도포하여 제 2 보호층(145)을 형성한다.
이후, 도 3h에 도시한 바와 같이, 상기 제 2 보호층(145) 위로 노광 마스크(191)를 위치시킨 후, 노광을 실시하고 현상 공정을 진행하여 상기 제 2 보호층(145) 내에 상기 게이트 전극에 대응하는 부분의 제 1 보호층(140)을 노출시키는 미완성 상태의 게이트 콘택홀(147)을 형성하고, 연속하여 도 3i에 도시한 바와 같이, 드라이 에칭을 실시함으로써 상기 미완성의 게이트 콘택홀(147)을 통해 노출된 제 1 보호층(140)을 더욱 제거함으로써 상기 게이트 전극(133)의 상부층을 이루는 제 1 금속패턴(132)의 표면 일부를 노출시키는 게이트 콘택홀(147)을 형성한다.
이때, 상기 화소전극(115)이 형성된 부분에 대해서도 전술한 게이트 콘택홀(147) 형성공정 진행 시 상기 제 2 보호층(145)과 제 1 보호층(140)을 제거함으로서 상기 화소전극(115)을 노출시키는 개구부(op)를 형성한다. 하지만 상기 화소전극(115)을 노출시키는 개구부(op)는 생략될 수도 있다.
다음, 도 3j에 도시한 바와 같이, 상기 게이트 콘택홀(147) 및 개구부(op)를 갖는 제 2 보호층(145) 위로 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 은(Ag) 중에서 선택되는 하나의 물질을 증착하고 패터닝함으로써 상기 게이트 콘택홀(147)을 통해 상기 이중층 구조의 게이트 전극(133)과 접촉하며, 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(150)을 형성함으로써 본 발명에 따른 액정표시장치용 어레이 기판(101)을 완성한다.
이후 도면에는 나타내지 않았지만, 상기 게이트 배선(150) 상부로 유기 절연물질을 더욱 도포하여 제 3 보호층(미도시)을 더욱 형성할 수도 있다.
전술한 실시예는 게이트 전극을 이중층 구조로 형성한 것을 일례로 보이고 있으나, 상기 게이트 전극을 단일층으로 하여 형성할 수도 있다. 즉, 상기 게이트 절연 물질층 위로 금속층을 형성하고, 상기 금속층 위로 감광성 패턴을 형성하고, 상기 감광성 패턴을 식각 마스크로 하여 드라이 에칭을 실시함으로써 동일한 형태를 갖는 게이트 전극과 게이트 절연막과 유기 반도체층을 형성한 후, 상기 감광성 패턴을 애싱을 통해 제거하거나 또는 그대로 둔 상태에서 게이트 콘택홀을 갖는 제 1, 2 보호층을 형성하고 이후 상기 게이트 콘택홀을 통해 게이트 전극과 접촉하는 게이트 배선을 형성할 수도 있다.
본 발명은 내화학성이 약한 유기 반도체 물질을 이용하여 손상없이 유기 반도체층을 형성하며, 나아가 특성을 향상시키는 탑 게이트(top gate) 보텀 콘택트(bottom contact) 구조의 유기 박막트랜지스터 갖는 액정표시장치용 어레이 기판의 제조방법을 제공하는 효과가 있다.
또한, 게이트 전극과 게이트 배선을 이원화하여 각각 서로 다른 층에 형성하고 전기적으로 연결되도록 형성함으로써 상기 유기 반도체층을 통한 이웃한 화소간의 통전에 의한 특성 저하를 방지하는 효과가 있다.
또한, 특성상 일괄식각하는 게이트 전극과 유기 반도체층의 형성에 있어, 상기 게이트 전극 상부의 감광성 패턴을 잔유물이 남지 않도록 스트립(strip)하여 제거하여도 상기 유기 반도체층의 손상이 없도록 하는 제조 방법을 제공함으로써 접촉저항을 낮추는 등의 특성을 향상시키는 효과가 있다.
또한, 상기 게이트 전극 상부로 전면에 형성되는 보호층을 상기 유기 반도체층과 전혀 반응하지 않는 것을 특징으로 하는 유기 물질을 이용하여 상기 유기 반도체층의 측면과 접촉하는 제 1 보호층을 형성하고 그 위로 제 2 보호층을 더욱 형성함으로써 상기 유기 반도체층의 상기 보호층과의 접촉에 의한 손상의 방지 및 특성 저하를 최소화하는 효과가 있다.
또한, 고가의 진공장비를 이용하지 않고 액상의 반도체 유기물질을 이용하여 유기 반도체층을 형성함으로써 초기 설비 비용을 절감하여 제품의 가격 경쟁력을 향상시키는 효과가 있다.
Claims (17)
- 기판 위로 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와;상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와;상기 소스 및 드레인 전극의 이격영역을 포함하여 상기 데이터 배선과 소스 및 드레인 전극과 화소전극 위로 유기 반도체 물질층과, 게이트 절연 물질층과 제 1 금속층과 제 2 금속층을 연속하여 형성하는 단계와;상기 제 2 금속층을 패터닝하여 제 1 금속패턴을 형성하는 단계와;상기 제 1 금속패턴을 식각 마스크로 제 1 드라이 에칭을 실시하여 그 하부로 상기 제 1 금속패턴과 동일한 형태로 제 2 금속패턴과 게이트 절연막과 유기 반도체층을 형성하는 단계와;상기 제 1 금속패턴 위로 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 제 1 보호층을 형성하는 단계와;상기 제 1 보호층 위로 포토아크릴(photo acryl)을 도포하여 제 2 보호층을 형성하는 단계와;상기 제 2 보호층과 그 하부의 제 1 보호층을 패터닝하여 상기 제 1 금속패턴을 노출시키는 게이트 콘택홀을 형성하는 단계와;상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 제 1 금속패턴과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 금속패턴을 형성하는 단계는,상기 제 2 금속층 위로 포토레지스트층을 형성하는 단계와;상기 포토레지스트층을 노광 마스크를 이용하여 노광하고, 연속하여 현상을 실시함으로써 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 상기 제 2 금속층을 식각하여 제거하는 단계와;상기 포토레지스트 패턴을 제거하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 노출된 제 2 금속층은 식각액을 이용한 습식 식각을 실시하여 패터닝하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 포토레지스트 패턴의 제거는 스트립액을 통한 습식의 스트립(strip)을 통해 이루어지는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 제 1 금속층은 몰리브덴(Mo) 또는 크롬(Cr)로 이루어지며,상기 제 2 금속층은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 은(Ag) 중에서 선택되는 하나로 이루어지는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 게이트 콘택홀을 형성하는 단계는상기 제 2 보호층 위로 노광 마스크를 위치시킨 후 노광하는 단계와;상기 노광된 제 2 보호층을 현상하여 상기 제 1 보호층을 노출시키는 콘택홀을 형성하는 단계와;제 2 드라이 에칭을 실시하여 상기 콘택홀을 통해 노출된 제 1 보호층을 제거함으로써 상기 제 1 금속패턴을 노출시키는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 6 항에 있어서,상기 게이트 콘택홀을 형성하는 단계는,상기 화소전극에 대응하여 상기 화소전극을 노출시키는 개구부를 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 제 1 드라이 에칭은 이방성 특성을 갖는 드라이 에칭인 액정표시장치용 어레이 기판의 제조 방법.
- 기판 위로 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와;상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계와;상기 소스 및 드레인 전극의 이격영역을 포함하여 상기 데이터 배선과 소스 및 드레인 전극과 화소전극 위로 유기 반도체 물질층과, 게이트 절연 물질층과 금속층을 형성하는 단계와;상기 금속층과 게이트 절연물질층과 유기 반도체 물질층을 드라이 에칭을 실시하여 동시에 동일한 형태를 갖는 게이트 전극과 게이트 절연막과 유기 반도체층 을 형성하는 단계와;상기 게이트 전극 위로 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 제 1 보호층을 형성하는 단계와;상기 제 1 보호층 위로 포토아크릴(photo acryl)을 도포하여 제 2 보호층을 형성하는 단계와;상기 제 2 보호층과 그 하부의 제 1 보호층을 패터닝하여 상기 게이트 전극을 노출시키는 게이트 콘택홀을 형성하는 단계와;상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항 또는 제 9 항에 있어서,상기 게이트 절연 물질층은 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)를 도포하여 형성하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항 또는 제 9 항에 있어서,상기 게이트 배선 위로 제 3 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항 또는 제 9 항에 있어서,상기 유기 반도체 물질층은 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치를 이용하여 도포함으로써 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 기판 상에 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 일방향으로 연장하며 형성된 데이터 배선과;상기 기판상에 상기 드레인 전극과 접촉하며 형성된 화소전극과;상기 소스 및 드레인 전극과 이들 두 전극 사이의 이격영역을 포함하여 상기 데이터 배선 위로 형성된 유기 반도체층과;상기 유기 반도체층 상부로 상기 유기 반도체층과 동일한 형태로 형성된 게이트 절연막과;상기 게이트 절연막 위로 상기 유기 반도체층과 동일한 형태를 가지며 형성된 게이트 전극과;상기 게이트 전극 위에 순차적으로 형성되며 상기 게이트 전극 일부를 노출시키는 게이트 콘택홀을 가지며, PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoropolymer)로써 이루어진 제 1 보호층 및 포토아크릴(photo acryl)로 이루 어진 제 2 보호층과;상기 제 2 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 데이터 배선과 교차하며 형성된 게이트 배선을 포함하는 액정표시장치용 어레이 기판.
- 제 13 항에 있어서,상기 게이트 전극은 서로 다른 금속물질로 이루어진 제 1, 2 금속패턴의 이중층 구조를 이루는 것이 특징인 액정표시장치용 어레이 기판.
- 제 14 항에 있어서,상기 이중층 구조의 게이트 전극을 이루는 하부층인 상기 제 1 금속패턴은 몰리브덴(Mo) 또는 크롬(Cr)로 이루어지며,상부층인 제 2 금속패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 은(Ag) 중에서 선택되는 하나의 물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 13 항 또는 제 14 항에 있어서,상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
- 제 13 항 또는 제 14 항에 있어서,상기 게이트 절연막은 PVA(poly vinyl alcohol) 또는 플르오르폴리머(fluoru polymer)로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058504A KR20080000749A (ko) | 2006-06-28 | 2006-06-28 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060058504A KR20080000749A (ko) | 2006-06-28 | 2006-06-28 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080000749A true KR20080000749A (ko) | 2008-01-03 |
Family
ID=39212872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058504A KR20080000749A (ko) | 2006-06-28 | 2006-06-28 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080000749A (ko) |
-
2006
- 2006-06-28 KR KR1020060058504A patent/KR20080000749A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101279927B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101163576B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR100766318B1 (ko) | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR102008902B1 (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR101251376B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| JP4733005B2 (ja) | 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 | |
| KR101198218B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20110004307A (ko) | 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JP2010114459A (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| KR101198219B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR20080080772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101325665B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| KR20080079826A (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법 | |
| KR20080057877A (ko) | 어레이 기판 및 그 제조방법 | |
| KR101381204B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101454751B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| KR101221950B1 (ko) | 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 | |
| KR101236240B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080000749A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101250317B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101377673B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101350408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR101257733B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |