KR101221950B1 - 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 - Google Patents

유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 Download PDF

Info

Publication number
KR101221950B1
KR101221950B1 KR1020050107796A KR20050107796A KR101221950B1 KR 101221950 B1 KR101221950 B1 KR 101221950B1 KR 1020050107796 A KR1020050107796 A KR 1020050107796A KR 20050107796 A KR20050107796 A KR 20050107796A KR 101221950 B1 KR101221950 B1 KR 101221950B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
gate
pattern
pva
layer
Prior art date
Application number
KR1020050107796A
Other languages
English (en)
Other versions
KR20070050520A (ko
Inventor
오재영
김수풀
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050107796A priority Critical patent/KR101221950B1/ko
Publication of KR20070050520A publication Critical patent/KR20070050520A/ko
Application granted granted Critical
Publication of KR101221950B1 publication Critical patent/KR101221950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/361—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판 상에 일방향으로 형성된 게이트 배선 및 상기 게이트 배선에서 분기한 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 제 1 유기절연물질로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극 양측으로 각각 형성된 제 1 및 제 2 패턴과; 상기 제 1 및 제 2 패턴 각각을 그 상면 및 측면까지 완전히 덮으며, 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선과; 저분자 유기 반도체 물질로 이루어지고, 상기 소스 및 드레인 전극 사이의 이격된 영역을 포함하여 상기 소스 및 드레인 전극과 동시에 접촉하며 형성된 제 1 유기 반도체 패턴과; 상기 제 1 유기 반도체 패턴 상부로 상기 제 1 유기 반도체 패턴과 동일한 형태를 가지며 형성된 PVA패턴과; 상기 PVA패턴 상부로 유기절연물질로 이루어지고 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 유기 보호층과; 상기 유기 보호층 상부로 상기 드레인 전극과 접촉하며 형성된 화소전극을 포함하는 액정표시장치용 어레이 기판과 그 제조 방법을 제공한다.
유기 반도체층, 펜타신, PVA(polyvinyl alcohol), 순수(deionized water)

Description

유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및 그 제조 방법{The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판을 제조하는 과정 중, 쉐도우 마스크를 이용하여 이베퍼레이션(evaporation)을 진행함으로써 반도체층을 형성하는 것을 도시한 도면.
도 3a 내지 도 3e는 종래의 유기 반도체 물질 및 PVA(polyvinyl alcohol)를 이용하여 패터닝함으로써 반도체층을 형성하는 공정을 간단히 도시한 공정 단면도.
도 4a 내지 4h는 본 발명의 제 1 실시예에 따른 저분자 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 것으로 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도.
도 5a 및 도 5b는 본 발명의 제 1 실시예의 변형예에 따른 저분자 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 것으로 박막트랜지스터를 포함하는 하나의 화소영역에 대한 부분적인 제조 공정별 단면도.
도 6a 내지 6h는 본 발명의 제 2 실시예에 따른 저분자 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 것으로 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도.
<도면의 주요부분에 대한 부호의 설명>
101 :기판 105 : 게이트 전극
107 : 게이트 절연막 116a, 116b : 제 1, 2 패턴
133 : 소스 전극 136 : 드레인 전극
141 : 제 1 유기 반도체 패턴 146 : 제 1 PVA 패턴
150 : 보호층 155 : 드레인 콘택홀
160 : 화소전극
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 게이트 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온/오프 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 저분자 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막 트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층등의 형성은 저온 증착 또는 코팅의 방법등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체 물질인 비정질 실리콘을 사 용하여 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 가진 유기 물질을 이용하여 반도체층을 형성하는 것이 제안되고 있다. 이때, 반도체 특성을 갖는 유기 물질은 크게 고분자 반도체 물질과 저분자 반도체 물질로 나뉘고 있으며, 상기 저분자 반도체 물질은 고분자 반도체 물질 대비 전기 전도도 등의 우수한 물성을 갖고 있기에 주로 실리콘을 대신하는 반도체 물질로 이용되고 있지만, 수분에 매우 취약하여 용액 형태로 만들기 힘든 단점이 있다.
이하 도면을 참조하여 종래의 저분자 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
도 2는 종래의 액정표시장치용 어레이 기판을 제조하는 과정 중, 저분자 유기 반도체 물질을 쉐도우 마스크를 이용하여 이베퍼레이션(evaporation)을 진행함으로써 반도체층을 형성하는 것을 도시한 도면이다.
우선, 절연기판(50) 상에 금속물질을 증착하고 패터닝하여 게이트 배선(미도시)을 포함하여 게이트 전극(53)을 형성하고, 연속하여 상기 게이트 배선(미도시)과 게이트 전극(53) 위로 전면에 유기절연물질을 코팅하여 게이트 절연막(57)을 전면에 형성한다.
다음, 저분자 유기 반도체물질을 쉐도우 마스크(shadow mask)(62)를 이용한 이베퍼레이션(evaporation)법을 이용하여 상기 게이트 전극(53)과 중첩하도록 각 화소마다 분리된 반도체층(60)을 형성한다. 상기 절연 기판을 유리재질로 이루어진 것을 이용할 경우는 실리콘 더욱 정확히는 SiH4를 CVD(Chemical Vapor Deposition)법을 이용하여 증착하고 마스크를 이용하여 패터닝함으로써 형성하였지만, 통상적으로 분말 형태인 저분자 유기 반도체 물질의 특성 상 전술한 CVD법에 의한 증착이 어렵고 또한 이를 패터닝 하는데 있어서, 통상의 포토레지스트를 이용한 사진식각법에 의한 진행을 할 경우, 수분 및 알카리(또는 산)성분을 함유하는 상기 포토레지스트와 접촉하게 되거나 또는 포토레지스트를 현상 또는 제거하기 위해 알카리 또는 산 성분을 포함하는 현상액이나 스트립액에 노출됨으로써 그 특성 저하 등이 발생하는 문제로 도시한 바와 같은 패터닝 된 쉐도우 마스크(shadow mask)(62)를 이용하여 이베퍼레이션(evaporation)법에 의해 형성되고 있다.
하지만, 전술한 쉐도우 마스크(shadow mask)(62)를 이용한 이베퍼레이션(evaporation)에 의한 유기 반도체 물질 패턴 형성은 패턴 간 간격(w2) 및 패턴 자체 크기(w1)의 제한을 갖게 된다. 이러한 세도우 마스크를 이용한 유기 반도체 물질 패턴 형성의 문제를 해결하고자, 최근에 전술한 펜타신(pentacene)과 접촉해도 특별한 영향을 끼치지 않는 특성 및 감광성 특성을 갖는 물질로서 PVA(polyvinyl alcohol)가 제안되고 있으며, 이러한 PVA(polyvinyl alcohol)를 이용하여 이를 포토레지스트로 사용함으로써 상기 유기 반도체 물질을 패터닝이 가능하게 되었다.
도 3a 내지 도 3e는 유기 반도체 물질 및 PVA(polyvinyl alcohol)를 이용한 종래의 반도체층을 형성하는 공정을 간단히 도시한 단면도이다.
도 3a에 도시한 바와 같이, 기판(63) 상에 게이트 전극(65)을 형성하고, 그 위로 유기절연물질을 도포하여 게이트 절연막(68)을 형성한다.
다음, 상기 게이트 절연막(68) 위로 저분자 유기 반도체 물질을 쉐도우 마스크(shadow mask)없이 이베퍼레이션(evaporation)을 통해 증착함으로써 유기 반도체 물질층(70)을 형성한다.
다음, 도 3b에 도시한 바와 같이, 상기 유기 반도체 물질층(도 3a의 70) 위로 PVA(polyvinyl alcohol)를 도포함으로써 PVA층(미도시)을 형성하고, 이를 노광하고, 현상함으로써 PVA패턴(75)을 형성하고, 상기 PVA패턴(75)을 식각 마스크로 하여 건식 식각을 진행함으로써 상기 PVA패턴(75) 외부로 노출된 유기 반도체 물질층(도 3a의 70)을 식각함으로써 상기 PVA패턴(75)이 덮힌 상태의 반도체층(71)을 형성한다.
다음, 도 3c에 도시한 바와 같이, 상기 PVA패턴(75) 위로 전면에 유기절연물질로써 층간절연막(78)을 형성하고, 이를 패터닝함으로써 상기 PVA패턴(75)을 노출시키는 콘택홀(80a, 80b)을 형성한다.
다음, 도 3d에 도시한 바와 같이, 상기 콘택홀(80a, 80b)을 통해 노출된 PVA패턴(75)에 애싱(ashing)을 진행함으로써 상기 콘택홀(80a, 80b)을 통해 상기 반도체층(71)이 노출되도록 한다.
다음, 도 3e에 도시한 바와 같이, 상기 애싱(ashing)을 진행한 기판(63) 전면에 금속층(미도시)을 형성하고 이를 패터닝함으로써 상기 콘택홀(80a, 80b)을 통해 각각 상기 반도체층(71)과 접촉하며, 서로 이격하는 소스 및 드레인 전극(82, 84)을 형성한다.
이후, 상시 소스 및 드레인 전극(82, 84) 위로 상기 드레인 전극(84)을 노출시키는 드레인 콘택홀(87)을 갖는 보호층(85)을 형성한 후, 상기 보호층(85) 위로 투명 도전성 물질을 증착하고 패터닝하여 상기 드레인 전극(84)과 접촉하는 화소전극(89)을 형성함으로써 유기 반도체 물질을 이용한 어레이 기판(63)을 완성한다.
하지만, 전술한 종래의 제조 방법에 있어, 유기 반도체 물질은 이베퍼레이션(evaporation)에 의해 증착되어 형성되는 바, 그 표면상태가 매우 거칠어 전술한 바와 같은, 보텀 게이트 구조로서 상기 반도체층(71) 상부면과 소스 및 드레인 전극(82, 84)의 밑면이 접촉하는 톱 콘택트(top contact) 형태로서는 상기 펜타신(pentacene)은 금속물질과 접촉특성이 좋지 않아 소자의 성능이 저하가 발생하며, 더욱이, 상기 콘택홀(80a, 80b)을 통해 노출된 PVA패턴(75) 제거를 위해 애싱(ashing)을 실시하게 되면, 노출되는 반도체층(71)에 손상을 입히게 되며, 더욱이 애싱(ashing) 특성상 그 편차가 발생하게 되면 상기 PVA패턴(75)뿐만 아니라 상기 반도체층(71)까지도 함께 애싱(ashing)되어 제거되는 문제가 발생하고 있다.
전술한 문제를 해결하기 위해서 본 발명은 안출된 것으로 수분에 매우 약한 특성을 갖는 저분자 유기 반도체 물질을 이용한 박막트랜지스터 또는 어레이 기판의 제조에 있어, 저분자 유기 반도체층의 손상없이 박막트랜지스터 및 어레이 기판을 제조하는 것을 그 목적으로 하고 있으며, 나아가 소자 특성을 향상시킬 수 있는 구조의 저분자 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판은 기판 상에 일방향으로 형성된 게이트 배선 및 상기 게이트 배선에서 분기한 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 제 1 유기절연물질로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극 양측으로 각각 형성된 제 1 및 제 2 패턴과; 상기 제 1 및 제 2 패턴 각각을 그 상면 및 측면까지 완전히 덮으며, 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선과; 저분자 유기 반도체 물질로 이루어지고, 상기 소스 및 드레인 전극 사이의 이격된 영역을 포함하여 상기 소스 및 드레인 전극과 동시에 접촉하며 형성된 제 1 유기 반도체 패턴과; 상기 제 1 유기 반도체 패턴 상부로 상기 제 1 유기 반도체 패턴과 동일한 형태를 가지며 형성된 PVA패턴과; 상기 PVA패턴 상부로 유기절연물질로 이루어지고, 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 유기 보호층과; 상기 유기 보호층 상부로 상기 드레인 전극과 접촉하며 형성된 화소전극을 포함한다.
이때, 상기 제 1 패턴은 상기 데이터 배선 하부까지 연장 형성되며, 더욱이 상기 제 1 및 제 2 패턴 하부에 동일한 형태의 제 2 유기 반도체 패턴이 더욱 형성 되며, 이때, 상기 제 1 유기 반도체 패턴 및 상기 제 2 유기 반도체 패턴은 저분자 유기 반도체 물질인 펜타신(pentacene)으로 형성된 것이 특징이다.
또한, 상기 제 1 및 제 2 패턴은 상기 제 1 유기절연물질과는 다른 제 2 유기절연물질로 이루어지며, 상기 제 1 유기절연물질은 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐(BCB), 포토아크릴(photo acryl) 중에서 선택되며, 상기 제 2 유기절연물질은 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐, 포토아크릴, PVA(polyvinyl alcohol) 중에서 선택되는 하나의 물질로 이루어진 것이 특징이다.
본 발명의 또 다른 실시예에 따른 어레이 기판은 기판 상에 일방향으로 형성된 게이트 배선 및 상기 게이트 배선에서 분기한 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 제 1 유기절연물질로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극 양측으로 서로 이격하며 각각 형성된 제 1 및 제 2 유기 반도체 패턴과; 상기 서로 이격하는 제 1 및 제 2 유기 반도체 패턴 상부로 동일한 형태로 서로 이격하며 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극과 연결되며 게이트 배선과 교차하는 데이터 배선과; 상기 소스 및 드레인 전극 상부 및 상기 두 전극 사이로 노출된 게이트 절연막 위로 상기 제 1 및 제 2 유기 반도체 패턴의 측면을 덮으며 형성된 제 3 유기 반도체 패턴과; 상기 제 3 유기 반도체 패턴과 동일한 형태로 그 상부에 형성된 PVA패턴과; 상기 PVA패턴 상부로 상기 제 1 유기절연물질로 이루어지고, 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 유기 보호층과; 상기 유기 보호층 상부로 상기 드레인 전극과 접촉 하며 형성된 화소전극을 포함한다.
이때, 상기 제 1 유기절연물질은 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐, 포토아크릴 중에서 선택되는 것이 특징이다.
또한, 상기 제 1 내지 제 3 유기 반도체 패턴은 저분자 유기 반도체 물질인 펜타신(pentacene)으로 형성된 것이 특징이다.
또한, 상기 제 1 반도체 패턴은 상기 데이터 배선 하부까지 연장 형성된 것이 특징이다.
또한, 상기 두 실시예에 있어서, 상기 소스 및 드레인 전극과 데이터 배선은 금(Au) 또는 인듐-틴-옥사이드(ITO)로 형성되며, 상기 게이트 절연막은 그 표면이 평탄하게 형성된 것이 특징이다.
본 발명의 일실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극이 형성된 기판 위로 제 1 유기절연물질로서 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극 양측으로 서로 이격하는 제 1, 2 패턴을 형성하는 단계와; 상기 제 1, 2 패턴 상부로 상기 제 1, 2 패턴을 완전히 덮으며 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 상기 게이트 전극에 대응하며 상기 소스 및 드레인 전극과 동시에 접촉하는 제 1 유기 반도체 패턴과, 그 상부로 동일한 형태로서 제 1 PVA 패턴을 형성하는 단계와; 상기 제 1 PVA 패턴 상부로 제 1 유기절연물질로써 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 제 1 유기 반도체 패턴과, 그 상부로 제 1 PVA패턴을 형성하는 단계는 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 제 1 유기 반도체 물질층과, 그 상부로 제 1 PVA층을 연속적으로 형성하는 단계와; 상기 제 1 PVA층에 노광을 실시하는 단계와; 상기 노광된 제 1 PVA층을 현상함으로써 상기 소스 및 드레인 전극 일부 및 상기 두 전극 사이로 노출된 게이트 전극에 대응하는 영역에 대하여 제 1 PVA패턴을 형성하는 단계와; 상기 제 1 PVA 패턴 외부로 노출된 상기 제 1 유기 반도체 물질층을 애싱(ashing) 처리하는 단계를 포함한다.
또한, 상기 게이트 절연막 위로 제 2 유기 반도체 물질층을 형성하고, 이를 패터닝함으로써 상기 제 1, 2 패턴 하부로 각각 제 2 유기 반도체 패턴을 형성하는 단계를 더욱 포함하며, 상기 제 1, 2 패턴 및 그 하부의 제 2 유기 반도체 패턴을 형성하는 단계는 상기 게이트 절연막 위로 제 2 유기 반도체 물질층과, 그 상부로 제 2 PVA층을 형성하는 단계와; 상기 제 2 PVA층에 노광을 실시하는 단계와; 상기 노광된 제 2 PVA층을 현상함으로써 제 1, 2 패턴을 형성하는 단계와; 상기 제 1, 2 패턴 외부로 노출된 제 2 유기 반도체 물질층을 애싱(ashing) 처리하는 단계를 포함한다. 이때, 상기 제 1 또는 제 2 PVA층의 현상은 순수(deionized water)를 이용하는 것이 특징이다.
또한, 상기 제 1, 2 패턴을 형성하는 단계는 상기 게이트 절연막 위로 상기 제 1 유기절연물질과 다른 재질의 제 2 유기절연물질을 코팅함으로써 유기절연층을 형성하는 단계와; 상기 유기절연층을 노광하고 연속하여 현상하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극이 형성된 기판 위로 제 1 유기절연물질로서 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부에 상기 게이트 전극 양측으로 서로 이격하는 제 1 유기 반도체 패턴과, 상기 제 1 유기 반도체 패턴 상부에 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 상기 게이트 전극에 대응하며 상기 소스 및 드레인 전극 및 그 하부의 서로 마주하는 제 1 반도체 패턴의 측면과 동시에 접촉하는 제 2 유기 반도체 패턴과, 그 상부로 동일한 형태로서 제 1 PVA 패턴을 형성하는 단계와; 상기 제 1 PVA 패턴 상부로 제 1 유기절연물질로써 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 서로 이격하는 제 1 유기 반도체 패턴과, 상기 제 1 유기 반도체 패턴 상부에 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계는 상기 게이트 절연막 위로 제 1 유기 반도체 물질층을 형성하는 단계와; 상기 제 1 유기 반도체 물질층 위 로 금속물질층을 형성하는 단계와; 상기 금속물질층 위로 PVA층을 형성하는 단계와; 상기 PVA층을 노광 현상하여 상기 서로 이격하는 제 2 PVA 패턴을 형성하는 단계와; 상기 제 2 PVA 패턴 외부로 노출된 금속물질층을 식각하여 소스 및 드레인 전극과, 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선 외부로 노출된 제 1 유기 반도체 물질층과 상기 제 2 PVA 패턴을 애싱(ashing)처리함으로써 동시에 제거하는 단계를 포함한다.
상기 두 실시예에 있어서, 상기 제 1 또는 제 2 유기 반도체 물질층은 이베퍼레이션(evaporation)을 통해 형성되는 것이 특징이며, 상기 제 1 또는 제 2 유기 반도체 패턴은 펜타신(pentacene)으로 이루어진 것이 특징이며, 상기 게이트 전극과, 게이트 배선과, 소스 및 드레인 전극과 데이터 배선은 200℃ 이하에서 스퍼터링을 진행하여 형성되는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
도 4a 내지 4h는 본 발명의 제 1 실시예에 따른 저분자 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 단면도로서 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도이며, 도 5a 및 도 5b는 본 발명의 제 1 실시예의 변형예에 따른 저분자 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 제조 단면도로서 박막트랜지스터를 포함하는 하나의 화소영역에 대한 부분적인 제조 공정별 단면도 이다. 이때, 상기 제 1 실시예와 그 변형예는 동일한 구성요소에 대해서는 동일한 부호를 부여하였다.
도 4a에 도시한 바와 같이, 플라스틱, 유리 또는 절연층으로 코팅된 금속물질로 이루어진 절연 기판(101) 상에 제 1 금속물질을 200℃이하의 저온 공정에서 스퍼터링(sputtering)을 진행하여 전면에 증착함으로써 제 1 금속층(미도시)을 형성하고, 일반적인 감광성 물질인 포토레지스트를 상기 증착된 제 1 금속층(미도시) 위로 도포하고, 빛이 통과하는 투과영역과 빛이 통과하지 않는 차단영역을 갖는 마스크(미도시)를 이용하여 상기 포토레지스트를 노광 및 현상함으로써 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 1 금속층(미도시)을 식각함으로써 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 분기한 게이트 전극(105)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(105)이 형성된 기판(101) 상에 유기절연물질 예를들면 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐(benzocyclobuten, BCB) 중에 선택되는 물질을 전면에 도포하여 게이트 절연막(107)을 형성한다. 이때, 상기 게이트 절연막(107)은 유기절연물질로서 형성되었으므로 하부의 게이트 배선(미도시)과 게이트 전극(105)의 단차에 영향을 받지 않고 그 표면이 평탄하게 형성되는 것이 특징이다.
다음, 도 4c에 도시한 바와 같이, 상기 그 표면이 평탄하게 형성된 게이트 절연막(107) 위로 본 발명의 특성 상 추후 공정에서 이용하게 되는 유기 절연 감광성 물질로써 유기 반도체 물질 구체적으로는 펜타신(pentacene)과 반응하지 않으 며, 감광성 특성을 가지며, 순수(deionized water)를 현상액으로 사용하는 것을 특징으로 하는 PVA(polyvinyl alcohol) 또는 감광성 특성을 갖는 유기 물질 예를들면 감광성의 벤조사이클로부텐(BCB)(게이트 절연막이 PVP(poly vinyl pyrrolidone)로 형성되었을 경우) 또는 포토 아크릴(photo acryl)을 코팅 또는 도포함으로써 유기 절연층(미도시)을 형성하고, 이를 노광하고 현상함으로써 상기 게이트 전극(105) 양측으로 서로 이격하는 형태로써 제 1, 2 절연패턴(116)을 형성한다. 이때, 상기 제 1, 2 절연패턴(116a, 116b)은 하부의 게이트 절연막(107)과는 다른 종류의 유기절연물질로 형성되는 것이 바람직하다. 이는 상기 절연패턴(116) 형성을 위해 상기 유기 절연층(미도시)을 패터닝 시 하부의 게이트 절연막(107)이 식각되어 제거되는 등 영향을 받지 않도록 하기 위함이다.
또한, 상기 절연패턴(116)은 전술한 게이트 전극(105)의 양측뿐 아니라, 추후 데이터 배선이 형성될 영역에 대응해서도 형성된다.
한편, 변형예로써, 도 5a에 도시한 바와 같이, 상기 게이트 절연막(107) 위로 상기 저분자 유기 반도체 물질 예를들면 펜타신(pentacene)을 이베퍼레이션(evaporation) 공정을 진행하여 증착함으로써 반도체 물질층(110)을 형성하고, 연속하여 상기 반도체 물질층(110) 위로 유기 반도체 물질과 반응하지 않으며, 감광성 특성을 가지며, 순수(deionized water)를 현상액으로 사용하는 것을 특징으로 하는 PVA(polyvinyl alcohol)를 코팅하여 PVA층(미도시)을 형성한 후, 상기 PVA층(미도시) 위로 빛의 투과영역(TA)과 차단영역(BA)을 갖는 마스크(193)를 위치시킨 후, 상기 마스크를 이용하여 노광하고, 순수(deionized water)를 이용하여 상기 노 광된 PVA층(미도시)을 현상함으로써 PVA패턴(117)을 형성한다. 이때, 상기 PVA(polyvinyl alcohol)는 네가티브 타입(negative type)의 감광 특성을 갖는 바, 상기 마스크(193)의 투과영역(TA)을 통해 빛이 조사된 부분에 대해서는 상기 빛과 반응하여 현상 시 남아있게 되고, 상기 마스크(193)의 차단영역(BA)에 대응되어 빛이 조사되지 않은 부분은 현상 후, 모두 제거되게 된다.
한편, 반도체 물질층(110)은 PVA(polyvinyl alcohol)의 현상액으로 이용되는 순수(deionized water)에 대해서는 안정적이므로 상기 현상액에 의해서는 손상되거나 또는 특성 등에 영향을 받지 않는다.
다음, 도 5b에 도시한 바와 같이, 상기 PVA패턴(117) 외부로 노출된 반도체 물질층(도 5a의 110)에 대해 상기 PVA패턴(117)을 마스크로 하여 애싱(ashing)을 실시함으로써 상기 PVA패턴(117) 외부로 노출된 반도체 물질층(도 5a의 110)을 제거함으로써 반도체 패턴(111)을 형성한다. 이때, 상기 반도체 패턴(111)은 하부의 게이트 전극(105)에 대응하는 부분은 제거됨으로써 상기 게이트 전극(105)을 사이로 서로 이격하는 형태로 제 1, 2 영역(111a, 111b)을 가지며 형성되는 것이 특징이며, 이때, 상기 제 1 영역(111a)은 데이터 배선이 형성될 영역까지 연장 형성된다.
이렇게 상기 PVA패턴(117) 하부로 형성된 반도체 패턴(111)은 추후 형성될 데이터 배선 하부에 위치함으로써 상기 데이터 배선에 끊김 발생 시, 상기 끊김 발생한 부분을 기준으로 양쪽의 끊어진 부분에 레이저 등을 이용하여 웰딩(welding)을 실시하여 상기 반도체 패턴(111)과 상기 데이터 배선이 접촉하도록 함으로써 리 던던시(redundancy) 역할을 하게 되며, 이러한 점이 본 발명의 제 1 실시예의 변형예의 가장 특징적인 면이 된다.
전술한 제 1 실시예의 변형예도 이후 공정은 제 1 실시예에 따른 제조 방법과 동일하게 진행되는 바, 이후 공정에 대해서는 이후 설명하는 제 1 실시예에 따른 제조 방법에 따른다.
다음, 도 4d에 도시한 바와 같이, 상기 절연패턴(116)(변형예의 경우 PVA패턴(117))이 형성된 기판(101) 전면에 제 2 금속물질 예를들면, 금(Au) 또는 인듐-틴-옥사이드(ITO)를 200℃이하의 저온 공정에서 스퍼터링(sputtering)을 진행하여 전면에 증착함으로써 제 2 금속층(미도시)을 형성하고, 이를 포토레지스트의 도포, 마스크를 이용한 노광, 상기 포토레지스트의 현상, 상기 제 2 금속층(미도시)의 식각 등 일련의 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 절연패턴(116) 상부로부터 그 측면을 가리도록 서로 이격하는 소스 전극(133) 및 드레인 전극(136)을 형성한다. 이때, 도면에 나타나지는 않았지만, 상기 소스 전극(133)과 연결되며, 하부의 게이트 배선(미도시)과 교차하여 화소를 정의하는 데이터 배선(미도시) 또한 형성된다.
다음, 도 4e에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(미도시) 위로 전면에 유기 반도체 물질 예를들면 펜타신(pentacene)을 이베퍼레이션(evaporation) 공정을 통해 증착함으로써 반도체 물질층(140)을 형성하고, 연속하여 상기 반도체 물질층(140) 위로 유기 반도체 물질과 반응하지 않으며, 광감성 특성을 가지며, 순수(deionized water)를 현상액으로 사용하는 것을 특 징으로 하는 PVA를 코팅함으로써 PVA층(145)을 형성한다.
다음, 도 4f에 도시한 바와 같이, 상기 PVA층(도 4e의 145)을 투과영역(TA)과 차단영역(BA)을 갖는 마스크(191)를 이용하여 노광하고, 순수(deionized water)를 이용하여 현상함으로써 PVA패턴(146)을 형성하고, 연속하여 상기 PVA패턴(146) 외부로 노출된 반도체 물질층(도 4e의 140)을 애싱(ashing) 공정을 실시하여 제거함으로써 상기 소스 및 드레인 전극(133, 136)과 각각 그 상면 일부 및 측면과 동시에 접촉하며 연결된 상태의 반도체 패턴(141)을 형성한다.
이 경우, 상기 반도체 패턴(141)은 이베퍼레이션(evaporation) 특성 상 상기 매끈한 표면을 갖는 소스 및 드레인 전극(133, 136)의 표면과 노출된 게이트 절연막(107) 표면 상태를 따라 비교적 치밀하게 접촉 형성되는 바, 즉, 상기 소스 및 드레인 전극(133, 136)과 보텀 콘택트(bottom contact)를 이루게 되므로 종래의 거친 표면 상태를 갖는 반도체층의 표면과 소스 및 드레인 전극이 접촉하는 톱 콘택트(top contact) 구조에 의한 소자 특성 저하를 방지하는 구조가 됨을 알 수 있다.
다음, 도 4g에 도시한 바와 같이, 상기 PVA패턴(146) 위로 전면에 유기 절연물질 예를들면 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐(BCB)을 도포 또는 코팅하여 보호층(150)을 형성하고, 연속하여 상기 보호층(150)을 마스크 공정을 진행하여 패터닝함으로써 상기 PVA패턴(146) 외부로 노출된 드레인 전극(136)을 노출시키는 드레인 콘택홀(155)을 형성한다.
다음, 도 4h에 도시한 바와 같이, 상기 보호층(150) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 200℃ 이하에서 스퍼터링을 통해 증착함으로써 투명 도전성 물질층을 형성하고, 상기 투명 도전성 물질층을 마스크 공정을 진행함으로써 상기 드레인 콘택홀(155)을 통해 상기 드레인 전극(136)과 접촉하는 화소전극(160)을 각 화소별로 형성함으로써 본 발명의 제 1 실시예에 따른 어레이 기판을 완성하게 된다.
<제 2 실시예>
도 6a 내지 6h는 본 발명의 제 2 실시예에 따른 유기 반도체물질을 이용하여 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 것으로 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도이다.
도 6a에 도시한 바와 같이, 플라스틱, 유리 또는 절연층으로 코팅된 금속물질로 이루어진 절연 기판(201) 상에 제 1 금속물질을 200℃이하의 저온 공정에서 스퍼터링(sputtering)을 진행하여 전면에 증착하여 제 1 금속층(미도시)을 형성하고, 상기 제 1 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 분기한 게이트 전극(205)을 형성한다.
다음, 상기 게이트 배선(미도시)과 게이트 전극(205)이 형성된 기판(201) 상에 유기절연물질 예를들면 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐(BCB) 중에 선택되는 물질을 전면에 코팅 또는 도포하여 게이트 절연막(207)을 형성한다. 이때, 상기 게이트 절연막(207)은 유기 절연물질로서 형성되었으므로 그 두께를 하부의 게이트 전극(205)의 두께보다 두껍게 형성할 경우, 상기 게이트 배선(미도시)과 게이트 전극(205)의 단차에 영향을 받지 않고 그 표면이 평탄하게 형성되게 된 다.
다음, 도 6b에 도시한 바와 같이, 상기 게이트 절연막(207) 위로 유기 반도체 물질 예를들면 펜타신(pentacene)을 이베퍼레이션(evaporation)을 통해 증착함으로써 반도체 물질층(210)을 형성한 후, 상기 반도체 물질층(210) 위로 제 2 금속물질 예를들면 금(Au), 인듐-틴-옥사이드(ITO)를 200℃ 이하에서 증착함으로써 제 2 금속 물질층(미도시)을 형성한다.
다음, 상기 제 2 금속물질층 위로 PVA(polyvinyl alcohol)를 코팅하여 PVA층(미도시)을 형성하고, 연속하여 상기 PVA층(미도시)을 마스크를 이용하여 선택적으로 노광하고, 순수(deionized water)를 이용하여 현상함으로써 제 1 PVA패턴(239)을 형성한 후, 상기 제 1 PVA패턴(239) 외부로 노출된 제 2 금속 물질층(미도시)을 식각하여 제거함으로써 하부의 게이트 전극(205)을 기준으로 서로 이격하는 소스 및 드레인 전극(233, 236)과, 상기 소스 전극(233)과 연결되며 하부의 게이트 배선(미도시)과 교차하여 화소를 정의하는 데이터 배선(미도시)을 형성한다. 이때, 상기 제 2 금속 물질층(미도시)의 식각 시 상기 소스 및 드레인 전극(233, 236)과 데이터 배선(미도시) 외부로 노출된 영역의 유기 반도체 물질층(210)은 이후 공정에 의해 제거될 부분이므로 식각에 의한 손상은 문제되지 않는다.
다음, 도 6c에 도시한 바와 같이, 상기 소스 및 드레인 전극(233, 236)과 데이터 배선(미도시) 외부로 노출된 유기 반도체 물질층(도 6b의 210)과, 상기 소스 및 드레인 전극(233, 236) 상부에 남아있는 제 1 PVA패턴(도 6b의 239)을 애싱(ashing)을 실시함으로써 동시에 제거함으로써 상기 소스 및 드레인 전극(233, 236) 하부로 상기 소스 및 드레인 전극(233, 236)과 각각 접촉하는 제 1 반도체 패턴(211)을 형성한다.
다음, 도 6d에 도시한 바와 같이, 상기 소스 및 드레인 전극(233, 236)과 데이터 배선(미도시) 위로 전면에 펜타신(pentacene) 등과 같은 저분자 유기 반도체 물질을 이베퍼레이션(evaporation)을 통해 증착하여 제 2 반도체 물질층(미도시)을 형성하고, 연속하여 상기 제 2 반도체 물질층(미도시) 위로 PVA를 코팅 또는 도포함으로써 제 2 PVA층(미도시)을 형성한다.
이후, 상기 제 2 PVA층(미도시)을 마스크를 이용한 노광을 실시한 후, 순수(deionized water)를 이용하여 현상함으로써 제 2 PVA 패턴(246)을 형성하고, 상기 제 2 PVA 패턴(246) 외부로 노출된 제 2 반도체 물질층(미도시)을 애싱(ashing)을 통해 제거함으로써 상기 제 2 PVA 패턴(246) 하부로 끊김없이 상기 소스 및 드레인 전극(233, 236)의 상면 및 측면과, 제 1 반도체 패턴(211)의 측면과 동시에 접촉하는 형태의 제 2 반도체 패턴(241)을 형성한다. 이때, 상기 제 2 반도체 패턴(241) 상부에는 비록 애싱(ashing)에 의해 그 두께가 줄어들었지만, 동일한 형태로써 제 2 PVA 패턴(246)이 여전히 남아있게 된다.
따라서, 소스 및 드레인 전극(233, 236)과 접촉하며 상기 두 전극(233, 236) 사이에 위치한 게이트 전극(205)에 대응하는 게이트 절연막(207) 상부에 제 2 반도체 패턴(241)이 형성되고, 이러한 제 2 반도체 패턴(241)이 상기 소스 및 드레인 전극(233, 236) 하부에 형성된 제 1 반도체 패턴(211)의 측면과 접촉하도록 형성됨으로써 채널 특성을 향상시키게 되는 특징을 갖는다.
다음, 도 6e에 도시한 바와 같이, 상기 제 2 PVA 패턴(246) 위로 전면에 유기 절연물질인 PVP(poly vinyl pyrrolidone) 또는 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 코팅하여 보호층(250)을 형성하고, 이를 패터닝함으로써 상기 제 2 반도체 패턴(241) 또는 제 2 PVA 패턴(246) 외부로 노출된 드레인 전극(236)의 일부를 노출시키는 드레인 콘택홀(255)을 형성하고, 연속하여 상기 드레인 콘택홀(255)을 갖는 보호층(250) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 200℃ 이하에서 스퍼터링을 통해 증착하여 투명 도전성 물질층을 형성하고, 이를 패터닝함으로써 각 화소별로 상기 드레인 콘택홀(255)을 통해 상기 드레인 전극(236)과 접촉하는 화소전극(260)을 형성함으로써 본 발명의 제 2 실시예에 따른 액정표기장치용 어레이 기판(201)을 완성한다.
이때, 상기 투명 도전성 물질의 패터닝 시는 유기 반도체 물질이 상기 보호층(250)에 의해 덮혀 있는 구조가 되는 바, 식각액등에 노출되는 일이 없으므로 문제되지 않는다.
본 발명에 의한 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이 기판은 수분 및 약액(산성 또는 알카리 성분을 갖는 현상액 또는 식각액)에 취약한 저분자 유기 반도체물질을 이용하여 손상없이 반도체층을 형성할 수 있는 제조방법을 제공하는 효과가 있으며, 나아가, 상기 유기 반도체층의 밑면이 소스 및 드레인 전극의 표면과 접촉하도록 하는 구조의 박막트랜지스터 구조를 제안함으로써 소자 특성을 향상시키는 효과가 있다.
또한, 유기 반도체층과 소스 및 드레인 전극의 접촉을 위해 반도체층 콘택홀을 형성시 상기 반도체층이 함께 제거되는 불량을 방지할 수 있는 구조가 되는 바, 제조 수율을 향상시키는 효과가 있다.

Claims (24)

  1. 기판 상에 일방향으로 형성된 게이트 배선 및 상기 게이트 배선에서 분기한 게이트 전극과;
    상기 게이트 배선 및 게이트 전극 위로 제 1 유기절연물질로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극 양측으로 각각 형성된 제 1 및 제 2 패턴과;
    상기 제 1 및 제 2 패턴 각각을 그 상면 및 측면까지 완전히 덮으며, 서로 이격하며 형성된 소스 전극 및 드레인 전극과;
    상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선과;
    저분자 유기 반도체 물질로 이루어지고, 상기 소스 및 드레인 전극 사이의 이격된 영역을 포함하여 상기 소스 및 드레인 전극과 동시에 접촉하며 형성된 제 1 유기 반도체 패턴과;
    상기 제 1 유기 반도체 패턴 상부로 상기 제 1 유기 반도체 패턴과 동일한 형태를 가지며 형성된 PVA패턴과;
    상기 PVA패턴 상부로 유기절연물질로 이루어지고, 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 유기 보호층과;
    상기 유기 보호층 상부로 상기 드레인 전극과 접촉하며 형성된 화소전극을 포함하고,
    상기 제 1 및 제 2 패턴은 상기 제 1 유기절연물질과는 다른 제 2 유기절연물질로 이루어진
    액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 패턴은 상기 데이터 배선 하부까지 연장 형성된 액정표시장치용 어레이 기판.
  3. 제 2 항 에 있어서,
    상기 제 1 및 제 2 패턴 하부에 동일한 형태의 제 2 유기 반도체 패턴이 더욱 형성된 액정표시장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 제 1 유기 반도체 패턴 및 상기 제 2 유기 반도체 패턴은 저분자 유기 반도체 물질인 펜타신(pentacene)으로 형성된 것이 특징인 액정표시장치용 어레이 기판.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 유기절연물질은 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐(BCB), 포토아크릴(photo acryl) 중에서 선택되는 하나의 물질로 이루어진 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 제 2 유기절연물질은 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐, 포토아크릴, PVA(polyvinyl alcohol) 중에서 선택되는 하나의 물질로 이루어진 액정표시장치용 어레이 기판.
  8. 기판 상에 일방향으로 형성된 게이트 배선 및 상기 게이트 배선에서 분기한 게이트 전극과;
    상기 게이트 배선 및 게이트 전극 위로 제 1 유기절연물질로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극 양측으로 서로 이격하며 각각 형성된 제 1 및 제 2 유기 반도체 패턴과;
    상기 서로 이격하는 제 1 및 제 2 유기 반도체 패턴 상부로 동일한 형태로 서로 이격하며 형성된 소스 전극 및 드레인 전극과;
    상기 소스 전극과 연결되며 게이트 배선과 교차하는 데이터 배선과;
    상기 소스 및 드레인 전극 상부 및 상기 소스 및 드레인 전극 사이로 노출된 게이트 절연막 위로 상기 제 1 및 제 2 유기 반도체 패턴의 측면을 덮으며 형성된 제 3 유기 반도체 패턴과;
    상기 제 3 유기 반도체 패턴과 동일한 형태로 그 상부에 형성된 PVA패턴과;
    상기 PVA패턴 상부로 상기 제 1 유기절연물질로 이루어지고, 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 유기 보호층과;
    상기 유기 보호층 상부로 상기 드레인 전극과 접촉하며 형성된 화소전극
    을 포함하는 액정표시장치용 어레이 기판.
  9. 제 8 항에 있어서,
    상기 제 1 유기절연물질은 PVP(poly vinyl pyrrolidone), 벤조사이클로부텐(BCB), 포토아크릴(photo acryl) 중에서 선택되는 것으로 이루어진 액정표시장치용 어레이 기판.
  10. 제 8 항에 있어서,
    상기 제 1 내지 제 3 유기 반도체 패턴은 저분자 유기 반도체 물질인 펜타신 (pentacene)으로 형성된 것이 특징인 액정표시장치용 어레이 기판.
  11. 제 8 항에 있어서,
    상기 제 1 반도체 패턴은 상기 데이터 배선 하부까지 연장 형성된 것이 특징인 액정표시장치용 어레이 기판.
  12. 제 1 항 또는 제 8 항에 있어서,
    상기 소스 및 드레인 전극과 데이터 배선은 금(Au) 또는 인듐-틴-옥사이드(ITO)로 형성된 액정표시장치용 어레이 기판.
  13. 제 1 항 또는 제 8 항에 있어서,
    상기 게이트 절연막은 그 표면이 평탄하게 형성된 것이 특징인 액정표시장치용 어레이 기판.
  14. 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극이 형성된 기판 위로 제 1 유기절연물질로서 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극 양측으로 서로 이격하는 제 1, 2 패턴을 형성하는 단계와;
    상기 제 1, 2 패턴 상부로 상기 제 1, 2 패턴을 완전히 덮으며 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극 위로 상기 게이트 전극에 대응하며 상기 소스 및 드레인 전극과 동시에 접촉하는 제 1 유기 반도체 패턴과, 그 상부로 동일한 형태로서 제 1 PVA 패턴을 형성하는 단계와;
    상기 제 1 PVA 패턴 상부로 제 1 유기절연물질로써 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하고,
    상기 제 1, 2 패턴을 형성하는 단계는
    상기 게이트 절연막 위로 상기 제 1 유기절연물질과 다른 재질의 제 2 유기절연물질을 코팅함으로써 유기절연층을 형성하는 단계와;
    상기 유기절연층을 노광하고 연속하여 현상하는 단계를 포함하는
    액정표시장치용 어레이 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 유기 반도체 패턴과, 그 상부로 제 1 PVA패턴을 형성하는 단계는
    상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 제 1 유기 반도체 물질층과, 그 상부로 제 1 PVA층을 연속적으로 형성하는 단계와;
    상기 제 1 PVA층에 노광을 실시하는 단계와;
    상기 노광된 제 1 PVA층을 현상함으로써 상기 소스 및 드레인 전극 일부 및 상기 소스 및 드레인 전극 사이로 노출된 게이트 전극에 대응하는 영역에 대하여 제 1 PVA패턴을 형성하는 단계와;
    상기 제 1 PVA 패턴 외부로 노출된 상기 제 1 유기 반도체 물질층을 애싱(ashing) 처리하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  16. 제 14 항에 있어서,
    상기 게이트 절연막 위로 제 2 유기 반도체 물질층을 형성하고, 이를 패터닝함으로써 상기 제 1, 2 패턴 하부로 각각 제 2 유기 반도체 패턴을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 1, 2 패턴 및 그 하부의 제 2 유기 반도체 패턴을 형성하는 단계는
    상기 게이트 절연막 위로 제 2 유기 반도체 물질층과, 그 상부로 제 2 PVA층을 형성하는 단계와;
    상기 제 2 PVA층에 노광을 실시하는 단계와;
    상기 노광된 제 2 PVA층을 현상함으로써 제 1, 2 패턴을 형성하는 단계와;
    상기 제 1, 2 패턴 외부로 노출된 제 2 유기 반도체 물질층을 애싱(ashing) 처리하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  18. 제 17 항에 있어서,
    상기 제 1 또는 제 2 PVA층의 현상은 순수(deionized water)를 이용하는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  19. 삭제
  20. 기판 상에 일방향의 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전 극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극이 형성된 기판 위로 제 1 유기절연물질로서 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 상기 게이트 전극 양측으로 서로 이격하는 제 1 유기 반도체 패턴과, 상기 제 1 유기 반도체 패턴 상부에 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극 위로 상기 게이트 전극에 대응하며 상기 소스 및 드레인 전극 및 그 하부의 서로 마주하는 제 1 반도체 패턴의 측면과 동시에 접촉하는 제 2 유기 반도체 패턴과, 그 상부로 동일한 형태로서 제 1 PVA 패턴을 형성하는 단계와;
    상기 제 1 PVA 패턴 상부로 제 1 유기절연물질로써 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  21. 제 20 항에 있어서,
    상기 서로 이격하는 제 1 유기 반도체 패턴과, 상기 제 1 유기 반도체 패턴 상부에 서로 이격하는 소스 및 드레인 전극과, 상기 소스 전극과 연결되며 상기 게 이트 배선과 교차하는 데이터 배선을 형성하는 단계는
    상기 게이트 절연막 위로 제 1 유기 반도체 물질층을 형성하는 단계와;
    상기 제 1 유기 반도체 물질층 위로 금속물질층을 형성하는 단계와;
    상기 금속물질층 위로 PVA층을 형성하는 단계와;
    상기 PVA층을 노광 현상하여 상기 서로 이격하는 제 2 PVA 패턴을 형성하는 단계와;
    상기 제 2 PVA 패턴 외부로 노출된 금속물질층을 식각하여 소스 및 드레인 전극과, 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극과 데이터 배선 외부로 노출된 제 1 유기 반도체 물질층과 상기 제 2 PVA 패턴을 애싱(ashing)처리함으로써 동시에 제거하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  22. 제 15 항과 제 16 항과 제 21 항 중 어느 하나의 항에 있어서,
    상기 제 1 또는 제 2 유기 반도체 물질층은 이베퍼레이션(evaporation)을 통해 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  23. 제 14 항과 제 15 항과 제 20 항 중 어느 하나의 항 있어서,
    상기 제 1 또는 제 2 유기 반도체 패턴은 펜타신(pentacene)인 액정표시장치 용 어레이 기판의 제조방법.
  24. 제 14 항과 제 15 항과 제 20 항 중 어느 하나의 항 있어서,
    상기 게이트 전극과, 게이트 배선과, 소스 및 드레인 전극과 데이터 배선은
    200℃ 이하에서 스퍼터링을 진행하여 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
KR1020050107796A 2005-11-11 2005-11-11 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법 KR101221950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050107796A KR101221950B1 (ko) 2005-11-11 2005-11-11 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107796A KR101221950B1 (ko) 2005-11-11 2005-11-11 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070050520A KR20070050520A (ko) 2007-05-16
KR101221950B1 true KR101221950B1 (ko) 2013-01-15

Family

ID=38274010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107796A KR101221950B1 (ko) 2005-11-11 2005-11-11 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법

Country Status (1)

Country Link
KR (1) KR101221950B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503311B1 (ko) * 2008-12-08 2015-03-17 엘지디스플레이 주식회사 유기 박막 트랜지스터의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092242A (ko) * 2001-06-01 2002-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 반도체 장치 및 그 제조 프로세스
JP2003086805A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
KR20050064648A (ko) * 2003-12-24 2005-06-29 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법
KR20050100327A (ko) * 2004-04-13 2005-10-18 인더스트리얼 테크놀로지 리서치 인스티튜트 유기 박막 트랜지스터용 다중-표면보호층 구조 및 그제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092242A (ko) * 2001-06-01 2002-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 반도체 장치 및 그 제조 프로세스
JP2003086805A (ja) * 2001-09-07 2003-03-20 Ricoh Co Ltd 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
KR20050064648A (ko) * 2003-12-24 2005-06-29 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법
KR20050100327A (ko) * 2004-04-13 2005-10-18 인더스트리얼 테크놀로지 리서치 인스티튜트 유기 박막 트랜지스터용 다중-표면보호층 구조 및 그제조방법

Also Published As

Publication number Publication date
KR20070050520A (ko) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
JP4486554B2 (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
US7167217B2 (en) Liquid crystal display device and method for manufacturing the same
KR20110004307A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101096706B1 (ko) 액정표시소자의 제조방법
KR20060024061A (ko) 플렉서블한 액정표시장치용 어레이 기판의 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080000749A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7