KR101503311B1 - 유기 박막 트랜지스터의 제조방법 - Google Patents

유기 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101503311B1
KR101503311B1 KR1020080124249A KR20080124249A KR101503311B1 KR 101503311 B1 KR101503311 B1 KR 101503311B1 KR 1020080124249 A KR1020080124249 A KR 1020080124249A KR 20080124249 A KR20080124249 A KR 20080124249A KR 101503311 B1 KR101503311 B1 KR 101503311B1
Authority
KR
South Korea
Prior art keywords
organic
pva
dry film
forming
film
Prior art date
Application number
KR1020080124249A
Other languages
English (en)
Other versions
KR20100065748A (ko
Inventor
김민주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080124249A priority Critical patent/KR101503311B1/ko
Publication of KR20100065748A publication Critical patent/KR20100065748A/ko
Application granted granted Critical
Publication of KR101503311B1 publication Critical patent/KR101503311B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT)의 제조방법은 유기 반도체에 화학적 영향을 주지 않는 탈이온수(Deionized Water; DI)에 현상(develop) 및 스트립(strip)되는 폴리비닐알코올(Polyvinyl Alcohol; PVA)을 드라이 필름(dry film)화하여 포토리소그래피(photolithography)공정의 감광막으로 이용함으로써 유기 반도체의 화학적 손상을 최소화하는 한편 공정을 단순화하여 수율을 향상시키기 위한 것으로, 게이트전극을 형성하는 단계; 상기 게이트전극 위에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막 위에 소오스전극과 드레인전극을 형성하는 단계; 상기 소오스전극과 드레인전극 위에 유기막을 형성하는 단계; 상기 유기막 위에 폴리비닐알코올(Polyvinyl Alcohol; PVA)로 이루어진 PVA 드라이 필름을 라미네이션 방식으로 적층하는 단계; 상기 PVA 드라이 필름을 선택적으로 패터닝하여 드라이 필름 패턴을 형성하는 단계; 및 상기 드라이 필름 패턴을 마스크로 상기 유기막을 선택적으로 제거하여 유기 액티브층을 형성하는 단계를 포함한다.
유기 박막 트랜지스터, 탈이온수, 폴리비닐알코올, 드라이 필름

Description

유기 박막 트랜지스터의 제조방법{METHOD OF FABRICATING ORGANIC THIN FILM TRANSISTOR}
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 유기 반도체의 화학적 손상을 최소화하는 한편 공정을 단순화하여 수율을 향상시킨 유기 박막 트랜지스터의 제조방법에 관한 것이다.
통상적으로, 유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 후, 합성방법의 다양함, 필름형태로 형성이 용이함, 유연성, 전도성, 저렴한 생산비와 같은 유기물의 특성 때문에 새로운 전기전자재료로서 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서, 유기물을 액티브층으로 사용하는 유기 박막 트랜지스터(Organic Thin Film Transistor; OTFT)에 관한 연구가 1980년 이후부터 시작되었으며, 근래에는 전세계에서 많은 연구가 진행 중에 있다.
상기 유기 박막 트랜지스터는 실리콘 박막 트랜지스터와 구조적으로 거의 같은 형태로 반도체 영역에 실리콘 대신에 유기물을 사용한다는 차이점이 있다. 이러한 유기 박막 트랜지스터는 기존의 실리콘 박막을 형성하기 위한 플라즈마를 이용 한 화학기상증착(Chemical Vapour Deposition; CVD)을 대신하여 상압(常壓)의 프린팅 공정으로 박막형성이 가능하며, 더 나가서는 플라스틱 기판을 이용한 연속공정(roll to roll)이 가능하고 저가의 박막 트랜지스터를 구현할 수 있는 장점이 있다.
도 1은 일반적인 유기 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 유기 박막 트랜지스터는 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 제 1 절연막(15a), 상기 제 1 절연막(15a) 위에 형성된 소오스/드레인전극(22, 23), 상기 소오스전극(22)과 드레인전극(23) 사이의 게이트전극(21) 상부에 형성되어 상기 소오스/드레인전극(22, 23)과 전기적으로 접속하는 유기 액티브층(24), 상기 유기 액티브층(24)의 좌우에 위치하는 뱅크(30), 상기 유기 액티브층(24)이 형성된 기판(10) 전면에 형성된 제 2 절연막(15b) 및 상기 뱅크(30)와 제 2 절연막(15b)에 형성된 콘택홀을 통해 하부 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.
이때, 상기 유기 액티브층(24)은 펜타센(pentacene)과 같은 저분자 유기물로 형성되며, 이와 같이 가용성(soluble)의 유기 반도체를 사용할 경우 후속 공정에서 상기 유기 반도체가 식각액(etchant)이나 스트리퍼(stripper)에 의해 손상을 받게 되어 기존의 감광막을 이용한 포토리소그래피(photolithography)공정이 용이하지 않다.
즉, 상기 펜타센은 감광막에 의해 그 전기적 특성이 변화되기 때문에, 일반적인 포토리소그래피공정을 사용할 수가 없다. 따라서, 상기 유기 액티브층(24)은 쉐도우마스크(shadow mask)를 사용하여 형성할 수 있으며, 쉐도우마스크는 패턴을 형성하고자 하는 영역이 오픈되어 있는 것으로, 일반적으로 포토리소그래피공정에서 사용하는 마스크와는 다른 개념을 가진다. 그러나, 쉐도우마스크를 통해 형성된 패턴은 일반 마스크를 사용한 패턴에 비해 정밀도가 매우 떨어진다.
이러한 패터닝의 어려움을 극복하고 공정을 단순화하기 위해 잉크젯공정을 적용하고 있지만, 전술한 바와 같이 유기 액티브층(24)의 위치 정밀도 및 균일한 막 특성을 확보하기 위해 뱅크(30)를 추가적으로 형성하게 됨에 따라 공정 단순화 측면에서 상충되게 된다.
또한, 잉크젯공정의 특성상 패턴 사이즈의 헤드(head) 의존성이 크기 때문에 미세 패턴을 형성하는데 어려움이 있어 고해상도 및 고개구율 확보에 제한적이다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 유기 반도체의 화학적 손상을 최소화하여 패턴을 형성하도록 한 유기 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 공정의 추가 없이 바텀 게이트 구조를 적용할 수 있는 유기 박막 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 미세 패턴의 형성이 가능한 유기 박막 트랜지스터의 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 유기 박막 트랜지스터의 제조방법은 게이트전극을 형성하는 단계; 상기 게이트전극 위에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막 위에 소오스전극과 드레인전극을 형성하는 단계; 상기 소오스전극과 드레인전극 위에 유기막을 형성하는 단계; 상기 유기막 위에 폴리비닐알코올(Polyvinyl Alcohol; PVA)로 이루어진 PVA 드라이 필름을 라미네이션 방식으로 적층하는 단계; 상기 PVA 드라이 필름을 선택적으로 패터닝하여 드라이 필름 패턴을 형성하는 단계; 및 상기 드라이 필름 패턴을 마스크로 상기 유기막을 선택적으로 제거하여 유기 액티브층을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 공정을 단순화함으로써 수율을 향상시키는 한편 비용을 절감시키는 효과를 제공한다.
또한, 본 발명에 따른 유기 박막 트랜지스터의 제조방법은 유기 반도체에 화학적 손상을 주지 않는 드라이 필름 및 현상액을 사용함으로써 미세 패턴의 형성이 가능한 이점이 있다. 그 결과 고해상도 및 고개구율의 확보가 가능한 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 유기 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 박막 트랜지스터는 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121)이 형성된 기판(110) 위에 형성된 제 1 절연막(115a), 상기 제 1 절연막(115a) 위에 형성된 소오스/드레인전극(122, 123), 상기 소오스전극(122)과 드레인전극(123) 사이의 게이 트전극(121) 상부에 형성되어 상기 소오스/드레인전극(122, 123)과 전기적으로 접속하는 유기 액티브층(124), 상기 유기 액티브층(124)이 형성된 기판(110) 전면에 형성된 제 2 절연막(115b) 및 상기 제 2 절연막(115b)에 형성된 콘택홀을 통해 하부 드레인전극(123)과 전기적으로 접속하는 화소전극(118)으로 이루어져 있다.
이때, 본 발명의 실시예에 따른 유기 박막 트랜지스터는 게이트전극(121)이 기판(110)의 하부층에 위치하는 바텀 게이트(bottom gate) 구조를 가지며, 유기 박막 트랜지스터의 유기 액티브층(124)이 펜타센(pentacene)과 같은 저분자 유기물로 형성된 것을 특징으로 한다.
또한, 상기 본 발명의 실시예에 따른 유기 박막 트랜지스터는 상기 유기 액티브층(124)의 패턴 형성시에 잉크젯공정을 적용하지 않고 일반적인 포토리소그래피공정을 적용하되, 포토리소그래피공정에 사용되는 감광막을 기존 포토레지스트 대신 드라이 필름으로 대체하며, 이때 사용되는 드라이 필름은 탈이온수(Deionized Water; DI)에 현상(develop) 및 스트립(strip)이 가능한 폴리비닐알코올(Polyvinyl Alcohol; PVA)을 적용함으로 화학적 손상을 최소화하는 것을 특징으로 한다.
도 3은 여러 화학물질에 대한 유기 반도체의 화학적 영향을 나타내는 표로써, 화학적 영향을 받아 유기 반도체가 손상되는 경우에는 "damaged"로 표시하고 영향이 없는 경우에는 "good"으로 표시하고 있다.
도면에 도시된 바와 같이, 일반적인 포토리소그래피공정에 사용되는 포토레지스트를 현상하고 스트립 하는 현상액(developer)과 스트리퍼(stripper)는 유기 반도체에 화학적 손상을 주는 반면 DI는 유기 반도체에 화학적 영향을 주지 않는 것을 알 수 있다.
참고로, 알루미늄 식각액과 아세톤 역시 유기 반도체에 화학적 손상을 주는 것을 알 수 있다.
이러한 DI는 PVA를 현상하거나 스트립 할 수 있어 유기 반도체의 패터닝시 상기 PVA 드라이 필름을 감광막으로 사용하고 DI로 현상함으로써 일반적인 포토리소그래피공정을 사용하여 유기 반도체의 화학적 손상 없이 유기 액티브층을 형성할 수 있게 되는데, 이를 다음의 유기 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4h는 상기 도 2에 도시된 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 4a에 도시된 바와 같이, 소정의 기판(110) 위에 제 1 도전막을 증착한 후, 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 상기 기판(110) 위에 상기 제 1 도전막으로 이루어진 게이트전극(121)을 형성한다.
이때, 상기 기판(110)은 투명한 유리기판이나 플라스틱과 같은 플렉서블 기판일 수 있다.
또한, 상기 제 1 도전막은 상기 게이트전극(121)을 구성하기 위해 구리(Cu), 티타늄(Ti), 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 탄탈(Ta) 또는 이들의 합금과 같은 저저항 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
이때, 상기 게이트전극(121)의 패터닝공정은 포토리소그래피공정을 통해서 이루어질 수 있다. 참고로, 상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 패턴을 형성하고자 하는 식각대상층 상에 감광막을 형성하는 감광액 도포공정, 마스크를 통해 빛을 조사하는 노광공정, 상기 노광된 감광막을 현상액에 작용시켜 식각대상층 상에 감광막패턴을 형성하는 현상공정, 상기 감광막 패턴을 마스크로 하여 상기 식각대상층을 식각함으로써 의도한 패턴을 형성하는 식각공정 및 상기 패턴 상에 잔류하는 감광막패턴을 제거하는 스트립공정으로 이루어진다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)과 같은 무기물질로 이루어진 제 1 절연막(115a)을 형성한다.
이때, 상기 제 1 절연막(115a)은 PVP(poly-vinyl-prrolidone), PMMA(poly- methly-methacrylate)와 같은 유기물질을 사용하여 형성할 수 있으며, 상기 유기 절연막은 코팅방법을 통해 형성할 수 있다. 이와 같이, 유기물질을 사용하여 제 1 절연막(115a)을 형성하는 경우에는 진공장비 없이 상압에서 바로 형성할 수 있기 때문에 공정효율을 더욱 향상시킬 수 있다.
그리고, 상기 제 1 절연막(115a) 위에 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝하여 상기 기판(110) 위에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.
이때, 상기 제 2 도전막은 상기 소오스전극(122)과 드레인전극(123)을 구성 하기 위해 구리, 티타늄, 크롬, 알루미늄, 몰리브덴, 탄탈 또는 이들의 합금과 같은 저저항 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4c에 도시된 바와 같이, 상기 소오스/드레인전극(122, 123)이 형성된 기판(110) 위에 유기 반도체로 이루어진 유기막(120)을 형성한다.
이때, 상기 유기 반도체로는 펜타센과 같은 저분자 유기물질을 증착방법을 통해 형성하거나, PAA(polyacrylamine)와 같은 유기물질을 코팅방법을 통해 형성할 수 있다.
이후, 상기 유기막(120)이 형성된 기판(110) 위에 기존 감광막을 대체하는 본 발명의 실시예에 따른 PVA 드라이 필름(150)을 라미네이션(lamination)방식으로 적층한다.
여기서, 도 5는 기판 위에 드라이 필름을 라미네이션 하는 방법을 예시적으로 나타내는 단면도이며, 도 6은 본 발명의 실시예에 따른 제 3 마스크공정에 사용되는 PVA 드라이 필름의 구조를 개략적으로 나타내는 단면도이다.
이때, 상기 기판(110) 위에 PVA 드라이 필름(150)을 적층하기 위해서 상기 도 5를 참조하면, PVA 드라이 필름(150)이 감겨져 있는 드라이 필름 공급부(165)와 제 3 롤러(166) 및 상기 PVA 드라이 필름(150)과 기판(110)을 접착시키기 위한 라미네이션 공정을 수행하기 위한 제 1, 제 2 롤러(161, 162)가 요구된다.
또한, 상기 본 발명의 실시예에 따른 PVA 드라이 필름(150)은 상기 도 6을 참조하면, 베이스 필름(base film)(151)과 그 위에 증착된 감광층(155)으로 이루어 지며, 상기 감광층(155)은 유기 반도체에 화학적 영향을 주지 않는 PVA로 이루어진다.
이때, 상기 감광층(155) 위에는 상기 감광층(155)을 보호하기 위한 보호필름이 적층될 수 있으며, 이 경우에는 라미네이션 공정을 거친 후 감광층(155)과 함께 기판(110)에 접착된 후 별도의 공정에 의해 감광층(155)으로부터 분리된다.
또한, 상기 감광층(155)은 광에 반응하는 물질로써 후에 노광 및 현상공정에 의해 패터닝 됨으로써 드라이 필름 패턴이 되게 되며, 상기 베이스 필름(151)은 PVA 드라이 필름(150)이 드라이 필름 공급부(165)에 감겨있는 경우 감광층(155)을 보호하는 역할을 하며, 라미네이션 공정을 거치기 전에 별도의 공정에 의해 제거된다.
다음으로, 도 4d에 도시된 바와 같이, 마스크(제 3 마스크공정)를 이용한 노광공정 및 DI를 이용한 현상공정을 통해 상기 PVA 드라이 필름을 패터닝함으로써 상기 기판(110) 위에 소정의 드라이 필름 패턴(150')을 형성한다.
이후, 도 4e에 도시된 바와 같이, 상기 드라이 필름 패턴(150')을 마스크로 하여 그 하부의 유기막을 플라즈마를 이용한 건식식각을 통해 선택적으로 제거함으로써 상기 소오스전극(122)과 드레인전극(123) 사이의 게이트전극(121) 상부에 상기 유기 반도체로 이루어진 유기 액티브층(124)을 형성한다.
그리고, 도 4f에 도시된 바와 같이, DI를 이용한 스트립공정을 통해 상기 드라이 필름 패턴을 제거하게 된다.
다음으로, 도 4g에 도시된 바와 같이, 상기 유기 액티브층(124)이 형성된 기 판(110) 전면에 제 2 절연막(115b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 상기 제 2 절연막(115b)의 일부영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
이때, 상기 제 2 절연막(115b)은 실리콘질화막 또는 실리콘산화막과 같은 무기물질을 사용하여 형성하거나 PVP, PMMA, BCB(benzocyclobutene)와 같은 유기물질을 사용하여 형성할 수 있다.
또한, 상기 제 2 절연막(115b)으로 PVA를 이용할 수도 있으며, 이 경우에는 상기 제 2 절연막(115b)의 패터닝시 감광막 도포공정이 필요 없게 된다.
다음으로, 도 4h에 도시된 바와 같이, 상기 제 2 절연막(115b) 위에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거하여 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이때, 상기 제 3 도전막은 화소전극(118)을 구성하기 위해 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 전도성 물질로 형성할 수 있으며, 또는 PEDOT(Poly Elyene Dioxty Thiospnene)와 같은 고분자 유기물질을 사용하여 형성할 수 있다.
이와 같이 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법은 공정을 단순화함으로써 수율을 향상시키는 한편 비용을 절감시키는 효과를 제공한다.
또한, 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법은 유기 반도체에 화학적 손상을 주지 않는 PVA 드라이 필름 및 DI 현상액을 사용함으로써 미 세 패턴의 형성이 가능한 이점이 있다. 그 결과 고해상도 및 고개구율의 확보가 가능한 효과를 제공한다.
상기의 유기 박막 트랜지스터는 액정표시장치(Liquid Crystal Display; LCD), 유기전계발광소자(Organic Light Emitting Diode; OLED), 전기영동표시소자(electrophoretic display; EPD) 및 플렉서블 디스플레이와 같은 다양한 디스플레이에 적용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 유기 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 여러 화학물질에 대한 유기 반도체의 화학적 영향을 나타내는 표.
도 4a 내지 도 4h는 상기 도 2에 도시된 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 5는 기판 위에 드라이 필름을 라미네이션 하는 방법을 예시적으로 나타내는 단면도.
도 6은 본 발명의 실시예에 따른 제 3 마스크공정에 사용되는 PVA 드라이 필름의 구조를 개략적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110 : 기판 115a : 제 1 절연막
115b : 제 2 절연막 118 : 화소전극
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 유기 액티브층
150 : PVA 드라이 필름 151 : 베이스층
152 : 감광층

Claims (8)

  1. 게이트전극을 형성하는 단계;
    상기 게이트전극 위에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 위에 소오스전극과 드레인전극을 형성하는 단계;
    상기 소오스전극과 드레인전극 위에 유기막을 형성하는 단계;
    상기 유기막 위에 폴리비닐알코올(Polyvinyl Alcohol; PVA)로 이루어진 PVA 드라이 필름을 라미네이션 방식으로 적층하는 단계;
    상기 PVA 드라이 필름을 선택적으로 패터닝하여 드라이 필름 패턴을 형성하는 단계; 및
    상기 드라이 필름 패턴을 마스크로 상기 유기막을 선택적으로 제거하여 유기 액티브층을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 드라이 필름 패턴을 형성하는 단계는 노광 및 탈이온수(Deionized Water; DI)를 이용하여 상기 PVA 드라이 필름을 선택적으로 패터닝하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 탈이온수(Deionized Water; DI)를 이용하여 상기 드라이 필름 패턴을 스트립 하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 유기 액티브층을 형성하는 단계는 유기막의 식각은 플라즈마를 이용한 건식식각을 이용하여 유기막을 선택적으로 제거하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 PVA 드라이 필름은 베이스 필름과 그 위에 증착된 감광층으로 이루어지며, 상기 감광층은 유기 반도체에 화학적 영향을 주지 않는 PVA로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제 1 항에 있어서, 상기 유기막은 펜타센과 같은 유기 반도체로 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제 1 항에 있어서, 상기 유기 액티브층 위에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 추가로 포함하는 유기 박막 트랜지스터의 제조방법.
  8. 제 7 항에 있어서, 상기 제 2 절연막은 PVA를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020080124249A 2008-12-08 2008-12-08 유기 박막 트랜지스터의 제조방법 KR101503311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124249A KR101503311B1 (ko) 2008-12-08 2008-12-08 유기 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124249A KR101503311B1 (ko) 2008-12-08 2008-12-08 유기 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20100065748A KR20100065748A (ko) 2010-06-17
KR101503311B1 true KR101503311B1 (ko) 2015-03-17

Family

ID=42364940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124249A KR101503311B1 (ko) 2008-12-08 2008-12-08 유기 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101503311B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084427A (ko) * 2001-05-02 2002-11-09 송정근 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법
KR20070050520A (ko) * 2005-11-11 2007-05-16 엘지.필립스 엘시디 주식회사 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR20070056393A (ko) * 2005-11-29 2007-06-04 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR100777110B1 (ko) * 2006-07-05 2007-11-19 한국전자통신연구원 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084427A (ko) * 2001-05-02 2002-11-09 송정근 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법
KR20070050520A (ko) * 2005-11-11 2007-05-16 엘지.필립스 엘시디 주식회사 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR20070056393A (ko) * 2005-11-29 2007-06-04 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR100777110B1 (ko) * 2006-07-05 2007-11-19 한국전자통신연구원 유연한 기판에서의 유기박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20100065748A (ko) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4431081B2 (ja) 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法
US20060197881A1 (en) Organic thin film transistor array panel and manufacturing method thereof
US9159925B2 (en) Process for imprint patterning materials in thin-film devices
KR101328628B1 (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
US10707079B2 (en) Orthogonal patterning method
EP3166156B1 (en) Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, display device
US20080258138A1 (en) Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
KR20090010698A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080090134A (ko) 박막 트랜지스터의 제조방법
KR20080000861A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
JP5741832B2 (ja) アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
US8013326B2 (en) Organic thin film transistor substrate and method of manufacture
JP2009272523A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR20080010762A (ko) 유기 박막 트랜지스터 기판 및 그 제조 방법
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
JP2012248840A (ja) 有機薄膜トランジスタアレイ基板及びその製造方法
US20140054565A1 (en) Otft array substrate, display device and method for manufacturing the same
KR101396940B1 (ko) 전기영동표시소자에 적용한 유기박막트랜지스터 및 그제조방법
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
KR101503311B1 (ko) 유기 박막 트랜지스터의 제조방법
Wang et al. Two photolithographic patterning schemes for PEDOT: PSS and their applications in organic light-emitting diodes
JP2010283240A (ja) 薄膜のパターニング方法、デバイス及びその製造方法
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 4