JP2012248840A - 有機薄膜トランジスタアレイ基板及びその製造方法 - Google Patents
有機薄膜トランジスタアレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2012248840A JP2012248840A JP2012118451A JP2012118451A JP2012248840A JP 2012248840 A JP2012248840 A JP 2012248840A JP 2012118451 A JP2012118451 A JP 2012118451A JP 2012118451 A JP2012118451 A JP 2012118451A JP 2012248840 A JP2012248840 A JP 2012248840A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- photoresist
- electrode pattern
- pattern
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000059 patterning Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims description 129
- 239000010410 layer Substances 0.000 claims description 98
- 229920002120 photoresistant polymer Polymers 0.000 claims description 97
- 238000005530 etching Methods 0.000 claims description 34
- 238000011161 development Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 6
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 3
- YRZZLAGRKZIJJI-UHFFFAOYSA-N oxyvanadium phthalocyanine Chemical compound [V+2]=O.C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 YRZZLAGRKZIJJI-UHFFFAOYSA-N 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 229920000123 polythiophene Polymers 0.000 claims description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005232 molecular self-assembly Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/88—Passivation; Containers; Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】有機薄膜トランジスタアレイ及びその製造方法を提供する。
【解決手段】本製造方法は、ベース基板に、第１透明導電薄膜層とソース・ドレイン金属薄膜層を順次形成し、第１回パターニング工程を行って、第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンを形成する工程と、有機半導体薄膜層とゲート絶縁薄膜層とを順次形成し、第２回パターニング工程を行って、前記ソース電極パターンとドレイン電極パターン上に位置する有機半導体アイランドパターン及びゲート絶縁アイランドパターンを形成する工程と、一層のパッシベーション層薄膜を形成し、第３回パターニング工程を行って、データラインパッド領域を形成する工程と、第２透明導電薄膜層とゲート金属薄膜層とを順次形成し、第４回パターニング工程を行って、第２画素電極パターン、ゲート電極パターン、及びゲートラインパターンを形成する工程とを備える。
【選択図】図１
【解決手段】本製造方法は、ベース基板に、第１透明導電薄膜層とソース・ドレイン金属薄膜層を順次形成し、第１回パターニング工程を行って、第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンを形成する工程と、有機半導体薄膜層とゲート絶縁薄膜層とを順次形成し、第２回パターニング工程を行って、前記ソース電極パターンとドレイン電極パターン上に位置する有機半導体アイランドパターン及びゲート絶縁アイランドパターンを形成する工程と、一層のパッシベーション層薄膜を形成し、第３回パターニング工程を行って、データラインパッド領域を形成する工程と、第２透明導電薄膜層とゲート金属薄膜層とを順次形成し、第４回パターニング工程を行って、第２画素電極パターン、ゲート電極パターン、及びゲートラインパターンを形成する工程とを備える。
【選択図】図１
Description
本発明は、有機薄膜トランジスタアレイ基板及びその製造方法に関する。
有機薄膜トランジスタ（ＯＴＦＴ， Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ）は、有機半導体材料を採用して活性層を形成する薄膜トランジスタである。無機トランジスタに比べて、ＯＴＦＴは以下の利点がある。即ち、有機薄膜の成膜技術として、例えば、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ（ＬＢ）技術や、分子自己組立技術や、真空蒸着や、インクジェットプリントなどがあり、製作工程が簡単、且つ多様であり、コストがもっと低い。また、デバイスのサイズももっと小さく製作されることができるため、集成度が高くなり、操作電力が減少され、演算速度も高められることができる。有機半導体は活性層として、その電気性能は有機分子の構造を適当に調整することで好ましい結果が得られる。有機物は容易に獲得されるものである。有機電界効果トランジスタ（ＦＥＴ）の製作工程は、雰囲気条件や、純度などに対してそんなに厳しく要求しないことがあるため、デバイスのコストを有効的に下げることができる。全体を有機材料により形成された「全有機」と称するトランジスタは優れた柔軟性を呈し、且つ質量も軽く、携帯に便利であるなどの利点がある。また、研究を経て、デバイスを適度に捻るか、又は湾曲しても、デバイスの電気特性が著しく変わらないことが見つけた。優れた柔軟性により、有機トランジスタの使用範囲が更に広められた。例えば、パネル表示や、センサや、メモリカードや、ＲＦＩＤラベルなどの分野において、その応用性が現れた。従って、有機薄膜トランジスタの研究と開発が国際の広い分野で注目されている。
そして、有機薄膜トランジスタアレイ基板の製作方法が開発されているが、これらの製作方法は通常６〜７回のパターニング工程が使用される。毎回のパターニング工程は、マスクパターンに対して、フォトレジストや、エッチングシフトを介して薄膜パターン（例えば、回路パターン）が得られる。また、マスクパターンは形成された薄膜パターンの上を精度よく覆わなければならない。よって、これらの製作方法は、使われるマスクの数が多いため、生産性が低く、コストが高くなる。
上記の問題を鑑みて、本発明は、有機薄膜トランジスタアレイ基板の制作を有効的に実現できる有機薄膜トランジスタアレイ基板及びその制作方法を提供する。
本発明の一実施例は有機薄膜トランジスタアレイ基板の製作方法を提供する。該方法は、ベース基板に第１透明導電薄膜層とソース・ドレイン金属薄膜層を順次形成し、そして、第１回のパターニング工程を行って、第１画素電極パターンと、ソース電極パターンと、ドレイン電極パターンと、データラインパターンとを形成する工程と、有機半導体薄膜層とゲート絶縁薄膜層を順次形成し、そして第２回のパターニング工程を行って、前記ソース電極パターン及びドレイン電極パターンの上方に位置される有機半導体アイランドパターンと、ゲート絶縁アイランドパターンとを形成する工程と、一層のパッシベーション層薄膜を形成し、そして第３回のパターニングを工程を行って、データラインパッド領域を形成する工程と、第２透明導電薄膜層とゲート金属薄膜層を順次形成し、そして第４回のパターニング工程を行って、第２画素電極パターンと、ゲート電極パターンと、ゲートラインパターンとを形成する工程とを備える。
本発明の他の実施例は、第１回パターニング工程で形成された第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンと、第２回パターニング工程で形成された有機半導体アイランドパターン及びゲート絶縁アイランドパターンと、第３回パターニング工程で形成されたデータラインパッド領域と、第４回パターニング工程で形成された第２画素電極パターン、ゲート電極パターン及びゲートラインパターンとを有する有機薄膜トランジスタアレイ基板を提供する。
本発明の実施例に提供された有機薄膜トランジスタアレイ基板及びその製作方法によれば、製作工程を簡略化し、マスクの数を減少することができ、更に有機薄膜トランジスタアレイ基板の製作コストを減少でき、且つ生産性を高めることができる。
以下は、図面及び具体的な実施例に基づき、本発明を更に詳しく説明する。
本発明の実施例は、有機薄膜トランジスタアレイ基板の製作方法を提供する。図１は、本発明の実施例に係る有機薄膜トランジスタアレイ基板の製作方法を実現するプロセスを示すフローチャートである。図１に示すように、該実施例の方法は、以下のステップを備える。
ステップ１０１：ベース基板に透明導電薄膜層とソース・ドレイン金属薄膜層を堆積するとともに、第１回パターニング工程を行い、第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンを形成する。
図２（ａ）は本発明の実施例におけるベース基板に第１透明導電薄膜層と金属薄膜層を堆積した後のＯＴＦＴの断面概略図である。該ベース基板は、ガラス基板や、石英基板や、プラスチック基板などであってもよいが、本発明の実施例においてガラス基板を採用した。図２（ａ）に示すように、ガラス基板２１に、例えばスパッター法で第１透明導電薄膜層２２が堆積され、次に、第１透明導電薄膜層２２に、例えばスパッター法でソース・ドレイン金属薄膜層２３が堆積される。当該第１透明導電薄膜層２２の材料として、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料であってもよい。当該ソース・ドレイン金属薄膜層２３の材料として、アルミニウムや、アルミニウム合金や、銅や、銅合金などの金属導電材料であってもよい。
図２（ｂ）は、本発明の実施例の第１回パターニング工程においてマスクが露光・現像処理された後のＯＴＦＴの断面概略図である。図２（ａ）に示すガラス基板のソース・ドレイン金属薄膜層２３に、例えばスピンコードで一層のフォトレジスト２４を塗布する。また、図２（ｂ）に示すように、ハーフトーンマスク又はグレートーンマスクにより、フォトレジスト２４に対して露光を行うとともに、現像処理を行うことで、後続のエッチング工程でのマスクとするフォトレジストパターンを形成する。形成されたフォトレジストパターンにおいて、領域Ａはフォトレジスト完全除去領域であり、現像工程においてフォトレジストの全てが除去される。領域Ｂはフォトレジスト一部保留領域であり、現像工程においてフォトレジストの一部が除去される。領域Ｃはフォトレジスト完全保留領域であり、現像工程においてフォトレジストが基本的に全部保留される。使用されるフォトレジストはポジティブ又はネガティブのフォトレジストであってもよい。本実施例の第１回パターニング工程において、フォトレジスト完全保留領域はソース電極パターン、ドレイン電極パターン及びデータラインパターンが形成される領域に対応し、フォトレジスト一部保留領域は第１画素電極パターンが形成される領域に対応し、フォトレジスト完全除去領域はフォトレジスト完全保留領域とフォトレジスト一部保留領域の以外の領域に対応し、薄膜トランジスタのチャンネル領域が形成される領域も含む。
図２（ｃ）は、本発明の実施例の第１回パターニング工程における第１回エッチング後のＯＴＦＴの断面概略図である。図２（ｃ）に示すように、図２（ｂ）に示すフォトレジストパターンをエッチング用マスクとし、ガラス基板２１上の透明導電薄膜層２２とソース・ドレイン金属薄膜層２３の積層に対して第１回のエッチング処理を行い、フォトレジスト完全除去領域における透明導電薄膜層２２とソース・ドレイン金属薄膜層２３がエッチングされて除去される。
図２（ｄ）は、本発明の実施例の第１回パターニング工程におけるフォトレジストに対してアッシング処理した後のＯＴＦＴの断面概略図である。図２（ｄ）に示すように、図２（ｃ）に示すガラス基板２１上のフォトレジストパターンに対してアッシング処理することより、フォトレジスト一部保留領域のフォトレジストが除去され、フォトレジスト完全保留領域の厚さが減少される。
図２（ｅ）は、本発明の実施例の第１回パターニング工程における第２回エッチング後のＯＴＦＴの断面概略図である。図２（ｅ）に示すように、図２（ｄ）に示す残りのフォトレジストパターンをエッチング用マスクとし、図２（ｄ）に示すガラス基板上の透明導電薄膜層２２とソース・ドレイン金属薄膜層２３との積層に対して第２回エッチング処理を行い、エッチングすることよりフォトレジスト一部保留領域から露出されたソース・ドレイン金属薄膜を除去して第１画素電極パターン２２１０を形成する。
図２（ｆ）、は本発明の実施例の第１回パターニング工程における第２回エッチング後ＯＴＦＴの平面概略図である。図２（ｇ）は、本発明の実施例の第１回パターニング工程におけるフォトレジストが剥離された後のＯＴＦＴの断面概略図である。図２（ｆ）と図２（ｇ）に示すように、図２（ｅ）に示すガラス基板上の、フォトレジスト完全保留領域にまだ残ったフォトレジストを剥離又は除去することより、ソース電極パターン２３１１、ドレイン電極パターン２３１２、データラインパターン２３１０、及び第１画素電極パターン２２１０を形成する。また、ソース電極パターン２３１１とデータラインパターン２３１０とが接続される。
ステップ１０２：第２回パターニング工程を行い、有機半導体アイランドパターンとゲート絶縁アイランドパターンを形成する。
図３（ａ）は、本発明の実施例における有機半導体薄膜層とゲート絶縁層薄膜を形成した後のＯＴＦＴの断面概略図である。図３（ａ）に示すように、ステップ１０１後のガラス基板２１に、例えば真空蒸着法で有機半導体薄膜層２５を形成し、有機半導体薄膜層２５の厚さは例えば５０ｎｍである。当該有機半導体材料は、例えばバナジルフタロシアニン材料（ＶＯＰｃ）である。また、スピンコード法でゲート絶縁層薄膜２６を形成し、当該ゲート絶縁層２６は、例えば有機絶縁層であり、例えばポリ（４−ビニルフェノール）（ＰＶＰ，Ｐｏｌｙ（４−Ｖｉｎｙｌｐｈｅｎｏｌ））である。一例示において、例えばＰＶＰのゲート絶縁層薄膜２６に対して、１００℃で２０ｍｉｎのプリベーキング処理を行い、１３０℃で２０ｍｉｎのアフターベーキング処理を行う。ここで、処理後のゲート絶縁層の厚さを５５０ｎｍにする。
有機半導体薄膜層２５の材料の他の例として、ペンタセンや、ポリチオフェンを含み、ゲート絶縁層２６の有機絶縁層の他の例として、ポリイミドや、ポリビニルアルコールや、ベンゾシクロブテンを含む。
有機半導体薄膜層２５の材料の他の例として、ペンタセンや、ポリチオフェンを含み、ゲート絶縁層２６の有機絶縁層の他の例として、ポリイミドや、ポリビニルアルコールや、ベンゾシクロブテンを含む。
図３（ｂ）は、本発明の実施例の第２回パターニング工程におけるマスクが露光・現像処理した後のＯＴＦＴの断面概略図である。図３（ａ）に示すガラス基板上のゲート絶縁層２６に一層のフォトレジスト２７をスピンコードし、通常のマスクによりフォトレジスト２７に対して露光を行い、そして、現像処理を行い、フォトレジストパターンを得て後続エッチング工程のマスクとする（図３（ｂ）に示すように）。形成されたフォトレジストパターンにおいて、領域Ａはフォトレジスト完全除去領域であり、現像工程においてフォトレジストが全て除去される。領域Ｂはフォトレジスト完全保留領域であり、現像工程においてフォトレジストが基本的に完全に保留される。本実施例の第２パターニング工程において、フォトレジスト完全保留領域は有機半導体アイランドパターンとゲート絶縁アイランドパターンが形成される領域に対応する。
図３（ｃ）は、本発明の実施例の第２回パターニング工程におけるエッチング後のＯＴＦＴの断面概略図である。図３（ｄ）は、本発明の実施例の第２回パターニング工程におけるエッチング後のＯＴＦＴの平面概略図である。図３（ｃ）及び３（ｄ）に示すように、図３（ｂ）に示すガラス基板上の有機半導体薄膜とゲート絶縁層薄膜との積層に対してエッチング処理を行い、エッチングによりフォトレジスト完全除去領域のゲート絶縁層と有機半導体薄膜層を除去することで、ゲート絶縁アイランド２５１０及びその下方に位置する有機半導体アイランド２６１０を形成する。
本ステップは、先に有機半導体薄膜とゲート絶縁層薄膜を形成する。これは有機薄膜トランジスタアレイ基板を製作する基礎である。
ステップ１０３：一層のパッシベーション層薄膜を堆積し、第３回パターニング工程を行って、データラインパッド領域を形成する。
図４は、本発明の実施例の第３回パターニング工程後のＯＴＦＴの断面概略図である。図４に示すように、ステップ１０２後のガラス基板２１上の既に形成された部材の上に、さらに一層のパッシベーション層薄膜を堆積する。パッシベーション層薄膜が堆積された後、ステップ１０２のように、フォトレジストパターンを形成し、フォトレジストパターンをマスクとしてエッチングするとともに、第３回パターニング工程を行い、データラインパッド領域のパッシベーション層薄膜を除去し、一部のデータラインを露出させて、データラインパッド領域（図示せず）を形成し、これによって、パッシベーション層薄膜パターン２８が形成される。当該データラインパッド領域は後で形成されるアレイ基板の縁部に位置され、データラインと例えばドライバなどの外部回路とを接続することに用いられる。
ステップ１０４：第２透明導電薄膜層とゲート極金属薄膜を堆積し、第４回パターニング工程を行って、第２画素電極パターン、ゲート電極パターン及びゲートラインパタンを形成する。
図５（ａ）は、本発明の実施例において第３パターニング工程後にアレイ基板に透明導電薄膜とゲート金属薄膜を堆積した後の断面概略図である。図５（ａ）に示すように、ステップ１０３後のガラス基板に、まず第２透明導電薄膜層２９を堆積し、次に一層のゲート金属薄膜層３０を堆積する。当該第２透明導電薄膜層２９の材料は、インジウムスズ酸化物（ＩＴＯ）や、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料であってもよい。また、当該ゲート金属薄膜層３０の材料は、アルミニウムや、アルミニウム合金や、銅や、銅合金などの金属導電材料であってもよい。
図５（ｂ）は、本発明の実施例の第４回パターニング工程においてマスクが露光・現像処理された後のＯＴＦＴの断面概略図である。図５（ｂ）に示すように、第２透明導電薄膜層２９とゲート金属薄膜層３０が堆積された後、ゲート金属薄膜層３０上に一層のフォトレジスト３１をさらにスピンコードするとともに、ハーフトーン又はグレートーンのマスクによりフォトレジスト３１に対して露光を行い、そして、現像処理を行う。これによって形成されるフォトレジストパターンを後続のエッチング工程のマスクとする。形成されたフォトレジストパターンにおいて、領域Ａはフォトレジスト完全保留領域であり、現像工程においてフォトレジストが基本的に完全に保留される。領域Ｂはフォトレジスト一部保留領域であり、現像工程においてフォトレジストの一部分が除去される。領域Ｃはフォトレジスト完全除去領域であり、現像工程においてフォトレジストの全てが除去される。当該パターニング工程において、フォトレジスト完全保留領域はゲート電極パターンとゲートラインパターンが形成される領域に対応し、フォトレジスト一部保留領域は第２画素電極パターンが形成される領域に対応し、フォトレジスト完全除去領域はフォトレジスト完全保留領域とフォトレジスト一部保留領域の以外の領域に対応する。
図５（ｃ）は、本発明の実施例の第４回パターニング工程における第１回エッチング後のＯＴＦＴの断面概略図である。図５（ｃ）に示すように、図５（ｂ）に示すフォトレジストパターンをエッチング用マスクとし、ガラス基板上の透明導電薄膜層２９とゲート金属薄膜層３０との積層に対して第１回のエッチング処理を行い、エッチングによりフォトレジスト完全除去領域における透明薄膜層２９とゲート金属薄膜層３０を除去することで、パッシベーション層２８上に位置される第２画素電極２９１０を形成する。当該第２画素電極２９１０は、スリットを有するブロック状の電極、又は櫛状の電極などであってもよい。
図５（ｄ）は、本発明の実施例の第１回パターニング工程におけるフォトレジストに対してアッシング処理した後のＯＴＦＴの断面概略図である。図５（ｄ）に示すように、図５（ｃ）に示すガラス基板上のフォトレジストパターンに対してアッシング処理することにより、フォトレジスト一部保留領域のフォトレジストが除去され、フォトレジスト完全保留領域の厚さが減少される。
図５（ｅ）は、本発明の実施例の第４回パターニング工程における第２回エッチング後のＯＴＦＴの断面概略図である。図５（ｅ）に示すように、図５（ｃ）に示す残りのフォトレジストパターンをエッチングマスクとし、図５（ｄ）に示すガラス基板上のゲート金属薄膜層３０に対して第２回エッチング処理を行い、エッチングすることより第２画素電極２９１０上のゲート金属薄膜層を除去することで、第２画素電極パターン２９１０を暴露させる。
図５（ｆ）は、本発明の実施例の第４回パターニング工程におけるフォトレジストが剥離された後のＯＴＦＴの断面概略図である。図５（ｆ）に示すように、図５（ｅ）に示すガラス基板２１上の、フォトレジスト完全保留領域にまだ残っているフォトレジストを剥離又は除去することより、ゲート電極パターン３０１０とゲートラインパターン（図示せず）を形成する。ゲート電極パターン３０１０の下方に第２透明導電薄膜の一部分が保留される。当該ゲート電極パターンは有機半導体アイランド２５１０の上に位置され、ゲートラインパターンに接続される。
これまで、本実施例の方法で有機薄膜トランジスタアレイ基板を製造した。当該アレイ基板は液晶表示装置に用いられることができ、カラーフィルタ基板と対向配置されて液晶パネルを形成し、両方基板の間に液晶層が充填される。作動時、各画素において、有機薄膜トランジスタが導通されることで第１画素電極２２１０と第２画素電極２９１０を充電した後、両画素電極の間に電界が形成され、液晶層中の液晶分子の配向を制御する。
上記から分かるように、本発明の他の実施例は、有機薄膜トランジスタアレイ基板を提供する。図５（ｆ）に示すように、当該有機薄膜トランジスタアレイ基板は複数の画素を備え、各画素は薄膜トランジスタを備える。各画素は、ベース基板２１と、ベース基板上の、例えば前記第１回パターニング工程で形成された第１画素電極パターン２２１０、ソース電極パターン２３１１、ドレイン電極パターン２３１２及びデータラインパターン２３１０と、ソース電極パターン２３１１とドレイン電極パターン２３１２上の、例えば前記第２回パターニング工程で形成されたゲート絶縁アイランドパターン２６１０及び有機半導体アイランドパターン２５１０と、第１画素電極パターン２２１０、有機半導体アイランドパターン２５１０及びゲート絶縁アイランドパターン２６１０上に形成されたパッシベーション層、及び例えば第３回パターニング工程で形成されたデータラインパッド領域と、パッシベーション層上の、例えば第４回パターニング工程で形成された第２画素電極パターン、ゲート電極パターン２９１０及びゲートラインパターンと、を備える。当該ゲート電極パターン２９１０は有機半導体アイランドパターン２５１０の上方に位置される。ソース極パターン２３１１、ドレイン電極パターン２３１２、有機半導体アイランドパターン２５１０、ゲート絶縁アイランドパターン２６１０及びゲート電極パターン２９１０によって１つの薄膜トランジスタが形成される。この薄膜トランジスタはゲートラインの信号の制御によってオンオフする。薄膜トランジスタがオンする時に、データラインの電圧信号が第１画素電極パターン２２１０に伝達される。
前記本発明の実施例に提供された有機薄膜トランジスタアレイ基板及びその製作方法は、４回のパターニング工程を採用する。その中で、それぞれの１回のパターニング工程において、第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンを実現し、有機半導体アイランドパターン及びゲート絶縁アイランドパターンを実現し、又は第２画素電極パターン、ゲート電極パターン及びゲートラインパターンを実現する。従って、本発明の実施例に提供された有機薄膜トランジスタアレイ基板の製作方法において、４回のパターニング工程を使用することでアレイ基板を形成することができる。そのため、製作工程を簡略化し、マスクの数を減少することができるため、更に有機薄膜トランジスタアレイ基板の製作コストを減少でき、生産性を高めることができる。
以上は、本発明のより好ましい実施例に過ぎず、本発明の保護範囲はそれに限定されない。本発明の精神と原則内におけるいずれの補正や、取替や、変更はすべて本発明の保護範囲内に入る。
２２ 第１透明導電薄膜層
２３ ソース・ドレイン金属薄膜層
２４ フォトレジスト
２５ 有機半導体薄膜層
２６ ゲート絶縁層
２７ フォトレジスト
２８ パッシベーション層
２９ 透明薄膜層
３０ ゲート金属薄膜層
２２１０ 第１画素電極パターン
２３１０ データラインパターン
２３１１ ソース電極パターン
２３１２ ドレイン電極パターン
２３ ソース・ドレイン金属薄膜層
２４ フォトレジスト
２５ 有機半導体薄膜層
２６ ゲート絶縁層
２７ フォトレジスト
２８ パッシベーション層
２９ 透明薄膜層
３０ ゲート金属薄膜層
２２１０ 第１画素電極パターン
２３１０ データラインパターン
２３１１ ソース電極パターン
２３１２ ドレイン電極パターン
Claims (11)
- ベース基板に、第１透明導電薄膜層とソース・ドレイン金属薄膜層を順次形成し、そして、第１回パターニング工程を行って、第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンを形成する工程と、
有機半導体薄膜層とゲート絶縁薄膜層とを順次形成し、そして、第２回パターニング工程を行って、前記ソース電極パターンとドレイン電極パターン上に位置する有機半導体アイランドパターン及びゲート絶縁アイランドパターンを形成する工程と、
一層のパッシベーション層薄膜を形成し、そして、第３回パターニング工程を行って、データラインパッド領域を形成する工程と、
第２透明導電薄膜層とゲート金属薄膜層とを順次形成し、そして、第４回パターニング工程を行って、第２画素電極パターン、ゲート電極パターン、及びゲートラインパターンを形成する工程と、を備えることを特徴とする有機薄膜トランジスタアレイ基板の製作方法。 - 前記第１回パターニング工程を行って、第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンを形成する工程は、
前記ソース・ドレイン金属薄膜層に一層のフォトレジストを塗布し、マスクを介して前記フォトレジストに対して露光・現像処理を行うことで、フォトレジスト完全除去領域、フォトレジスト一部保留領域、及びフォトレジスト完全保留領域を形成するステップと、
第１回エッチング処理を行い、フォトレジスト完全除去領域の透明導電薄膜層及びソース・ドレイン金属薄膜層に対してエッチングするステップと、
前記フォトレジストに対してアッシング処理することで、前記フォトレジスト完全除去領域のフォトレジストを除去し、前記フォトレジスト完全保留領域のフォトレジストを一部保留するステップと、
第２回エッチング処理を行い、フォトレジスト一部保留領域のソース・ドレイン金属薄膜層に対してエッチングして第１画素電極パターンを形成するステップと、
前記フォトレジスト完全保留領域のフォトレジストを除去してソース電極パターン、ドレイン電極パターン及びデータラインパターンを形成するステップと、を備えることを特徴する請求項１に記載の有機薄膜トランジスタアレイ基板の製作方法。 - 前記第１回パターニング工程のマスクはハーフトーンマスク又はグレートーンマスクであることを特徴とする請求項２に記載の有機薄膜トランジスタアレイ基板の製作方法。
- 前記第２回パターニング工程を行って、有機半導体アイランドパターン及びゲート絶縁アイランドパターンを形成する工程は、
有機半導体薄膜層と有機ゲート絶縁層薄膜とを順次形成し、プリベーキング処理とアフターベーキング処理を行うステップと、
一層のフォトレジストを塗布し、マスクを介してフォトレジストに対して露光・現像処理を行って、フォトレジスト完全除去領域及びフォトレジスト完全保留領域を形成するステップと、
エッチング処理を行って、フォトレジスト完全除去領域のゲート絶縁層薄膜層と有機半導体薄膜層を除去するステップと、を備えることを特徴とする請求項１ないし３のいずれか１項に記載の有機薄膜トランジスタアレイ基板の製作方法。 - 前記プリベーキング処理は１００℃で２０ｍｉｎのプリベーキング処理であり、
前記アフターベーキング処理は１３０℃で２０ｍｉｎのアフターベーキング処理であることを特徴とする請求項４に記載の有機薄膜トランジスタアレイ基板の製作方法。 - 前記有機半導体の材料は、バナジルフタロシアニン材料、ペンタセン、又はポリチオフェンであることを特徴とする請求項４に記載の有機薄膜トランジスタアレイ基板の製作方法。
- 前記有機ゲート絶縁層の材料は、ポリ（４−ビニルフェノール）、ポリイミド、ポリビニルアルコール、又はベンゾシクロブテンであることを特徴とする請求項４に記載の有機薄膜トランジスタアレイ基板の製作方法。
- 前記第３回パターニング工程を行ってデータラインパッド領域を形成する工程は、
第３回パターニング工程を行って、データラインパッド領域のパッシベーション層薄膜を除去し、一部のデータラインを露出してデータラインパッド領域を形成すステップを備えることを特徴とする請求項１ないし７のいずれか１項に記載の有機薄膜トランジスタアレイ基板の製作方法。 - 前記第４回パターニング工程を行って、第２画素電極パターン、ゲート電極パターン及びゲートラインパターンを形成す工程は、
前記第２透明導電薄膜層とゲート金属薄膜層とを順次形成した後、一層のフォトレジストを塗布し、マスクを介してフォトレジストに対して露光・現像処理を行って、フォトレジスト完全保留領域、フォトレジスト一部保留領域、及びフォトレジスト完全除去領域を形成するステップと、
第１回のエッチング処理を行って、フォトレジスト完全除去領域の第２透明導電薄膜層及びゲート金属薄膜層を除去するステップと、
フォトレジストに対してアッシング処理を行い、フォトレジスト一部保留領域のフォトレジストを除去するステップと、
第２回のエッチング処理を行い、第２画素電極パターンを形成するステップと、
フォトレジスト完全保留領域のフォトレジストを剥離し、ゲート電極パターンとゲートラインパターンとを形成するステップと、を備えることを特徴とする請求項１ないし８のいずれか１項に記載の有機薄膜トランジスタアレイ基板の製作方法。 - 前記第４回パターニング工程におけるマスクは、ハーフトーンマスク又はグレートーンマスクであることを特徴とする請求項９に記載の有機薄膜トランジスタアレイ基板の製作方法。
- 複数の画素を備える有機薄膜トランジスタアレイ基板であって、
前記各画素は、
第１回パターニング工程で形成された第１画素電極パターン、ソース電極パターン、ドレイン電極パターン及びデータラインパターンと、
第２回パターニング工程で形成された有機半導体アイランドパターン及びゲート絶縁アイランドパターンと、
第３回パターニング工程で形成されたデータラインパッド領域と、
第４回パターニング工程で形成された第２画素電極パターン、ゲート電極パターン及びゲートラインパターンと、を備えることを特徴とする有機薄膜トランジスタアレイ基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110136011.9 | 2011-05-24 | ||
| CN201110136011.9A CN102779942B (zh) | 2011-05-24 | 2011-05-24 | 一种有机薄膜晶体管阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012248840A true JP2012248840A (ja) | 2012-12-13 |
Family
ID=46178434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012118451A Pending JP2012248840A (ja) | 2011-05-24 | 2012-05-24 | 有機薄膜トランジスタアレイ基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8785264B2 (ja) |
| EP (1) | EP2528126B1 (ja) |
| JP (1) | JP2012248840A (ja) |
| KR (1) | KR101415484B1 (ja) |
| CN (1) | CN102779942B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016520205A (ja) * | 2013-04-28 | 2016-07-11 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板およびその製作方法、当該アレイ基板を備える表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779785A (zh) * | 2012-07-25 | 2012-11-14 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法和显示装置 |
| CN103022353A (zh) * | 2012-12-27 | 2013-04-03 | 青岛龙泰天翔通信科技有限公司 | 一种制备有机半导体的处理方法 |
| CN105470388B (zh) | 2015-11-18 | 2018-09-28 | 深圳市华星光电技术有限公司 | 有机半导体薄膜晶体管及其制作方法 |
| GB2590427A (en) * | 2019-12-17 | 2021-06-30 | Flexanable Ltd | Semiconductor devices |
| TWI756922B (zh) * | 2020-11-17 | 2022-03-01 | 友達光電股份有限公司 | 有機半導體裝置 |
| CN114924437B (zh) * | 2022-05-20 | 2024-01-12 | 北京京东方技术开发有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196589A (ja) * | 2000-01-04 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | トップゲート型ｔｆｔ構造及びその製造方法 |
| JP2006114859A (ja) * | 2004-01-21 | 2006-04-27 | Seiko Epson Corp | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
| JP2006303459A (ja) * | 2005-03-24 | 2006-11-02 | Semiconductor Energy Lab Co Ltd | 半導体装置、及びその製造方法 |
| JP2007150240A (ja) * | 2005-11-29 | 2007-06-14 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法 |
| US20080002124A1 (en) * | 2006-06-29 | 2008-01-03 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
| US20080087886A1 (en) * | 2006-10-16 | 2008-04-17 | Lg Philips Lcd Co. Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| US20090096949A1 (en) * | 2007-10-12 | 2009-04-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel, method for manufacturing the same and display device with the same |
| JP2009538526A (ja) * | 2006-05-22 | 2009-11-05 | ナンヤン テクノロジカル ユニヴァーシティー | 有機薄膜トランジスタ用の溶液プロセスにより作製される無機膜 |
| JP2010191421A (ja) * | 2009-02-18 | 2010-09-02 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| JP2010278173A (ja) * | 2009-05-28 | 2010-12-09 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 |
| JP2011085923A (ja) * | 2009-09-16 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344849A (ja) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| KR101243809B1 (ko) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법 |
| US8974918B2 (en) * | 2006-07-04 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR101326129B1 (ko) | 2007-07-24 | 2013-11-06 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101450884B1 (ko) | 2007-12-18 | 2014-10-21 | 엘지디스플레이 주식회사 | 평판표시장치 및 이의 제조 방법 |
| US8441007B2 (en) * | 2008-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| CN101807584B (zh) * | 2009-02-18 | 2012-12-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101957530B (zh) * | 2009-07-17 | 2013-07-24 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
-
2011
- 2011-05-24 CN CN201110136011.9A patent/CN102779942B/zh active Active
-
2012
- 2012-05-23 US US13/479,048 patent/US8785264B2/en active Active
- 2012-05-24 KR KR1020120055575A patent/KR101415484B1/ko active IP Right Grant
- 2012-05-24 JP JP2012118451A patent/JP2012248840A/ja active Pending
- 2012-05-24 EP EP12169196.8A patent/EP2528126B1/en not_active Not-in-force
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196589A (ja) * | 2000-01-04 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | トップゲート型ｔｆｔ構造及びその製造方法 |
| JP2006114859A (ja) * | 2004-01-21 | 2006-04-27 | Seiko Epson Corp | アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法 |
| JP2006303459A (ja) * | 2005-03-24 | 2006-11-02 | Semiconductor Energy Lab Co Ltd | 半導体装置、及びその製造方法 |
| JP2007150240A (ja) * | 2005-11-29 | 2007-06-14 | Lg Philips Lcd Co Ltd | 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法 |
| JP2009538526A (ja) * | 2006-05-22 | 2009-11-05 | ナンヤン テクノロジカル ユニヴァーシティー | 有機薄膜トランジスタ用の溶液プロセスにより作製される無機膜 |
| US20080002124A1 (en) * | 2006-06-29 | 2008-01-03 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
| US20080087886A1 (en) * | 2006-10-16 | 2008-04-17 | Lg Philips Lcd Co. Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| US20090096949A1 (en) * | 2007-10-12 | 2009-04-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel, method for manufacturing the same and display device with the same |
| JP2010191421A (ja) * | 2009-02-18 | 2010-09-02 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
| JP2010278173A (ja) * | 2009-05-28 | 2010-12-09 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器 |
| JP2011085923A (ja) * | 2009-09-16 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | 発光装置及び発光装置の作製方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016520205A (ja) * | 2013-04-28 | 2016-07-11 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板およびその製作方法、当該アレイ基板を備える表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102779942B (zh) | 2015-11-25 |
| CN102779942A (zh) | 2012-11-14 |
| KR101415484B1 (ko) | 2014-07-04 |
| US8785264B2 (en) | 2014-07-22 |
| EP2528126A1 (en) | 2012-11-28 |
| US20120298972A1 (en) | 2012-11-29 |
| EP2528126B1 (en) | 2018-04-25 |
| KR20120131120A (ko) | 2012-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5951773B2 (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| JP2012248840A (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法 | |
| JP6129313B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置 | |
| US9761617B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| JP6049111B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置 | |
| WO2015089964A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置 | |
| WO2013127200A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2014206035A1 (zh) | 阵列基板及其制作方法、显示面板和显示装置 | |
| KR100675639B1 (ko) | 유기 박막트랜지스터 및 액정표시소자의 제조방법 | |
| US9240562B2 (en) | OTFT array substrate, display device and method for manufacturing the same | |
| KR102164941B1 (ko) | 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 | |
| WO2014015585A1 (zh) | 有机薄膜晶体管阵列基板制作方法 | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| US10199236B2 (en) | Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2014208442A1 (ja) | 薄膜トランジスタ | |
| KR100662787B1 (ko) | 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법 | |
| JP5375058B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| KR20110066746A (ko) | 액정표시장치의 어레이기판 및 그 제조방법 | |
| KR20090059511A (ko) | 유기박막트랜지스터 제조방법 | |
| KR20070095549A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160614 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161205 |