CN102779942A - 一种有机薄膜晶体管阵列基板及其制作方法 - Google Patents

一种有机薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN102779942A
CN102779942A CN2011101360119A CN201110136011A CN102779942A CN 102779942 A CN102779942 A CN 102779942A CN 2011101360119 A CN2011101360119 A CN 2011101360119A CN 201110136011 A CN201110136011 A CN 201110136011A CN 102779942 A CN102779942 A CN 102779942A
Authority
CN
China
Prior art keywords
photoresist
time
composition technology
film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101360119A
Other languages
English (en)
Other versions
CN102779942B (zh
Inventor
张学辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201110136011.9A priority Critical patent/CN102779942B/zh
Priority to US13/479,048 priority patent/US8785264B2/en
Priority to JP2012118451A priority patent/JP2012248840A/ja
Priority to KR1020120055575A priority patent/KR101415484B1/ko
Priority to EP12169196.8A priority patent/EP2528126B1/en
Publication of CN102779942A publication Critical patent/CN102779942A/zh
Application granted granted Critical
Publication of CN102779942B publication Critical patent/CN102779942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种有机薄膜晶体管阵列基板的制作方法，包括：在玻璃基板上沉积一层透明导电薄膜和一层源漏金属薄膜，并进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形；进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形；沉积一层钝化层薄膜，并进行第三次构图工艺，形成数据线接口区域；沉积一层透明导电薄膜和栅极金属薄膜，并进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形；本发明还提供一种有机薄膜晶体管阵列基板。根据本发明的技术方案，能够高效的实现有机薄膜晶体管阵列基板的制作。

Description

一种有机薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及阵列基板的制作技术，尤其涉及一种有机薄膜晶体管阵列基板及其制作方法。
背景技术
有机薄膜晶体管(OTFT，Organic Thin Film Transistors)是采用有机半导体为有源层的逻辑单元器件，与无机晶体管相比，OTFT具有下述主要优点：有机薄膜的成膜技术更多、更新，如Langmuir-Blodgett(LB)技术、分子自组装技术、真空蒸镀、喷墨打印等，从而使制作工艺简单、多样、成本低；器件的尺寸能做得更小，集成度更高，分子尺度的减小和集成度的提高意味着操作功率的减小以及运算速度的提高；以有机聚合物制成的晶体管，其电性能可通过对有机分子结构进行适当的修饰而得到满意的结果；而且有机物易于获得，有机场效应管的制作工艺也更为简单，并不要求严格的控制气氛条件和苛刻的纯度要求，因而能有效地降低器件的成本；全部由有机材料制备的所谓“全有机”的晶体管呈现出非常好的柔韧性，而且质量轻，携带方便。有研究表明，对器件进行适度的扭曲或弯曲，器件的电特性并没有显著的改变，其良好的柔韧性进一步拓宽了有机晶体管的使用范围，在平板显示、传感器、存储卡、射频识别标签等领域中，显现出应用前景，因此有机薄膜晶体管的研究与开发在国际上受到广泛关注。
现有技术中存在一些有机薄膜晶体管阵列基板的制作方案，但是这些制作方案都存在6～7次的构图工艺，由于有机薄膜晶体管阵列基板的制作过程是采用多次构图工艺实现的，且每次构图工艺都需要把掩模板图形转移到薄膜图形上，并且掩模板图形需要精确的覆盖在下一层薄膜图形之上，因此现有的制作方案中，掩模板使用的数量较多，生产效率比较低，成本较高。
发明内容
有鉴于此，本发明的主要目的在于提供一种有机薄膜晶体管阵列基板及其制作方法，能够高效的实现有机薄膜晶体管阵列基板的制作。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种有机薄膜晶体管阵列基板的制作方法，包括：
在玻璃基板上沉积一层透明导电薄膜和一层源漏金属薄膜，并进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形；
进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形；
沉积一层钝化层薄膜，并进行第三次构图工艺，形成数据线接口区域；
沉积一层透明导电薄膜和栅极金属薄膜，并进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形。
上述方法中，所述进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形为：
在所述源漏金属薄膜上旋涂一层光刻胶，采用掩模板对光刻胶进行曝光显影处理，得到光刻胶去除区域、光刻胶部分保留区域和光刻胶完全保留区域；
进行第一次刻蚀处理，刻蚀光刻胶去除区域的透明导电薄膜与源漏金属薄膜；
对所述光刻胶进行灰化处理，去除所述光刻胶部分保留区域的光刻胶；
进行第二次刻蚀处理，刻蚀光刻胶部分保留区域的源漏金属薄膜，得到第一像素电极图形；
剥离所述光刻胶完全保留区域的光刻胶，得到源电极图形、漏电极图形和数据线图形。
上述方法中，所述进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形为：
制备酞菁氧钒有机半导体薄膜，并制备聚乙烯苯酚栅绝缘层薄膜，进行前烘处理和后烘处理；
旋涂一层光刻胶，并利用掩模板对光刻胶进行曝光显影处理，得到光刻胶去除区域和光刻胶完全保留区域；
进行刻蚀处理，刻蚀掉光刻胶去除区域的栅绝缘层薄膜与有机半导体薄膜层。
上述方法中，
所述前烘处理为在100℃下进行20min的前烘处理；
所述后烘处理为在130℃下进行20min的后烘处理。
上述方法中，所述进行第三次构图工艺，形成数据线接口区域为：
进行第三次构图工艺，将数据线接口区域的钝化层薄膜去除，暴露出数据线接口区域。
上述方法中，所述进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形为：
在沉积的透明导电薄膜与栅金属薄膜后，旋涂一层光刻胶，并利用掩模板对光刻胶进行曝光显影处理，得到光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域；
进行第一次刻蚀处理，刻蚀掉光刻胶去除区域的透明导电薄膜与栅电极金属薄膜；
对光刻胶进行灰化处理，去除光刻胶部分保留区域的光刻胶；
进行第二次刻蚀处理，得到第二像素电极图形；
剥离光刻胶完全保留区域的光刻胶，得到栅电极图形和栅线图形。
上述方法中，所述掩模板为半色调掩模板或灰色调掩模板。
本发明还提供一种有机薄膜晶体管阵列基板，包括：在第一次构图工艺中形成的第一像素电极图形、源电极图形、漏电极图形和数据线图形，在第二次构图工艺中形成的有机半导体层薄膜图形和栅绝缘层薄膜图形，在第三次构图工艺中形成的数据线接口区域，以及在第四次构图工艺中形成的第二像素电极图形、栅电极图形和栅线图形。
本发明提供的有机薄膜晶体管阵列基板及其制作方法，在玻璃基板上沉积一层透明导电薄膜和一层源漏金属薄膜，并进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形；进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形；沉积一层钝化层薄膜，并进行第三次构图工艺，形成数据线接口区域；沉积一层透明导电薄膜和栅极金属薄膜，并进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形，一共采用四次构图工艺，可以在一次构图工艺中实现第一像素电极图形、源电极图形、漏电极图形和数据线图形，或有机半导体层薄膜图形和栅绝缘层薄膜图形，或第二像素电极图形、栅电极图形和栅线图形，因此在本发明提供的有机薄膜晶体管阵列基板的制作方法中，仅存在四次构图工艺，因而可以简化制作工艺，减少掩模板使用的数量，进而降低有机薄膜晶体管阵列基板的制作成本，提高生产效率。
附图说明
图1是本发明实现有机薄膜晶体管阵列基板的制作方法的流程示意图；
图2(a)是本发明在玻璃基板上沉积一层透明导电薄膜和一层金属薄膜后的OTFT的截面示意图；
图2(b)是本发明第一次构图工艺中掩模板曝光显影处理后的OTFT的截面示意图；
图2(c)是本发明第一次构图工艺中第一次刻蚀后的OTFT的截面示意图；
图2(d)是本发明第一次构图工艺中对光刻胶进行灰化处理后的OTFT的截面示意图；
图2(e)是本发明第一次构图工艺中第二次刻蚀后的OTFT的截面示意图；
图2(f)是本发明第一次构图工艺中第二次刻蚀后的OTFT的平面示意图；
图2(g)是本发明第一次构图工艺中光刻胶被剥离后的OTFT的截面示意图；
图3(a)是本发明制备有机半导体薄膜和栅绝缘层薄膜后的OTFT的截面示意图；
图3(b)是本发明第二次构图工艺中掩模板曝光显影处理后的OTFT的截面示意图；
图3(c)是本发明第二次构图工艺中刻蚀后的OTFT的截面示意图；
图3(d)是本发明第二次构图工艺中刻蚀后的OTFT的平面示意图；
图4是本发明第三次构图工艺后的OTFT的截面示意图；
图5(a)是本发明在第三次构图工艺后在阵列基板上沉积透明导电薄膜与栅金属薄膜后的截面示意图；
图5(b)是本发明的第四次构图工艺中掩模板曝光显影处理后的OTFT的截面示意图；
图5(c)是本发明第四次构图工艺中第一次刻蚀后的OTFT的截面示意图；
图5(d)是本发明第四次构图工艺中对光刻胶进行灰化处理后的OTFT的截面示意图；
图5(e)是本发明第四次构图工艺中第二次刻蚀处理后的OTFT的截面示意图；
图5(f)是本发明第四次构图工艺中剥离光刻胶后的OTFT的截面示意图。
具体实施方式
本发明的基本思想是：在玻璃基板上沉积一层透明导电薄膜和一层源漏金属薄膜，并进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形；进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形；沉积一层钝化层薄膜，并进行第三次构图工艺，形成数据线接口区域；沉积一层透明导电薄膜和栅极金属薄膜，并进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形。
下面通过附图及具体实施例对本发明再做进一步的详细说明。
本发明提供一种有机薄膜晶体管阵列基板的制作方法，图1是本发明实现有机薄膜晶体管阵列基板的制作方法的流程示意图，如图1所示，该方法包括以下步骤：
步骤101，在玻璃基板上沉积一层透明导电薄膜和一层源漏金属薄膜，并进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形；
具体的，图2(a)是本发明在玻璃基板上沉积一层透明导电薄膜和一层金属薄膜后的OTFT的截面示意图，如图2(a)所示，在玻璃基板21上，利用溅射的方法先沉积一层透明导电薄膜22，然后在透明导电薄膜上利用溅射的方法再沉积一层源漏金属薄膜23；
图2(b)是本发明第一次构图工艺中掩模板曝光显影处理后的OTFT的截面示意图，如图2(b)所示，在如图2(a)所示的阵列基板上再旋涂一层光刻胶24，采用半色调掩模板或灰色调掩模板对光刻胶24进行曝光显影处理，其中，区域A为光刻胶去除区域，区域B为光刻胶部分保留区域，区域C为光刻胶完全保留区域，光刻胶完全保留区域是对应于形成源电极图形、漏电极图形及数据线图形的区域，光刻胶部分保留区域是对应于形成第一像素电极图形的区域，光刻胶去除区域是对应于光刻胶完全保留区域与光刻胶部分保留区域之外的区域，用于形成沟道区域；
图2(c)是本发明第一次构图工艺中第一次刻蚀后的OTFT的截面示意图，如图2(c)所示，对图2(b)所示的阵列基板进行第一次刻蚀处理，(剥离)刻蚀光刻胶去除区域的透明导电薄膜与源漏金属薄膜；
图2(d)是本发明第一次构图工艺中对光刻胶进行灰化处理后的OTFT的截面示意图，如图2(d)所示，对图2(c)所示的阵列基板上的光刻胶进行灰化处理，光刻胶部分保留区域的光刻胶被去除；
图2(e)是本发明第一次构图工艺中第二次刻蚀后的OTFT的截面示意图，图2(f)是本发明第一次构图工艺中第二次刻蚀后的OTFT的平面示意图，如图2(e)和2(f)所示，对图2(d)所示的阵列基板进行第二次刻蚀处理，刻蚀光刻胶部分保留区域的源漏金属薄膜，得到第一像素电极图形；
图2(g)是本发明第一次构图工艺中光刻胶被剥离后的OTFT的截面示意图，如图2(g)所示，剥离对图2(e)所示的阵列基板上的光刻胶完全保留区域的光刻胶，得到源电极图形、漏电极图形和数据线图形。
步骤102，进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形；
具体的，图3(a)是本发明制备有机半导体薄膜和栅绝缘层薄膜后的OTFT的截面示意图，如图3(a)所示，在步骤101形成的阵列基板上，利用真空蒸发的方式制备酞菁氧钒有机半导体薄膜25，酞菁氧钒有机半导体薄膜25的厚度为50nm；然后利用旋涂的方式制备聚乙烯苯酚(PVP，Poly(4-Vinylphenol))栅绝缘层薄膜26，并在100℃下，进行20min的前烘处理，在130℃下，进行20min的后烘处理，这里需要保证处理后得到的栅绝缘层薄膜的厚度为550nm；
图3(b)是本发明第二次构图工艺中掩模板曝光显影处理后的OTFT的截面示意图，如图3(b)所示，在图3(a)所示的阵列基板上旋涂一层光刻胶27，并利用掩模板对光刻胶27进行曝光显影处理，其中，区域A为光刻胶去除区域，区域B为光刻胶完全保留区域，光刻胶完全保留区域是对应于形成有机半导体层薄膜图形与栅绝缘层薄膜图形的区域；
图3(c)是本发明第二次构图工艺中刻蚀后的OTFT的截面示意图，图3(d)是本发明第二次构图工艺中刻蚀后的OTFT的平面示意图，如图3(c)和3(d)所示，对图3(b)所示的阵列基板进行刻蚀处理，刻蚀掉光刻胶去除区域的栅绝缘层薄膜与有机半导体薄膜层。
本步骤中首先制备了有机半导体薄膜和栅绝缘层薄膜，这是制作有机薄膜晶体管阵列基板的基础。
步骤103，沉积一层钝化层薄膜，并进行第三次构图工艺，形成数据线接口区域；
具体的，图4是本发明第三次构图工艺后的OTFT的截面示意图，如图4所示，在步骤102形成的阵列基板上，再沉积一层钝化层薄膜，在沉积完钝化层薄膜后，进行第三次构图工艺，将数据线接口区域的钝化层薄膜去除，暴露出数据线接口区域，形成钝化层薄膜图形28。
步骤104，沉积一层透明导电薄膜和栅极金属薄膜，并进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形；
具体的，图5(a)是本发明在第三次构图工艺后在阵列基板上沉积透明导电薄膜与栅金属薄膜后的截面示意图，如图5(a)所示，在步骤103形成的阵列基板上先沉积一层透明导电薄膜29，再沉积一层栅极金属薄膜30；
图5(b)是本发明的第四次构图工艺中掩模板曝光显影处理后的OTFT的截面示意图，如图5(b)所示，在沉积透明导电薄膜29与栅金属薄膜30后，再旋涂一层光刻胶31，并利用半色调掩模板或灰色调掩模板对光刻胶31进行曝光显影处理；其中，区域A为光刻胶完全保留区域，区域B为光刻胶部分保留区域，区域C为光刻胶去除区域，光刻胶完全保留区域是对应于形成栅电极图形和栅线图形的区域，光刻胶部分保留区域是对应于形成第二像素电极图形的区域，光刻胶完全去除区域是对应于光刻胶完全保留区域与光刻胶部分保留区域之外的区域；
图5(c)是本发明第四次构图工艺中第一次刻蚀后的OTFT的截面示意图，如图5(c)所示，对于图5(b)所示的阵列基板进行第一次刻蚀处理，刻蚀掉光刻胶去除区域的透明导电薄膜与栅电极金属薄膜；
图5(d)是本发明第四次构图工艺中对光刻胶进行灰化处理后的OTFT的截面示意图，如图5(d)所示，对图5(c)所示的阵列基板上的光刻胶进行灰化处理，光刻胶部分保留区域的光刻胶被去除；
图5(e)是本发明第四次构图工艺中第二次刻蚀处理后的OTFT的截面示意图，如图5(e)所示，对图5(d)所示的阵列基板进行第二次刻蚀处理，刻蚀掉第二像素电极上的栅电极金属薄膜，得到第二像素电极图形；
图5(f)是本发明第四次构图工艺中剥离光刻胶后的OTFT的截面示意图，如图5(f)所示，剥离对图5(e)所示的阵列基板上的光刻胶完全保留区域的光刻胶，得到栅电极图形和栅线图形。
基于以上描述可见，本发明还提供一种有机薄膜晶体管阵列基板，该有机薄膜晶体管阵列基板包括：在第一次构图工艺中形成的第一像素电极图形、源电极图形、漏电极图形和数据线图形，在第二次构图工艺中形成的有机半导体层薄膜图形和栅绝缘层薄膜图形，在第三次构图工艺中形成的数据线接口区域，以及在第四次构图工艺中形成的第二像素电极图形、栅电极图形和栅线图形。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种有机薄膜晶体管阵列基板的制作方法，其特征在于，该方法包括：
在玻璃基板上沉积一层透明导电薄膜和一层源漏金属薄膜，并进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形；
进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形；
沉积一层钝化层薄膜，并进行第三次构图工艺，形成数据线接口区域；
沉积一层透明导电薄膜和栅极金属薄膜，并进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形。
2.根据权利要求1所述的方法，其特征在于，所述进行第一次构图工艺，形成第一像素电极图形、源电极图形、漏电极图形和数据线图形为：
在所述源漏金属薄膜上旋涂一层光刻胶，采用掩模板对光刻胶进行曝光显影处理，得到光刻胶去除区域、光刻胶部分保留区域和光刻胶完全保留区域；
进行第一次刻蚀处理，刻蚀光刻胶去除区域的透明导电薄膜与源漏金属薄膜；
对所述光刻胶进行灰化处理，去除所述光刻胶部分保留区域的光刻胶；
进行第二次刻蚀处理，刻蚀光刻胶部分保留区域的源漏金属薄膜，得到第一像素电极图形；
剥离所述光刻胶完全保留区域的光刻胶，得到源电极图形、漏电极图形和数据线图形。
3.根据权利要求1所述的方法，其特征在于，所述进行第二次构图工艺，形成有机半导体层薄膜图形和栅绝缘层薄膜图形为：
制备酞菁氧钒有机半导体薄膜，并制备聚乙烯苯酚栅绝缘层薄膜，进行前烘处理和后烘处理；
旋涂一层光刻胶，并利用掩模板对光刻胶进行曝光显影处理，得到光刻胶去除区域和光刻胶完全保留区域；
进行刻蚀处理，刻蚀掉光刻胶去除区域的栅绝缘层薄膜与有机半导体薄膜层。
4.根据权利要求3所述的方法，其特征在于，
所述前烘处理为在100℃下进行20min的前烘处理；
所述后烘处理为在130℃下进行20min的后烘处理。
5.根据权利要求1所述的方法，其特征在于，所述进行第三次构图工艺，形成数据线接口区域为：
进行第三次构图工艺，将数据线接口区域的钝化层薄膜去除，暴露出数据线接口区域。
6.根据权利要求1所述的方法，其特征在于，所述进行第四次构图工艺，形成第二像素电极图形、栅电极图形和栅线图形为：
在沉积的透明导电薄膜与栅金属薄膜后，旋涂一层光刻胶，并利用掩模板对光刻胶进行曝光显影处理，得到光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域；
进行第一次刻蚀处理，刻蚀掉光刻胶去除区域的透明导电薄膜与栅电极金属薄膜；
对光刻胶进行灰化处理，去除光刻胶部分保留区域的光刻胶；
进行第二次刻蚀处理，得到第二像素电极图形；
剥离光刻胶完全保留区域的光刻胶，得到栅电极图形和栅线图形。
7.根据权利要求2或6所述的方法，其特征在于，所述掩模板为半色调掩模板或灰色调掩模板。
8.一种有机薄膜晶体管阵列基板，其特征在于，该有机薄膜晶体管阵列基板包括：在第一次构图工艺中形成的第一像素电极图形、源电极图形、漏电极图形和数据线图形，在第二次构图工艺中形成的有机半导体层薄膜图形和栅绝缘层薄膜图形，在第三次构图工艺中形成的数据线接口区域，以及在第四次构图工艺中形成的第二像素电极图形、栅电极图形和栅线图形。
CN201110136011.9A 2011-05-24 2011-05-24 一种有机薄膜晶体管阵列基板及其制作方法 Active CN102779942B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201110136011.9A CN102779942B (zh) 2011-05-24 2011-05-24 一种有机薄膜晶体管阵列基板及其制作方法
US13/479,048 US8785264B2 (en) 2011-05-24 2012-05-23 Organic TFT array substrate and manufacture method thereof
JP2012118451A JP2012248840A (ja) 2011-05-24 2012-05-24 有機薄膜トランジスタアレイ基板及びその製造方法
KR1020120055575A KR101415484B1 (ko) 2011-05-24 2012-05-24 유기 ｔｆｔ 어레이 기판 및 그 제조 방법
EP12169196.8A EP2528126B1 (en) 2011-05-24 2012-05-24 Manufacture method of an organic TFT array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110136011.9A CN102779942B (zh) 2011-05-24 2011-05-24 一种有机薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN102779942A true CN102779942A (zh) 2012-11-14
CN102779942B CN102779942B (zh) 2015-11-25

Family

ID=46178434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110136011.9A Active CN102779942B (zh) 2011-05-24 2011-05-24 一种有机薄膜晶体管阵列基板及其制作方法

Country Status (5)

Country Link
US (1) US8785264B2 (zh)
EP (1) EP2528126B1 (zh)
JP (1) JP2012248840A (zh)
KR (1) KR101415484B1 (zh)
CN (1) CN102779942B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022353A (zh) * 2012-12-27 2013-04-03 青岛龙泰天翔通信科技有限公司 一种制备有机半导体的处理方法
CN105470388A (zh) * 2015-11-18 2016-04-06 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
CN113394342A (zh) * 2020-11-17 2021-09-14 友达光电股份有限公司 有机半导体装置
CN114924437A (zh) * 2022-05-20 2022-08-19 北京京东方技术开发有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779785A (zh) * 2012-07-25 2012-11-14 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法和显示装置
CN103258827B (zh) * 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
GB2590427A (en) * 2019-12-17 2021-06-30 Flexanable Ltd Semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101391A (zh) * 2006-07-04 2008-01-09 株式会社半导体能源研究所 显示装置以及电子器械
CN101807584A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
JP4989907B2 (ja) * 2005-03-24 2012-08-01 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US8080822B2 (en) * 2006-05-22 2011-12-20 Nanyang Technological University Solution-processed inorganic films for organic thin film transistors
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101326129B1 (ko) 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20090037725A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR101450884B1 (ko) 2007-12-18 2014-10-21 엘지디스플레이 주식회사 평판표시장치 및 이의 제조 방법
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN101807583B (zh) * 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5458669B2 (ja) * 2009-05-28 2014-04-02 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR102113064B1 (ko) * 2009-09-16 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101391A (zh) * 2006-07-04 2008-01-09 株式会社半导体能源研究所 显示装置以及电子器械
CN101807584A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022353A (zh) * 2012-12-27 2013-04-03 青岛龙泰天翔通信科技有限公司 一种制备有机半导体的处理方法
CN105470388A (zh) * 2015-11-18 2016-04-06 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
US9887374B2 (en) 2015-11-18 2018-02-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic thin film transistor and a manufacturing method of the same
CN105470388B (zh) * 2015-11-18 2018-09-28 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
CN113394342A (zh) * 2020-11-17 2021-09-14 友达光电股份有限公司 有机半导体装置
CN113394342B (zh) * 2020-11-17 2023-05-02 友达光电股份有限公司 有机半导体装置
CN114924437A (zh) * 2022-05-20 2022-08-19 北京京东方技术开发有限公司 阵列基板及其制备方法、显示装置
CN114924437B (zh) * 2022-05-20 2024-01-12 北京京东方技术开发有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20120298972A1 (en) 2012-11-29
EP2528126B1 (en) 2018-04-25
US8785264B2 (en) 2014-07-22
KR101415484B1 (ko) 2014-07-04
KR20120131120A (ko) 2012-12-04
EP2528126A1 (en) 2012-11-28
CN102779942B (zh) 2015-11-25
JP2012248840A (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
US8871562B2 (en) Organic thin film transistor array substrate and method for manufacturing the same, and display device
CN102779942A (zh) 一种有机薄膜晶体管阵列基板及其制作方法
CN104950541B (zh) Boa型液晶显示面板及其制作方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
WO2015096394A1 (zh) 薄膜晶体管的制备方法、阵列基板的制备方法及阵列基板
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN102709237B (zh) 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN105655359A (zh) Tft基板的制作方法
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN105047723A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN102683593B (zh) 一种有机薄膜晶体管阵列基板的制作方法
CN104157609A (zh) Tft基板的制作方法及其结构
CN102693938B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN102983103A (zh) 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN105280552B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN102646792A (zh) 有机薄膜晶体管阵列基板及其制备方法
CN105047675B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法
CN202977421U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant