CN103258827B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103258827B
CN103258827B CN201310155747.XA CN201310155747A CN103258827B CN 103258827 B CN103258827 B CN 103258827B CN 201310155747 A CN201310155747 A CN 201310155747A CN 103258827 B CN103258827 B CN 103258827B
Authority
CN
China
Prior art keywords
active layer
photoresist
film
transparency electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310155747.XA
Other languages
English (en)
Other versions
CN103258827A (zh
Inventor
宁策
高涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310155747.XA priority Critical patent/CN103258827B/zh
Publication of CN103258827A publication Critical patent/CN103258827A/zh
Priority to EP13854193.3A priority patent/EP2993698B1/en
Priority to JP2016509266A priority patent/JP2016520205A/ja
Priority to KR1020147016063A priority patent/KR101630103B1/ko
Priority to PCT/CN2013/085511 priority patent/WO2014176877A1/zh
Priority to US14/359,645 priority patent/US9698165B2/en
Application granted granted Critical
Publication of CN103258827B publication Critical patent/CN103258827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明实施例提供阵列基板及其制作方法、显示装置，涉及显示技术领域，能够减少制作阵列基板所需的光刻掩膜工艺的次数，缩短研发和大规模量产的时间，降低制作成本。本发明的阵列基板，包括：基板；设置于所述基板上的有源层、第一透明电极，以及所述有源层上、用于保护后续的源、漏极之间的有源层区域的刻蚀阻挡层，所述有源层、第一透明电极及所述刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，所述有源层的掺杂区域与所述第一透明电极的材料相同；设置于所述有源层上的源、漏极，所述有源层与所述源、漏极之间设置有与后续的第二透明电极相同材料的透明导电材料，且所述源、漏极通过所述透明导电材料与所述有源层的掺杂区域相连接。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及阵列基板及其制作方法、显示装置。
背景技术
随着显示技术的不断进步，用户对显示装置的需求不断增加，TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜场效应晶体管液晶显示器)也在手机、液晶显示器、平板电脑等产品中得到了广泛的应用。此外，随着显示装置的不断普及，人们对于显示装置的色彩质量、对比度、可视角度、响应速度、低功耗的需求也日益增长，于是，OLED(OrganicLight-EmittingDiode，薄膜场效应晶体管有机发光二极管)显示器也开始逐渐进入了用户的视野。
现有技术在制作阵列基板时，通常需要进行6-8次光刻掩膜工艺才能制作完成该阵列基板，因此，在研发和大规模量产上耗时时间长，制作成本较高。
发明内容
本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够减少制作阵列基板所需的光刻掩膜工艺的次数，缩短研发和大规模量产的时间，降低制作成本。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例提供一种阵列基板，包括：
基板；
设置于所述基板上的有源层、第一透明电极，以及所述有源层上、用于保护后续的源、漏极之间的有源层区域的刻蚀阻挡层，所述有源层、第一透明电极及所述刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，所述有源层的掺杂区域与所述第一透明电极的材料相同；
设置于所述有源层上的源、漏极，所述有源层与所述源、漏极之间设置有与后续形成的第二透明电极相同材料的透明导电材料，且所述源、漏极通过所述透明导电材料与所述有源层的掺杂区域相连接。
所述阵列基板，还包括：
设置于所述基板与所述有源层之间的缓冲层。
所述阵列基板，还包括：
设置于所述有源层、刻蚀阻挡层及第一透明电极上的栅绝缘层。
所述阵列基板，还包括：
设置于所述栅绝缘层上的栅极，所述栅极设置于所述有源层的上方；
设置于所述栅极和所述栅绝缘层上的保护层；
设置于所述有源层的上方、对应于后续形成的源极和漏极的过孔，所述源、漏极通过所述过孔与所述有源层的掺杂区域电连接；
设置于所述保护层上的第二透明电极，所述第二透明电极为狭缝状电极。
所述第二透明电极的厚度在30nm至50nm的范围内。
所述有源层及所述第一透明电极的厚度在30nm至50nm的范围内，所述刻蚀阻挡层的厚度在100nm至200nm的范围内。
本发明实施例还提供一种显示装置，包括具有上述任一特征的阵列基板。
本发明实施例还提供一种阵列基板的制作方法，包括：
在基板上形成氧化物半导体薄膜和绝缘薄膜；
采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层。
形成所述有源层及所述第一透明电极的基体材料相同。
所述采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层，具体包括：
在所述绝缘薄膜上形成第一光刻胶；
对第一光刻胶进行半曝光，显影后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，所述第一光刻胶完全保留区域对应于所述有源层上、用于保护后续形成的源、漏电极之间的有源层区域，所述第一光刻胶部分保留区域对应于所述源极、漏极以及所述第一透明电极；
刻蚀所述第一光刻胶完全去除区域对应的绝缘薄膜和氧化物半导体薄膜；
去除所述第一光刻胶部分保留区域的第一光刻胶；
刻蚀所述第一光刻胶部分保留区域对应的绝缘薄膜，去除光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层；
采用掺杂工艺，将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极。
采用所述掺杂工艺处理所述氧化物半导体薄膜的方法包括：
采用氢H、铝Al、锡Sn或钛Ti离子，对所述氧化物半导体薄膜进行处理。
所述有源层及所述第一透明电极的厚度在30nm至50nm的范围内，所述刻蚀阻挡层的厚度在100nm至200nm的范围内。
所述在基板上形成氧化物半导体薄膜和绝缘薄膜之前，所述方法还包括：
在所述基板上形成缓冲层。
所述形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层之后，所述方法还包括：
在完成上述工艺的基板上形成栅绝缘层；
在所述栅绝缘层上形成栅极薄膜；
采用一次构图工艺处理所述栅极薄膜，以在所述有源层上方形成栅极。
在形成所述栅极之后，所述方法还包括：
在完成上述工艺的基板上形成保护层；
采用一次构图工艺，在所述有源层对应于源极、漏极的上方形成过孔。
在形成所述过孔之后，所述方法还包括：
在完成上述工艺的基板上形成透明导电薄膜和金属薄膜；
采用一次构图工艺处理所述透明导电薄膜和金属薄膜，以形成源极、漏极和第二透明电极。
所述采用一次构图工艺处理所述透明导电薄膜和金属薄膜，以形成源极、漏极和第二透明电极，具体包括：
在所述金属薄膜上形成第二光刻胶；
对所述第二光刻胶进行半曝光，显影后形成第二光刻胶完全保留区域、第二光刻胶部分保留区域以及第二光刻胶完全去除区域，所述第二光刻胶完全保留区域对应于后续形成所述源极和漏极的区域，所述第二光刻胶部分保留区域对应于后续形成所述第二透明电极的区域；
刻蚀所述第二光刻胶完全去除区域对应的金属薄膜和透明导电薄膜；
去除所述第二光刻胶部分保留区域的第二光刻胶；
刻蚀所述第二光刻胶部分保留区域对应的金属薄膜，以形成所述第二透明电极；
去除第二光刻胶完全保留区域的光刻胶，形成源、漏极，所述源、漏极通过与所述第二透明电极相同材料的透明导电薄膜与所述有源层的掺杂区域连接。
所述第二透明电极的厚度在30nm至50nm的范围内。
本发明实施例所提供的阵列基板及其制作方法、显示装置，阵列基板包括基板，设置于基板上的有源层、第一透明电极，以及有源层上、用于保护后续的源、漏极之间的有源层区域的刻蚀阻挡层，有源层、第一透明电极及刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，有源层的掺杂区域与第一透明电极的材料相同，设置于有源层上的源、漏极，有源层与源、漏极之间设置有与后续的第二透明电极相同材料的透明导电材料，且源、漏极通过透明导电材料与有源层的掺杂区域相连接。通过该方案，由于有源层、第一透明电极及刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，与现有技术相比减少了制作阵列基板所需的构图工艺的次数，缩短了研发和大规模量产的时间，降低了制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的结构示意图一；
图2为本发明实施例提供的阵列基板的制作方法流程图一；
图3为本发明实施例提供的阵列基板的结构示意图二；
图4为本发明实施例提供的阵列基板的制作方法流程图二；
图5为本发明实施例提供的阵列基板的结构示意图三；
图6为本发明实施例提供的阵列基板的结构示意图四；
图7为本发明实施例提供的阵列基板的结构示意图五；
图8为本发明实施例提供的阵列基板的结构示意图六；
图9为本发明实施例提供的阵列基板的结构示意图七；
图10为本发明实施例提供的阵列基板的结构示意图八；
图11为本发明实施例提供的阵列基板的结构示意图九；
图12为本发明实施例提供的阵列基板的结构示意图十；
图13为本发明实施例提供的阵列基板的制作方法流程图三；
图14为本发明实施例提供的阵列基板的结构示意图十一；
图15为本发明实施例提供的阵列基板的结构示意图十二；
图16为本发明实施例提供的阵列基板的结构示意图十三。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是：本发明的“上”“下”只是参考附图对本发明进行说明，不作为限定用语。
本发明实施例提供一种阵列基板，包括：
基板；
设置于所述基板上的有源层、第一透明电极，以及所述有源层上、用于保护后续的源、漏极之间的有源层区域的刻蚀阻挡层，所述有源层、第一透明电极及所述刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，所述有源层的掺杂区域与所述第一透明电极的材料相同；
设置于所述有源层上的源、漏极，所述有源层与所述源、漏极之间设置有与后续的第二透明电极相同材料的透明导电材料，且所述源、漏极通过所述透明导电材料与所述有源层的掺杂区域相连接。
本发明实施例提供一种阵列基板1，如图1所示，包括：
基板100；
设置于所述基板100上的缓冲层101；
设置于所述缓存层101上的有源层102和第一透明电极103；
设置于所述有源层102上的刻蚀阻挡层108，所述刻蚀阻挡层108对应于所述有源层102上、用于保护后续的源、漏极之间的有源层区域；
设置于所述有源层102、刻蚀阻挡层108及第一透明电极103上的栅绝缘层109；
设置于所述栅绝缘层109上的栅极110，所述栅极110设置于所述有源层102的上方；
设置于所述栅极110和所述栅绝缘层109上的保护层111；
设置于所述有源层102的上方、对应于后续形成的源极116和漏极117的过孔112，所述源、漏极通过所述过孔与所述有源层的掺杂区域电连接；
设置于所述过孔112内的源极116和漏极117，以及设置于所述保护层111上的第二透明电极118，所述第二透明电极118为狭缝状电极。
在本实施例中，以第一透明电极为公共电极，第二透明电极为像素电极为例进行说明。
在基板上可选择性的形成缓冲层，为避免玻璃基板中的杂质影响有源层，本实施例中优选在基板上形成缓冲层。
进一步地，所述第二透明电极的厚度在30nm至50nm的范围内。
进一步地，所述有源层及所述第一透明电极的厚度在30nm至50nm的范围内，所述刻蚀阻挡层的厚度在100nm至200nm的范围内。
本发明实施例所提供的阵列基板，包括基板，设置于基板上的有源层、第一透明电极，以及有源层上、用于保护后续形成的源、漏极之间的有源层区域的刻蚀阻挡层，有源层、第一透明电极及刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，有源层的掺杂区域与第一透明电极的材料相同，设置于有源层上的源、漏极，有源层与源、漏极之间设置有与后续的第二透明电极相同材料的透明导电材料，且源、漏极通过透明导电材料与有源层的掺杂区域相连接。通过该方案，由于有源层、第一透明电极及刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，与现有技术相比减少了制作TFT所需的构图工艺的次数，缩短了研发和大规模量产的时间，降低了制作成本。
本发明实施例提供一种阵列基板的制作方法，包括：
在基板上形成氧化物半导体薄膜和绝缘薄膜；
采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层，其中，形成所述有源层及所述第一透明电极的材料相同。
所述采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层，具体包括：
在所述绝缘薄膜上形成第一光刻胶；
对第一光刻胶进行半曝光，显影后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，所述第一光刻胶完全保留区域对应于所述有源层上、用于保护后续形成的源、漏电极之间的有源层区域，所述第一光刻胶部分保留区域对应于所述源极、漏极以及所述第一透明电极；
刻蚀所述第一光刻胶完全去除区域对应的绝缘薄膜和氧化物半导体薄膜；
去除所述第一光刻胶部分保留区域的第一光刻胶；
刻蚀所述第一光刻胶部分保留区域对应的绝缘薄膜，去除光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层；
采用掺杂工艺，将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极。
如图2所示，本发明实施例提供的一种阵列基板的制作方法，该方法包括：
S101、在基板上沉积缓冲层。
如图3所示，在经过预先清洗的基板100上，以PECVD(PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积)、LPCVD(LowPressureChemicalVaporDeposition，低压化学气相沉积)、APCVD(AtmosphericPressureChemicalVaporDeposition，大气压化学气相沉积)、ECR-CVD(ElectronCyclotronResonance-ChemicalVaporDeposition，电子回旋谐振化学气相沉积)或者溅射等方法形成缓冲层101，以阻挡基板100中所含的杂质扩散进入有源层中，防止对TFT元件的阈值电压和漏电流等特性产生影响。
需要补充的是，缓冲层101的材料为氧化硅和/或氮化硅，即缓冲层101可以为单层的氧化硅、氮化硅或者二者的叠层。
进一步地，缓冲层101厚度可以在100nm至300nm的范围内。
需要补充的是，由于传统的碱性玻璃中铝、钡、钠等金属杂质的含量较高，在高温处理工艺中容易发生金属杂质的扩散，因此，基板101可以优选为无碱玻璃基板。
需要说明的是，在基板上可选择性的形成缓冲层，为避免玻璃基板中的杂质影响有源层，本实施例中优选在基板上形成缓冲层。
S102、在缓冲层上形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层。
其中，形成所述有源层及所述第一透明电极的基体材料相同。
示例性的，如图4所示，在缓冲层上形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层的方法具体可以包括S201至S208：
S201、在缓冲层上形成氧化物半导体薄膜。
其中，形成所述有源层及所述第一透明电极的基体材料，即氧化物半导体薄膜具体可以为IGZO(IndiumGalliumZincOxide，铟镓锌氧化物)、In2O3(氧化铟)、ZnO(氧化锌)或ITZO(IndiumTinZincOxide，铟锡锌氧化物)等。
S202、在氧化物半导体薄膜上形成绝缘薄膜。
如图5所示，在缓冲层101沉积氧化物半导体薄膜及绝缘薄膜，沉积非氧化物半导体薄膜及绝缘薄膜的方法可以为PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，本发明不做限制。
其中，所述氧化物半导体薄膜的厚度可以在30nm至50nm的范围内，所述绝缘层薄膜的厚度可以在100nm至200nm的范围内。
S203、在所述绝缘薄膜上形成第一光刻胶。
S204、对第一光刻胶进行半曝光，显影后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，所述第一光刻胶完全保留区域对应于所述形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域，所述第一光刻胶部分保留区域对应于源极、漏极以及所述第一透明电极。
如图6所示，对形成在绝缘薄膜上的第一光刻胶进行半曝光，显影后形成第一光刻胶完全保留区域105、第一光刻胶部分保留区域106以及第一光刻胶完全去除区域107。
S205、刻蚀所述第一光刻胶完全去除区域对应的绝缘薄膜和氧化物半导体薄膜。
具体地，采用一次干法刻蚀，刻蚀所述第一光刻胶完全去除区域对应的绝缘薄膜，采用一次湿法刻蚀，刻蚀所述第一光刻胶完全去除区域对应的氧化物半导体薄膜，以形成如图7所示的结构。
S206、去除所述第一光刻胶部分保留区域的第一光刻胶。
具体地，采用灰化工艺，去除所述第一光刻胶部分保留区域的第一光刻胶，同时，所述第一光刻胶完全保留区域的第一光刻胶被减薄。
S207、刻蚀所述第一光刻胶部分保留区域对应的绝缘薄膜，去除光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层。
如图8所示，采用一次干法刻蚀，刻蚀所述第一光刻胶部分保留区域对应的绝缘薄膜，去除光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层108。
S208、采用掺杂工艺，将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极。
其中，采用所述掺杂工艺处理所述氧化物半导体薄膜的方法包括：采用氢H、铝Al、锡Sn或钛Ti离子，对所述氧化物半导体薄膜进行处理。
具体地，S208可以与S207同时执行，即在形成刻蚀阻挡层的同时，利用干法刻蚀法的等离子体，对所述第一光刻胶部分保留区域对应的氧化物半导体薄膜进行掺杂处理，将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极；
或者，S208也可以在S207之后执行，此时，可以利用单独的H等离子体将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极，或者可以利用离子注入的方式，选用Al、Sn、Ti等离子，将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极。
其中，采用掺杂工艺处理有源层的部分区域，是为了在形成源极和漏极时，该区域能够与源极和漏极良好地接触，减小了接触电阻。
S103、在完成上述工艺的基板上形成栅绝缘层。
如图9所示，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，在完成上述工艺的基板上形成栅绝缘层109。
其中，栅绝缘层109的厚度能够根据阵列基板的具体设计进行适应性改变，优选地，栅绝缘层109的厚度可以在50nm至200nm的范围内。栅绝缘层109的材料可以为氧化硅和/或氮化硅，即栅绝缘层109可以为单层的氧化硅、氮化硅或者二者的叠层。
S104、在所述栅绝缘层上形成栅极薄膜。
具体地，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，在所述栅绝缘层上形成栅极薄膜。栅极薄膜的厚度可以在200nm至300nm的范围内。
S105、采用一次构图工艺处理所述栅极薄膜，以在所述有源层上方形成栅极。
如图10所示，采用一次构图工艺处理栅极薄膜后，在对应于有源层102的上方形成栅极110。其中，构图工艺具体包括光刻胶涂覆、曝光、显影、刻蚀光刻胶去除等步骤，刻蚀工艺可以为等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀方法，刻蚀气体可以为含氟、氯的气体，如CF4、CHF3、SF6、CCl2F2气体，也可以为上述气体与O2的混合气体。
S106、在完成上述工艺的基板上形成保护层。
如图11所示，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，在完成上述工艺的基板上形成保护层111。
其中，保护层111的厚度能够根据阵列基板的具体设计进行适应性改变，优选地，保护层111的厚度可以在200nm至400nm的范围内。
S107、采用一次构图工艺，在所述有源层对应于源极、漏极的上方形成过孔。
如图12所示，在形成保护层111后，在栅绝缘层109和保护层111内(即有源层对应于源极、漏极的上方)形成过孔112。形成过孔的方法可以为等离子刻蚀、反应离子刻蚀、电感耦合等离子体刻蚀等干法刻蚀方法，刻蚀气体可以为含氟、氯的气体，如CF4、CHF3、SF6、CCl2F2气体，也可以为上述气体与O2的混合气体。
S108、在完成上述工艺的基板上形成透明导电薄膜。
具体地，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，在完成上述工艺的基板上形成所述透明导电薄膜。其中，所述透明导电薄膜的厚度可以在30nm至50nm的范围内。
S109、在透明导电薄膜上形成金属薄膜。
具体地，采用PECVD、LPCVD、APCVD、ECR-CVD或者溅射等方法，在完成上述工艺的基板上形成所述金属薄膜。其中，所述金属薄膜的厚度在200nm至300nm的范围内。
S110、采用一次构图工艺处理所述透明导电薄膜和金属薄膜，以形成源极、漏极和第二透明电极。
示例性的，如图13所示，形成源极、漏极和第二透明电极的方法具体可以包括S301至S305：
S301、在金属薄膜上形成第二光刻胶。
S302、对所述第二光刻胶进行半曝光，显影后形成第二光刻胶完全保留区域、第二光刻胶部分保留区域以及第二光刻胶完全去除区域，所述第二光刻胶完全保留区域对应于后续形成所述源极和漏极的区域，所述第二光刻胶部分保留区域对应于后续形成所述第二透明电极的区域。
如图14所示，对形成在金属薄膜上的第二光刻胶进行半曝光，显影后形成第二光刻胶完全保留区域113、第二光刻胶部分保留区域114以及第二光刻胶完全去除区域115。
S303、刻蚀所述第二光刻胶完全去除区域对应的金属薄膜和透明导电薄膜。
具体地，如图15所示，采用一次湿法刻蚀，刻蚀所述第一光刻胶完全去处区域对应的金属薄膜和透明导电薄膜，以形成源极116、漏极117。
S304、去除所述第二光刻胶部分保留区域的第二光刻胶。
具体地，采用灰化工艺，去除所述第二光刻胶部分保留区域的第二光刻胶，同时，所述第二光刻胶完全保留区域的第二光刻胶被减薄。
S305、刻蚀所述第二光刻胶部分保留区域对应的金属薄膜，以形成所述第二透明电极。
如图16所示，采用一次湿法刻蚀，刻蚀所述第二光刻胶部分保留区域对应的金属薄膜，以形成第二透明电极118。
S306、去除第二光刻胶完全保留区域的光刻胶，形成源、漏极，所述源、漏极通过与所述第二透明电极相同材料的透明导电薄膜与所述有源层的掺杂区域连接。
进一步地，所述有源层及所述第一透明电极的厚度在30nm至50nm的范围内，所述刻蚀阻挡层的厚度在100nm至200nm的范围内。
进一步地，所述第二透明电极的厚度在30nm至50nm的范围内。
本发明实施例所提供的阵列基板的制作方法，包括在基板上形成氧化物半导体薄膜和绝缘薄膜，采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层。通过该方案，由于采用一次构图工艺和一次掺杂工艺形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层，与现有技术相比减少了制作阵列基板所需的构图工艺的次数，缩短了研发和大规模量产的时间，降低了制作成本。
本发明实施例提供一种显示装置，包括具有上述实施例所描述的阵列基板。该显示装置可以为液晶显示装置，包括相对平行设置的彩膜基板和上述实施例所提出的阵列基板，以及填充于彩膜基板和阵列基板之间的液晶；该显示装置也可以为OLED显示装置，包括上述实施例所提出的阵列基板，以及蒸镀于该阵列基板之上的有机发光材料及封装盖板。
本发明实施例提供的液晶显示装置，液晶显示装置可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有显示功能的产品或者部本发明不做限制。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板，其特征在于，包括：
基板；
设置于所述基板上的有源层、第一透明电极，以及所述有源层上、用于保护后续的源、漏极之间的有源层区域的刻蚀阻挡层，所述有源层、第一透明电极及所述刻蚀阻挡层为采用一次构图工艺和一次掺杂工艺所形成的，所述有源层的掺杂区域与所述第一透明电极的材料相同；
设置于所述有源层上的源、漏极，所述有源层与所述源、漏极之间设置有与后续的第二透明电极相同材料的透明导电材料，且所述源、漏极通过所述透明导电材料与所述有源层的掺杂区域相连接；
设置于所述有源层、刻蚀阻挡层及第一透明电极上的栅绝缘层；
设置于所述栅绝缘层上的栅极，所述栅极设置于所述有源层的上方；
设置于所述栅极和所述栅绝缘层上的保护层；
设置于所述有源层的上方、对应于后续形成的源极和漏极的过孔，所述源、漏极通过所述过孔与所述有源层的掺杂区域电连接；
设置于所述保护层上的第二透明电极，所述第二透明电极为狭缝状电极；
设置于所述基板与所述有源层之间的缓冲层。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二透明电极的厚度在30nm至50nm的范围内。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述有源层及所述第一透明电极的厚度在30nm至50nm的范围内，所述刻蚀阻挡层的厚度在100nm至200nm的范围内。
4.一种显示装置，其特征在于，包括如权利要求1-3中任一项所述的阵列基板。
5.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成氧化物半导体薄膜和绝缘薄膜；
采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层；
在完成上述工艺的基板上形成栅绝缘层；
在所述栅绝缘层上形成栅极薄膜；
采用一次构图工艺处理所述栅极薄膜，以在所述有源层上方形成栅极；
在完成上述工艺的基板上形成保护层；
采用一次构图工艺，在所述有源层对应于源极、漏极的上方形成过孔；
在完成上述工艺的基板上形成透明导电薄膜和金属薄膜；
采用一次构图工艺处理所述透明导电薄膜和金属薄膜，以形成源极、漏极和第二透明电极。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，形成所述有源层及所述第一透明电极的基体材料相同。
7.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述采用一次构图工艺和一次掺杂工艺处理所述氧化物半导体薄膜和绝缘薄膜，以形成有源层、第一透明电极，以及形成在有源层上、用于保护后续形成的源、漏电极之间的有源层区域的刻蚀阻挡层，具体包括：
在所述绝缘薄膜上形成第一光刻胶；
对第一光刻胶进行半曝光，显影后形成第一光刻胶完全保留区域、第一光刻胶部分保留区域以及第一光刻胶完全去除区域，所述第一光刻胶完全保留区域对应于所述有源层上、用于保护后续形成的源、漏电极之间的有源层区域，所述第一光刻胶部分保留区域对应于所述源极、漏极以及所述第一透明电极；
刻蚀所述第一光刻胶完全去除区域对应的绝缘薄膜和氧化物半导体薄膜；
去除所述第一光刻胶部分保留区域的第一光刻胶；
刻蚀所述第一光刻胶部分保留区域对应的绝缘薄膜，去除光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层；
采用掺杂工艺，将所述第一光刻胶部分保留区域对应的氧化物半导体薄膜分别转化为所述有源层的掺杂区域和第一透明电极。
8.根据权利要求5-7中任一项所述的阵列基板的制作方法，其特征在于，采用所述掺杂工艺处理所述氧化物半导体薄膜的方法包括：
采用氢H、铝Al、锡Sn或钛Ti离子，对所述氧化物半导体薄膜进行处理。
9.根据权利要求5-7中任一项所述的阵列基板的制作方法，其特征在于，所述有源层及所述第一透明电极的厚度在30nm至50nm的范围内，所述刻蚀阻挡层的厚度在100nm至200nm的范围内。
10.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述在基板上形成氧化物半导体薄膜和绝缘薄膜之前，所述方法还包括：
在所述基板上形成缓冲层。
11.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述采用一次构图工艺处理所述透明导电薄膜和金属薄膜，以形成源极、漏极和第二透明电极，具体包括：
在所述金属薄膜上形成第二光刻胶；
对所述第二光刻胶进行半曝光，显影后形成第二光刻胶完全保留区域、第二光刻胶部分保留区域以及第二光刻胶完全去除区域，所述第二光刻胶完全保留区域对应于后续形成所述源极和漏极的区域，所述第二光刻胶部分保留区域对应于后续形成所述第二透明电极的区域；
刻蚀所述第二光刻胶完全去除区域对应的金属薄膜和透明导电薄膜；
去除所述第二光刻胶部分保留区域的第二光刻胶；
刻蚀所述第二光刻胶部分保留区域对应的金属薄膜，以形成所述第二透明电极；
去除第二光刻胶完全保留区域的光刻胶，形成源、漏极，所述源、漏极通过与所述第二透明电极相同材料的透明导电薄膜与所述有源层的掺杂区域连接。
12.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述第二透明电极的厚度在30nm至50nm的范围内。
CN201310155747.XA 2013-04-28 2013-04-28 阵列基板及其制作方法、显示装置 Active CN103258827B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310155747.XA CN103258827B (zh) 2013-04-28 2013-04-28 阵列基板及其制作方法、显示装置
EP13854193.3A EP2993698B1 (en) 2013-04-28 2013-10-18 Array substrate and manufacturing method therefor, and display device comprising array substrate
JP2016509266A JP2016520205A (ja) 2013-04-28 2013-10-18 アレイ基板およびその製作方法、当該アレイ基板を備える表示装置
KR1020147016063A KR101630103B1 (ko) 2013-04-28 2013-10-18 어레이 기판, 그 제조 방법 및 어레이 기판을 포함하는 디스플레이 장치
PCT/CN2013/085511 WO2014176877A1 (zh) 2013-04-28 2013-10-18 阵列基板及其制作方法以及包括该阵列基板的显示装置
US14/359,645 US9698165B2 (en) 2013-04-28 2013-10-18 Array substrate, method for manufacturing the same, and display device comprising array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310155747.XA CN103258827B (zh) 2013-04-28 2013-04-28 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN103258827A CN103258827A (zh) 2013-08-21
CN103258827B true CN103258827B (zh) 2016-03-23

Family

ID=48962647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310155747.XA Active CN103258827B (zh) 2013-04-28 2013-04-28 阵列基板及其制作方法、显示装置

Country Status (6)

Country Link
US (1) US9698165B2 (zh)
EP (1) EP2993698B1 (zh)
JP (1) JP2016520205A (zh)
KR (1) KR101630103B1 (zh)
CN (1) CN103258827B (zh)
WO (1) WO2014176877A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258827B (zh) 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法
CN105974699B (zh) * 2016-06-29 2019-05-28 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN107316874B (zh) * 2017-07-28 2020-03-10 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
WO2019074506A1 (en) * 2017-10-12 2019-04-18 Intel Corporation THIN-CHANNEL THIN-FILM THIN-FILTER TRANSISTOR WITHDRAWN
KR20200034083A (ko) * 2018-09-20 2020-03-31 삼성디스플레이 주식회사 트랜지스터 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20220004845A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077372A (ko) * 2002-03-26 2003-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
CN102709239A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN203179888U (zh) * 2013-04-28 2013-09-04 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205664A (ja) * 1986-03-06 1987-09-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH05198814A (ja) * 1992-01-21 1993-08-06 Fujitsu Ltd 半導体装置及びその製造方法
JPH07325323A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
TWI240111B (en) * 2004-11-11 2005-09-21 Quanta Display Inc Array substrate for use in TFT-LCD and fabrication method thereof
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP5064124B2 (ja) * 2007-06-14 2012-10-31 出光興産株式会社 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
TWI332266B (en) * 2007-08-31 2010-10-21 Au Optronics Corp Method for manufacturing a pixel structure of a liquid crystal display
JP2010230744A (ja) * 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101084198B1 (ko) * 2010-02-24 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
TWI449004B (zh) 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
KR101876819B1 (ko) * 2011-02-01 2018-08-10 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
CN102779942B (zh) * 2011-05-24 2015-11-25 京东方科技集团股份有限公司 一种有机薄膜晶体管阵列基板及其制作方法
CN102651341B (zh) 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN103258827B (zh) 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030077372A (ko) * 2002-03-26 2003-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
CN102709239A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN203179888U (zh) * 2013-04-28 2013-09-04 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
WO2014176877A1 (zh) 2014-11-06
US20150303221A1 (en) 2015-10-22
KR101630103B1 (ko) 2016-06-13
CN103258827A (zh) 2013-08-21
EP2993698B1 (en) 2020-06-03
KR20140138592A (ko) 2014-12-04
EP2993698A1 (en) 2016-03-09
EP2993698A4 (en) 2016-12-07
US9698165B2 (en) 2017-07-04
JP2016520205A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
CN103258827B (zh) 阵列基板及其制作方法、显示装置
US10217774B2 (en) Thin film transistor and manufacturing method thereof, array substrate, and display device
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN105514116B (zh) Tft背板结构及其制作方法
CN105914183B (zh) Tft基板的制造方法
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
US9431434B2 (en) Pixel unit and method of manufacturing the same, array substrate and display device
CN109166896A (zh) 显示面板及其制作方法
CN104752344A (zh) 薄膜晶体管阵列基板及其制作方法
CN102790096A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN104701328A (zh) 一种阵列基板及其制造方法、显示装置
CN110190031A (zh) 一种薄膜晶体管基板的制备方法
CN105428313A (zh) 阵列基板及其制备方法、显示装置
CN104157699A (zh) 一种背沟道刻蚀型薄膜晶体管及其制备方法
CN104952879A (zh) 采用coa技术的双栅极tft基板结构
CN104752345A (zh) 薄膜晶体管阵列基板及其制作方法
CN102637648A (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN203179888U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant