CN104157699A - 一种背沟道刻蚀型薄膜晶体管及其制备方法 - Google Patents

一种背沟道刻蚀型薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN104157699A
CN104157699A CN201410385273.2A CN201410385273A CN104157699A CN 104157699 A CN104157699 A CN 104157699A CN 201410385273 A CN201410385273 A CN 201410385273A CN 104157699 A CN104157699 A CN 104157699A
Authority
CN
China
Prior art keywords
layer
active area
substrate
source region
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410385273.2A
Other languages
English (en)
Other versions
CN104157699B (zh
Inventor
张盛东
肖祥
邵阳
邓伟
王国英
宋振
贺鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University Shenzhen Graduate School
Original Assignee
Peking University Shenzhen Graduate School
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Shenzhen Graduate School filed Critical Peking University Shenzhen Graduate School
Priority to CN201410385273.2A priority Critical patent/CN104157699B/zh
Publication of CN104157699A publication Critical patent/CN104157699A/zh
Application granted granted Critical
Publication of CN104157699B publication Critical patent/CN104157699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种背沟道刻蚀型薄膜晶体管及其制备方法,其特征在于:采用本发明的制备方法制备的背沟道刻蚀型薄膜晶体管包括衬底、栅电极、栅介质层、有源区、源区、漏区、钝化层、源区接触电极和漏区接触电极;栅电极设置在衬底上,栅介质层覆盖在衬底和栅电极上,有源区设置在栅介质层上,源区和漏区均位于有源区及栅介质层上,并分别设置在有源区两侧,钝化层覆盖在衬底、栅介质层、有源区、源区和漏区上,源区接触电极的一端连接源区,源区接触电极的另一端位于钝化层上,漏区接触电极的一端连接漏区,漏区接触电极的另一端位于钝化层上。本发明可以广泛应用于薄膜晶体管及显示面板的制备过程中。

Description

一种背沟道刻蚀型薄膜晶体管及其制备方法
技术领域
本发明涉及一种晶体管及其制备方法,特别是关于一种背沟道刻蚀型薄膜晶体管及其制备方法。
背景技术
作为信息技术几大系统之一,人机交互系统在人和设备之间起到了桥梁作用。在人机交互系统中,显示技术占据了至关重要的地位。近三十年来,显示技术的发展日新月异,各种新型显示技术不断涌现,显示技术提供给用户的服务也从最初的单纯信息输出发展到现在的人机互动,功能日趋多样化、而价格却日趋低廉化。早期的阴极射线管CRT显示也已经被有源矩阵液晶显示(AMLCD)和有源矩阵有机发光二极管显示(AMOLED)所取代。而像素驱动方式也由被动式发展到主动式,即有源矩阵驱动,以提高显示性能。薄膜晶体管(TFTs:thin-film transistors)作为有源矩阵显示技术的核心器件受到了极大的关注并被细致深入地研究。薄膜晶体管应用广泛,主要应用于平板显示面板像素电路开关控制、像素电路驱动以及显示面板外围驱动电路。除此之外,薄膜晶体管还被广泛研究应用于传感器,存储器,处理器等领域。
薄膜晶体管的发展经历了早期的化合物半导体薄膜晶体管、硅基薄膜晶体管和金属氧化物薄膜晶体管(Metal-Oxide TFTs)及有机薄膜晶体管(Organic TFTs)等。金属氧化物薄膜晶体管在薄膜晶体管研究的早期已经出现,如氧化锌薄膜晶体管(ZnOTFTs),但是其性能一直未能得到大的改善。硅基半导体薄膜晶体管因其较好的性能和能大面积制备而在20世纪八九十年代得到迅猛发展并成功商业化应用于液晶显示。随着显示技术的发展,硅基薄膜晶体管的固有缺点,如非晶硅薄膜晶体管的低迁移率、差稳定性和多晶硅薄膜晶体管的差均匀性和高成本,使其在不久的将来也不再能够满足需要。近年来,新型的薄膜晶体管技术也被提出以取代硅基薄膜晶体管技术。有机薄膜晶体管技术虽然能够有效的降低成本,但是,现阶段其性能还远不能满足显示技术的需要。而金属氧化物半导体薄膜晶体管因其优异的性能正成为最有可能取代硅基半导体薄膜晶体管的新型显示技术。
在20世纪中叶,氧化物ZnO TFTs就被广泛研究,但是由于其本身的一些限制,一直没有得到大面积应用。直到2003年,氧化铟镓锌薄膜晶体管(InGaZnO TFTs)的出现,因其优异的性能而迅速引起极大的关注。至此以后,氧化物薄膜晶体管技术进入快速发展阶段。金属氧化物薄膜晶体管采用的是金属氧化物半导体材料作为沟道。这些材料主要是氧化锌(ZnO)、氧化铟(In2O3)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡(ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)和氧化锡(SnO2)等氧化锌基和/或氧化铟基等n型半导体材料,以及氧化亚锡(SnO)和氧化亚铜(Cu2O)等p型半导体材料。相较于前述的硅基薄膜晶体管技术,金属氧化物薄膜晶体管技术优势明显,主要表现在其具有更高的迁移率、更陡的亚阈值摆幅、更小的关态泄漏电流、更好的器件性能一致性、工艺简单、工艺温度低、稳定性好,可见光透过率高、在弯曲状态器件特性无明显退化等。
薄膜晶体管按照栅电极相对于有源区位置可以分为顶栅和底栅结构,按照源漏电极相对于有源区位置可分为顶接触和底接触结构,也即薄膜晶体管常见的有底栅顶接触(底栅交错)、底栅底接触(底栅共平面)、顶栅顶接触(顶栅共平面)和顶栅底接触(顶栅交错)四种结构。在非晶硅薄膜晶体管中,为了有效降低背光源辐照及源漏寄生电阻对器件特性的影响,商业化的非晶硅显示面板生产线都采用带有N+层的底栅顶接触结构。在非晶硅薄膜晶体管工艺中,因常见的源漏刻蚀液或刻蚀气体对非晶硅有源区的刻蚀破坏作用较小,器件特性在源漏刻蚀前后基本不会退化,所以非晶硅薄膜晶体管可以在有源区之上采用光刻刻蚀工艺制备源漏电极及布线层,也即是背沟道刻蚀型工艺(back-channel etching,BCE),以达到简化工艺、降低成本等目的。而在以氧化铟镓锌薄膜晶体管(InGaZnO TFTs)为代表的氧化物薄膜晶体管中,氧化物半导体层对酸碱刻蚀液和刻蚀气体非常敏感,如果采用和非晶硅薄膜晶体管工艺类似的背沟道刻蚀工艺,则氧化物薄膜晶体管有源区背界面特性会被源漏刻蚀液或刻蚀气体破坏,使得器件性能退化非常明显。三星公司采用背沟道刻蚀阻挡层工艺(etch-stoplayer,ESL)来解决源漏刻蚀工艺对器件特性影响的问题,虽然器件性能改善明显,但是,淀积、光刻、刻蚀该刻蚀阻挡层会明显增加工艺的复杂度和成本,故如采用刻蚀阻挡层工艺制备氧化物薄膜晶体管,其成本会明显高于采用背沟道刻蚀工艺的氧化物薄膜晶体管或非晶硅薄膜晶体管。为了达到与非晶硅薄膜晶体管工艺最大程度的兼容性和降低制备成本,重新开发基于背沟道刻蚀工艺的氧化物薄膜晶体管制备工艺成为工业界和学术界亟需解决的问题。
发明内容
针对上述问题,本发明的目的是提供一种背沟道刻蚀型薄膜晶体管及其制备方法,该制备方法能够有效降低薄膜晶体管制备工艺的复杂性和制造成本。
为实现上述目的,本发明采取以下技术方案:一种背沟道刻蚀型薄膜晶体管,其特征在于:它包括衬底、栅电极、栅介质层、有源区、源区、漏区、钝化层、源区接触电极和漏区接触电极;所述栅电极设置在所述衬底上,所述栅介质层覆盖在所述衬底和栅电极上,所述有源区设置在所述栅介质层上,所述源区和漏区均位于所述有源区及栅介质层上,并分别设置在所述有源区两侧,所述钝化层覆盖在所述衬底、栅介质层、有源区、源区和漏区上,所述源区接触电极的一端连接所述源区,所述源区接触电极的另一端位于所述钝化层上,所述漏区接触电极的一端连接所述漏区,所述漏区接触电极的另一端位于所述钝化层上。
所述衬底采用刚性材料或柔性材料;刚性材料采用刚性玻璃和硅片中的一种;柔性材料采用聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺中和柔性玻璃的一种。
所述栅介质层采用氧化硅、氮化硅、氧化铝、氧化铪、氧化钽、氧化锆和有机介质中的一种或多种构成,所述栅介质层的厚度为5nm~400nm。
一种所述背沟道刻蚀型薄膜晶体管的制备方法,其包括以下步骤:1)在衬底上淀积一栅极导电层;当衬底采用柔性衬底时,在衬底与栅极导电层之间沉积一缓冲层;2)在栅极导电层上旋涂光刻胶,通过光刻及刻蚀工艺将栅极导电层图形化为栅电极;去除光刻胶并清洗衬底及栅电极;3)在衬底和栅电极上淀积一栅介质层;4)在栅介质层上淀积一有源区,在有源区上旋涂光刻胶,并通过光刻及刻蚀工艺将有源区图形化,去除光刻胶并清洗衬底及有源区;5)在有源区上淀积一铝/铝合金层;6)在铝/铝合金层上旋涂光刻胶并光刻;7)将通过步骤1)~步骤6)制备的器件放置在刻蚀液中,采用刻蚀液刻蚀铝/铝合金层形成源区和漏区;去除光刻胶并清洗衬底、源区和漏区;8)在衬底、栅电极、栅介质、有源区、源区和漏区的表面淀积一层钝化层;在钝化层表面旋涂光刻胶,采用光刻和刻蚀工艺对钝化层进行处理,形成源区接触孔和漏区接触孔;去除光刻胶并清洗衬底及钝化层;9)在钝化层上、源区接触孔和漏区接触孔内均淀积导电层;在导电层表面旋涂光刻胶,采用光刻和刻蚀工艺对导电层进行处理,形成源区接触电极和漏区接触电极;去除光刻胶并清洗衬底及源区接触电极和漏区接触电极;10)对通过步骤1)~步骤9)制备的器件进行退火处理。
所述步骤4)中,有源区采用n型金属氧化物薄膜材料、p型金属氧化物薄膜材料、硅、锗、硅锗合金以及其它化合物半导体薄膜中的一种或多种材料构成单一有源区或复合有源区,有源区的厚度为5nm~200nm。
所述步骤5)中,在有源区上淀积的铝/铝合金层采用单层的铝或铝合金层。
所述步骤5)中,在有源区上淀积的铝/铝合金层采用在单层的铝或铝合金层上再淀积一种或多种金属层,单层的铝或铝合金层上淀积的金属层的厚度为50nm~300nm。
所述单层的铝或铝合金层上淀积的金属层中的金属采用钼、铜、钛或钽。
所述步骤7)中,采用显影液作为刻蚀液刻蚀铝/铝合金层。
所述步骤7)中,在刻蚀铝/铝合金层之后、去除光刻胶之前,采用一氧化二氮等离子体或氧等离子体或臭氧等离子体处理有源区。
本发明由于采取以上技术方案,其具有以下优点:1、本发明由于采用显影液刻蚀铝/铝合金层形成源区和漏区,并采用光刻和刻蚀工艺对源区和漏区表面淀积的钝化层进行处理,形成源区接触孔和漏区接触孔,进而采用光刻和刻蚀工艺对源区接触孔和漏区接触孔内沉积的导电层进行处理,形成源区接触电极和漏区接触电极;而显影液刻蚀铝/铝合金和氧化物半导体时具有非常高的刻蚀选择比,对下层有源区无刻蚀作用,因此本发明的制备方法能够制备高可靠、均匀性好的背沟道刻蚀型氧化物薄膜晶体管,且工艺简单。2、本发明由于采用显影液作为刻蚀液刻蚀铝或铝合金层,而显影液是显示面板生产线中最常用的化学试剂,因此本发明的制备方法能够降低工艺复杂度和成本。3、本发明由于采用铝/铝合金作为和氧化物半导体有源层接触的金属层,铝/铝合金能够扩散进入氧化物半导体层中,形成低阻界面层,降低源区和漏区的寄生电阻,因此采用本发明的制备方法能够制备出具有极低源漏电阻的背沟道刻蚀型氧化物薄膜晶体管。基于以上优点,本发明可以广泛应用于薄膜晶体管的制备过程中。
附图说明
图1是本发明背沟道刻蚀型薄膜晶体管的结构示意图
图2是本发明背沟道刻蚀型薄膜晶体管的制备方法的工艺流程图
图3是实施例一中背沟道刻蚀型薄膜晶体管制备方法的工艺结构示意图
图4是实施例二中背沟道刻蚀型薄膜晶体管制备方法的工艺结构示意图
图5是实施例三中背沟道刻蚀型薄膜晶体管制备方法的工艺结构示意图
图6是实施例四中背沟道刻蚀型薄膜晶体管制备方法的工艺结构示意图
具体实施方式
下面结合附图和实施例对本发明进行详细的描述。
如图1所示,本发明背沟道刻蚀型薄膜晶体管包括衬底1、栅电极2、栅介质层3、有源区4、源区5、漏区6、钝化层7、源区接触电极8和漏区接触电极9。其中,栅电极2设置在衬底1上,栅介质层3覆盖在衬底1和栅电极2上,有源区4设置在栅介质层3上,源区5和漏区6均位于有源区4及栅介质层3上,并分别设置在有源区4两侧,钝化层7覆盖在衬底1、栅介质层3、有源区4、源区5和漏区6上,源区接触电极8的一端连接源区5,其另一端位于钝化层7上,漏区接触电极9的一端连接漏区6,其另一端位于钝化层7上。
上述实施例中,衬底1采用刚性玻璃、硅片等刚性衬底或聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚酰亚胺(PI)、柔性玻璃等柔性衬底。
上述实施例中,栅电极2可以采用钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)/铝合金和铜(Cu)等金属材料,也可以采用氧化铟锡(ITO)、铝掺杂氧化锌(AZO)和硼掺杂氧化锌(BZO)等透明导电膜材料;可以是上述金属材料或透明导电膜材料中的单一材料组成的单层栅电极,也可以是上述金属材料或透明导电膜材料中的两种及两种以上材料组成的复合栅电极,其厚度为50nm~300nm。
上述实施例中,栅介质层3采用氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)和有机介质等介质中的一种或多种材料的组合,其厚度为5nm~400nm。
上述实施例中,钝化层7由氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)和有机介质等介质中的一种或多种构成,其厚度为50nm~400nm。
如图2所示,本发明背沟道刻蚀型薄膜晶体管的制备方法包括以下步骤:
1)在衬底1上淀积一栅极导电层,当衬底1采用柔性衬底时,在衬底1与栅极导电层之间沉积一缓冲层。
2)在栅极导电层上旋涂光刻胶,通过光刻及刻蚀工艺将栅极导电层图形化为栅电极2;去除光刻胶并清洗衬底1及栅电极2;
3)在衬底1和栅电极2上淀积一栅介质层3;
4)在栅介质层3上淀积一有源区4,在有源区4上旋涂光刻胶,并通过光刻及刻蚀工艺将有源区4图形化,去除光刻胶并清洗衬底1及有源区4;
5)在有源区4上淀积一铝/铝合金层;
6)在铝/铝合金层上旋涂光刻胶并光刻;
7)将通过步骤1)~步骤6)制备的器件放置在刻蚀液中,利用刻蚀液刻蚀铝/铝合金层形成源区5和漏区6,其中,源区5和漏区6有光刻胶保护,其余区域无光刻胶保护;去除光刻胶并清洗衬底1、源区5和漏区6;
8)在衬底1、栅介质层3、有源区4、源区5和漏区6的表面淀积一钝化层7,在钝化层7表面旋涂光刻胶,采用光刻和刻蚀工艺对钝化层7进行处理,形成源区接触孔和漏区接触孔,去除光刻胶并清洗衬底1及钝化层7;
9)在钝化层7上、源区接触孔和漏区接触孔内均淀积导电层,在导电层表面旋涂光刻胶,采用光刻和刻蚀工艺对导电层进行处理,形成源区接触电极8和漏区接触电极9,去除光刻胶并清洗衬底1及源区接触电极8和漏区接触电极9。
10)对通过步骤1)~步骤9)制备的器件进行退火处理。
上述步骤1)中,在衬底1和栅极导电层之间淀积的缓冲层可以采用氧化硅(SiO2)和/或氮化硅(SiNx)并通过等离子体增强化学气相淀积(PECVD)方法形成,也可以采用有机介质并通过旋涂等方法形成。缓冲层可以是氧化硅(SiO2)、氮化硅(SiNx)或有机介质中的单一介质材料组成的单一缓冲层,也可以是由氧化硅(SiO2)、氮化硅(SiNx)或有机介质中的多种介质材料组成的复合缓冲层。
上述步骤1)和步骤2)中,栅极导电层可以采用钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)/铝合金和铜(Cu)等金属并通过磁控溅射、电子束蒸发或者热蒸发等方法形成,也可以采用氧化铟锡(ITO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)等透明导电膜并通过磁控溅射或光学镀膜等方法形成。栅极导电层可以是金属或透明导电膜等材料中的单一导电材料构成的单一导电层,也可以是金属或透明导电膜等材料中的多种导电材料构成的复合导电层。
上述步骤3)中,栅介质层3可以采用氧化硅(SiOx)和/或氮化硅(SiNx)等绝缘介质,并通过等离子体增强化学气相淀积(PECVD)方法形成;可以采用氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)等高介电常数介质,并通过原子层淀积(ALD)、阳极氧化、射频磁控溅射或反应溅射等方法形成;也可以采用有机介质材料并通过旋涂方法形成。栅介质层可以是氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)和有机介质材料中的单一介质材料构成的单一栅介质层,也可以是氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)和有机介质材料中的多种介质材料构成的复合栅介质层。
上述步骤4)中,有源区4可以采用氧化锌(ZnO)、氧化铟(In2O3)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化镓锌(GZO)、氧化铟镓锌(IGZO)、氧化铪铟锌(HIZO)、氧化铟锡(ITO)等n型金属氧化物薄膜材料或Cu2O、SnO等p型金属氧化物薄膜材料,并通过磁控溅射、反应溅射、阳极氧化或旋涂等方法形成;有源区4也可以采用硅、锗、硅锗合金或其它化合物半导体薄膜等。有源区4可以是n型或p型薄膜材料、硅、锗、硅锗合金以及其它化合物半导体薄膜中的一种材料构成的单一有源区,也可以是采用n型或p型金属氧化物薄膜材料、硅、锗、硅锗合金以及其它化合物半导体薄膜中的多种材料构成的复合有源区。有源区4的厚度为5nm~200nm。
上述步骤5)中,在有源区4上淀积的铝/铝合金层可以采用单层的铝或铝合金层,也可以在单层的铝或铝合金层上再淀积一种或多种金属层,该金属层中的金属可以是钼、铜、钛、钽等;铝或铝合金层的厚度一般为5nm~100nm;铝或铝合金层上淀积的金属层的厚度一般为50nm~300nm。
上述步骤7)中,在刻蚀铝/铝合金层之后、去除光刻胶之前,可以采用一氧化二氮等离子体或氧等离子体或臭氧等离子体处理有源区4。
上述步骤7)中,采用显影液作为刻蚀液刻蚀铝或铝合金层。
上述步骤8)中,所淀积的钝化层8可以采用氧化硅(SiOx)和/或氮化硅(SiNx)等绝缘介质,并通过等离子体增强化学气相淀积(PECVD)方法形成;也可以采用氧化铝(Al2O3)、氧化铪(HfO2)和氧化钽(Ta2O5)等介质并通过原子层淀积(ALD)、磁控溅射或阳极氧化等方法形成;也可以采用有机介质材料并通过旋涂方法形成;钝化层可以是氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)和有机介质材料中的单一介质材料构成的单一钝化层,也可以是氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)和有机介质材料中的多种介质材料构成的复合钝化层。
上述步骤9)中,所淀积的导电层可以采用钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)等金属并通过磁控溅射、电子束蒸发或者热蒸发等方法形成,也可以采用氧化铟锡(ITO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)等透明导电薄膜并通过磁控溅射或光学镀膜等方法形成。所淀积的导电层可以是金属或透明导电薄膜中的单一导电材料构成的单一导电层,也可以是金属或透明导电薄膜中的多种导电材料构成的复合导电层。
下面结合说明书附图对本发明的实施例进行详细描述。
实施例一:如图3所示,采用本发明的制备方法制备一种背沟道刻蚀型薄膜晶体管,其具体包括以下步骤:
(1)如图(a)所示,在衬底1上通过磁控溅射方法沉积一层150nm厚的金属钼(Mo)薄膜。
(2)如图(b)所示,在金属(Mo)薄膜上旋涂光刻胶,通过光刻形成光刻胶图形10,并通过刻蚀工艺将钼(Mo)薄膜图形化为栅电极2;
(3)如图(c)所示,对衬底1和栅电极2进行去胶和清洗处理。
(4)如图(d)所示,采用等离子体增强化学气相淀积(PECVD)方法在衬底1和栅电极2上淀积一层200nm厚的氧化硅(SiO2)栅介质层3。
(5)如图(e)所示,采用磁控溅射方法在氧化硅(SiO2)栅介质层3上沉积一层40nm厚的氧化铟镓锌(IGZO)。
(6)如图(f)所示,在氧化铟镓锌(IGZO)上旋涂光刻胶,通过光刻形成光刻胶图形10,并通过刻蚀工艺将氧化铟镓锌(IGZO)薄膜图形化为有源区4。
(7)如图(g)所示,对衬底1及有源区4进行去胶和清洗处理。
(8)如图(h)所示,采用磁控溅射方法在栅介质3和有源区4上淀积一层100nm厚的铝钕(Al:Nd)合金层11。
(9)如图(i)所示,在铝钕(Al:Nd)合金层11上旋涂光刻胶,通过光刻形成光刻胶图形10;采用显影液刻蚀铝钕(Al:Nd)合金层11,将铝钕(Al:Nd)合金层11图形化为源区5和漏区6。
(10)如图(j)所示,对衬底及源区5和漏区6进行去胶和清洗处理。
(11)如图(k)所示,采用等离子体化学气相淀积(PECVD)方法在栅介质3、有源区4、源区5和漏区6上淀积一层200nm厚的氧化硅(SiO2)钝化层7。
(12)如图(l)所示,在钝化层7上旋涂光刻胶,通过光刻形成光刻胶图形10;采用反应离子刻蚀(RIE)方法刻蚀钝化层7形成第一接触孔12和第二接触孔13。
(13)如图(m)所示,对衬底1及钝化层7进行去胶和清洗处理。
(14)如图(n)所示,采用磁控溅射方法在第一接触孔12和第二接触孔13中以及钝化层7上淀积200nm氧化铟锡(ITO)薄膜14。
(15)如图(o)所示,在氧化铟锡(ITO)薄膜上旋涂光刻胶,通过光刻形成光刻胶图形10、刻蚀氧化铟锡(ITO)薄膜14形成源区接触电极8和漏区接触电极9。
(16)如图(p)所示,去胶、清洗及退火处理。
实施例二:如图4所示,采用本发明的制备方法制备一种背沟道刻蚀型薄膜晶体管,其具体包括以下步骤:
(1)如图(a)所示,采用与实施例一中步骤(1)~步骤(7)相同的方法,在衬底1上形成栅电极2和栅介质3;通过磁控溅射方法,在SiO2栅介质层3上沉积一层40nm厚的氧化铟镓锌(IGZO)层,通过光刻和刻蚀工艺将IGZO层图形化为有源区4。
(2)如图(b)所示,采用磁控溅射方法,在IGZO有源区4上淀积一层10nm厚的铝钕(Al:Nd)合金层11;采用磁控溅射方法在铝钕(Al:Nd)合金层11上淀积一层200nm厚的钼(Mo)金属层15。
(3)如图(c)所示,在钼(Mo)金属层15上旋涂光刻胶,光刻形成光刻胶图形10,,再采用干法刻蚀方法刻蚀钼(Mo)金属层15;采用显影液刻蚀铝钕(Al:Nd)合金层11。
(4)如图(d)所示,对衬底1、钼(Mo)金属层15及铝钕(Al:Nd)合金层11进行去胶和清洗处理。
(5)采用与实施例一中步骤(11)~步骤(16)相同的方法,制备得到背沟道刻蚀型薄膜晶体管(如图(e)所示)。
实施例三:如图5所示,采用本发明的制备方法制备一种背沟道刻蚀型薄膜晶体管,其具体包括以下步骤:
(1)如图(a)所示,采用与实施例一中步骤(1)~步骤(4)相同的方法,在衬底上形成栅电极2和栅介质3;通过磁控溅射方法,在SiO2栅介质层3上沉积一层10nm厚的低电阻率氧化铟镓锌(IGZO)层18;通过磁控溅射方法,在低电阻率氧化铟镓锌(IGZO)层18上淀积30nm厚的高电阻率氧化铟镓锌(IGZO)层19。
(2)如图(b)所示,在高电阻率氧化铟镓锌(IGZO)层上旋涂光刻胶,通过光刻形成光刻胶图形10,接着再采用刻蚀工艺将低电阻率氧化铟镓锌(IGZO)层18和高电阻率氧化铟镓锌(IGZO)层19图形化为有源区4。
(3)如图(c)所示,对衬底1及有源区4进行去胶和清洗处理。
(4)采用与实施例一中步骤(8)~步骤(16)相同的方法,制备得到背沟道刻蚀型薄膜晶体管(如图(d)所示)。
实施例四:如图5所示,采用本发明的制备方法制备一种背沟道刻蚀型薄膜晶体管,其具体包括以下步骤:
(1)如图(a)所示,采用与实施例一中步骤(1)~步骤(9)相同的方法,在衬底1上形成栅电极2和栅介质3;通过磁控溅射方法,在SiO2栅介质层3上沉积一层40nm厚的氧化铟镓锌(IGZO)层;通过光刻和刻蚀工艺将氧化铟镓锌(IGZO)薄膜图形化为有源区4;通过磁控溅射方法淀积铝钕(Al:Nd)金属层,在铝钕(Al:Nd)合金层上旋涂光刻胶,采用光刻形成光刻胶图形10;在显影液中刻蚀铝钕(Al:Nd)合金层,形成源区5和漏区6。
(2)如图(b)所示,采用一氧化二氮(N2O)等离子体处理有源区4表面,形成高电阻率的背沟道层20。
(3)如图(c)所示,对衬底1及源区5和漏区6进行去胶和清洗处理。
(4)采用与实施例一中步骤(11)~步骤(16)相同的方法,制备得到背沟道刻蚀型薄膜晶体管(如图(d)所示)。
上述各实施例仅用于说明本发明,其中各部件的结构、连接方式和制作工艺等都是可以有所变化的,凡是在本发明技术方案的基础上进行的等同变换和改进,均不应排除在本发明的保护范围之外。

Claims (10)

1.一种背沟道刻蚀型薄膜晶体管,其特征在于:它包括衬底、栅电极、栅介质层、有源区、源区、漏区、钝化层、源区接触电极和漏区接触电极;所述栅电极设置在所述衬底上,所述栅介质层覆盖在所述衬底和栅电极上,所述有源区设置在所述栅介质层上,所述源区和漏区均位于所述有源区及栅介质层上,并分别设置在所述有源区两侧,所述钝化层覆盖在所述衬底、栅介质层、有源区、源区和漏区上,所述源区接触电极的一端连接所述源区,所述源区接触电极的另一端位于所述钝化层上,所述漏区接触电极的一端连接所述漏区,所述漏区接触电极的另一端位于所述钝化层上。
2.如权利要求1所述的一种背沟道刻蚀型薄膜晶体管,其特征在于:所述衬底采用刚性材料或柔性材料;刚性材料采用刚性玻璃和硅片中的一种;柔性材料采用聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚酰亚胺中和柔性玻璃的一种。
3.如权利要求1或2所述的一种背沟道刻蚀型薄膜晶体管,其特征在于:所述栅介质层采用氧化硅、氮化硅、氧化铝、氧化铪、氧化钽、氧化锆和有机介质中的一种或多种构成,所述栅介质层的厚度为5nm~400nm。
4.一种如权利要求1~3任一项所述的背沟道刻蚀型薄膜晶体管的制备方法,其包括以下步骤:
1)在衬底上淀积一栅极导电层;当衬底采用柔性衬底时,在衬底与栅极导电层之间沉积一缓冲层;
2)在栅极导电层上旋涂光刻胶,通过光刻及刻蚀工艺将栅极导电层图形化为栅电极;去除光刻胶并清洗衬底及栅电极;
3)在衬底和栅电极上淀积一栅介质层;
4)在栅介质层上淀积一有源区,在有源区上旋涂光刻胶,并通过光刻及刻蚀工艺将有源区图形化,去除光刻胶并清洗衬底及有源区;
5)在有源区上淀积一铝/铝合金层;
6)在铝/铝合金层上旋涂光刻胶并光刻;
7)将通过步骤1)~步骤6)制备的器件放置在刻蚀液中,采用刻蚀液刻蚀铝/铝合金层形成源区和漏区;去除光刻胶并清洗衬底、源区和漏区;
8)在衬底、栅电极、栅介质、有源区、源区和漏区的表面淀积一层钝化层;在钝化层表面旋涂光刻胶,采用光刻和刻蚀工艺对钝化层进行处理,形成源区接触孔和漏区接触孔;去除光刻胶并清洗衬底及钝化层;
9)在钝化层上、源区接触孔和漏区接触孔内均淀积导电层;在导电层表面旋涂光刻胶,采用光刻和刻蚀工艺对导电层进行处理,形成源区接触电极和漏区接触电极;去除光刻胶并清洗衬底及源区接触电极和漏区接触电极;
10)对通过步骤1)~步骤9)制备的器件进行退火处理。
5.如权利要求4所述的一种背沟道刻蚀型薄膜晶体管的制备方法,其特征在于:所述步骤4)中,有源区采用n型金属氧化物薄膜材料、p型金属氧化物薄膜材料、硅、锗、硅锗合金以及其它化合物半导体薄膜中的一种或多种材料构成单一有源区或复合有源区,有源区的厚度为5nm~200nm。
6.如权利要求4所述的一种背沟道刻蚀型薄膜晶体管的制备方法,其特征在于:所述步骤5)中,在有源区上淀积的铝/铝合金层采用单层的铝或铝合金层。
7.如权利要求4所述的一种背沟道刻蚀型薄膜晶体管的制备方法,其特征在于:所述步骤5)中,在有源区上淀积的铝/铝合金层采用在单层的铝或铝合金层上再淀积一种或多种金属层,单层的铝或铝合金层上淀积的金属层的厚度为50nm~300nm。
8.如权利要求7所述的一种背沟道刻蚀型薄膜晶体管的制备方法,其特征在于:所述单层的铝或铝合金层上淀积的金属层中的金属采用钼、铜、钛或钽。
9.如权利要求4所述的一种背沟道刻蚀型薄膜晶体管的制备方法,其特征在于:所述步骤7)中,采用显影液作为刻蚀液刻蚀铝/铝合金层。
10.如权利要求4所述的一种背沟道刻蚀型薄膜晶体管的制备方法,其特征在于:所述步骤7)中,在刻蚀铝/铝合金层之后、去除光刻胶之前,采用一氧化二氮等离子体或氧等离子体或臭氧等离子体处理有源区。
CN201410385273.2A 2014-08-06 2014-08-06 一种背沟道刻蚀型薄膜晶体管及其制备方法 Active CN104157699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410385273.2A CN104157699B (zh) 2014-08-06 2014-08-06 一种背沟道刻蚀型薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410385273.2A CN104157699B (zh) 2014-08-06 2014-08-06 一种背沟道刻蚀型薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN104157699A true CN104157699A (zh) 2014-11-19
CN104157699B CN104157699B (zh) 2019-02-01

Family

ID=51883156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410385273.2A Active CN104157699B (zh) 2014-08-06 2014-08-06 一种背沟道刻蚀型薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN104157699B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098559A (zh) * 2016-06-21 2016-11-09 北京大学深圳研究生院 一种底栅共平面型金属氧化物薄膜晶体管的制备方法
CN106158977A (zh) * 2015-05-14 2016-11-23 乐金显示有限公司 薄膜晶体管和显示装置的包括该薄膜晶体管的背板基板
WO2017071660A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种显示器面板及制造方法
CN108376746A (zh) * 2018-04-25 2018-08-07 江苏集萃有机光电技术研究所有限公司 阳极结构和阳极结构制造方法
CN109935627A (zh) * 2019-01-21 2019-06-25 上海易密值半导体技术有限公司 薄膜晶体管
CN110828314A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于Al2O3/SiNx双层栅介质的金刚石场效应晶体管及其制备方法
CN110931567A (zh) * 2019-11-20 2020-03-27 天津大学 柔性氧化锌镁薄膜晶体管及其制造方法
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283444A (zh) * 2005-11-15 2008-10-08 株式会社半导体能源研究所 半导体器件及其制造方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102203915A (zh) * 2008-10-31 2011-09-28 先进微装置公司 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
CN102629591A (zh) * 2012-02-28 2012-08-08 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
KR20130025269A (ko) * 2011-09-01 2013-03-11 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN103956386A (zh) * 2014-04-11 2014-07-30 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283444A (zh) * 2005-11-15 2008-10-08 株式会社半导体能源研究所 半导体器件及其制造方法
CN102203915A (zh) * 2008-10-31 2011-09-28 先进微装置公司 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
KR20130025269A (ko) * 2011-09-01 2013-03-11 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN102629591A (zh) * 2012-02-28 2012-08-08 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
CN103325840A (zh) * 2013-04-15 2013-09-25 北京大学深圳研究生院 薄膜晶体管及其制作方法
CN103956386A (zh) * 2014-04-11 2014-07-30 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158977A (zh) * 2015-05-14 2016-11-23 乐金显示有限公司 薄膜晶体管和显示装置的包括该薄膜晶体管的背板基板
US10636888B2 (en) 2015-05-14 2020-04-28 Lg Display Co., Ltd. Thin film transistor and backplane substrate of a display device including the same
WO2017071660A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种显示器面板及制造方法
CN106098559A (zh) * 2016-06-21 2016-11-09 北京大学深圳研究生院 一种底栅共平面型金属氧化物薄膜晶体管的制备方法
CN108376746A (zh) * 2018-04-25 2018-08-07 江苏集萃有机光电技术研究所有限公司 阳极结构和阳极结构制造方法
CN110828314A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于Al2O3/SiNx双层栅介质的金刚石场效应晶体管及其制备方法
CN109935627A (zh) * 2019-01-21 2019-06-25 上海易密值半导体技术有限公司 薄膜晶体管
CN110931567A (zh) * 2019-11-20 2020-03-27 天津大学 柔性氧化锌镁薄膜晶体管及其制造方法
CN111081876A (zh) * 2019-12-30 2020-04-28 华南理工大学 一种以高介电、宽带隙金属氧化物为绝缘层的有机薄膜晶体管及其制备方法与应用

Also Published As

Publication number Publication date
CN104157699B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN104157699A (zh) 一种背沟道刻蚀型薄膜晶体管及其制备方法
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
TWI639717B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置(一)
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN104934481A (zh) 一种薄膜晶体管及其制备方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US20140084286A1 (en) Thin film transistor array substrate and method for manufacturing the same
US20160268320A1 (en) Array Substrate, Manufacturing Method Thereof and Display Apparatus
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN103000628A (zh) 显示装置、阵列基板及其制作方法
CN105514120B (zh) 一种双栅tft阵列基板及其制造方法和显示装置
CN103219389A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN108172595A (zh) 薄膜晶体管基底
CN103258827B (zh) 阵列基板及其制作方法、显示装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN103311128A (zh) 一种自对准金属氧化物薄膜晶体管及其制作方法
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN105789117A (zh) Tft基板的制作方法及制得的tft基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant