CN105470196A - 薄膜晶体管、阵列基板及其制造方法、和显示装置 - Google Patents

薄膜晶体管、阵列基板及其制造方法、和显示装置 Download PDF

Info

Publication number
CN105470196A
CN105470196A CN201610003913.8A CN201610003913A CN105470196A CN 105470196 A CN105470196 A CN 105470196A CN 201610003913 A CN201610003913 A CN 201610003913A CN 105470196 A CN105470196 A CN 105470196A
Authority
CN
China
Prior art keywords
active layer
light
grid
layer
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610003913.8A
Other languages
English (en)
Other versions
CN105470196B (zh
Inventor
田宏伟
牛亚男
唐亮
张朝波
绰洛鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610003913.8A priority Critical patent/CN105470196B/zh
Publication of CN105470196A publication Critical patent/CN105470196A/zh
Priority to PCT/CN2016/102895 priority patent/WO2017118158A1/zh
Priority to US15/522,811 priority patent/US10204934B2/en
Application granted granted Critical
Publication of CN105470196B publication Critical patent/CN105470196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

本发明实施例涉及一种阵列基板、薄膜晶体管及其制造方法、以及显示装置。本发明实施例提供的阵列基板的制造方法包括：在衬底之上形成有源层；在所述有源层之上形成栅极；在所述栅极之上形成第二绝缘层；在所述第二绝缘层之上形成挡光部，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。

Description

薄膜晶体管、阵列基板及其制造方法、和显示装置
技术领域
本发明的实施例涉及半导体技术领域，尤其涉及一种薄膜晶体管、阵列基板及其制造方法、以及一种显示装置。
背景技术
随着显示技术的飞速进步，作为显示装置核心的半导体元件技术也随之得到了快速的发展。对于现有的显示装置而言，有机发光二极管(OrganicLightEmittingDiode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。
OLED按驱动方式可分为PMOLED(PassiveMatrixDrivingOLED，无源矩阵驱动有机发光二极管)和AMOLED(ActiveMatrixDrivingOLED，有源矩阵驱动有机发光二极管)两种，由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点而可望成为取代LCD(liquidcrystaldisplay，液晶显示器)的新型平面显示器。在现有的AMOLED显示面板中，每个OLED均包括多个TFT(ThinFilmTransistor，薄膜晶体管)开关电路。其中，低温多晶硅(LowTemperaturePolySilicon)TFT由于其具有优越的静态电学特性，被作为一种重要的电子器件在液晶显示、矩阵图像传感器等方面已经得到广泛的应用。
然而现有技术中，低温多晶硅TFT的不稳定性一直是有待解决的问题，当其被应用到OLED显示器中时，低温多晶硅TFT的有源区尤其是沟道区域容易受到光照的影响。尤其是，在制作OLED的背板工艺中，在形成栅极之后，在源极/漏极以及后续的工艺中使用的紫外光可能会由于在栅极的边缘处产生衍射现象，而进入薄膜晶体管的有源区尤其是沟道区域，从而对薄膜晶体管的性能产生较大影响。
发明内容
本发明实施例提供了一种阵列基板、薄膜晶体管及其制造方法、、以及一种显示装置，其能够减少光对薄膜晶体管的影响，从而提高薄膜晶体管的性能。
根据本发明的一个实施例，提供一种阵列基板的制造方法，其包括以下步骤：
在衬底之上形成有源层；
在所述有源层之上形成栅极；
在所述栅极之上形成第二绝缘层；
在所述第二绝缘层之上形成挡光部，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。
在一个实施例中，所述挡光部在所述有源层上的投影具有与所述栅极在所述有源层上的投影重叠的部分和不重叠的部分。
在一个实施例中，所述挡光部在所述有源层上的投影的宽度不小于4μm，且不大于20μm。
在一个实施例中，所述挡光部在所述有源层上的投影的与所述栅极在所述有源层上的投影不重叠的部分的宽度不小于3μm。
在一个实施例中，在所述有源层之上形成所述栅极包括：
在所述有源层之上形成第一绝缘层；
在所述第一绝缘层之上形成第一导电层，其中，所述第一导电层具有第一部分，所述第一部分形成所述栅极。
在一个实施例中，在所述第二绝缘层之上形成所述挡光部包括：
在所述第二绝缘层之上形成第二导电层，所述第二导电层具有第二部分，所述第二部分形成所述挡光部。
在一个实施例中，所述第一导电层还具有与所述第一部分间隔开的第三部分，所述第二导电层还具有与所述第二部分间隔开的第四部分，所述第三部分和所述第四部分在垂直方向上至少部分重叠，以形成电容器。
在一个实施例中，所述第二导电层还具有与所述第二部分和所述第四部分间隔开的第五部分，所述第五部分用作布线。
在一个实施例中，所述有源层为多晶硅层，
形成所述有源层包括：
在所述衬底之上形成非晶硅层；
将所述非晶硅层转化为所述多晶硅层。
根据本发明的又一个实施例，提供一种薄膜晶体管的制造方法，包括以下步骤：
在衬底之上形成有源层；
在所述有源层之上形成栅极；
在所述栅极之上形成第二绝缘层；
在所述第二绝缘层之上形成挡光部，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。
在一个实施例中，所述挡光部在所述有源层上的投影具有与所述栅极在所述有源层上的投影重叠的部分和不重叠的部分。
在一个实施例中，所述挡光部在所述有源层上的投影的宽度不小于4μm，且不大于20μm。
在一个实施例中，所述挡光部在所述有源层上的投影的与所述栅极在所述有源层上的投影不重叠的部分的宽度不小于3μm。
在一个实施例中，所述有源层为多晶硅层，
形成所述有源层包括：
在所述衬底之上形成非晶硅层；
将所述非晶硅层转化为所述多晶硅层。
根据本发明的又一实施例，提供一种薄膜晶体管，包括：
衬底；
有源层，其形成在所述衬底之上；
栅极，其形成在所述有源层之上；
第二绝缘层，其形成在所述栅极之上；
挡光部，其形成在所述第二绝缘层之上，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。
在一个实施例中，所述挡光部在所述有源层上的投影具有与所述栅极在所述有源层上的投影重叠的部分和不重叠的部分。
在一个实施例中，所述挡光部在所述有源层上的投影的宽度不小于4μm，且不大于20μm。
在一个实施例中，所述挡光部在所述有源层上的投影的与所述栅极在所述有源层上的投影不重叠的部分的宽度不小于3μm。
在一个实施例中，所述挡光部由钼、钛、铝、铜中的一种或多种的组合形成。
在一个实施例中，所述有源层为多晶硅层。
根据本发明的又一实施例，提供一种阵列基板，包括前述任一种薄膜晶体管。
在一个实施例中，所述的阵列基板还包括第一绝缘层，以及形成在所述第一绝缘层之上的具有第一部分的第一导电层，所述第一部分形成所述栅极。
在一个实施例中，所述的阵列基板还包括具有第二部分的第二导电层，所述第二部分形成所述挡光部。
在一个实施例中，所述第一导电层还具有与所述第一部分间隔开的第三部分，所述第二导电层还具有与所述第二部分间隔开的第四部分，所述第三部分和所述第四部分在垂直方向上至少部分重叠，以形成电容器。
在一个实施例中，所述第二导电层还具有与所述第二部分和所述第四部分间隔开的第五部分，所述第五部分用作布线。
根据本发明的又一实施例，提供一种显示装置，包括前述任一种阵列基板。
在本发明的实施例中，提供的阵列基板、薄膜晶体管、及它们的制造方法，以及显示装置，通过在薄膜晶体管的栅极之上的边缘处形成挡光部，可以有效防止光(如在薄膜晶体管或阵列基板等器件的制造过程中使用的紫外光)通过在栅极的边缘(如通过在栅极边缘的衍射效应)进入器件的有源区(例如沟道区域)而影响器件的整体性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了根据本发明实施例的阵列基板的部分横截面视图；
图2示意性示出了根据本发明实施例的薄膜晶体管的部分横截面视图；
图3示出了根据本发明实施例的阵列基板的制造方法的流程图；
图4示出了根据本发明实施例的薄膜晶体管的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。应当理解，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
也应当理解，在附图中示出的各种层和/或区域未按比例绘制。并且在给定图或实施例中为了便于解释，仅明确示出或描述在这种半导体器件中常用类型的一个或多个半导体层和/或区域。特别地，对于处理步骤，要强调的是，此处提供的描述并不意图包含形成功能性半导体器件可能需要的所有处理步骤。更确切地，为了精简描述，此处有目的地未描述形成半导体器件时常用的特定处理步骤，例如湿法清洗和退火步骤。然而，本领域普通技术人员将容易认识到从这些概括性描述省略的那些处理步骤。
图1示意性示出了根据本发明实施例阵列基板的部分横截面视图。具体地，图1示出了根据本发明实施例提供的阵列基板100，包括：衬底101；形成在衬底101之上的有源层103；形成在有源层103之上的栅极104；形成在栅极104之上的第二绝缘层105，以及形成在第二绝缘层105之上的挡光部106，其中，挡光部106被布置在栅极104的边缘部分之上，以使挡光部106能够遮挡从栅极104的边缘部分进入有源层尤其是沟道区域的光。
在本发明实施例中，可以使用多晶硅层作为阵列基板中有源器件(如TFT晶体管)的有源层，本领域技术人员可以理解，有源层的材料不限于多晶硅层，也可以是适于作为有源层的任何其他材料。还可以理解，本发明实施例中的有源层可以包括沟道区、以及掺杂有P型或N型掺杂离子的源区和漏区，在本发明的实施例中，该阵列基板还包括通过形成在绝缘层中的过孔分别连接到源区和漏区的源极111和漏极112。
本领域技术人员应当理解的是，在衬底101和有源层103之间还可以布置有缓冲层102，如图1所示。在有源层103与栅极104之间还可以布置有第一绝缘层(即栅极绝缘层110)，栅极绝缘层110和缓冲层102都可以由氮化硅、氧化硅或者他们的组合形成。此外，衬底101可以是透明或不透明的，可选地，衬底可以为玻璃衬底或塑料衬底。
在一种实施例中，可以在栅极104每个边缘的上方都设置有挡光部106，而且，为了使得挡光部106具有较好的挡光效果，将挡光部设置在第二绝缘层105上方的能够横跨栅极104的边缘的位置，即，使得挡光部106在有源层103上的投影具有与栅极104在有源层103上的投影重叠的部分和不重叠的部分。作为一种可选方式，挡光部106的在有源层103上的投影的宽度不小于4μm，且不大于20μm，进一步可选地，挡光部106在有源层103上的投影的与栅极104在有源层103上的投影不重叠的部分的宽度不小于3μm，通过实验验证，将挡光部的宽度设置在上述数值范围内可以更有效地防止由于栅极边缘的衍射现象而进入有源层尤其是沟道区域中的光。
在本发明的一个实施例中，阵列基板100还包括第一导电层和第二导电层，其中第一导电层至少具有第一部分和与第一部分间隔开的第三部分107，第二导电层至少具有第二部分、与第二部分间隔开的第四部分108、以及分别与第二部分和第四部分间隔开的第五部分109，其中第一部分形成栅极104；第二部分形成上述挡光部106；第三部分107和第四部分108在垂直方向上至少部分重叠以形成电容器，以提高应用该阵列基板的显示面板的分辨率；第五部分用作半导体器件的布线区域。可以理解，第一导电层和第二导电层不限于包含上述那些部分，也可以包含更多或更少的部分。
在一种实施例中，可以首先沉积第一导电层，然后对第一导电层进行构图以形成第一导电层的第一部分和第三部分；类似地，可以首先沉积第二导电层，然后对第二导电层进行构图以形成第二导电层的第二部分、第四部分和第五部分。可以理解，形成第一导电层的第一部分和第三部分，以及形成第二导电层的第二部分、第四部分和第五部分的方法也不限于在此描述的方法。形成第一导电层和第二导电层的材料可以是任何可以导电的材料，例如，钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的组合。
需要说明的是，在本文中描述的各个层不一定是完整连续的层，可以是由一个或多个部分组成的间断的层，如上所述的具有第一部分和第三部分的第一导电层，以及具有第二部分、第四部分和第五部分的第二导电层。
可以理解，在本发明实施例中，上述的阵列基板还可以包括用作导电部件(如源极111、漏极112、第四部分108、第五部分109等部件)之间的介电物质的介电层113。
图2示意性示出了根据本发明实施例的薄膜晶体管的部分横截面视图。根据本发明实施例的薄膜晶体管可以用于上述实施例中所述的阵列基板中。如图2所示，薄膜晶体管200包括：衬底201；形成在衬底201之上的有源层203；形成在有源层203之上的栅极204；形成在栅极204之上的第二绝缘层205，以及形成在第二绝缘层205之上的挡光部206，其中，挡光部206被布置在栅极204的边缘部分之上，以使挡光部206能够遮挡从栅极204的边缘部分进入有源层203(如沟道区域)光。
在本发明实施例中，使用多晶硅层作为薄膜晶体管的有源层，本发明实施例中的有源层可以包括沟道区、以及掺杂有P型或N型掺杂离子的源区和漏区。
此外，应当理解的是，在本发明的实施例中，该薄膜晶体管还包括通过形成在绝缘层中的过孔分别连接到源区和漏区的源极211和漏极212，以及用作介电物质的介电层213。
本领域技术人员应当理解的是，本发明实施例提供的薄膜晶体管还可以包括缓冲层202，其中，缓冲层202形成在衬底201之上；有源层203形成在缓冲层202之上。在有源层203与栅极204之间可以布置有栅极绝缘层210，栅极绝缘层201和缓冲层202可以由氮化硅、氧化硅或者他们的组合形成。衬底201可以是透明或不透明的，可选地，衬底可以为玻璃衬底或塑料衬底。
在一种实施例中，挡光部206在有源层203上的投影具有与栅极204在有源层203上的投影重叠的部分和不重叠的部分。作为一种可选方式，挡光部206的在有源层203上的投影的宽度不小于4μm，且不大于20μm，进一步可选地，挡光部206在有源层203上的投影的与栅极204在有源层203上的投影不重叠的部分的宽度不小于3μm，经试验验证，通过对挡光部的上述尺寸参数的设置可以更有效地防止由于栅极边缘的衍射现象而进入有源层尤其是沟道区域的光。
本发明实施例提供的薄膜晶体管，在栅极的边缘位置的上方设置挡光部，可以遮挡由于光的衍射效应而进入薄膜晶体管的有源层尤其是沟道区域的光，当这种薄膜晶体管应用于显示器等器件时，可以大大提高这些器件的性能。
图3示意性示出了根据本发明实施例的阵列基板的制作方法的流程图。
需要说明的是，本发明实施例提供的阵列基板的制作方法与前述实施例提供的阵列基板相对应，因此在前述实施例中对阵列基板的各个层和/或区域的解释说明也适于本实施例提供的阵列基板的制作方法。所述方法包括：
S31：在衬底101之上形成有源层103。
本领域技术人员可以理解，可以将有源层103形成在衬底101之上，还可以在衬底101和有源层103之间形成缓冲层102。
其中，衬底101可以为玻璃衬底，可以通过在衬底上沉积例如氮化物、氧化物或其组合的材料形成缓冲层102。可选地，有源层可以为多晶硅层，可以通过在衬底或缓冲层上形成非晶硅层，然后通过例如准分子激光退火的工艺将非晶硅层转化为多晶硅层。栅极绝缘层的材料也可以为氮化物、氧化物等，可以理解，形成衬底、缓冲层、有源层等的方法及材料不限于在此所描述的方法和材料，也可以是本领域的其他方法和材料。
S32：在所述有源层103之上形成栅极104。
在本发明实施例中，形成栅极的方法可以为：
在有源层103之上形成第一导电层，然后对第一导电层进行构图以形成第一导电层的第一部分，使得该第一部分形成栅极104。
可以理解，在沉积第一导电层之前，可以在有源层上形成栅极绝缘层110，然后在栅极绝缘层110之上形成第一导电层。
如上所述，在本发明的一个实施例中，在沉积第一导电层后，对第一导电层进行构图时，还可以形成第一导电层的第三部分107，以使该第三部分107作为阵列基板中的电容器的一个电极，其中第三部分107与第一部分104彼此间隔开。通过对第一导电层的构图同时形成第一部分104和第三部分107，可以减少制作工艺，节约时间。可以理解，该第一部分104和第三部分107也可以不在同一步骤中形成，而是分别依次形成该第一部分104和第三部分107。
S33：在栅极104之上形成第二绝缘层105。
在本实施例中，该第二绝缘层可以通过在栅极上沉积绝缘材料形成，还可以根据需要对该第二绝缘层进行构图，以形成所期望的形状。
S34：在第二绝缘层105之上形成挡光部106，该挡光部106被布置在栅极104的边缘部分之上，以使挡光部106能够遮挡从栅极104的边缘部分进入有源层103的尤其是沟道区的光。
如上所述，在本发明的实施例中，形成挡光部106的方法可以为：
在第二绝缘层105之上沉积第二导电层，然后对该第二导电层进行构图(如蚀刻)形成第二导电层的第二部分，以使该第二部分形成挡光部106。
如上所述，在本发明的一个实施例中，在沉积第二导电层后，对第二导电层进行构图时，还可以形成第二导电层的第四部分108和第五部分109，其中，第二部分、第四部分108和第五部分109之间彼此间隔开，且第四部分108与上述第三部分107在垂直方向上至少部分重叠的以使该第四部分108作为阵列基板中的电容器的另一个电极，第五部分109作为用作布线的布线部。本实施例中，通过对第二导电层的构图同时形成第二部分、第四部分和第五部分，可以减少制作工艺。可以理解，该第二部分、第四部分和第五部分也可以不在同一步骤中形成。
在一个实施例中，挡光部106在有源层103上的投影具有与栅极104在有源层103上的投影重叠的部分和不重叠的部分。可选地，挡光部106在有源层103上的投影的宽度不小于4μm，且不大于20μm。可选地，挡光部106在有源层103上的投影的与栅极104在有源层103上的投影不重叠的部分的宽度不小于3μm。此外，在本发明实施例中，对挡光部106的形状和厚度不做具体限定。
本领域技术人员可以理解，在本发明的实施例中，形成挡光部106之后，还可以继续执行阵列基板的其他工艺步骤，以形成阵列基板所需的其他层和/或部件，如，源极111、漏极112、介电层113、平坦化层、像素层、像素定义层、层间间隙物等这些本领域技术人员已知的层和/或部件。
需要说明的是，在本步骤中，可以采用本领域公知的任何适于形成这些层和/或部件的材料和方法来形成这些层和/或部件，在此不再赘述。
图4示意性示出了根据本发明实施例的薄膜晶体管的制作方法的流程图。
需要说明的是，本发明实施例提供的薄膜晶体管的制作方法与前述实施例提供的薄膜晶体管相对应，因此在前述实施例中对薄膜晶体管的各个层或区域的解释说明也适于本实施例提供的薄膜晶体管的制作方法。所述方法包括：
S41：在衬底之上形成有源层203。
有源层可以为多晶硅层，可以通过例如准分子激光退火的工艺将非晶硅层转化为多晶硅层。
S42：在所述有源层203之上形成栅极204。
在一个实施例中，可以通过在有源层之上形成栅极绝缘层210，再在栅极绝缘层210上形成栅极层，然后对栅极层进行构图以形成栅极204。
S43：在栅极204之上形成第二绝缘层205。
S44：在第二绝缘层205之上形成挡光部206，该挡光部206被布置在栅极204的边缘部分之上，以使挡光部206能够遮挡从栅极204的边缘部分进入有源层103(如沟道区)的光。
本领域技术人员可以理解，在本发明的实施例中，形成挡光部206之后，还可以继续执行其他工艺步骤，以形成薄膜晶体管所需的其他层、区域或部件，如源极211、漏极212、介电层213等。需要说明的是，可以采用本领域公知的任何适于形成源极211、漏极212、介电层213的方法和材料来形成源极211、漏极212、介电层213。
根据本发明的又一个实施例，还提供一种显示装置，其包括上述的阵列基板。该显示装置能够防止环境光对阵列基板中的薄膜晶体管的性能的影响。
需要说明的是，在本发明的描述中，术语“上”、“之上”、“下”、“之下”、“顶”、“底”、“之间”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，当元件或层被称为在另一元件或层“上”时，它可以直接在该另一元件或层上，或者可以存在中间的元件或层；同样，当元件或层被称为在另一元件或层“下”时，它可以直接在该另一元件或层下，或者可以存在至少一个中间的元件或层；当元件或层被称为在两元件或两层“之间”时，其可以为该两元件或两层之间的唯一的元件或层，或者可以存在一个以上的中间元件或层。
此外，还需要说明的是，当介绍本申请的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素；除非另有说明，“多个”的含义是两个或两个以上；用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素；术语“第一”、“第二”、“第三”等仅用于描述的目的，而不能理解为指示或暗示相对重要性及形成顺序。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (26)

1.一种阵列基板的制造方法，其特征在于，包括：
在衬底之上形成有源层；
在所述有源层之上形成栅极；
在所述栅极之上形成第二绝缘层；
在所述第二绝缘层之上形成挡光部，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。
2.根据权利要求1所述的制造方法，其特征在于，所述挡光部在所述有源层上的投影具有与所述栅极在所述有源层上的投影重叠的部分和不重叠的部分。
3.根据权利要求2所述的制造方法，其特征在于，所述挡光部在所述有源层上的投影的宽度不小于4μm，且不大于20μm。
4.根据权利要求3所述的制造方法，其特征在于，所述挡光部在所述有源层上的投影的与所述栅极在所述有源层上的投影不重叠的部分的宽度不小于3μm。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，在所述有源层之上形成所述栅极包括：
在所述有源层之上形成第一绝缘层；
在所述第一栅极绝缘层之上形成第一导电层，其中，所述第一导电层具有第一部分，所述第一部分形成所述栅极。
6.根据权利要求5所述的制造方法，其特征在于，在所述第二绝缘层之上形成所述挡光部包括：
在所述第二绝缘层之上形成第二导电层，所述第二导电层具有第二部分，所述第二部分形成所述挡光部。
7.根据权利要求6所述的制造方法，其特征在于，所述第一导电层还具有与所述第一部分间隔开的第三部分，所述第二导电层还具有与所述第二部分间隔开的第四部分，所述第三部分和所述第四部分在垂直方向上至少部分重叠，以形成电容器。
8.根据权利要求6所述的制造方法，其特征在于，所述第二导电层还具有与所述第二部分和所述第四部分间隔开的第五部分，所述第五部分用作布线。
9.根据权利要求1-8中任一项所述的制造方法，其特征在于，所述有源层为多晶硅层，
形成所述有源层包括：
在所述衬底之上形成非晶硅层；
将所述非晶硅层转化为所述多晶硅层。
10.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底之上形成有源层；
在所述有源层之上形成栅极；
在所述栅极之上形成第二绝缘层；
在所述第二绝缘层之上形成挡光部，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。
11.根据权利要求10所述的制造方法，其特征在于，所述挡光部在所述有源层上的投影具有与所述栅极在所述有源层上的投影重叠的部分和不重叠的部分。
12.根据权利要求11所述的制造方法，其特征在于，所述挡光部在所述有源层上的投影的宽度不小于4μm，且不大于20μm。
13.根据权利要求12所述的制造方法，其特征在于，所述挡光部在所述有源层上的投影的与所述栅极在所述有源层上的投影不重叠的部分的宽度不小于3μm。
14.根据权利要求10-13中任一项所述的制造方法，其特征在于，所述有源层为多晶硅层，
形成所述有源层包括：
在所述衬底之上形成非晶硅层；
将所述非晶硅层转化为所述多晶硅层。
15.一种薄膜晶体管，其特征在于，包括：
衬底；
有源层，其形成在所述衬底之上；
栅极，其形成在所述有源层之上；
第二绝缘层，其形成在所述栅极之上；
挡光部，其形成在所述第二绝缘层之上，所述挡光部被布置在所述栅极的边缘部分之上，以使所述挡光部能够遮挡从所述栅极的所述边缘部分进入所述有源层的光。
16.根据权利要求15所述的薄膜晶体管，其特征在于，所述挡光部在所述有源层上的投影具有与所述栅极在所述有源层上的投影重叠的部分和不重叠的部分。
17.根据权利要求16所述的薄膜晶体管，其特征在于，所述挡光部在所述有源层上的投影的宽度不小于4μm，且不大于20μm。
18.根据权利要求17所述的薄膜晶体管，其特征在于，所述挡光部在所述有源层上的投影的与所述栅极在所述有源层上的投影不重叠的部分的宽度不小于3μm。
19.根据权利要求15-18中任一项所述的薄膜晶体管，其特征在于，所述挡光部由钼、钛、铝、铜中的一种或多种的组合形成。
20.根据权利要求15-18中的任一项所述的薄膜晶体管，其特征在于，所述有源层为多晶硅层。
21.一种阵列基板，其特征在于，包括权利要求15-20中任一项所述的薄膜晶体管。
22.根据权利要求21所述的阵列基板，其特征在于，还包括第一绝缘层，以及形成在所述第一绝缘层之上的具有第一部分的第一导电层，所述第一部分形成所述栅极。
23.根据权利要求22所述的阵列基板，其特征在于，还包括具有第二部分的第二导电层，所述第二部分形成所述挡光部。
24.根据权利要求23所述的阵列基板，其特征在于，所述第一导电层还具有与所述第一部分间隔开的第三部分，所述第二导电层还具有与所述第二部分间隔开的第四部分，所述第三部分和所述第四部分在垂直方向上至少部分重叠，以形成电容器。
25.根据权利要求24所述的阵列基板，其特征在于，所述第二导电层还具有与所述第二部分和所述第四部分间隔开的第五部分，所述第五部分用作布线。
26.一种显示装置，包括权利要求21-25中任一项所述的阵列基板。
CN201610003913.8A 2016-01-05 2016-01-05 薄膜晶体管、阵列基板及其制造方法、和显示装置 Active CN105470196B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610003913.8A CN105470196B (zh) 2016-01-05 2016-01-05 薄膜晶体管、阵列基板及其制造方法、和显示装置
PCT/CN2016/102895 WO2017118158A1 (zh) 2016-01-05 2016-10-21 薄膜晶体管、阵列基板及其制造方法、和显示装置
US15/522,811 US10204934B2 (en) 2016-01-05 2016-10-21 Thin film transistor, array substrate, methods for fabricating the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610003913.8A CN105470196B (zh) 2016-01-05 2016-01-05 薄膜晶体管、阵列基板及其制造方法、和显示装置

Publications (2)

Publication Number Publication Date
CN105470196A true CN105470196A (zh) 2016-04-06
CN105470196B CN105470196B (zh) 2018-10-19

Family

ID=55607762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610003913.8A Active CN105470196B (zh) 2016-01-05 2016-01-05 薄膜晶体管、阵列基板及其制造方法、和显示装置

Country Status (3)

Country Link
US (1) US10204934B2 (zh)
CN (1) CN105470196B (zh)
WO (1) WO2017118158A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017118158A1 (zh) * 2016-01-05 2017-07-13 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN107248373A (zh) * 2017-06-08 2017-10-13 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN107369693A (zh) * 2017-08-04 2017-11-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108493199A (zh) * 2018-04-19 2018-09-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及显示面板
CN109004032A (zh) * 2018-08-01 2018-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板
WO2019006988A1 (en) * 2017-07-07 2019-01-10 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
WO2020020294A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN114863885A (zh) * 2022-06-21 2022-08-05 义乌清越光电技术研究院有限公司 一种像素电路、阵列基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542470A (zh) * 2020-12-04 2021-03-23 Tcl华星光电技术有限公司 一种阵列基板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000914A (zh) * 2006-01-11 2007-07-18 爱普生映像元器件有限公司 显示装置
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
WO2014205997A1 (zh) * 2013-06-28 2014-12-31 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485517B2 (ja) * 2008-03-17 2014-05-07 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US8796682B2 (en) * 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN103700685B (zh) * 2013-12-12 2017-12-08 京东方科技集团股份有限公司 一种显示面板、显示装置
CN105470196B (zh) * 2016-01-05 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000914A (zh) * 2006-01-11 2007-07-18 爱普生映像元器件有限公司 显示装置
CN102800630A (zh) * 2012-07-26 2012-11-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
WO2014205997A1 (zh) * 2013-06-28 2014-12-31 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204934B2 (en) 2016-01-05 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, methods for fabricating the same, and display device
WO2017118158A1 (zh) * 2016-01-05 2017-07-13 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN107248373B (zh) * 2017-06-08 2020-03-06 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN107248373A (zh) * 2017-06-08 2017-10-13 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
US10930788B2 (en) 2017-06-08 2021-02-23 Boe Technology Group Co., Ltd. Display panel and manufacturing method thereof, and display device
WO2019006988A1 (en) * 2017-07-07 2019-01-10 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
US11387308B2 (en) 2017-07-07 2022-07-12 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN107369693A (zh) * 2017-08-04 2017-11-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108493199A (zh) * 2018-04-19 2018-09-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及显示面板
WO2019200805A1 (zh) * 2018-04-19 2019-10-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及显示面板
WO2020020294A1 (zh) * 2018-07-27 2020-01-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US11302761B2 (en) 2018-07-27 2022-04-12 Boe Technology Group Co., Ltd. Display substrate assembly and method of manufacturing the same, and display apparatus
CN109004032A (zh) * 2018-08-01 2018-12-14 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板
CN114863885A (zh) * 2022-06-21 2022-08-05 义乌清越光电技术研究院有限公司 一种像素电路、阵列基板及显示装置

Also Published As

Publication number Publication date
CN105470196B (zh) 2018-10-19
WO2017118158A1 (zh) 2017-07-13
US10204934B2 (en) 2019-02-12
US20180090521A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
KR102100334B1 (ko) 반도체 장치 및 그 제작 방법
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN106558538B (zh) 阵列基板、显示装置及阵列基板的制备方法
TWI532121B (zh) 電晶體
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN109166896A (zh) 显示面板及其制作方法
CN104659285A (zh) 适用于amoled的tft背板制作方法及结构
CN103745978A (zh) 显示装置、阵列基板及其制造方法
CN104810382A (zh) Amoled背板的制作方法及其结构
US20160190220A1 (en) Manufacture method of amoled back plate and sturcture thereof
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
KR20100054105A (ko) 반도체 장치 및 그 제작 방법
CN104977764A (zh) 一种阵列基板及其制作方法、液晶显示器
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
CN109378326A (zh) 显示面板及其制作方法
CN103839973A (zh) 有源矩阵有机发光二极管阵列基板及制作方法和显示装置
CN103077957A (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
CN104966718A (zh) Amoled背板的制作方法及其结构
US9812541B2 (en) Array substrate, method for fabricating the same and display device
CN104600078A (zh) 一种阵列基板及其制造方法和显示面板
CN108447874B (zh) 阵列基板及其制造方法、显示面板、电子装置
CN104157608B (zh) Tft基板的制作方法及其结构
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant