JP3524029B2 - トップゲート型ｔｆｔ構造を形成する方法 - Google Patents
トップゲート型ｔｆｔ構造を形成する方法Info
- Publication number
- JP3524029B2 JP3524029B2 JP2000000022A JP2000000022A JP3524029B2 JP 3524029 B2 JP3524029 B2 JP 3524029B2 JP 2000000022 A JP2000000022 A JP 2000000022A JP 2000000022 A JP2000000022 A JP 2000000022A JP 3524029 B2 JP3524029 B2 JP 3524029B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- gate
- light
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000010410 layer Substances 0.000 claims description 176
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910052755 nonmetal Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 5
- 229910010272 inorganic material Inorganic materials 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 1
- 150000002484 inorganic compounds Chemical class 0.000 claims 1
- 239000011147 inorganic material Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002291 germanium compounds Chemical class 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 150000002822 niobium compounds Chemical class 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス型液晶表示装置（ＬＣＤ）に関し、特に、そのス
イッチング素子であるＴＦＴ（薄膜トランジスタ）構造
とその製造方法に関する。
ックス型液晶表示装置（ＬＣＤ）に関し、特に、そのス
イッチング素子であるＴＦＴ（薄膜トランジスタ）構造
とその製造方法に関する。
【０００２】
【従来の技術】液晶表示装置の普及に伴い、高画質化へ
の要求がある一方で、低価格化への要求が高まってい
る。そのため、少ないプロセス数で製造でき、高いスル
ープットが可能なＬＣＤの構造及び製造方法が強く求め
られている。
の要求がある一方で、低価格化への要求が高まってい
る。そのため、少ないプロセス数で製造でき、高いスル
ープットが可能なＬＣＤの構造及び製造方法が強く求め
られている。
【０００３】ＴＦＴは、ＬＣＤの駆動に重要な要素の一
つであるスイッチング素子として作用する。このＴＦＴ
アレイ構造を作成するのは、ＬＣＤ製造工程のうちで
も、かなりの工程数を要し、従って、高い製造コストを
要する。また、工程数が多いことは、各工程の不良率が
掛け合わされるので、歩留まりの低下を招く。従って、
このＴＦＴアレイ構造の製造工程を削減することは、Ｔ
ＦＴ−ＬＣＤの低価格化に大いに寄与するものであると
確信される。そこで、従来一般的に採用されてきた逆ス
タガー構造またはボトムゲートＴＦＴ構造（図１
（ｂ））に代わり、より少ないフォトリソグラフィ工程
で製造できるスタガー構造、すなわちトップゲートＴＦ
Ｔ構造（図１（ａ））が注目されつつある。
つであるスイッチング素子として作用する。このＴＦＴ
アレイ構造を作成するのは、ＬＣＤ製造工程のうちで
も、かなりの工程数を要し、従って、高い製造コストを
要する。また、工程数が多いことは、各工程の不良率が
掛け合わされるので、歩留まりの低下を招く。従って、
このＴＦＴアレイ構造の製造工程を削減することは、Ｔ
ＦＴ−ＬＣＤの低価格化に大いに寄与するものであると
確信される。そこで、従来一般的に採用されてきた逆ス
タガー構造またはボトムゲートＴＦＴ構造（図１
（ｂ））に代わり、より少ないフォトリソグラフィ工程
で製造できるスタガー構造、すなわちトップゲートＴＦ
Ｔ構造（図１（ａ））が注目されつつある。
【０００４】トップゲートＴＦＴ構造は、理論上２枚マ
スクで製造できる。ところが、チャネル領域は光導電性
を有する半導体、通常は非晶質シリコン（アモルファス
・シリコン、ａ−Ｓｉ）で構成されているので、ガラス
などの透明基板を介して、外光もしくはバックライトに
さらされると光リーク電流が発生し、表示品質の著しい
劣化、あるいは誤動作などの問題が生じる。そこで、ト
ップゲートＴＦＴ構造の下部に遮光層を設ける必要があ
る。遮光層は、通常金属で形成される。金属遮光層は、
画素部分では、光を透過するため、並びに、配線部分で
は、金属／誘電体／半導体構造による寄生容量の発生を
防ぐため、除去されなければならない。従って、遮光層
のパターニングのためのマスクがさらに必要になり、結
局トップゲートＴＦＴ構造を製造するために、最低３枚
のマスクが必要であった。
スクで製造できる。ところが、チャネル領域は光導電性
を有する半導体、通常は非晶質シリコン（アモルファス
・シリコン、ａ−Ｓｉ）で構成されているので、ガラス
などの透明基板を介して、外光もしくはバックライトに
さらされると光リーク電流が発生し、表示品質の著しい
劣化、あるいは誤動作などの問題が生じる。そこで、ト
ップゲートＴＦＴ構造の下部に遮光層を設ける必要があ
る。遮光層は、通常金属で形成される。金属遮光層は、
画素部分では、光を透過するため、並びに、配線部分で
は、金属／誘電体／半導体構造による寄生容量の発生を
防ぐため、除去されなければならない。従って、遮光層
のパターニングのためのマスクがさらに必要になり、結
局トップゲートＴＦＴ構造を製造するために、最低３枚
のマスクが必要であった。
【０００５】特開平９−６８７２７号明細書では、遮光
層をａ−Ｓｉ層と同一のパターンで形成することを開示
している。ここでは、ゲート電極およびゲート絶縁層を
形成するためのマスクと、ａ−Ｓｉ層と遮光層をパター
ニングするためのマスクと、画素電極と信号線を形成す
るためのマスクとの３枚マスク・プロセスが示されてい
る。しかし、ここで製造された、ａ−Ｓｉ層と遮光層と
が同一のパターンであるＴＦＴ構造では、遮光層側から
垂直に入射する光は、遮光層によって遮光されるが、垂
直方向以外の方向から入射する、たとえば散乱光のよう
な光は、遮光層では十分遮ることができずに、ａ−Ｓｉ
層のエッジ部分に達し、そこで光リーク電流が発生して
しまうおそれがある。
層をａ−Ｓｉ層と同一のパターンで形成することを開示
している。ここでは、ゲート電極およびゲート絶縁層を
形成するためのマスクと、ａ−Ｓｉ層と遮光層をパター
ニングするためのマスクと、画素電極と信号線を形成す
るためのマスクとの３枚マスク・プロセスが示されてい
る。しかし、ここで製造された、ａ−Ｓｉ層と遮光層と
が同一のパターンであるＴＦＴ構造では、遮光層側から
垂直に入射する光は、遮光層によって遮光されるが、垂
直方向以外の方向から入射する、たとえば散乱光のよう
な光は、遮光層では十分遮ることができずに、ａ−Ｓｉ
層のエッジ部分に達し、そこで光リーク電流が発生して
しまうおそれがある。
【０００６】
【発明が解決しようとする課題】本発明の目的は、より
少ないマスク数で、従って、より少ない製造工程で、Ｔ
ＦＴ構造を製造する方法を提供することである。
少ないマスク数で、従って、より少ない製造工程で、Ｔ
ＦＴ構造を製造する方法を提供することである。
【０００７】本発明の他の目的は、光リーク電流の問題
のない、信頼性の高いＴＦＴ構造、及びその製造方法を
提供することである。
のない、信頼性の高いＴＦＴ構造、及びその製造方法を
提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、２枚マ
スク・プロセスによるＴＦＴ構造の製造方法が提供され
る。その方法は、基板上に遮光層及び層間絶縁層を順に
付着し、その上にソース及びドレイン電極を形成し（１
回目のマスク工程）、次に層間絶縁層上に、前記ソース
及びドレイン電極を覆って、半導体層、ゲート絶縁層、
及びゲート金属層を順に付着し、ゲート電極用レジスト
パターンをマスクとして（２回目のマスク工程）、ゲー
ト金属層と、ゲート絶縁層と、半導体層とをエッチング
し、その後、ソース及びドレイン電極をマスクとして層
間絶縁層と遮光層とをエッチングすることを含む。
スク・プロセスによるＴＦＴ構造の製造方法が提供され
る。その方法は、基板上に遮光層及び層間絶縁層を順に
付着し、その上にソース及びドレイン電極を形成し（１
回目のマスク工程）、次に層間絶縁層上に、前記ソース
及びドレイン電極を覆って、半導体層、ゲート絶縁層、
及びゲート金属層を順に付着し、ゲート電極用レジスト
パターンをマスクとして（２回目のマスク工程）、ゲー
ト金属層と、ゲート絶縁層と、半導体層とをエッチング
し、その後、ソース及びドレイン電極をマスクとして層
間絶縁層と遮光層とをエッチングすることを含む。
【０００９】本発明の方法に従って得られたＴＦＴ構造
は、半導体層と遮光層とが、自己整合的に形成され、か
つ 半導体層の周囲は、遮光層の周囲の内側にあって決
して遮光層の周囲を横切らない構造を有する。従って、
散乱光の存在によっても、半導体層エッジ領域での光リ
ーク電流は生じない。
は、半導体層と遮光層とが、自己整合的に形成され、か
つ 半導体層の周囲は、遮光層の周囲の内側にあって決
して遮光層の周囲を横切らない構造を有する。従って、
散乱光の存在によっても、半導体層エッジ領域での光リ
ーク電流は生じない。
【００１０】さらに、層間絶縁層とゲート絶縁層を形成
する絶縁物質の組み合わせを適当に選ぶことによって、
それら絶縁物質のエッチング選択性を利用して、追加の
工程を要することなく、上述の半導体層の周囲が、遮光
層の周囲の内側にある構造を得ることができる。具体的
には、層間絶縁層をＳｉＯx又はＳｉＯxＮyを主成分と
する絶縁物質で形成し、ゲート絶縁層をＳｉＮxを主成
分とする絶縁物質で形成する。ＣＦ4と水素の混合ガス
を用いてプラズマエッチングすると、層間絶縁層に対し
て、ゲート絶縁層及び半導体層が自然にオーバーエッチ
される。
する絶縁物質の組み合わせを適当に選ぶことによって、
それら絶縁物質のエッチング選択性を利用して、追加の
工程を要することなく、上述の半導体層の周囲が、遮光
層の周囲の内側にある構造を得ることができる。具体的
には、層間絶縁層をＳｉＯx又はＳｉＯxＮyを主成分と
する絶縁物質で形成し、ゲート絶縁層をＳｉＮxを主成
分とする絶縁物質で形成する。ＣＦ4と水素の混合ガス
を用いてプラズマエッチングすると、層間絶縁層に対し
て、ゲート絶縁層及び半導体層が自然にオーバーエッチ
される。
【００１１】
【発明の実施の形態】本願発明は、２枚マスク・プロセ
スによるＴＦＴ構造の製造方法を提供する。本願発明の
方法は、ソース・ドレイン電極用のマスク、及びゲート
電極用のマスクのみを使用し、それ以外のマスクを必要
としない。以下、本願発明の方法に従ってトップゲート
型ＴＦＴ構造を製造する、好ましい実施態様について説
明する。
スによるＴＦＴ構造の製造方法を提供する。本願発明の
方法は、ソース・ドレイン電極用のマスク、及びゲート
電極用のマスクのみを使用し、それ以外のマスクを必要
としない。以下、本願発明の方法に従ってトップゲート
型ＴＦＴ構造を製造する、好ましい実施態様について説
明する。
【００１２】図２は、本願発明の方法に従ってトップゲ
ート型ＴＦＴ構造を製造する際の、各ステップにおける
断面図を示す。図２（ａ）に示すように、まず、アレイ
基板１０、典型的にはガラス基板などの透明基板の上
に、遮光層１２が全面付着される。遮光層１２は、非金
属遮光層であることが望ましい。非金属遮光層に適した
物質には、ＧｅＳｉ：Ｈ、酸化ゲルマニウムＧｅＯx、
窒化ゲルマニウムＧｅＮxなどのゲルマニウム化合物、
並び、酸化ニオブＮｂＯxなどのニオブ化合物がある。
最も好ましい遮光層はＧｅＳｉ：Ｈ層である。これは、
例えばＧｅＳｉ（Ｇｅ：Ｓｉ＝１：１）のターゲットを
用い、Ａｒと水素の混合ガスでスパッタ付着（１ｋＷ）
することができる。遮光層１２の厚みは、少なくとも２
０００Å以上、好ましくは、約３０００Å〜約４０００
Åの範囲とする。例示したような非金属遮光層を用いた
場合、層中の欠陥準位によってリーク電流が流れるおそ
れがある。従って、遮光層の直上にソース・ドレイン電
極１６を設けると、ＴＦＴ−ＬＣＤで用いられるパルス
電圧によって、１×１０-10Ａ程度のリーク電流が流
れ、ＬＣＤの表示品位に問題を生じるおそれがある。か
かる問題を回避するため、遮光層１２の上に層間絶縁層
１４を全面付着する。層間絶縁層１４は、ＳｉＯx又は
ＳｉＯxＮyを主成分とする絶縁物質で形成することが好
ましい。
ート型ＴＦＴ構造を製造する際の、各ステップにおける
断面図を示す。図２（ａ）に示すように、まず、アレイ
基板１０、典型的にはガラス基板などの透明基板の上
に、遮光層１２が全面付着される。遮光層１２は、非金
属遮光層であることが望ましい。非金属遮光層に適した
物質には、ＧｅＳｉ：Ｈ、酸化ゲルマニウムＧｅＯx、
窒化ゲルマニウムＧｅＮxなどのゲルマニウム化合物、
並び、酸化ニオブＮｂＯxなどのニオブ化合物がある。
最も好ましい遮光層はＧｅＳｉ：Ｈ層である。これは、
例えばＧｅＳｉ（Ｇｅ：Ｓｉ＝１：１）のターゲットを
用い、Ａｒと水素の混合ガスでスパッタ付着（１ｋＷ）
することができる。遮光層１２の厚みは、少なくとも２
０００Å以上、好ましくは、約３０００Å〜約４０００
Åの範囲とする。例示したような非金属遮光層を用いた
場合、層中の欠陥準位によってリーク電流が流れるおそ
れがある。従って、遮光層の直上にソース・ドレイン電
極１６を設けると、ＴＦＴ−ＬＣＤで用いられるパルス
電圧によって、１×１０-10Ａ程度のリーク電流が流
れ、ＬＣＤの表示品位に問題を生じるおそれがある。か
かる問題を回避するため、遮光層１２の上に層間絶縁層
１４を全面付着する。層間絶縁層１４は、ＳｉＯx又は
ＳｉＯxＮyを主成分とする絶縁物質で形成することが好
ましい。
【００１３】次に、図２（ｂ）に示すように、層間絶縁
層１４上にソース及びドレイン電極１６，並びにデータ
線あるいはＩＰＳ−ＴＦＴ−ＬＣＤにおけるコモン電極
１６’を形成する。ソース及びドレイン電極１６等は、
例えばＭｏＷなどの導電層で形成され、通常のフォトリ
ソグラフィ手法を用いてパターニングする。従って、第
１のマスクは、ソース及びドレイン電極のパターンを含
むものである。ここでパターニングされるのは、ソース
及びドレイン電極１６等を形成するための導電層だけで
あり、その下の層間絶縁層１４及び遮光層１２は全面付
着されたまま残される。
層１４上にソース及びドレイン電極１６，並びにデータ
線あるいはＩＰＳ−ＴＦＴ−ＬＣＤにおけるコモン電極
１６’を形成する。ソース及びドレイン電極１６等は、
例えばＭｏＷなどの導電層で形成され、通常のフォトリ
ソグラフィ手法を用いてパターニングする。従って、第
１のマスクは、ソース及びドレイン電極のパターンを含
むものである。ここでパターニングされるのは、ソース
及びドレイン電極１６等を形成するための導電層だけで
あり、その下の層間絶縁層１４及び遮光層１２は全面付
着されたまま残される。
【００１４】さらに層間絶縁層１４上に、ソース及びド
レイン電極１６を覆って半導体層１８を全面付着する。
半導体層は、通常、非晶質シリコンで形成されるが、多
結晶ＣｄＳやＣｄＳｅなどの化合物半導体、多結晶シリ
コン、非晶質シリコン（ａ−Ｓｉ）などの半導体材料で
形成することもできる。続いて、ゲート絶縁層２０を全
面付着する。後のエッチング工程を考慮して、このゲー
ト絶縁層２０は、層間絶縁層１４を形成する材料とは異
なる絶縁材料で形成することが望ましい。後のエッチン
グ工程におけるエッチング条件によるが、ゲート絶縁層
２０は、層間絶縁層１４よりもエッチングされやすい材
料で形成することが望ましい。例えば、層間絶縁層１４
をシリコン酸化物を含む材料で形成した場合、ゲート絶
縁層２０を窒化シリコン（ＳｉＮx）を主成分とする材
料で形成する。
レイン電極１６を覆って半導体層１８を全面付着する。
半導体層は、通常、非晶質シリコンで形成されるが、多
結晶ＣｄＳやＣｄＳｅなどの化合物半導体、多結晶シリ
コン、非晶質シリコン（ａ−Ｓｉ）などの半導体材料で
形成することもできる。続いて、ゲート絶縁層２０を全
面付着する。後のエッチング工程を考慮して、このゲー
ト絶縁層２０は、層間絶縁層１４を形成する材料とは異
なる絶縁材料で形成することが望ましい。後のエッチン
グ工程におけるエッチング条件によるが、ゲート絶縁層
２０は、層間絶縁層１４よりもエッチングされやすい材
料で形成することが望ましい。例えば、層間絶縁層１４
をシリコン酸化物を含む材料で形成した場合、ゲート絶
縁層２０を窒化シリコン（ＳｉＮx）を主成分とする材
料で形成する。
【００１５】その後、ゲート絶縁層２０上にゲート電極
２３、並びにゲート線またはＩＰＳ−ＴＦＴ−ＬＣＤに
おける画素電極２３’を形成する。ゲート電極２３等
は、例えば、Ｍｏなどの導電層２２から形成され、ある
いはＭｏ及びＡｌなどの複数の導電層を有していてもよ
い。ゲート電極２３は、通常のフォトリソグラフィの手
法に従って形成される。すなわち、導電層２２を全面付
着した上にレジスト組成物２４を塗布し、必要ならば塗
布したレジスト組成物２４をプリベークした後、ゲート
電極２３のパターンを含む第２のマスクを介して放射線
に露光される。露光後、必要ならばポストベークを施
し、適当な現像液を用いてレジスト組成物２４を現像す
る。得られた構造は、図２（ｃ）に示すように、ゲート
電極２３となる領域の上にのみレジスト組成物２４が存
在する、基板１０／遮光層１２／層間絶縁層１４／ソー
ス・ドレイン電極１６／半導体層１８／ゲート絶縁層２
０／ゲート電極用導電層２２の積層構造である。
２３、並びにゲート線またはＩＰＳ−ＴＦＴ−ＬＣＤに
おける画素電極２３’を形成する。ゲート電極２３等
は、例えば、Ｍｏなどの導電層２２から形成され、ある
いはＭｏ及びＡｌなどの複数の導電層を有していてもよ
い。ゲート電極２３は、通常のフォトリソグラフィの手
法に従って形成される。すなわち、導電層２２を全面付
着した上にレジスト組成物２４を塗布し、必要ならば塗
布したレジスト組成物２４をプリベークした後、ゲート
電極２３のパターンを含む第２のマスクを介して放射線
に露光される。露光後、必要ならばポストベークを施
し、適当な現像液を用いてレジスト組成物２４を現像す
る。得られた構造は、図２（ｃ）に示すように、ゲート
電極２３となる領域の上にのみレジスト組成物２４が存
在する、基板１０／遮光層１２／層間絶縁層１４／ソー
ス・ドレイン電極１６／半導体層１８／ゲート絶縁層２
０／ゲート電極用導電層２２の積層構造である。
【００１６】得られたレジスト組成物２４のパターンを
マスクとして、ゲート電極用導電層２２をパターニング
して、ゲート電極２３を形成する。続いて、その下層の
ゲート絶縁層２０、及び半導体層１８を同時にパターニ
ングする。それによって、図２（ｄ）に示すような構造
が得られ、レジスト組成物に覆われていない領域では、
ソース及びドレイン電極１６、または層間絶縁層１４が
露出する。
マスクとして、ゲート電極用導電層２２をパターニング
して、ゲート電極２３を形成する。続いて、その下層の
ゲート絶縁層２０、及び半導体層１８を同時にパターニ
ングする。それによって、図２（ｄ）に示すような構造
が得られ、レジスト組成物に覆われていない領域では、
ソース及びドレイン電極１６、または層間絶縁層１４が
露出する。
【００１７】そこで、次に、レジスト組成物２４のパタ
ーンまたはゲート電極２３、並びにソース及びドレイン
電極１６をマスクとして、層間絶縁層１４及び遮光層１
２をパターニングする。レジスト組成物２４を除去する
と、図２（ｅ）に示すような、トップゲートＴＦＴ構造
が得られる。本願発明の方法に従って得られたこのトッ
プゲートＴＦＴ構造は、半導体層１８と遮光層１２と
が、自己整合的に形成され、かつ 半導体層１８の周囲
は、遮光層１２の周囲の内側にあって決して遮光層１２
の周囲を横切らない構造を有するので、従って、散乱光
の存在によっても、半導体層１８エッジ領域での光リー
ク電流は生じない。
ーンまたはゲート電極２３、並びにソース及びドレイン
電極１６をマスクとして、層間絶縁層１４及び遮光層１
２をパターニングする。レジスト組成物２４を除去する
と、図２（ｅ）に示すような、トップゲートＴＦＴ構造
が得られる。本願発明の方法に従って得られたこのトッ
プゲートＴＦＴ構造は、半導体層１８と遮光層１２と
が、自己整合的に形成され、かつ 半導体層１８の周囲
は、遮光層１２の周囲の内側にあって決して遮光層１２
の周囲を横切らない構造を有するので、従って、散乱光
の存在によっても、半導体層１８エッジ領域での光リー
ク電流は生じない。
【００１８】さらに望ましい本願発明の態様によれば、
上述の方法に従って、図２（ｃ）に示される構造（図３
（ａ））を得た後、得られたレジスト組成物２４のパタ
ーンをマスクとして、ゲート電極用導電層２２を等方性
エッチングでパターニングして、ゲート電極２３を形成
する。適用可能な等方性エッチングには、例えば、Ｈ 3
ＰＯ4、ＨＮＯ3、及びＣＨ3ＣＯＯＨから選択された酸
の水溶液またはその混合物など適当なエッチャントを用
いた湿式エッチング、あるいは、ＨＣｌ、ＢＣｌ 3を用
いた化学ドライエッチングがある。そして、望ましく
は、図３（ｂ）に示すように、ゲート電極用導電層２２
を、マスクとしてのレジスト組成物２４パターンよりも
いくらかオーバーエッチする。このように、ゲート電極
２３をオーバーエッチすることで、ゲート電極２３周囲
にオフセット長が得られ、後述するように、ゲート電極
２３とソース・ドレイン電極１６との間の電流のリーク
やショートを防ぐことができる。
上述の方法に従って、図２（ｃ）に示される構造（図３
（ａ））を得た後、得られたレジスト組成物２４のパタ
ーンをマスクとして、ゲート電極用導電層２２を等方性
エッチングでパターニングして、ゲート電極２３を形成
する。適用可能な等方性エッチングには、例えば、Ｈ 3
ＰＯ4、ＨＮＯ3、及びＣＨ3ＣＯＯＨから選択された酸
の水溶液またはその混合物など適当なエッチャントを用
いた湿式エッチング、あるいは、ＨＣｌ、ＢＣｌ 3を用
いた化学ドライエッチングがある。そして、望ましく
は、図３（ｂ）に示すように、ゲート電極用導電層２２
を、マスクとしてのレジスト組成物２４パターンよりも
いくらかオーバーエッチする。このように、ゲート電極
２３をオーバーエッチすることで、ゲート電極２３周囲
にオフセット長が得られ、後述するように、ゲート電極
２３とソース・ドレイン電極１６との間の電流のリーク
やショートを防ぐことができる。
【００１９】続いて、レジスト組成物２４のパターンを
マスクとして、ゲート絶縁層２０及び半導体層１８を異
方性エッチングによりパターニングする。例えば、ＣＦ
4及び酸素の混合ガスを用いて反応性イオンエッチング
（ＲＩＥ）を行うことで、ゲート絶縁層２０及び半導体
層１８は、連続してエッチングされる。得られた構造を
図３（ｃ）に示す。この図からわかるように、同じレジ
スト組成物２４のパターンをマスクとして、しかし、ゲ
ート電極用導電層２２は等方性エッチングにより、一
方、ゲート絶縁層２０及び半導体層１８は異方性エッチ
ングによりエッチングすることで、ゲート電極２３の周
囲にオフセット長を有する構造とすることができる。こ
こにオフセット長がない場合、ゲート電極２３端とソー
ス・ドレイン電極１６端またはデータ線１６’端との間
隔はゲート絶縁層２０及び半導体層１８の層厚分（数１
０００Å）しかなく、パーティクルや水分によってリー
クやショートなどの故障を生じる可能性が高い。しか
し、ゲート電極２３の周囲にオフセット長を有する構造
とすることで、リークやショートの可能性をかなり低く
することができる。リークやショートの問題を回避する
ためには、パーティクルよりも大きいオフセット長を形
成する。例えば、約０．５μｍより大きい、好ましく
は、約１〜約２μｍのオフセット長を有する構造とす
る。
マスクとして、ゲート絶縁層２０及び半導体層１８を異
方性エッチングによりパターニングする。例えば、ＣＦ
4及び酸素の混合ガスを用いて反応性イオンエッチング
（ＲＩＥ）を行うことで、ゲート絶縁層２０及び半導体
層１８は、連続してエッチングされる。得られた構造を
図３（ｃ）に示す。この図からわかるように、同じレジ
スト組成物２４のパターンをマスクとして、しかし、ゲ
ート電極用導電層２２は等方性エッチングにより、一
方、ゲート絶縁層２０及び半導体層１８は異方性エッチ
ングによりエッチングすることで、ゲート電極２３の周
囲にオフセット長を有する構造とすることができる。こ
こにオフセット長がない場合、ゲート電極２３端とソー
ス・ドレイン電極１６端またはデータ線１６’端との間
隔はゲート絶縁層２０及び半導体層１８の層厚分（数１
０００Å）しかなく、パーティクルや水分によってリー
クやショートなどの故障を生じる可能性が高い。しか
し、ゲート電極２３の周囲にオフセット長を有する構造
とすることで、リークやショートの可能性をかなり低く
することができる。リークやショートの問題を回避する
ためには、パーティクルよりも大きいオフセット長を形
成する。例えば、約０．５μｍより大きい、好ましく
は、約１〜約２μｍのオフセット長を有する構造とす
る。
【００２０】その後、レジスト組成物２４のパターンま
たはゲート電極２３、並びにソース及びドレイン電極１
６をマスクとして、層間絶縁層１４及び遮光層１２をエ
ッチングする。これらの層はプラズマエッチングなどの
等方性エッチングにより、エッチングすることが望まし
い。例えば、ＣＦ4及び水素の混合ガスを用いてプラズ
マエッチングを行うことで、層間絶縁層及１４び遮光層
１２は、連続してエッチングされる。またさらに、等方
性エッチングは、すでにエッチングされて得られたゲー
ト絶縁層２０及び半導体層１８の側壁をも攻撃する。ゲ
ート絶縁層２０が、層間絶縁層１４よりも、ここでエッ
チングされやすい材料で形成されていると、ゲート絶縁
層２０及び半導体層１８のオーバーエッチが生じる。ゲ
ート線２３’領域におけるこのオーバーエッチは、遮光
層１２端と半導体層１８端との間にオフセット長をもた
らし、半導体層１８での光リークを防ぐことができる。
一方、このオフセット長がなく、遮光１２層と半導体層
１８が同一のパターンで形成されていると、遮光層１２
端からの光の回折で、半導体層１８で光リークが生じて
しまう。このため、電荷が保持できず、ＬＣＤの表示品
位を劣化するおそれがある。オフセット長は、約０．５
μｍ以上であることが好ましく、約１〜２μｍであるこ
とがより好ましい。
たはゲート電極２３、並びにソース及びドレイン電極１
６をマスクとして、層間絶縁層１４及び遮光層１２をエ
ッチングする。これらの層はプラズマエッチングなどの
等方性エッチングにより、エッチングすることが望まし
い。例えば、ＣＦ4及び水素の混合ガスを用いてプラズ
マエッチングを行うことで、層間絶縁層及１４び遮光層
１２は、連続してエッチングされる。またさらに、等方
性エッチングは、すでにエッチングされて得られたゲー
ト絶縁層２０及び半導体層１８の側壁をも攻撃する。ゲ
ート絶縁層２０が、層間絶縁層１４よりも、ここでエッ
チングされやすい材料で形成されていると、ゲート絶縁
層２０及び半導体層１８のオーバーエッチが生じる。ゲ
ート線２３’領域におけるこのオーバーエッチは、遮光
層１２端と半導体層１８端との間にオフセット長をもた
らし、半導体層１８での光リークを防ぐことができる。
一方、このオフセット長がなく、遮光１２層と半導体層
１８が同一のパターンで形成されていると、遮光層１２
端からの光の回折で、半導体層１８で光リークが生じて
しまう。このため、電荷が保持できず、ＬＣＤの表示品
位を劣化するおそれがある。オフセット長は、約０．５
μｍ以上であることが好ましく、約１〜２μｍであるこ
とがより好ましい。
【００２１】ゲート電極２３の上に残存するレジスト組
成物２４を除去すると、図３（ｄ）に示すような、トッ
プゲートＴＦＴ構造が得られる。レジスト組成物２４
は、半導体層１８のエッチング後、層間絶縁層１４のエ
ッチング前に除去してもよいが、層間絶縁層１４及び遮
光層１２をエッチングした後に除去することが望まし
い。本願発明に従って得られたこのＴＦＴ構造は、半導
体層１８の周囲が遮光層１２の周囲の内側にあって決し
て遮光層１２の周囲を横切らない構造を有し、光リーク
電流発生の問題を生じない効果に加え、ゲート電極２３
の周囲にオフセット長を有することで、ゲート電極２３
とソース・ドレイン電極１６間のリークまたはショート
の問題を回避できる効果も奏する。さらに、ゲート線２
３’においても、その半導体層１８の周囲が遮光層１２
の周囲の内側にあって遮光層１２の周囲を横切らない構
造となっているため、光リーク電流発生の問題を生じな
い。しかし、その一方で、遮光層１２とデータ線１６’
は自己整合的に形成されるので、遮光層１２が必要以上
の領域を有することはなく、従って開口率の向上がはか
れる。
成物２４を除去すると、図３（ｄ）に示すような、トッ
プゲートＴＦＴ構造が得られる。レジスト組成物２４
は、半導体層１８のエッチング後、層間絶縁層１４のエ
ッチング前に除去してもよいが、層間絶縁層１４及び遮
光層１２をエッチングした後に除去することが望まし
い。本願発明に従って得られたこのＴＦＴ構造は、半導
体層１８の周囲が遮光層１２の周囲の内側にあって決し
て遮光層１２の周囲を横切らない構造を有し、光リーク
電流発生の問題を生じない効果に加え、ゲート電極２３
の周囲にオフセット長を有することで、ゲート電極２３
とソース・ドレイン電極１６間のリークまたはショート
の問題を回避できる効果も奏する。さらに、ゲート線２
３’においても、その半導体層１８の周囲が遮光層１２
の周囲の内側にあって遮光層１２の周囲を横切らない構
造となっているため、光リーク電流発生の問題を生じな
い。しかし、その一方で、遮光層１２とデータ線１６’
は自己整合的に形成されるので、遮光層１２が必要以上
の領域を有することはなく、従って開口率の向上がはか
れる。
【００２２】以上のように、本願発明のＴＦＴ構造の製
造方法は、ソース・ドレイン電極用パターン及びゲート
電極用パターンの２枚のマスクのみを必要とし、従来必
要とされていた遮光層用パターンのマスクを必要としな
い。このような簡素化された工程によって、歩留まりの
向上及び製造コストの削減をもたらすものと期待され
る。しかも、半導体層１８の周囲が必ず遮光層１２の周
囲の内側にあって、光リーク電流が発生しない構造が得
られる。従って、本願発明の方法に従って製造されるＴ
ＦＴ−ＬＣＤは、優れた表示品位を有するものとするこ
とができる。
造方法は、ソース・ドレイン電極用パターン及びゲート
電極用パターンの２枚のマスクのみを必要とし、従来必
要とされていた遮光層用パターンのマスクを必要としな
い。このような簡素化された工程によって、歩留まりの
向上及び製造コストの削減をもたらすものと期待され
る。しかも、半導体層１８の周囲が必ず遮光層１２の周
囲の内側にあって、光リーク電流が発生しない構造が得
られる。従って、本願発明の方法に従って製造されるＴ
ＦＴ−ＬＣＤは、優れた表示品位を有するものとするこ
とができる。
【００２３】ＩＰＳ(In-Plane Switching）−ＴＦＴ−
ＬＣＤの場合は、この得られたＴＦＴアレイ構造上に、
配向膜を形成し、液晶層を介して、カラーフィルター基
板と対向して配置される。ＴＮ(Twisted Nematic)−Ｔ
ＦＴ−ＬＣＤの場合は、上述のＴＦＴアレイ構造に、さ
らに画素電極を設け、その上に配向膜を形成する。得ら
れたアレイ側基板は、液晶層を介して、カラーフィルタ
ー側基板と対向して配置され、液晶セルを形成する。そ
の際、アレイ側基板とカラーフィルター側基板とを適当
な間隔を有するように対向させて配置した後、液晶を挿
入してもよく、あるいは、一方の基板上に液晶を塗布し
た後、もう一方の基板と組み合わせてもよい。液晶セル
をＬＣＤ装置にアセンブリする工程は周知である。
ＬＣＤの場合は、この得られたＴＦＴアレイ構造上に、
配向膜を形成し、液晶層を介して、カラーフィルター基
板と対向して配置される。ＴＮ(Twisted Nematic)−Ｔ
ＦＴ−ＬＣＤの場合は、上述のＴＦＴアレイ構造に、さ
らに画素電極を設け、その上に配向膜を形成する。得ら
れたアレイ側基板は、液晶層を介して、カラーフィルタ
ー側基板と対向して配置され、液晶セルを形成する。そ
の際、アレイ側基板とカラーフィルター側基板とを適当
な間隔を有するように対向させて配置した後、液晶を挿
入してもよく、あるいは、一方の基板上に液晶を塗布し
た後、もう一方の基板と組み合わせてもよい。液晶セル
をＬＣＤ装置にアセンブリする工程は周知である。
【図１】（ａ）トップゲート及び（ｂ）ボトムゲートＴ
ＦＴ構造を示す概略図である。
ＦＴ構造を示す概略図である。
【図２】本発明の方法に従って製造されるＴＦＴ構造
の、各工程における断面図である。
の、各工程における断面図である。
【図３】本発明の方法に従って製造される望ましいＴＦ
Ｔ構造の、各工程における断面図である。
Ｔ構造の、各工程における断面図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 宮本 隆志
神奈川県大和市下鶴間1623番地14 日本
アイ・ビー・エム株式会社 大和事業所
内
(56)参考文献 特開 平11−145478（ＪＰ，Ａ)
特開 平４−152574（ＪＰ，Ａ)
特開 平７−152047（ＪＰ，Ａ)
特開 平７−30117（ＪＰ，Ａ)
特開 平８−22029（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
G02F 1/1368
Claims (11)
- 【請求項１】トップゲート型ＴＦＴ構造を形成する方法
において、 基板上に非金属の遮光層を付着するステップと、 前記遮光層上に下記の半導体層及びゲート絶縁層よりエ
ッチングされ難い無機材料の層間絶縁層を付着するステ
ップと、 前記層間絶縁層上にソース及びドレイン電極を形成する
ステップと、 前記層間絶縁層上に、前記ソース及びドレイン電極を覆
って、半導体層を付着するステップと、 前記半導体層上にゲート絶縁層を付着するステップと、 前記ゲート絶縁層上にゲート金属層を付着するステップ
と、 前記ゲート金属層上にゲート電極用レジストパターンを
形成するステップとを経た後、 前記レジストパターンをマスクとして、前記ゲート金属
層と、ゲート絶縁層と、半導体層とをパターニングする
ステップと、及び、 前記ソース及びドレイン電極をマスクとして前記層間絶
縁層と前記遮光層とをパターニングするステップとを含
み、 前記層間絶縁層と前記遮光層とをパターニングするステ
ップは、等方性エッチングにより、層間絶縁層と前記遮
光層より前記ゲート絶縁層及び半導体層がオーバーエッ
チされることを特徴とする方法。 - 【請求項２】前記層間絶縁層と前記遮光層とをパターニ
ングした後、前記レジストパターンを除去するステップ
をさらに含む、請求項１に記載の方法。 - 【請求項３】前記半導体層は、非晶質シリコンを含む、
請求項１に記載の方法。 - 【請求項４】前記非導電性無機化合物は、ＳｉＧｅ、Ｇ
ｅＯx、ＧｅＮx、及び、ＮｂＯxからなる群から選択さ
れる、請求項３に記載の方法。 - 【請求項５】前記ゲート絶縁層、前記半導体層、層間絶
縁層、及び遮光層は、すべてドライエッチングによりパ
ターニングされる、請求項１に記載の方法。 - 【請求項６】前記層間絶縁層は、ＳｉＯx及びＳｉＯxＮ
yからなる群から選択される絶縁材料を主成分とし、前
記ゲート絶縁層は、ＳｉＮxを主成分とする、請求項１
に記載の方法。 - 【請求項７】前記ゲート絶縁層及び前記半導体層は、異
方性エッチングによりパターニングされる、請求項５ま
たは６に記載の方法。 - 【請求項８】前記ゲート絶縁層及び前記半導体層は、反
応性イオンエッチングによりパターニングされる、請求
項７に記載の方法。 - 【請求項９】前記ゲート絶縁層及び前記半導体層は、フ
ッ化物を含むガスで、反応性イオンエッチングによりパ
ターニングされる、請求項８に記載の方法。 - 【請求項１０】前記ゲート金属層は湿式エッチングによ
りパターニングされる、請求項１に記載の方法。 - 【請求項１１】前記ゲート金属層は、前記レジストパタ
ーンよりもオーバーエッチされる、請求項１０に記載の
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000022A JP3524029B2 (ja) | 2000-01-04 | 2000-01-04 | トップゲート型ｔｆｔ構造を形成する方法 |
| US09/620,114 US6608658B1 (en) | 2000-01-04 | 2000-07-20 | Top gate TFT structure having light shielding layer and method to fabricate the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000000022A JP3524029B2 (ja) | 2000-01-04 | 2000-01-04 | トップゲート型ｔｆｔ構造を形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196589A JP2001196589A (ja) | 2001-07-19 |
| JP3524029B2 true JP3524029B2 (ja) | 2004-04-26 |
Family
ID=18529443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000000022A Expired - Lifetime JP3524029B2 (ja) | 2000-01-04 | 2000-01-04 | トップゲート型ｔｆｔ構造を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6608658B1 (ja) |
| JP (1) | JP3524029B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100606962B1 (ko) * | 2000-12-23 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP3791517B2 (ja) * | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
| TWI315543B (en) * | 2003-02-11 | 2009-10-01 | Chunghwa Picture Tubes Ltd | Lithoraphic process for multi-etching steps by using single reticle |
| KR100675631B1 (ko) * | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR100962640B1 (ko) * | 2003-07-12 | 2010-06-11 | 삼성전자주식회사 | 박막 트랜지스터 제조방법 |
| JP2007508683A (ja) | 2003-09-26 | 2007-04-05 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | マスクを通した積層 |
| KR101006439B1 (ko) * | 2003-11-12 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101015335B1 (ko) * | 2003-12-29 | 2011-02-15 | 엘지디스플레이 주식회사 | ２마스크를 이용한 액정표시소자 제조방법 |
| KR100692685B1 (ko) * | 2003-12-29 | 2007-03-14 | 비오이 하이디스 테크놀로지 주식회사 | 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법 |
| GB0409439D0 (en) * | 2004-04-28 | 2004-06-02 | Koninkl Philips Electronics Nv | Thin film transistor |
| KR100594865B1 (ko) * | 2004-08-10 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| WO2008066622A2 (en) * | 2006-10-20 | 2008-06-05 | Northwestern University | Semiconducting siloxane compositions for thin film transistor devices, and making and using the same |
| KR101293570B1 (ko) | 2007-03-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| EP2308093B1 (en) * | 2008-08-04 | 2020-04-15 | The Trustees of Princeton University | Hybrid dielectric material for thin film transistors |
| KR101287968B1 (ko) * | 2008-11-25 | 2013-07-19 | 엘지디스플레이 주식회사 | 전기영동 표시장치 및 그 제조 방법 |
| CN102779942B (zh) * | 2011-05-24 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管阵列基板及其制作方法 |
| KR101949225B1 (ko) | 2012-04-16 | 2019-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
| CN103474430B (zh) * | 2012-06-07 | 2016-08-17 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制作方法以及显示器 |
| KR102002858B1 (ko) | 2012-08-10 | 2019-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR102067669B1 (ko) | 2012-11-06 | 2020-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| WO2014178422A1 (ja) * | 2013-05-02 | 2014-11-06 | 富士フイルム株式会社 | エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法 |
| US20150168773A1 (en) * | 2013-12-13 | 2015-06-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device |
| CN104536192A (zh) * | 2014-12-31 | 2015-04-22 | 深圳市华星光电技术有限公司 | 一种液晶面板基板及其制造方法 |
| CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
| GB2590427B (en) * | 2019-12-17 | 2024-08-28 | Flexenable Tech Limited | Semiconductor devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60213062A (ja) * | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JP2871235B2 (ja) * | 1991-10-29 | 1999-03-17 | ホシデン・フィリップス・ディスプレイ株式会社 | 能動液晶表示装置 |
| JPH0772510A (ja) * | 1993-09-07 | 1995-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR100225097B1 (ko) * | 1996-10-29 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR100325072B1 (ko) * | 1998-10-28 | 2002-08-24 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율및고투과율액정표시장치의제조방법 |
-
2000
- 2000-01-04 JP JP2000000022A patent/JP3524029B2/ja not_active Expired - Lifetime
- 2000-07-20 US US09/620,114 patent/US6608658B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196589A (ja) | 2001-07-19 |
| US6608658B1 (en) | 2003-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3524029B2 (ja) | トップゲート型ｔｆｔ構造を形成する方法 | |
| JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| US7553707B2 (en) | Method for manufacturing a Liquid crystal display device | |
| KR100690517B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US7499118B2 (en) | Structure of switching device for liquid crystal display device and fabrication method thereof | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7737445B2 (en) | Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion | |
| JP2001324725A (ja) | 液晶表示装置およびその製造方法 | |
| JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP2010147494A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7425508B2 (en) | Liquid crystal display device and fabricating method thereof, and thin film patterning method applied thereto | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| US7785992B2 (en) | Array substrate for flat display device and method for fabricating the same | |
| KR100799463B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP2005123610A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US20040155992A1 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| JP2007329298A (ja) | Ｔｆｔアレイ基板、その製造方法、及び表示装置 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| JP5329019B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| KR100603847B1 (ko) | 액정 표시장치 및 액정 표시장치 제조방법 | |
| KR100631371B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3524029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |