WO2014178422A1 - エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法 - Google Patents

エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法 Download PDF

Info

Publication number
WO2014178422A1
WO2014178422A1 PCT/JP2014/062067 JP2014062067W WO2014178422A1 WO 2014178422 A1 WO2014178422 A1 WO 2014178422A1 JP 2014062067 W JP2014062067 W JP 2014062067W WO 2014178422 A1 WO2014178422 A1 WO 2014178422A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
etching solution
etching
semiconductor substrate
acid
Prior art date
Application number
PCT/JP2014/062067
Other languages
English (en)
French (fr)
Inventor
篤史 水谷
上村　哲也
智美 高橋
朗子 小山
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to KR1020157031535A priority Critical patent/KR101812085B1/ko
Publication of WO2014178422A1 publication Critical patent/WO2014178422A1/ja
Priority to US14/928,824 priority patent/US20160053386A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Definitions

  • the present invention relates to an etching solution, an etching solution kit, an etching method using the same, and a method for manufacturing a semiconductor substrate product.
  • Integrated circuit manufacturing consists of various processing steps in multiple stages. Specifically, in the manufacturing process, deposition of various materials, lithography of a necessary or partially exposed layer, etching of the layer, and the like are repeated many times. Among them, etching of a metal or metal compound layer is an important process. Metal or the like must be selectively etched, and other layers must remain without being corroded. In some cases, it is required to remove only a predetermined layer in a form that leaves layers made of similar metal species or a more highly corrosive layer. The size of wiring and integrated circuits in a semiconductor substrate is becoming increasingly smaller, and the importance of performing etching without being corroded accurately is increasing.
  • a field effect transistor As an example, along with its rapid miniaturization, there is a strong demand for thinning a silicide layer formed on the upper surface of a source / drain region and development of a new material.
  • a salicide Silicon: Self-Aligned Silicide
  • a part of a source region and a drain region made of silicon or the like formed on a semiconductor substrate and a metal layer attached to the upper surface thereof are annealed.
  • the metal layer tungsten (W), titanium (Ti), cobalt (Co), or the like is applied, and recently nickel (Ni) is adopted.
  • a low-resistance silicide layer can be formed on the upper side of the source / drain electrodes and the like.
  • platinum which is a noble metal
  • Patent Document 1 discloses an example using a chemical solution in which toluenesulfonic acid is added in addition to nitric acid and hydrochloric acid.
  • An object of the present invention is to provide an etching method capable of improving surface roughness of a layer containing germanium and selectively removing a second layer containing a specific metal, an etching solution and an etching solution kit used therefor, and a semiconductor It is in the provision of the manufacturing method of a substrate product.
  • Specific acidic compound sulfuric acid (H 2 SO 4 ), nitric acid (HNO 3 ), phosphoric acid (H 3 PO 4 ), phosphonic acid (H 3 PO 3 ), or organic acid
  • the etching solution according to [1] wherein the concentration of germanium (Ge) in the first layer is 40% by mass or more.
  • the organic acid is an organic acid having a sulfonic acid group, a carboxyl group, a phosphoric acid group, a phosphonic acid group, or a hydroxamic acid group.
  • the content of the acidic compound is 0.01 to less than 50% by mass for a small amount, and 25 to 99% by mass for a large amount Etching liquid as described in one.
  • NiPt nickel platinum
  • Ti titanium
  • Ni nickel
  • Co cobalt
  • the etching solution and the etching solution kit used therefor, and the method of manufacturing a semiconductor substrate product the surface roughness of the first layer containing germanium or the silicide layer is improved and a specific metal is contained.
  • the second layer can be selectively removed.
  • FIG. 1 shows the semiconductor substrate before and after etching.
  • the metal layer (second layer) 1 is disposed on the upper surface of the silicon layer (first layer) 2.
  • a SiGe epitaxial layer constituting a source electrode and a drain electrode is applied as the silicon layer (first layer).
  • the SiGe epitaxial layer is preferable because the remarkable effect of the etching solution is exhibited.
  • the constituent material of the metal layer (second layer) 1 examples include tungsten (W), titanium (Ti), cobalt (Co), nickel (Ni), NiPt, and the like.
  • the metal layer can be formed by a method usually applied to this type of metal film, and specifically, film formation by CVD (Chemical Vapor Deposition) can be mentioned.
  • the thickness of the metal layer at this time is not particularly limited, but examples include a film having a thickness of 5 nm to 10 nm.
  • the metal layer is a NiPt layer (Pt content of more than 0% by mass and preferably 20% by mass or less) and a Ni layer (Pt content of 0% by mass), and the etching solution exhibits a remarkable effect. Therefore, it is preferable.
  • the metal layer may contain other elements in addition to the metal atoms listed above. For example, oxygen and nitrogen inevitably mixed in may exist. The amount of inevitable impurities is preferably suppressed to, for example, about 1 ppt to 10 ppm.
  • annealing is performed, and a metal-Si reaction film (third layer: germanium silicide layer) 3 is formed at the interface.
  • annealing may be performed under conditions normally applied to the manufacture of this type of device, and for example, treatment at 200 to 1000 ° C. may be mentioned.
  • the thickness of the germanium silicide layer 3 at this time is not particularly limited, but examples include a layer of 50 nm or less, and an example of a layer of 10 nm or less. Although there is no lower limit in particular, it is practical that it is 1 nm or more.
  • This germanium silicide layer is applied as a low-resistance film, and functions as a conductive portion that electrically connects a source electrode and a drain electrode located under the germanium silicide layer and a wiring disposed thereon. Therefore, if a defect or corrosion occurs in the germanium silicide layer, this conduction is hindered, which may lead to quality deterioration such as device malfunction. In particular, recently, the integrated circuit structure inside the substrate has been miniaturized, and even a minute damage can have a great influence on the performance of the element. Therefore, it is desirable to prevent such defects and corrosion as much as possible.
  • step (b)-> step (c) the remaining metal layer 1 is etched (step (b)-> step (c)).
  • an etching solution is applied at this time, and the metal layer 1 is removed by applying and contacting the etching solution from the upper side of the metal layer 1.
  • the form of application of the etchant will be described later.
  • the silicon layer 2 is made of a SiGe epitaxial layer and can be formed by crystal growth on a silicon substrate having specific crystallinity by a chemical vapor deposition (CVD) method.
  • CVD chemical vapor deposition
  • an epitaxial layer formed with desired crystallinity may be formed by an electron beam epitaxy (MBE) method or the like.
  • boron (B) having a concentration of about 1 ⁇ 10 14 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 is doped.
  • phosphorus (P) is preferably doped at a concentration of 1 ⁇ 10 14 cm ⁇ 3 to 1 ⁇ 10 21 cm ⁇ 3 .
  • the Ge concentration in the SiGe epitaxial layer is preferably 20% by mass or more, and more preferably 40% by mass or more. As an upper limit, 100 mass% or less is preferable, and 90 mass% or less is more preferable. By setting the Ge concentration in the above range, the in-plane uniformity of the wafer after processing can be improved, which is preferable.
  • the reason why it is preferable that Ge is relatively high is estimated as follows. When Ge and Si are compared, it is understood that after oxidation of Si, an oxide film SiOx is generated, and this oxidized species does not elute and becomes a reaction stop layer.
  • the in-plane uniformity of the wafer can be impaired.
  • the Ge concentration is increased, the influence of inhibition by SiOx in the above mechanism is reduced, and in particular when the chemical solution having high removability is applied to the metal layer, such as the etching solution of the present invention, the in-plane uniformity of the wafer. It is thought that the sex can be secured.
  • the layer formed by the annealing with the second layer alloy contains germanium and the specific metal element of the second layer, and does not contain silicon. Is referred to as a germanium silicide layer.
  • the germanium silicide layer (third layer) is a layer containing germanium (Ge) interposed between the first layer and the second layer and the specific metal element.
  • a preferred range of the ratio of x and y is as defined above.
  • the third layer may contain other elements. This is the same as described in the metal layer (second layer).
  • FIG. 2 is a process diagram showing an example of manufacturing a MOS transistor.
  • A) is a MOS transistor structure formation process
  • B) is a metal film sputtering process
  • C is a first annealing process
  • D is a metal film selective removal process
  • E is a second annealing process. It is a process.
  • a gate electrode 23 is formed through a gate insulating film 22 formed on the surface of the silicon substrate 21. Extension regions may be separately formed on both sides of the gate electrode 23 of the silicon substrate 21.
  • a protective layer (not shown) that prevents contact with the NiPt layer may be formed on the gate electrode 23.
  • a sidewall 25 made of a silicon oxide film or a silicon nitride film is formed, and a source region 26 and a drain region 27 are formed by ion implantation.
  • a NiPt film 28 is formed and subjected to a rapid annealing process.
  • the elements in the NiPt film 28 are diffused into the silicon substrate to be silicided.
  • the upper portions of the source electrode 26 and the drain electrode 27 are silicided to form the NiPtGeSi source electrode portion 26A and the NiPtSiGe drain electrode portion 27A.
  • the electrode member can be changed to a desired state by performing the second annealing as shown in FIG.
  • the first and second annealing temperatures are not particularly limited, but can be performed at 400 to 1100 ° C., for example.
  • the NiPt film 28 remaining without contributing to silicidation can be removed by using the etching solution of the present invention (FIGS. 2C and 2D).
  • FIGS. 2C and 2D etching solution of the present invention
  • Silicon substrate Si, SiGe, Ge 22
  • Gate insulating film HfO 2 (High-k) 23
  • Gate electrode Al, W, TiN or Ta 25
  • Side wall SiOCN, SiN, SiO 2 (low-k) 26
  • Metal layer Ni, Pt, Ti Not shown Cap: TiN
  • the present invention is not limited to this specific example and can be applied to other semiconductor substrates.
  • a semiconductor substrate including a high dielectric film / metal gate FinFET having a silicide pattern on the source and / or drain region may be used.
  • FIG. 3 is a cross-sectional view schematically showing a substrate structure according to another embodiment of the present invention.
  • 90A is a first gate stack located in the first device region.
  • Reference numeral 90B denotes a second gate stack located in the second element region.
  • the gate stack contains a conductive tantalum alloy layer or TiAlC.
  • the first gate stack will be described.
  • 92A is a well.
  • 94A is a first source / drain extension region
  • 96A is a first source / drain region
  • 91A is a first metal semiconductor alloy portion.
  • Reference numeral 95A denotes a first gate spacer.
  • 97A is a first gate insulating film
  • 81 is a first work function material layer (first work function material layer)
  • 82A is a second work function material layer (second work function material layer).
  • Reference numeral 83A denotes a first metal portion to be an electrode.
  • 93 is a trench structure
  • 99 is a planarizing dielectric layer.
  • Reference numeral 80 denotes a lower semiconductor layer.
  • the first gate stack has the same structure, and 91B, 92B, 94B, 95B, 96B, 97B, 82B, 83B are 91A, 92A, 94A, 95A, 96A, 97A, 82A of the first gate stack, respectively. , 83A.
  • the first gate stack has the first work function material layer 81, but the second gate stack is not provided with it.
  • the work function material layer may be either a p-type work function material layer or an n-type work function material layer.
  • a p-type work function material refers to a material having a work function between the valence band energy level and the mid band gap energy level of silicon. That is, in the energy level of silicon, the energy level of the conduction band and the valence band energy level are equivalently separated.
  • An n-type work function material refers to a material having a work function between the energy level of the conduction band of silicon and the mid band gap energy level of silicon.
  • the material of the work function material layer is preferably a conductive tantalum alloy layer or TiAlC.
  • the conductive tantalum alloy layer can comprise a material selected from (i) an alloy of tantalum and aluminum, (ii) an alloy of tantalum and carbon, (iii) an alloy of tantalum, aluminum, and carbon.
  • TaAl In an alloy of tantalum and aluminum, the atomic concentration of tantalum can be 10% to 99%.
  • the atomic concentration of aluminum can be 1% to 90%.
  • the atomic concentration of carbon can be 20% to 80%.
  • the atomic concentration of tantalum can be 15% to 80%.
  • the atomic concentration of aluminum can be 1% to 60%.
  • the atomic concentration of carbon can be 15% to 80%.
  • the work function material layer can be (iv) a titanium nitride layer consisting essentially of titanium nitride or (v) a layer of titanium, aluminum and carbon alloy.
  • TiN In the titanium nitride layer, the atomic concentration of titanium can be 30% to 90%.
  • the atomic concentration of nitrogen can be 10% to 70%.
  • TiAlC In the titanium / aluminum / carbon alloy layer the atomic concentration of titanium can be 15% to 45%.
  • the atomic concentration of aluminum can be 5% to 40%.
  • the atomic concentration of carbon can be 5% to 50%.
  • the work function material layer can be formed by atomic layer deposition (ALD), physical vapor deposition (PVD), chemical vapor deposition (CVD), or the like.
  • the work function material layer is preferably formed so as to cover the gate electrode, and the film thickness is preferably 100 nm or less, more preferably 50 nm or less, and further preferably 1 nm to 10 nm.
  • a substrate employing a TiAlC layer from the viewpoint of suitably exhibiting etching selectivity.
  • the gate dielectric layer is made of a high-k material containing a metal and oxygen.
  • the high-k gate dielectric material known materials can be used.
  • the film can be deposited by conventional methods. Examples include chemical vapor deposition (CVD), physical vapor deposition (PVD), molecular beam vapor deposition (MBD), pulsed laser vapor deposition (PLD, liquid source mist chemical deposition (LSMCD), atomic layer deposition (ALD), and the like.
  • high-k dielectric materials examples include HfO 2 , ZrO 2 , La 2 O 3 , Al 2 O 3 , TiO 2 , SrTiO 3 , LaAlO 3 , Y 2 O 3 , HfO x N y , ZrO x N y , La 2 O x N y , Al 2 O x N y , TiO x N y , SrTiO x N y , LaAlO x N y , Y 2 O x N y, etc., where x is 0.5-3. y is 0 to 2.
  • the thickness of the gate dielectric layer is preferably 0.9 to 6 nm, more preferably 1 to 3 nm, and in particular, the gate dielectric layer is made of hafnium oxide (HfO 2). It is preferable Ranaru.
  • Other members and structures can be appropriately formed by ordinary methods using ordinary materials. For details thereof, reference can be made to US Publication No. 2013/0214364 and US Publication No. 2013/0341631, which are incorporated herein by reference.
  • the first layer metal Ni
  • Pt, Ti, etc. can be removed.
  • the etching solution of this embodiment contains an acidic compound and, if necessary, an oxidizing agent.
  • an oxidizing agent e.g., sodium sulfate
  • Specific acidic compounds are sulfuric acid (H 2 SO 4 ), nitric acid (HNO 3 ), phosphoric acid (H 3 PO 4 ), phosphonic acid (H 3 PO 3 ), and organic acids.
  • organic acid an organic acid compound having a sulfonic acid group, a carboxyl group, a phosphoric acid group, a phosphonic acid group, or a hydroxamic acid group is preferable.
  • the organic acid compound preferably has 1 to 24 carbon atoms, more preferably 1 to 16 carbon atoms, and particularly preferably 1 to 8 carbon atoms.
  • the organic acid is preferably composed of a compound represented by the following formula (O-1).
  • Ra- (Ac) n (O-1) Ra is an alkyl group having 1 to 24 carbon atoms (preferably 1 to 16 carbon atoms, more preferably 1 to 12 carbon atoms, particularly preferably 1 to 8 carbon atoms), 2 to 24 carbon atoms (preferably 2 to 16 carbon atoms, preferably 2 Alkenyl group having 2 to 12 carbon atoms, more preferably 2 to 8 carbon atoms, an alkynyl group having 2 to 24 carbon atoms (preferably 2 to 16 carbon atoms, more preferably 2 to 12 carbon atoms, and particularly preferably 2 to 8 carbon atoms).
  • An aryl group having 6 to 18 carbon atoms (preferably 6 to 14 carbon atoms, more preferably 6 to 10 carbon atoms) and an aralkyl group having 7 to 19 carbon atoms (preferably 7 to 15 carbon atoms and more preferably 7 to 11 carbon atoms) are preferable.
  • Ra is an alkyl group, an alkenyl group, or an alkynyl group, 1 to 6 O, S, CO, and NR N (see below for the definition of R N ) may be interposed.
  • Ra may further have a substituent T, and examples of the optional substituent include a hydroxy group, a sulfanyl group, NR N 2 , and a halogen atom (a fluorine atom, a chlorine atom, a bromine atom, etc.). .
  • the optional substituent is, for example, preferably 1 to 6, and more preferably 1 to 4.
  • Ac is a sulfonic acid group, a carboxyl group, a phosphoric acid group, a phosphonic acid group, or a hydroxamic acid group.
  • Ra may be a hydrogen atom.
  • n is an integer of 1 to 4 independently.
  • the acidic compound examples include those listed in Examples below. Table A below shows that this is divided into those that are applied in a relatively large amount (a large amount system) and those that are applied in a small amount (a small amount system).
  • Table A below shows that this is divided into those that are applied in a relatively large amount (a large amount system) and those that are applied in a small amount (a small amount system).
  • the distinction between a large amount system and a small amount system may be classified according to the relationship with the effect of the present invention, but as a guideline, it can be evaluated based on the relationship between the melting point of the compound and the solubility in the solvent used. Note that a large amount may be used in a small amount because of the type of oxidant to be combined, the etching target, etc. (see tests 401 and 407 in the examples). Alternatively, it may be applied at a low concentration in consideration of the high etching force (see Test 203 in the example).
  • the concentration of the acidic compound is preferably 0.01% by mass or more, more preferably 2% by mass or more, and particularly preferably 5% by mass or more in the etching solution.
  • it is preferable that it is 99 mass% or less, It is more preferable that it is 95 mass% or less, 90 mass% or less is further more preferable, 70 mass% or less is further more preferable, 60 mass% or less is especially preferable.
  • it is preferably 25% by mass or more, more preferably 50% by mass or more, and particularly preferably 70% by mass or more.
  • the germanium-containing layer (first layer) or the germanium silicide layer (third layer) is damaged (surface roughness) while maintaining good etching properties of the metal layer (second layer).
  • the identification of the components of the etching solution it is not necessary to be confirmed as an acidic compound.
  • the presence and amount of sulfuric acid ions SO 4 2 ⁇ ) are identified in an aqueous solution. It is what is done.
  • the said acidic compound may use only 1 type and may use 2 or more types together. When using 2 or more types together, the combined use ratio is not particularly limited, but the total use amount is preferably within the above concentration range as the sum of two or more acidic compounds.
  • the combination of the compounds listed in the above “major system” or the combination of the compounds listed in the “minor system” is effective. Insofar as possible, it is also possible to use the above-mentioned “large amount” and “small amount” compounds in combination.
  • the etching solution according to the present embodiment preferably contains an oxidant.
  • the oxidizing agent nitric acid or hydrogen peroxide is preferable.
  • the concentration thereof is preferably 0.1% by mass or more in the etching solution, more preferably 1% by mass or more, and particularly preferably 2% by mass or more.
  • 50 mass% or less is preferable, 45 mass% or less is more preferable, and 35 mass% or less is especially preferable. Damage to the germanium-containing layer (first layer) or germanium silicide layer (third layer) while maintaining good etching properties of the metal layer (second layer) by setting the oxidant content in the above range Can be effectively suppressed.
  • the components of the etching solution need not be confirmed as, for example, nitric acid, but the presence and amount thereof can be grasped by identifying nitrate ions (NO 3 ⁇ ) in an aqueous solution. .
  • NO 3 ⁇ nitrate ions
  • only 1 type may be used for an oxidizing agent and it may use 2 or more types together.
  • the indication of a compound is used in the sense of including the above-mentioned compound itself, its salt, and its ion. Moreover, it is the meaning including the derivative which changed partially, such as esterifying and introduce
  • a substituent that does not specify substitution / non-substitution means that the group may have an arbitrary substituent. This is also synonymous for compounds that do not specify substitution / non-substitution.
  • Preferred substituents include the following substituent T.
  • substituent T examples include the following.
  • An alkyl group preferably an alkyl group having 1 to 20 carbon atoms, such as methyl, ethyl, isopropyl, t-butyl, pentyl, heptyl, 1-ethylpentyl, benzyl, 2-ethoxyethyl, 1-carboxymethyl, etc.
  • alkenyl A group preferably an alkenyl group having 2 to 20 carbon atoms such as vinyl, allyl, oleyl and the like
  • an alkynyl group preferably an alkynyl group having 2 to 20 carbon atoms such as ethynyl, butadiynyl, phenylethynyl and the like
  • a cycloalkyl group preferably a cycloalkyl group having 3 to 20 carbon atoms, such as cyclopropyl, cyclopentyl, cyclohexyl, 4-methylcyclohex
  • a compound or a substituent or linking group includes an alkyl group / alkylene group, an alkenyl group / alkenylene group, an alkynyl group / alkynylene group, etc.
  • these may be cyclic or linear, and may be linear or branched These may be substituted as described above or may be unsubstituted.
  • an aryl group, a heterocyclic group, etc. are included, they may be monocyclic or condensed and may be similarly substituted or unsubstituted.
  • water in the etching solution of the present invention, water (aqueous medium) may be applied as the medium in one embodiment.
  • the water (aqueous medium) may be an aqueous medium containing a dissolved component as long as the effects of the present invention are not impaired, or may contain an unavoidable trace mixed component.
  • water that has been subjected to purification treatment such as distilled water, ion-exchanged water, or ultrapure water is preferable, and ultrapure water that is used for semiconductor manufacturing is particularly preferable.
  • the etching solution in the present invention may be a kit in which the raw material is divided into a plurality.
  • the liquid composition which contains the said acidic compound in water as a 1st liquid is prepared, and the liquid composition which contains the said oxidizing agent in an aqueous medium as a 2nd liquid is mentioned.
  • timely after mixing refers to the time period after mixing until the desired action is lost, specifically within 60 minutes, more preferably within 30 minutes, and more preferably within 10 minutes. Is more preferably within 1 minute, and particularly preferably within 1 minute. Although there is no lower limit in particular, it is practical that it is 1 second or more.
  • the method of mixing the first liquid and the second liquid is not particularly limited, but it is preferable that the first liquid and the second liquid are circulated through the respective flow paths, and both are merged at the merging point and mixed. After that, it is preferable that the flow path is further circulated, and the etching solution obtained by joining is discharged or jetted from the discharge port and brought into contact with the semiconductor substrate. In this embodiment, it is preferable that the process from the merging and mixing at the merging point to the contact with the semiconductor substrate is performed at the “timely”. This will be described with reference to FIG. 4.
  • the prepared etching solution is sprayed from the discharge port 13 and applied to the upper surface of the semiconductor substrate S in the processing container (processing tank) 11.
  • the two liquids A and B are supplied, merge at the junction 14, and then move to the discharge port 13 via the flow path fc.
  • a flow path fd indicates a return path for reusing the chemical solution.
  • the semiconductor substrate S is on the turntable 12 and is preferably rotated together with the turntable by the rotation drive unit M. Note that an embodiment using such a substrate rotation type apparatus can be similarly applied to a process using an etching solution that is not used as a kit.
  • the etching liquid of this invention has few impurities, for example, a metal content, etc. in a liquid in view of the use use.
  • the Na, K, and Ca ion concentrations in the liquid are preferably in the range of 1 ppt to 1 ppm.
  • the average particle diameter 0.5 ⁇ m or more number of coarse particles is in the range of 100 / cm 3 or less, and more preferably in the range of 50 / cm 3 or less.
  • the etching solution of the present invention can be stored, transported and used in any container as long as corrosion resistance or the like does not matter (whether or not it is a kit).
  • a container having a high cleanliness and a low impurity elution is preferable.
  • the containers that can be used include, but are not limited to, “Clean Bottle” series manufactured by Aicero Chemical Co., Ltd., “Pure Bottle” manufactured by Kodama Resin Co., Ltd., and the like.
  • the single wafer type apparatus has a processing tank, and the semiconductor substrate is conveyed or rotated in the processing tank, and the etching solution is applied (discharge, jetting, flowing down, dropping, etc.) into the processing tank.
  • the etching solution is preferably brought into contact with the semiconductor substrate.
  • Advantages of the single wafer type apparatus include (i) a fresh etching solution is always supplied, so that reproducibility is good, and (ii) in-plane uniformity is high. Furthermore, it is easy to use a kit in which the etching liquid is divided into a plurality of parts.
  • a method in which the first liquid and the second liquid are mixed and discharged in-line is suitably employed. At this time, it is preferable to adjust the temperature of both the first liquid and the second liquid, or to adjust the temperature of only one of them and mix and discharge them in-line. Among these, an embodiment in which the temperature is controlled together is more preferable.
  • the management temperature when adjusting the line temperature is preferably in the same range as the processing temperature described later.
  • the single wafer type apparatus is preferably provided with a nozzle in its processing tank, and a method of discharging the etching liquid onto the semiconductor substrate by swinging the nozzle in the surface direction of the semiconductor substrate is preferable. By doing so, the deterioration of the liquid can be prevented, which is preferable.
  • a kit is divided into two or more liquids so that it is difficult to generate gas or the like.
  • the processing temperature at which etching is performed is preferably 20 ° C. or higher, and more preferably 30 ° C. or higher, in the temperature measurement method shown in Examples described later.
  • As an upper limit it is preferable that it is 80 degrees C or less, It is more preferable that it is 70 degrees C or less, It is especially preferable that it is 60 degrees C or less.
  • the supply rate of the etching solution is not particularly limited, but is preferably 0.05 to 5 L / min, and more preferably 0.1 to 3 L / min.
  • the supply rate of the etching solution is not particularly limited, but is preferably 0.05 to 5 L / min, and more preferably 0.1 to 3 L / min.
  • the semiconductor substrate is transported or rotated in a predetermined direction, an etching solution is sprayed into the space, and the etching solution is brought into contact with the semiconductor substrate.
  • the supply rate of the etching solution and the rotation speed of the substrate are the same as those already described.
  • the etching solution in the single-wafer type apparatus configuration according to a preferred embodiment of the present invention, as shown in FIG. 5, it is preferable to apply the etching solution while moving the discharge port (nozzle).
  • the discharge port moves along a movement trajectory line t extending from the center portion to the end portion of the semiconductor substrate.
  • the direction of rotation of the substrate and the direction of movement of the discharge port are set to be different directions, so that both move relative to each other.
  • the etching solution can be applied evenly over the entire surface of the semiconductor substrate, and the etching uniformity is suitably ensured.
  • the moving speed of the discharge port (nozzle) is not particularly limited, but is preferably 0.1 cm / s or more, and more preferably 1 cm / s or more.
  • the upper limit is preferably 30 cm / s or less, and more preferably 15 cm / s or less.
  • the movement trajectory line may be a straight line or a curved line (for example, an arc shape). In either case, the moving speed can be calculated from the actual distance of the trajectory line and the time spent for the movement.
  • the time required for etching one substrate is preferably in the range of 10 to 180 seconds.
  • the metal layer is preferably etched at a high etching rate.
  • the etching rate [R2] of the second layer (metal layer) is not particularly limited, but is preferably 20 ⁇ / min or more, more preferably 40 ⁇ / min or more, considering production efficiency, and 100 ⁇ / min. The above is more preferable, and it is particularly preferable that it is 200 ⁇ / min or more. Although there is no upper limit in particular, it is practical that it is 1200 kg / min or less.
  • the exposed width of the metal layer is not particularly limited, it is preferably 2 nm or more, more preferably 4 nm or more from the viewpoint that the advantages of the present invention become more prominent.
  • the upper limit is practically 1000 nm or less, preferably 100 nm or less, and more preferably 20 nm or less.
  • the etching rate [R1] of the germanium-containing layer (first layer) or its silicide layer is not particularly limited, but it is preferably not excessively removed, preferably 50 ⁇ / min or less, and 20 ⁇ / min or less. More preferably, it is particularly preferably 10 ⁇ / min or less. There is no particular lower limit, but considering the measurement limit, it is practical that it is 0.1 ⁇ / min or more.
  • the etching rate ratio ([R2] / [R1]) is not particularly limited, but it is preferably 2 or more on the premise of an element that requires high selectivity. It is more preferably 10 or more, and further preferably 20 or more. The upper limit is not particularly defined and is preferably as high as possible, but is practically 5000 or less.
  • the etching behavior of the germanium silicide layer (third layer) is the same as that of the layer before annealing (for example, the first layer of the SiGe or Ge layer). It can be substituted by evaluation.
  • the order of the above steps is not construed as being limited, and further steps may be included between the steps.
  • the wafer size is not particularly limited, but a wafer having a diameter of 8 inches, a diameter of 12 inches, or a diameter of 14 inches can be suitably used.
  • SiGe was epitaxially grown on a commercially available silicon substrate (diameter: 12 inches), and a Pt / Ni metal layer (thickness 20 nm, Pt / Ni ratio: 10/90 [mass basis]) was formed in that order. At this time, the SiGe epitaxial layer contained 50 to 60% by mass of germanium. This semiconductor substrate was annealed at 800 ° C. for 10 seconds to form a germanium silicide layer, which was used as a test substrate. The thickness of the germanium silicide layer after annealing was 15 nm, and the thickness of the metal layer was 5 nm.
  • a radiation thermometer IT-550F (trade name) manufactured by HORIBA, Ltd. was fixed at a height of 30 cm above the wafer in the single wafer type apparatus. A thermometer was directed onto the wafer surface 2 cm outside from the wafer center, and the temperature was measured while flowing a chemical solution. The temperature was digitally output from the radiation thermometer and recorded continuously with a personal computer. Among these, the value obtained by averaging the temperature for 10 seconds at which the temperature was stabilized was defined as the temperature on the wafer.
  • etching rate About etching rate (ER), it computed by measuring the film thickness before and behind an etching process using the following apparatus. An average value of 5 points was adopted. Film thickness measurement method The film thickness measurement method by the 4-terminal method was adopted. As a device, VR-120S (trade name) manufactured by Hitachi Kokusai Engineering was used.
  • the substrate of the first layer containing germanium (Ge) is analyzed in the depth direction from 0 to 30 nm by etching ESCA (Quanta, manufactured by ULVAC-PHI), and the average value of the Ge concentration in the 3-15 nm analysis result is expressed as the Ge concentration (mass). %).
  • the second layer containing a specific metal can be selectively removed with respect to the first layer containing germanium, and the surface roughness of the germanium-containing layer can be suppressed.
  • Metal layer (second layer) 2 Silicon layer (first layer) 3 Silicide layer (third layer) 11 Processing container (processing tank) 12 Turntable 13 Discharge port 14 Junction point S Substrate 21 Silicon substrate 22 Gate insulating film 23 Gate electrode 25 Side wall 26 Source electrode 27 Drain electrode 28 NiPt film 90A, 90B Replacement gate stack 92A, 92B Well 94A, 94B Source / drain extension Regions 96A, 96B source / drain regions 91A, 91B metal semiconductor alloy portions 95A, 95B gate spacers 97A, 97B gate insulating film 81 first work function material layers 82A, 82B second work function material layers 83A, 83B metal portions 93 trench structure Part 99 Planarized dielectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　ゲルマニウム（Ｇｅ）を含む第一層と、ゲルマニウム（Ｇｅ）以外の特定金属元素を含む第二層とを有する半導体基板について、第二層を選択的に除去するエッチング液であって、下記特定酸性化合物を含むエッチング液。 ［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、または有機酸］

Description

エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法
　本発明は、エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法に関する。
　集積回路の製造は多段階の様々な加工工程で構成されている。具体的にその製造過程では、様々な材料の堆積、必要な部分または全体的に露出した層のリソグラフィ、あるいはその層のエッチング等が幾度も繰り返される。なかでも、金属や金属化合物の層のエッチングは重要なプロセスとなる。金属等を選択的にエッチングし、その他の層については腐食させることなく残存させなければならない。場合によっては、類似した金属種からなる層どうしや、より腐食性の高い層を残す形態で所定の層のみを除去することが求められる。半導体基板内の配線や集積回路のサイズはますます小さくなり、正確に腐食することなくエッチングを行う重要性は益々高まっている。
　電界効果トランジスタを例にとってみると、その急速な微細化に伴い、ソース・ドレイン領域の上面に形成されるシリサイド層の薄膜化や、新規材料の開発が強く求められてきている。このシリサイド層を形成するサリサイド（Salicide:Self-Aligned Silicide)プロセスでは、半導体基板上に形成したシリコン等からなるソース領域およびドレイン領域の一部とその上面に付した金属層とをアニールする。金属層としては、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）などが適用され、最近ではニッケル（Ｎｉ）が採用されている。これにより、ソース・ドレイン電極等の上側に低抵抗のシリサイド層を形成することができる。最近では、さらなる微細化に応え、貴金属である白金（Ｐｔ）を加えたＮｉＰｔシリサイド層を形成することも提案されている。
　サリサイド工程の後においては、そこに残された金属層をエッチングにより除去する。このエッチングは通常ウエットエッチングにより行われ、その薬液として塩酸と硝酸の混合液（王水）が適用されている。特許文献１は、硝酸および塩酸に加え、トルエンスルホン酸を加えた薬液を用いる例を開示している。
国際公開第２０１２／１２５４０１号パンフレット
　本発明の目的は、ゲルマニウムを含む層に対する表面荒れを改善し、特定の金属を含む第二層を選択的に除去することができるエッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法の提供にある。
　従来の金属層を除去する処理液ではハロゲン酸を主成分とした薬液が使用しているが、これはゲルマニウムを含む層の表面に荒れを来たすことが分かってきた（後記比較例参照）。そこで、これを改善する薬液成分を探索したところ、特定の酸性化合物がその改善効果を発揮することを見出した。本発明はこのような知見に基づき完成された。
　上記の課題は以下の手段により解決された。
〔１〕ゲルマニウム（Ｇｅ）を含む第一層と、ゲルマニウム（Ｇｅ）以外の特定金属元素を含む第二層とを有する半導体基板について、第二層を選択的に除去するエッチング液であって、下記特定酸性化合物を含むエッチング液。
［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、または有機酸］
〔２〕第１層のゲルマニウム（Ｇｅ）の濃度が４０質量％以上である〔１〕に記載のエッチング液。
〔３〕第二層を構成する金属元素が、ニッケルプラチナ（ＮｉＰｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、およびコバルト（Ｃｏ）から選ばれる〔１〕または〔２〕に記載のエッチング液。
〔４〕有機酸が、スルホン酸基、カルボキシル基、リン酸基、ホスホン酸基、またはヒドロキサム酸基を有する有機酸である〔１〕～〔３〕のいずれか１つに記載のエッチング液。
〔５〕酸性化合物の含有量が、少量系のもので０．０１～５０質量％未満、多量系のもので２５質量％以上９９質量％以下である〔１〕～〔４〕のいずれか１つに記載のエッチング液。
〔６〕第二層を、第一層および／または下記第三層に対して選択的に除去する〔１〕～〔５〕のいずれか１つに記載のエッチング液。
［第三層：第一層と第二層との間に介在するゲルマニウム（Ｇｅ）および特定金属元素を含有する層］
〔７〕さらに酸化剤を含む〔１〕～〔６〕のいずれか１つに記載のエッチング液。
〔８〕ゲルマニウム（Ｇｅ）を含む第一層と、金属元素を含む第二層とを有する半導体基板について、第二層を選択的に除去するエッチング液のキットであって、
　下記特定酸性化合物を含む第一液と、酸化剤を含む第二液とを具備するエッチング液のキット。
［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、有機酸］
〔９〕ゲルマニウム（Ｇｅ）を含む第一層と、ニッケルプラチナ（ＮｉＰｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、およびコバルト（Ｃｏ）から選ばれる少なくとも１種の特定金属元素を含む第二層とを有する半導体基板について、第二層を選択的に除去するエッチング方法であって、下記特定酸性化合物を含むエッチング液を第二層に接触させて第二層を除去する半導体基板のエッチング方法。
［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、有機酸］
〔１０〕第１層のゲルマニウム（Ｇｅ）の濃度が４０質量％以上である〔９〕に記載のエッチング方法。
〔１１〕酸性化合物が、無機酸、あるいは、スルホン酸基、カルボキシル基、リン酸基、ホスホン酸基、またはヒドロキサム酸基を有する有機酸である〔９〕または〔１０〕に記載のエッチング方法。
〔１２〕上記酸性化合物の含有量が、少量系のもので０．０１～５０質量％未満、多量系のもので２５質量％以上９９質量％以下である〔９〕～〔１１〕のいずれか１つに記載のエッチング方法。
〔１３〕第二層を、第一層および／または下記第三層に対して選択的に除去する〔９〕～〔１２〕のいずれか１つに記載のエッチング方法。
［第三層：第一層と第二層との間に介在するゲルマニウム（Ｇｅ）および特定金属元素を含有する層］
〔１４〕エッチング液を半導体基板に付与するに当たり、半導体基板を回転させ、その回転中の半導体基板上面からノズルを介してエッチング液を供給する〔９〕～〔１３〕のいずれか１つに記載のエッチング方法。
〔１５〕第二層に接触するときのエッチング液の温度が２０～８０℃の範囲である〔９〕～〔１４〕のいずれか１つに記載のエッチング方法。
〔１６〕エッチング液が酸化剤をさらに含み、酸化剤を含まない第一液と、酸化剤を含む第二液とに区分して保存される〔９〕～〔１５〕のいずれか１つに記載のエッチング方法。
〔１７〕第一液および第二液を、半導体基板のエッチングに際して適時に混合する〔１６〕に記載のエッチング方法。
〔１８〕ゲルマニウム（Ｇｅ）を含む第一層を有する半導体基板製品の製造方法であって、
　少なくとも、第一層と、ニッケルプラチナ（ＮｉＰｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、およびコバルト（Ｃｏ）から選ばれる少なくとも１種の第二層とを半導体基板に形成する工程、
　半導体基板を加熱して第一層と第二層との間に両層の成分を含有する第三層を形成する工程、
　酸性化合物を含むエッチング液を準備する工程、および
　エッチング液を第二層に接触させて、第一層ないし第三層に対して第二層を選択的に除去する工程を含む半導体基板製品の製造方法。
　本発明のエッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法によれば、ゲルマニウムを含む第一層ないしそのシリサイド層に対する表面荒れを改善し、特定の金属を含む第二層を選択的に除去することができる。
　本発明の上記及び他の特徴及び利点は、下記の記載および添付の図面からより明らかになるであろう。
本発明の一実施形態における半導体基板の作製工程例を模式的に示す断面図である。 本発明の一実施形態におけるＭＯＳトランジスタの製造例を示す工程図である。 本発明の別の実施形態に係る基板構造を模式的に示す断面図である。 本発明の好ましい実施形態に係るウエットエッチング装置の一部を示す装置構成図である。 本発明の一実施形態における半導体基板に対するノズルの移動軌跡線を模式的に示す平面図である。
　まず、本発明のエッチング方法に係るエッチング工程の好ましい実施形態について、図１、図２に基づき説明する。
［エッチング工程］
　図１はエッチング前後の半導体基板を示した図である。本実施形態の製造例においては、シリコン層（第一層）２の上面に金属層（第二層）１が配置されている。シリコン層（第一層）としてはソース電極、ドレイン電極を構成するＳｉＧｅエピタキシャル層が適用されている。本発明においては、ＳｉＧｅエピタキシャル層であることが、そのエッチング液の顕著な効果が発揮されるため好ましい。
　金属層（第二層）１の構成材料としては、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ＮｉＰｔなどが挙げられる。金属層の形成は通常この種の金属膜の形成に適用される方法を用いることができ、具体的には、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）による成膜が挙げられる。このときの金属層の厚さは特に限定されないが、５ｎｍ以上１０ｎｍ以下の膜の例が挙げられる。本発明においては、金属層がＮｉＰｔ層（Ｐｔ含有率０質量％超２０質量％以下が好ましい），Ｎｉ層（Ｐｔ含有率０質量％）であることが、そのエッチング液の顕著な効果が発揮されるため好ましい。
　金属層は、上記に挙げた金属原子以外に、その他の元素を含んでいてもよい。例えば、不可避的に混入する酸素や窒素は存在していてもよい。不可避不純物の量は例えば、１ｐｐｔ～１０ｐｐｍ程度に抑えられていることが好ましい。
　上記の工程（ａ）においてシリコン層２の上側に金属層１が形成された後、アニール（焼結）が行われ、その界面に金属－Ｓｉ反応膜（第三層：ゲルマニウムシリサイド層）３が形成される（工程（ｂ））。アニールは通常この種の素子の製造に適用される条件によればよいが、例えば、２００～１０００℃で処理することが挙げられる。このときのゲルマニウムシリサイド層３の厚さは特に限定されないが、５０ｎｍ以下の層とされている例が挙げられ、さらに１０ｎｍ以下の層とされている例が挙げられる。下限値は特にないが、１ｎｍ以上であることが実際的である。このゲルマニウムシリサイド層は低抵抗膜として適用され、その下部に位置するソース電極、ドレイン電極と、その上部に配置される配線とを電気的に接続する導電部として機能する。したがって、ゲルマニウムシリサイド層に欠損や腐食が生じるとこの導通が阻害され、素子誤作動等の品質低下につながることがある。特に、昨今、基板内部の集積回路構造は微細化されてきており、微小な損傷であっても素子の性能にとって大きな影響を与えうる。そのため、そのような欠損や腐食は可及的に防止されることが望ましい。
　次いで、残存した金属層１のエッチングが行われる（工程（ｂ）－＞工程（ｃ））。本実施形態においては、このときエッチング液が適用され、金属層１の上側からエッチング液を付与し接触させることで、金属層１を除去する。エッチング液の付与の形態については後述する。
　シリコン層２は、ＳｉＧｅエピタキシャル層からなり、化学的気相成長（ＣＶＤ）法により、特定の結晶性を有するシリコン基板上に結晶成長させて形成するとことができる。あるいは、電子線エピタキシ（ＭＢＥ）法等により、所望の結晶性で形成したエピタキシャル層としてもよい。
　シリコン層をＰ型の層とするには、濃度が１×１０１４ｃｍ－３～１×１０２１ｃｍ－３程度のボロン（Ｂ）がドープされることが好ましい。Ｎ型の層とするには、リン（Ｐ）が１×１０１４ｃｍ－３～１×１０２１ｃｍ－３の濃度でドープされることが好ましい。
　ＳｉＧｅエピタキシャル層におけるＧｅ濃度は、２０質量％以上であることが好ましく、４０質量％以上であることがより好ましい。上限としては、１００質量％以下が好ましく、９０質量％以下がより好ましい。Ｇｅ濃度を上記の範囲とすることで、処理後のウェハの面内均一性を向上させることができ好ましい。Ｇｅが比較的高濃度であることが好ましい理由としては以下のように推定される。ＧｅとＳｉを比較した場合に、Ｓｉは酸化された後に酸化膜ＳｉＯｘを生成し、この酸化種は溶出せず反応停止層となると解される。そのため、ウェハ内で、Ｇｅが溶出した部分と、ＳｉＯｘによって反応が停止した部分とに差が生じ、結果としてウェハの面内均一性が損なわれうる。一方、Ｇｅ濃度が高くなると上記機構でのＳｉＯｘによる阻害の影響が小さくなり、特に本発明のエッチング液のように金属層に対して高い除去性のある薬液を適用した際にウェハの面内均一性が確保できると考えられる。なお、ゲルマニウム１００質量％の場合、そのアニールにより第二層の合金を伴って形成される層は、ゲルマニウムと第二層の特定金属元素を含み、シリコンを含まないが、本明細書では便宜上これを含めてゲルマニウムシリサイド層と称する。
　ゲルマニウムシリサイド層（第三層）は、上記第一層と第二層との間に介在するゲルマニウム（Ｇｅ）および上記特定金属元素を含有する層である。その組成は、特に限定されないが、ＳｉｘＧｅｙＭｚ（Ｍ：金属元素）の式で、ｘ＋ｙ＋ｚ＝１として、０．２≦ｘ＋ｙ≦０．８であることが好ましく、０．３≦ｘ＋ｙ≦０．７であることがより好ましい。ｚについては、０．２≦ｚ≦０．８であることが好ましく、０．３≦ｚ≦０．７であることがより好ましい。ｘとｙとの比率の好ましい範囲は上記で規定したとおりである。ただし、第三層にはその他の元素が含まれていてもよい。そのことは、上記金属層（第二層）で述べたことと同様である。
（ＭＯＳトランジスタの加工）
　図２は、ＭＯＳトランジスタの製造例を示す工程図である。（Ａ）はＭＯＳトランジスタ構造の形成工程、（Ｂ）は金属膜のスパッタ工程、（Ｃ）は１回目のアニール工程、（Ｄ）は金属膜の選択除去工程、（Ｅ）は２回目のアニール工程である。
　図に示すように、シリコン基板２１の表面に形成されたゲート絶縁膜２２を介してゲート電極２３が形成されている。シリコン基板２１のゲート電極２３の両側にエクステンション領域が別途形成されていてもよい。ゲート電極２３の上側に、ＮｉＰｔ層との接触を防ぐ保護層（図示せず）が形成されていてもよい。さらに、シリコン酸化膜又はシリコン窒化膜からなるサイドウォール２５が形成され、イオン注入によりソース領域２６及びドレイン領域２７が形成されている。
　次いで、図に示すように、ＮｉＰｔ膜２８が形成され、急速アニール処理が施される。これによって、ＮｉＰｔ膜２８中の元素をシリコン基板中に拡散させてシリサイド化させる。この結果、ソース電極２６及びドレイン電極２７の上部がシリサイド化されて、ＮｉＰｔＧｅＳｉソース電極部２６Ａ及びＮｉＰｔＳｉＧｅドレイン電極部２７Ａが形成される。このとき、必要により、図２（Ｅ）に示したように２回目のアニールをすることにより電極部材を所望の状態に変化させることができる。上記１回目と２回目のアニール温度は特に限定されないが、例えば、４００～１１００℃で行うことができる。
　シリサイド化に寄与せずに残ったＮｉＰｔ膜２８は、本発明のエッチング液を用いることによって除去することができる（図２（Ｃ）（Ｄ））。このとき、図示したものは大幅に模式化して示しており、シリサイド化された層（２６Ａ，２７Ａ）の上部に堆積して残るＮｉＰｔ膜があってもなくてもよい。半導体基板ないしその製品の構造も簡略化して図示しており、必要に応じて、必要な部材があるものとして解釈すればよい。
　２１　シリコン基板：　　Ｓｉ，ＳｉＧｅ，Ｇｅ
　２２　ゲート絶縁膜：　　ＨｆＯ２（Ｈｉｇｈ－ｋ）
　２３　ゲート電極：　　　Ａｌ，Ｗ，ＴｉＮ　ｏｒ　Ｔａ
　２５　サイドウォール：　ＳｉＯＣＮ，ＳｉＮ，ＳｉＯ２（ｌｏｗ－ｋ）
　２６　ソース電極：　　　ＳｉＧｅ，Ｇｅ
　２７　ドレイン電極：　　ＳｉＧｅ，Ｇｅ
　２８　金属層：　　　　　Ｎｉ，Ｐｔ，Ｔｉ
　図示せず　キャップ：　　ＴｉＮ
　本発明のエッチング方法が適用される半導体基板を上述したが、この具体例に限らず、他の半導体基板にも適用できる。例えば、ソース及び／又はドレーン領域上にシリサイドパターンを有する高誘電膜／金属ゲートＦｉｎＦＥＴを含む半導体基板が挙げられる。
　図３は本発明の別の実施形態に係る基板構造を模式的に示す断面図である。９０Ａは、第１デバイス領域に位置する第１のゲートスタックである。９０Ｂは、第２の素子領域に位置する第２のゲートスタックである。ここで、ゲートスタックは、導電性タンタル合金層またはＴｉＡｌＣを含有する。第１のゲートスタックについて説明すると、９２Ａはウェルである。９４Ａが第１ソース／ドレイン拡張領域、９６Ａが第１ソース／ドレイン領域、９１Ａが第一の金属半導体合金部分である。９５Ａが第１ゲートスペーサである。９７Ａが第１のゲート絶縁膜であり、８１が第１仕事関数材料層（first work function material layer）、８２Ａが第２仕事関数材料層（second work function material layer）である。８３Ａが電極となる第１の金属部である。９３はトレンチ構造部であり、９９は平坦化誘電体層である。８０は下層半導体層である。
　第１のゲートスタックも同様の構造であり、その９１Ｂ、９２Ｂ、９４Ｂ、９５Ｂ、９６Ｂ、９７Ｂ、８２Ｂ、８３Ｂがそれぞれ、第１のゲートスタックの９１Ａ、９２Ａ、９４Ａ、９５Ａ、９６Ａ、９７Ａ、８２Ａ、８３Ａに対応する。両者の構造上の相違点を挙げると、第１のゲートスタックには、第１仕事関数材料層８１があるが、第２のゲートスタックにはそれが設けられていない。
　仕事関数材料層は、ｐ型の仕事関数材料層およびｎ型の仕事関数材料層のいずれであってもよい。ｐ型仕事関数材料は、シリコンの価電子帯エネルギー準位とミッドバンドギャップエネルギー準位の間にある仕事関数を有する材料を指す。すなわち、シリコンのエネルギー準位において、伝導帯のエネルギー準位と価電子帯エネルギーレベルとが等価に分離されているものである。ｎ型仕事関数材料は、シリコンの伝導帯のエネルギー準位とシリコンのミッドバンドギャップエネルギー準位との間に仕事関数を有する材料を指す。
　仕事関数材料層の材料は導電性タンタル合金層またはＴｉＡｌＣであることが好ましい。導電性タンタル合金層は、（ｉ）タンタルとアルミニウムとの合金、（ii）タンタルおよび炭素の合金、（iii）タンタル、アルミニウム、及び炭素の合金から選択された材料を含むことができる。
（ｉ）ＴａＡｌ
　タンタルとアルミニウムとの合金において、タンタルの原子濃度は１０％～９９％とすることができる。アルミニウムの原子濃度は１％～９０％とすることができる。
（ii）ＴａＣ
　タンタルと炭素の合金において、タンタルの原子濃度は２０％～８０％とすることができる。炭素の原子濃度は、２０％～８０％とすることができる。
（iii）ＴａＡｌＣ
　タンタル、アルミニウム、及び炭素の合金において、タンタルの原子濃度は１５％～８０％とすることができる。アルミニウムの原子濃度は１％～６０％とすることができる。炭素の原子濃度は１５％～８０％とすることができる。
　別の実施形態では、仕事関数材料層を、（iv）窒化チタンから本質的になる窒化チタン層あるは、（ｖ）チタンとアルミニウムと炭素の合金の層とすることができる。
（iv）ＴｉＮ
　窒化チタン層において、チタンの原子濃度は３０％～９０％とすることができる。窒素の原子濃度は、１０％～７０％とすることができる。
（ｖ）ＴｉＡｌＣ
　チタンとアルミニウムと炭素の合金の層において、チタンの原子濃度は１５％～４５％とすることができる。アルミニウムの原子濃度は、５％～４０％とすることができる。炭素の原子濃度は、５％～５０％とすることができる。
　上記仕事関数材料層は、原子層堆積（ＡＬＤ）、物理蒸着（ＰＶＤ）、または化学蒸着（ＣＶＤ）等により形成することができる。仕事関数材料層はゲート電極を覆うように形成されることが好ましく、その膜厚は１００ｎｍ以下が好ましく、５０ｎｍ以下がより好ましく、１ｎｍ～１０ｎｍがさらに好ましい。
　中でも、本発明においては、エッチングの選択性が好適に発現される観点から、ＴｉＡｌＣの層が採用された基板を適用することが好ましい。
　本実施形態の素子において、ゲート誘電体層は、金属と酸素とを含むｈｉｇｈ－ｋ材料からなる。ｈｉｇｈ－ｋゲート誘電体材料としては、公知のものを使用することができる。その膜は通常の方法によって堆積させることができる。例えば、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、分子線蒸着法（ＭＢＤ）、パルスレーザー蒸着（ＰＬＤ、液体原料ミスト化学堆積（ＬＳＭＣＤ）、原子層堆積（ＡＬＤ）などが挙げられる。典型的なｈｉｇｈ－ｋ誘電体材料としては、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙなどが挙げられる。ｘは０．５～３であり、ｙは０～２である。ゲート誘電体層の厚さは、０．９～６ｎｍであることが好ましく、１～３ｎｍがより好ましい。なかでも、ゲート誘電体層が酸化ハフニウム（ＨｆＯ２）からなることが好ましい。
　その他の部材や構造は適宜通常の材料により常法によって形成することができる。その詳細については、米国公開第２０１３／０２１４３６４号、米国公開第２０１３／０３４１６３１号を参照することができ、本発明に引用して取り込む（incorporate by reference）。
　本発明の好ましい実施形態に係るエッチング液によれば、上述したような仕事関数材料層が露出した基板であっても、その層の損傷を抑制しつつ、効果的に第一層の金属（Ｎｉ，Ｐｔ，Ｔｉ等）を除去することができる。
［エッチング液］
　次に、本発明のエッチング液の好ましい実施形態について説明する。本実施形態のエッチング液は酸性化合物と必要により酸化剤を含有する。以下、任意のものを含め、各成分について説明する。
（特定酸性化合物）
　特定酸性化合物は、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、有機酸である。
　有機酸としては、スルホン酸基、カルボキシル基、リン酸基、ホスホン酸基、またはヒドロキサム酸基を有する有機酸化合物が好ましい。この有機酸化合物は、炭素数１～２４が好ましく、炭素数１～１６であることがより好ましく、炭素数１～８であることが特に好ましい。
　有機酸としては、なかでも、下記式（Ｏ－１）で表される化合物からなることが好ましい。
 
　　　Ｒａ－（Ａｃ）ｎ　　　　・・・　（Ｏ－１）
 
　Ｒａは、炭素数１～２４（炭素数１～１６が好ましく、１～１２がより好ましく、１～８が特に好ましい）のアルキル基、炭素数２～２４（炭素数２～１６が好ましく、２～１２がより好ましく、２～８が特に好ましい）のアルケニル基、炭素数２～２４（炭素数２～１６が好ましく、２～１２がより好ましく、２～８が特に好ましい）のアルキニル基、炭素数６～１８（炭素数６～１４が好ましく、６～１０がより好ましい）のアリール基、炭素数７～１９（炭素数７～１５が好ましく、７～１１がより好ましい）のアラルキル基が好ましい。Ｒａがアルキル基、アルケニル基、アルキニル基であるとき、Ｏ、Ｓ、ＣＯ、ＮＲＮ（ＲＮの定義は後記参照）が、例えば１～６個、介在していてもよい。また、Ｒａはさらに置換基Ｔを有していてもよく、上記任意の置換基としては、ヒドロキシ基、スルファニル基、ＮＲＮ ２、ハロゲン原子（フッ素原子、塩素原子、臭素原子等）が挙げられる。任意の置換基は、例えば、１～６個が好ましく、１～４個がより好ましい。
　Ａｃはスルホン酸基、カルボキシル基、リン酸基、ホスホン酸基、またはヒドロキサム酸基である。Ａｃがカルボキシル基またはヒドロキサム酸基のとき、Ｒａは水素原子であってもよい。
　ｎはそれぞれ独立に１～４の整数である。
　酸性化合物の具体例としては、後記実施例の表示挙げたものを例示できる。これを、比較的多量に適用するもの（多量系）と、少量で適用するもの（少量系）とに分けて規定すると、下表Ａのとおりである。
Figure JPOXMLDOC01-appb-T000001
 　多量系と少量系との区別は本発明の効果との関係で区分されればよいが、目安としては、化合物の融点や使用される溶媒への溶解度等との関係で評価することができる。なお、多量系のものは組み合わせる酸化剤の種類やエッチング対象などとの関係で、少量で用いてもよい（実施例の試験４０１、４０７参照）。あるいは、エッチング力の高さを考慮して、低濃度で適用したもよい（実施例の試験２０３参照）。
　酸性化合物の濃度は、エッチング液中、０．０１質量％以上であることが好ましく、２質量％以上がより好ましく、５質量％以上含有させることが特に好ましい。上限としては、９９質量％以下であることが好ましく、９５質量％以下であることがより好ましく、９０質量％以下がさらに好ましく、７０質量％以下がさらに好ましく、６０質量％以下が特に好ましい。
　多量系と少量系とで分けて規定すると、多量系の場合２５質量％以上であることが好ましく、５０質量％以上であることがより好ましく、７０質量％以上であることが特に好ましい。上限としては、９９質量％以下であることが好ましく、９５質量％以下であることがより好ましく、９０質量％以下であることが特に好ましい。
　少量系の場合０．０１質量％以上であることが好ましく、０．１質量％以上であることがより好ましく、１質量％以上であることが特に好ましい。上限としては、５０質量％未満であることが好ましく、４０質量％以下であることがより好ましく、３５質量％以下であることが特に好ましい。
　酸性化合物を上記の範囲とすることで、金属層（第二層）の良好なエッチング性を維持しながら、ゲルマニウム含有層（第一層）ないしゲルマニウムシリサイド層（第三層）の損傷（表面荒れ）を効果的に抑制できるため好ましい。エッチング液の成分の同定に関しては、酸性化合物として確認される必要まではなく、例えば、硫酸の場合、水溶液中で硫酸イオン（ＳＯ４ ２－）が同定されることにより、その存在および量が把握されるものである。
　なお、本発明において、上記酸性化合物は、１種のみを用いてもよいし、２種以上を併用してもよい。２種以上を併用する場合、その併用割合は特に限定されないが、合計使用量は、２種以上の酸性化合物の総和として上記濃度範囲とすることが好ましい。なお、２種以上併用する場合の好ましい組合せとしては、上記「多量系」に挙げた化合物同士の併用、または上記「少量系」に挙げた化合物同士の併用であるが、本発明の効果を奏する限りにおいて、上記「多量系」と「少量系」の化合物を併用することも可能である。
（酸化剤）
　本実施形態に係るエッチング液には酸化剤が含まれることが好ましい。酸化剤としては、硝酸または過酸化水素が好ましい。
　その濃度は、エッチング液中、０．１質量％以上であることが好ましく、１質量％以上がより好ましく、２質量％以上含有させることが特に好ましい。上限としては、５０質量％以下が好ましく、４５質量％以下がより好ましく、３５質量％以下が特に好ましい。
　酸化剤の含有量を上記の範囲とすることで、金属層（第二層）の良好なエッチング性を維持しながら、ゲルマニウム含有層（第一層）ないしゲルマニウムシリサイド層（第三層）の損傷を効果的に抑制できるため好ましい。なお、エッチング液の成分の同定に関しては、例えば硝酸として確認される必要まではなく、水溶液中で硝酸イオン（ＮＯ３ －）が同定されることにより、その存在および量が把握されるものである。なお、酸化剤は、１種のみを用いてもよいし、２種以上を併用してもよい。
　本明細書において化合物の表示（例えば、化合物と末尾に付して呼ぶとき）については、上記化合物そのもののほか、その塩、そのイオンを含む意味に用いる。また、所望の効果を奏する範囲で、エステル化したり置換基を導入するなど一部を変化させた誘導体を含む意味である。
　本明細書において置換・無置換を明記していない置換基（連結基についても同様）については、その基に任意の置換基を有していてもよい意味である。これは置換・無置換を明記していない化合物についても同義である。好ましい置換基としては、下記置換基Ｔが挙げられる。
　置換基Ｔとしては、下記のものが挙げられる。
　アルキル基（好ましくは炭素原子数１～２０のアルキル基、例えばメチル、エチル、イソプロピル、ｔ－ブチル、ペンチル、ヘプチル、１－エチルペンチル、ベンジル、２－エトキシエチル、１－カルボキシメチル等）、アルケニル基（好ましくは炭素原子数２～２０のアルケニル基、例えば、ビニル、アリル、オレイル等）、アルキニル基（好ましくは炭素原子数２～２０のアルキニル基、例えば、エチニル、ブタジイニル、フェニルエチニル等）、シクロアルキル基（好ましくは炭素原子数３～２０のシクロアルキル基、例えば、シクロプロピル、シクロペンチル、シクロヘキシル、４－メチルシクロヘキシル等）、アリール基（好ましくは炭素原子数６～２６のアリール基、例えば、フェニル、１－ナフチル、４－メトキシフェニル、２－クロロフェニル、３－メチルフェニル等）、ヘテロ環基（好ましくは炭素原子数２～２０のヘテロ環基、あるいは、好ましくは少なくとも１つの酸素原子、硫黄原子、窒素原子を有する５または６員環のヘテロ環基、例えば、２－ピリジル、４－ピリジル、２－イミダゾリル、２－ベンゾイミダゾリル、２－チアゾリル、２－オキサゾリル等）、アルコキシ基（好ましくは炭素原子数１～２０のアルコキシ基、例えば、メトキシ、エトキシ、イソプロピルオキシ、ベンジルオキシ等）、アリールオキシ基（好ましくは炭素原子数６～２６のアリールオキシ基、例えば、フェノキシ、１－ナフチルオキシ、３－メチルフェノキシ、４－メトキシフェノキシ等）、アルコキシカルボニル基（好ましくは炭素原子数２～２０のアルコキシカルボニル基、例えば、エトキシカルボニル、２－エチルヘキシルオキシカルボニル等）、アミノ基（好ましくは炭素原子数０～２０のアミノ基、アルキルアミノ基、アリールアミノ基を含み、例えば、アミノ、Ｎ，Ｎ－ジメチルアミノ、Ｎ，Ｎ－ジエチルアミノ、Ｎ－エチルアミノ、アニリノ等）、スルファモイル基（好ましくは炭素原子数０～２０のスルファモイル基、例えば、Ｎ，Ｎ－ジメチルスルファモイル、Ｎ－フェニルスルファモイル等）、アシル基（好ましくは炭素原子数１～２０のアシル基、例えば、アセチル、プロピオニル、ブチリル、ベンゾイル等）、アシルオキシ基（好ましくは炭素原子数１～２０のアシルオキシ基、例えば、アセチルオキシ、ベンゾイルオキシ等）、カルバモイル基（好ましくは炭素原子数１～２０のカルバモイル基、例えば、Ｎ，Ｎ－ジメチルカルバモイル、Ｎ－フェニルカルバモイル等）、アシルアミノ基（好ましくは炭素原子数１～２０のアシルアミノ基、例えば、アセチルアミノ、ベンゾイルアミノ等）、スルホンアミド基（好ましくは炭素原子数０～２０のスルファモイル基、例えば、メタンスルホンアミド、ベンゼンスルホンアミド、Ｎ－メチルメタンスルホンアミド、Ｎ－エチルベンゼンスルホンアミド等）、アルキルチオ基（好ましくは炭素原子数１～２０のアルキルチオ基、例えば、メチルチオ、エチルチオ、イソプロピルチオ、ベンジルチオ等）、アリールチオ基（好ましくは炭素原子数６～２６のアリールチオ基、例えば、フェニルチオ、１－ナフチルチオ、３－メチルフェニルチオ、４－メトキシフェニルチオ等）、アルキルもしくはアリールスルホニル基（好ましくは炭素原子数１～２０のアルキルもしくはアリールスルホニル基、例えば、メチルスルホニル、エチルスルホニル、ベンゼンスルホニル等）、ヒドロキシル基、シアノ基、ハロゲン原子（例えばフッ素原子、塩素原子、臭素原子、ヨウ素原子等）であり、より好ましくはアルキル基、アルケニル基、アリール基、ヘテロ環基、アルコキシ基、アリールオキシ基、アルコキシカルボニル基、アミノ基、アシルアミノ基、ヒドロキシル基またはハロゲン原子であり、特に好ましくはアルキル基、アルケニル基、ヘテロ環基、アルコキシ基、アルコキシカルボニル基、アミノ基、アシルアミノ基またはヒドロキシル基である。
　また、これらの置換基Ｔで挙げた各基は、上記の置換基Ｔがさらに置換していてもよい。
　化合物ないし置換基・連結基等がアルキル基・アルキレン基、アルケニル基・アルケニレン基、アルキニル基・アルキニレン基等を含むとき、これらは環状でも鎖状でもよく、また直鎖でも分岐していてもよく、上記のように置換されていても無置換でもよい。またアリール基、ヘテロ環基等を含むとき、それらは単環でも縮環でもよく、同様に置換されていても無置換でもよい。
（水媒体）
　本発明のエッチング液には、その一実施形態において、その媒体として水（水媒体）が適用されてもよい。水（水媒体）としては、本発明の効果を損ねない範囲で溶解成分を含む水性媒体であってもよく、あるいは不可避的な微量混合成分を含んでいてもよい。なかでも、蒸留水やイオン交換水、あるいは超純水といった浄化処理を施された水が好ましく、半導体製造に使用される超純水を用いることが特に好ましい。
（キット）
　本発明におけるエッチング液は、その原料を複数に分割したキットとしてもよい。例えば、第１液として上記酸性化合物を水に含有する液組成物を準備し、第２液として上記酸化剤を水媒体に含有する液組成物を準備する態様が挙げられる。
　その使用例としては、両液を混合してエッチング液を調液し、その後適時に上記エッチング処理に適用する態様が好ましい。このようにすることで、各成分の分解による液性能の劣化を招かずにすみ、所望のエッチング作用を効果的に発揮させることができる。ここで、混合後「適時」とは、混合ののち所望の作用を失うまでの時期を指し、具体的には６０分以内であることが好ましく、３０分以内であることがより好ましく、１０分以内であることがさらに好ましく、１分以内であることが特に好ましい。下限は特にないが、１秒以上であることが実際的である。
　第１液と第２液との混合の仕方は特に限定されないが、第１液と第２液とをそれぞれの流路に流通させ、両者をその合流点で合流させて混合することが好ましい。その後、さらに流路を流通させ、合流して得られたエッチング液を吐出口から吐出ないし噴射し、半導体基板と接触させることが好ましい。この実施形態でいうと、上記合流点での合流混合から半導体基板への接触までの過程が、上記「適時」に行われることが好ましい。これを、図４を用いて説明すると、調製されたエッチング液が吐出口１３から噴射され、処理容器（処理槽）１１内の半導体基板Ｓの上面に適用される。同図に示した実施形態では、Ａ及びＢの２液が供給され、合流点１４で合流し、その後流路ｆｃを介して吐出口１３に移行するようにされている。流路ｆｄは薬液を再利用するための返戻経路を示している。半導体基板Ｓは回転テーブル１２上にあり、回転駆動部Ｍによって回転テーブルとともに回転されることが好ましい。なお、このような基板回転式の装置を用いる実施態様は、キットにしないエッチング液を用いた処理においても同様に適用することができる。
　なお、本発明のエッチング液は、その使用用途に鑑み、液中の不純物、例えば金属分などは少ないことが好ましい。特に、液中のＮａ、Ｋ、Ｃａイオン濃度が１ｐｐｔ～１ｐｐｍの範囲にあることが好ましい。また、エッチング液において、平均粒径０．５μｍ以上の粗大粒子数が１００個／ｃｍ３以下の範囲にあることが好ましく、５０個／ｃｍ３以下の範囲にあることがより好ましい。
（容器）
　本発明のエッチング液は、（キットであるか否かに関わらず）耐腐食性等が問題とならない限り、任意の容器に充填して保管、運搬、そして使用することができる。また、半導体用途向けに、容器のクリーン度が高く、不純物の溶出が少ないものが好ましい。使用可能な容器としては、アイセロ化学（株）製の「クリーンボトル」シリーズ、コダマ樹脂工業（株）製の「ピュアボトル」などが挙げられるが、これらに限定されるものではない。
［エッチング条件］
　本発明のエッチング方法においては、枚葉式装置を用いることが好ましい。具体的に枚葉式装置は、処理槽を有し、上記処理槽で上記半導体基板を搬送もしくは回転させ、その処理槽内に上記エッチング液を付与（吐出、噴射、流下、滴下等）して、上記半導体基板に上記エッチング液を接触させるものであることが好ましい。
　枚葉式装置のメリットとしては、（ｉ）常に新鮮なエッチング液が供給されるので、再現性がよい、（ｉｉ）面内均一性が高いといったことが挙げられる。さらに、エッチング液を複数に分けたキットを利用しやすく、例えば、上記第１液と第２液をインラインで混合し、吐出する方法が好適に採用される。このとき、上記の第１液と第２液とを共に温度調節するか、どちらか一方だけ温調し、インラインで混合して吐出する方法が好ましい。なかでも、共に温調する実施態様がより好ましい。ラインの温度調節を行うときの管理温度は、後記処理温度と同じ範囲とすることが好ましい。
　枚葉式装置はその処理槽にノズルを具備することが好ましく、このノズルを半導体基板の面方向にスイングさせてエッチング液を半導体基板に吐出する方法が好ましい。このようにすることにより、液の劣化が防止でき好ましい。また、キットにして２液以上に分けることでガス等を発生させにくくすることができ好ましい。
　エッチングを行う処理温度は、後記実施例で示す温度測定方法において、２０℃以上であることが好ましく、３０℃以上であることがより好ましい。上限としては、８０℃以下であることが好ましく、７０℃以下であることがより好ましく、６０℃以下であることが特に好ましい。上記下限値以上とすることにより、第二層に対する十分なエッチング速度を確保することができ好ましい。上記上限値以下とすることにより、エッチング処理速度の経時安定性を維持することができ好ましい。また、室温付近で処理できることで、エネルギー消費の削減にもつながる。
　エッチング液の供給速度は特に限定されないが、０．０５～５Ｌ／ｍｉｎとすることが好ましく、０．１～３Ｌ／ｍｉｎとすることがより好ましい。上記下限値以上とすることにより、エッチングの面内の均一性を一層良好に確保することができ好ましい。上記上限値以下とすることにより、連続処理時に安定した性能を確保でき好ましい。半導体基板を回転させるときには、その大きさ等にもよるが、上記と同様の観点から、５０～１０００ｒｐｍで回転させることが好ましい。
　本発明の好ましい実施形態に係る枚葉式のエッチングにおいては、半導体基板を所定の方向に搬送もしくは回転させ、その空間にエッチング液を噴射して上記半導体基板に上記エッチング液を接触させることが好ましい。エッチング液の供給速度や基板の回転速度についてはすでに述べたことと同様である。
　本発明の好ましい実施形態に係る枚葉式の装置構成においては、図５に示すように、吐出口（ノズル）を移動させながら、エッチング液を付与することが好ましい。具体的に、本実施形態においては、半導体基板Ｓに対してエッチング液を適用する際に、基板がｒ方向に回転させられている。他方、上記半導体基板の中心部から端部に延びる移動軌跡線ｔに沿って、吐出口が移動するようにされている。このように本実施形態においては、基板の回転方向と吐出口の移動方向とが異なる方向に設定されており、これにより両者が互いに相対運動するようにされている。その結果、半導体基板の全面にまんべんなくエッチング液を付与することができ、エッチングの均一性が好適に確保される構成とされている。
　吐出口（ノズル）の移動速度は特に限定されないが、０．１ｃｍ／ｓ以上であることが好ましく、１ｃｍ／ｓ以上であることがより好ましい。一方、その上限としては、３０ｃｍ／ｓ以下であることが好ましく、１５ｃｍ／ｓ以下であることがより好ましい。移動軌跡線は直線でも曲線（例えば円弧状）でもよい。いずれの場合にも移動速度は実際の軌跡線の距離とその移動に費やされた時間から算出することができる。基板１枚のエッチングに要する時間は１０～１８０秒の範囲であることが好ましい。
　上記金属層は高いエッチングレートでエッチングされることが好ましい。第二層（金属層）のエッチングレート［Ｒ２］は、特に限定されないが、生産効率を考慮し、２０Å／ｍｉｎ以上であることが好ましく、４０Å／ｍｉｎ以上であることがより好ましく、１００Å／ｍｉｎ以上がさらに好ましく、２００Å／ｍｉｎ以上であることが特に好ましい。上限は特にないが、１２００Å／ｍｉｎ以下であることが実際的である。
　金属層の露出幅は特に限定されないが、本発明の利点がより顕著になる観点から、２ｎｍ以上であることが好ましく、４ｎｍ以上であることがより好ましい。同様に効果の顕著性の観点から、上限値は１０００ｎｍ以下であることが実際的であり、１００ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。
　ゲルマニウムを含む層（第一層）ないしそのシリサイド層のエッチングレート［Ｒ１］は、特に限定されないが、過度に除去されないことが好ましく、５０Å／ｍｉｎ以下であることが好ましく、２０Å／ｍｉｎ以下であることがより好ましく、１０Å／ｍｉｎ以下であることが特に好ましい。下限は特にないが、測定限界を考慮すると０．１Å／ｍｉｎ以上であることが実際的である。
　第１層の選択的エッチングにおいて、そのエッチングレート比（［Ｒ２］／［Ｒ１］）は特に限定されないが、高い選択性を必要とする素子を前提に言うと、２以上であることが好ましく、１０以上であることがより好ましく、２０以上であることがさらに好ましい。上限としては特に規定されず、高いほど好ましいが、５０００以下であることが実際的である。なお、ゲルマニウムシリサイド層（第三層）のエッチング挙動は、そのアニール前の層（例えばＳｉＧｅやＧｅの層の第一層）と共通しており、そのエッチング速度や肌荒れの状態は第一層の評価によっても代用することができる。
［半導体基板製品の製造］
　本実施形態においては、シリコンウエハ上に、上記シリコン層と金属層とを形成した半導体基板とする工程と、上記半導体基板をアニールする工程、上記半導体基板にエッチング液を付与し、エッチング液と金属層とを接触させて、上記金属層を選択的に除去する工程とを介して、所望の構造を有する半導体基板製品を製造することが好ましい。このとき、エッチングには上記特定のエッチング液を用いる。上記の工程の順序は制限されて解釈されるものではなく、それぞれの工程間にさらに別の工程を含んでいてもよい。
　ウェハサイズは特に限定されないが、直径８インチ、直径１２インチ、または直径１４インチのものを好適に使用することができる。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明は、以下の実施例に限定されるものではない。
（サリサイド加工基板の作製）
　市販のシリコン基板（直径：１２インチ）上に、ＳｉＧｅをエピタキシャル成長させ、Ｐｔ／Ｎｉ金属層（厚さ２０ｎｍ、Ｐｔ／Ｎｉの比率：１０／９０［質量基準］）をその順で形成した。このとき、ＳｉＧｅエピタキシャル層は、ゲルマニウムを５０～６０質量％含有していた。この半導体基板を、８００℃で１０秒アニールし、ゲルマニウムシリサイド層を形成して試験基板とした。アニール後のゲルマニウムシリサイド層の厚さは１５ｎｍであり、金属層の厚さは５ｎｍであった。
（エッチング試験）
　上記の試験用基板に対して、枚葉式装置（ＳＰＳ－Ｅｕｒｏｐｅ　Ｂ．Ｖ．社製、ＰＯＬＯＳ（商品名）））にて下記の条件でエッチングを行い、評価試験を実施した。
　・処理温度　　　　：４０℃
　・吐出量　　　　　：１Ｌ／ｍｉｎ．
　・ウェハ回転数　　：５００ｒｐｍ
　・ノズル移動速度　：７ｃｍ／ｓ
　なお、エッチング液の供給は、２液に分けライン混合により行った（図４参照）。供給ラインｆｃは加熱により６０℃で温度調節した。
　　第１液（Ａ）：酸性化合物および水
　　第２液（Ｂ）：酸化剤および水
　第１液と第２液との比率は体積でほぼ等量となるようにした。処方によっては、酸性化合物のみのため、その場合は１液での処理とした。
（処理温度の測定方法）
　株式会社堀場製作所製の放射温度計ＩＴ－５５０Ｆ（商品名）を上記枚葉式装置内のウェハ上３０ｃｍの高さに固定した。ウェハ中心から２ｃｍ外側のウェハ表面上に温度計を向け、薬液を流しながら温度を計測した。温度は、放射温度計からデジタル出力し、パソコンで連続的に記録した。このうち温度が安定した１０秒間の温度を平均した値をウェハ上の温度とした。
（エッチング速度）
　エッチング速度（ＥＲ）については、下記の装置を用いてエッチング処理前後の膜厚を測定することにより算出した。５点の平均値を採用した。
膜厚測定方法
　４端子法による膜厚測定法を採用した。装置は、日立国際エンジニアリング製　ＶＲ－１２０Ｓ（商品名）を用いた。
（Ｇｅ濃度）
　ゲルマニウム（Ｇｅ）を含む第一層の基板をエッチングＥＳＣＡ（アルバックファイ製　Ｑｕａｎｔｅｒａ）にて０～３０ｎｍまでの深さ方向を分析し、３～１５ｎｍ分析結果におけるＧｅ濃度の平均値をＧｅ濃度（質量％）とした。
（シリサイド層表面の荒れ）
　走査型電子顕微鏡（ＳＥＭ）により、エッチング後の基板表面を観察した。５点を抽出して観察した結果、平均的な３点における目視観察において、下記に区分して面荒れの状態を確認した。パネルは５人として、平均的な３人の結果から評価した。
　　３：色ムラなし
　　２：わずかに色ムラあり
　　１：色ムラあり
Figure JPOXMLDOC01-appb-T000002
 　ＥＲ：エッチング速度（Å／ｍｉｎ）
　本発明によれば、ゲルマニウムを含む第一層に対して、特定の金属を含む第二層を選択的に除去することができ、ゲルマニウム含有層の表面荒れを抑えることができることが分かる。
１　金属層（第二層）
２　シリコン層（第一層）
３　シリサイド層（第三層）
１１　処理容器（処理槽）
１２　回転テーブル
１３　吐出口
１４　合流点
Ｓ　基板
２１　シリコン基板
２２　ゲート絶縁膜
２３　ゲート電極
２５　サイドウォール
２６　ソース電極
２７　ドレイン電極
２８　ＮｉＰｔ膜
９０Ａ、９０Ｂ　置換ゲートスタック
９２Ａ、９２Ｂ　ウェル
９４Ａ、９４Ｂ　ソース／ドレイン拡張領域
９６Ａ、９６Ｂ　ソース／ドレイン領域
９１Ａ、９１Ｂ　金属半導体合金部分
９５Ａ、９５Ｂ　ゲートスペーサ
９７Ａ、９７Ｂ　ゲート絶縁膜
８１　第１仕事関数材料層
８２Ａ、８２Ｂ　第２仕事関数材料層
８３Ａ、８３Ｂ　金属部分
９３　トレンチ構造部
９９　平坦化誘電体層
　本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
　本願は、２０１３年５月２日に日本国で特許出願された特願２０１３－０９７１５９に基づく優先権を主張するものであり、これらはここに参照してその内容を本明細書の記載の一部として取り込む。
 

Claims (18)

  1. 　ゲルマニウム（Ｇｅ）を含む第一層と、ゲルマニウム（Ｇｅ）以外の特定金属元素を含む第二層とを有する半導体基板について、上記第二層を選択的に除去するエッチング液であって、下記特定酸性化合物を含むエッチング液。
    ［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、または有機酸］
  2. 　上記第１層のゲルマニウム（Ｇｅ）の濃度が４０質量％以上である請求項１に記載のエッチング液。
  3. 　上記第二層を構成する金属元素が、ニッケルプラチナ（ＮｉＰｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、およびコバルト（Ｃｏ）から選ばれる請求項１または２に記載のエッチング液。
  4. 　上記有機酸が、スルホン酸基、カルボキシル基、リン酸基、ホスホン酸基、またはヒドロキサム酸基を有する有機酸である請求項１～３のいずれか１項に記載のエッチング液。
  5. 　上記酸性化合物の含有量が、少量系のもので０．０１～５０質量％未満、多量系のもので２５質量％以上９９質量％以下である請求項１～４のいずれか１項に記載のエッチング液。
  6. 　上記第二層を、上記第一層および／または下記第三層に対して選択的に除去する請求項１～５のいずれか１項に記載のエッチング液。
    ［第三層：上記第一層と第二層との間に介在するゲルマニウム（Ｇｅ）および上記特定金属元素を含有する層］
  7. 　さらに酸化剤を含む請求項１～６のいずれか１項に記載のエッチング液。
  8. 　ゲルマニウム（Ｇｅ）を含む第一層と、金属元素を含む第二層とを有する半導体基板について、上記第二層を選択的に除去するエッチング液のキットであって、
    　下記特定酸性化合物を含む第一液と、酸化剤を含む第二液とを具備するエッチング液のキット。
    ［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、有機酸］
  9. 　ゲルマニウム（Ｇｅ）を含む第一層と、ニッケルプラチナ（ＮｉＰｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、およびコバルト（Ｃｏ）から選ばれる少なくとも１種の特定金属元素を含む第二層とを有する半導体基板について、上記第二層を選択的に除去するエッチング方法であって、下記特定酸性化合物を含むエッチング液を上記第二層に接触させて上記第二層を除去する半導体基板のエッチング方法。
    ［特定酸性化合物：硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）、リン酸（Ｈ３ＰＯ４）、ホスホン酸（Ｈ３ＰＯ３）、有機酸］
  10. 　上記第１層のゲルマニウム（Ｇｅ）の濃度が４０質量％以上である請求項９に記載のエッチング方法。
  11. 　上記酸性化合物が、無機酸、あるいは、スルホン酸基、カルボキシル基、リン酸基、ホスホン酸基、またはヒドロキサム酸基を有する有機酸である請求項９または１０に記載のエッチング方法。
  12. 　上記酸性化合物の含有量が、少量系のもので０．０１～５０質量％未満、多量系のもので２５質量％以上９９質量％以下である請求項９～１１のいずれか１項に記載のエッチング方法。
  13. 　上記第二層を、上記第一層および／または下記第三層に対して選択的に除去する請求項９～１２のいずれか１項に記載のエッチング方法。
    ［第三層：上記第一層と第二層との間に介在するゲルマニウム（Ｇｅ）および上記特定金属元素を含有する層］
  14. 　上記エッチング液を上記半導体基板に付与するに当たり、上記半導体基板を回転させ、その回転中の半導体基板上面からノズルを介して上記エッチング液を供給する請求項９～１３のいずれか１項に記載のエッチング方法。
  15. 　上記第二層に接触するときのエッチング液の温度が２０～８０℃の範囲である請求項９～１４のいずれか１項に記載のエッチング方法。
  16. 　上記エッチング液が酸化剤をさらに含み、上記酸化剤を含まない第一液と、上記酸化剤を含む第二液とに区分して保存される請求項９～１５のいずれか１項に記載のエッチング方法。
  17. 　上記第一液および第二液を、上記半導体基板のエッチングに際して適時に混合する請求項１６に記載のエッチング方法。
  18. 　ゲルマニウム（Ｇｅ）を含む第一層を有する半導体基板製品の製造方法であって、
    　少なくとも、上記第一層と、ニッケルプラチナ（ＮｉＰｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、およびコバルト（Ｃｏ）から選ばれる少なくとも１種の第二層とを半導体基板に形成する工程、
    　上記半導体基板を加熱して上記第一層と第二層との間に両層の成分を含有する第三層を形成する工程、
    　酸性化合物を含むエッチング液を準備する工程、および
    　上記エッチング液を上記第二層に接触させて、上記第一層ないし第三層に対して上記第二層を選択的に除去する工程を含む半導体基板製品の製造方法。
PCT/JP2014/062067 2013-05-02 2014-05-01 エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法 WO2014178422A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020157031535A KR101812085B1 (ko) 2013-05-02 2014-05-01 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법
US14/928,824 US20160053386A1 (en) 2013-05-02 2015-10-30 Etching solution and etching solution kit, etching method using same, and production method for semiconductor substrate product

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-097159 2013-05-02
JP2013097159 2013-05-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/928,824 Continuation US20160053386A1 (en) 2013-05-02 2015-10-30 Etching solution and etching solution kit, etching method using same, and production method for semiconductor substrate product

Publications (1)

Publication Number Publication Date
WO2014178422A1 true WO2014178422A1 (ja) 2014-11-06

Family

ID=51843546

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062067 WO2014178422A1 (ja) 2013-05-02 2014-05-01 エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法

Country Status (5)

Country Link
US (1) US20160053386A1 (ja)
JP (1) JP6130810B2 (ja)
KR (1) KR101812085B1 (ja)
TW (1) TWI621693B (ja)
WO (1) WO2014178422A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9611133B2 (en) * 2014-09-11 2017-04-04 Invensense, Inc. Film induced interface roughening and method of producing the same
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
US10483164B2 (en) * 2017-11-14 2019-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108963277B (zh) * 2018-07-02 2021-03-23 河南师范大学 一种可充式锌空电池双功能催化剂的制备方法及其应用
EP3850123B1 (en) * 2018-09-12 2024-01-03 FUJIFILM Electronic Materials U.S.A, Inc. Etching compositions
US11476268B2 (en) 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
TW202407150A (zh) 2022-05-10 2024-02-16 日商東京應化工業股份有限公司 蝕刻液

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
JP2005256173A (ja) * 2004-03-08 2005-09-22 Interuniv Micro Electronica Centrum Vzw 組成物の使用、水性組成物、自己整列ゲルマニドの形成方法、および半導体装置
JP2006005056A (ja) * 2004-06-16 2006-01-05 Renesas Technology Corp 半導体装置およびその製造方法
US20060261042A1 (en) * 2005-05-19 2006-11-23 Cecile Delattre Uniform chemical etching method
JP2009515055A (ja) * 2005-11-09 2009-04-09 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 低ｋ誘電体材料をその上に有する半導体ウェハをリサイクルするための組成物および方法
JP2012504871A (ja) * 2008-10-02 2012-02-23 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 高度な金属負荷及びシリコン基板の表面パッシベーションのための界面活性剤／消泡剤混合物の使用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252212A (ja) * 1998-12-29 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
US20040241551A1 (en) * 2001-09-21 2004-12-02 Seiji Nakamura Element using polymer gel electrolyte
JP3966413B2 (ja) * 2003-05-30 2007-08-29 シャープ株式会社 位置調整装置および位置調整方法
JP2005052909A (ja) * 2003-08-07 2005-03-03 Canon Inc ナノ構造体の製造方法
JP2006114884A (ja) * 2004-09-17 2006-04-27 Ebara Corp 基板洗浄処理装置及び基板処理ユニット
DE102005038414A1 (de) * 2005-08-12 2007-02-15 Basf Aktiengesellschaft Stabilisierte Ätzlösungen zum Ätzen von Cu- und Cu/Ni-Schicht
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
SG187737A1 (en) * 2010-08-05 2013-03-28 Showa Denko Kk Composition for removal of nickel-platinum alloy metal
JP5431372B2 (ja) * 2011-01-05 2014-03-05 株式会社東芝 半導体装置およびその製造方法
US8647523B2 (en) * 2011-03-11 2014-02-11 Fujifilm Electronic Materials U.S.A., Inc. Etching composition
JP2012222066A (ja) * 2011-04-06 2012-11-12 Panasonic Corp 半導体装置の製造方法及び処理装置
JP5992150B2 (ja) * 2011-07-08 2016-09-14 富士フイルム株式会社 半導体基板製品の製造方法、これに用いられる薄膜除去液およびキット
JP5855050B2 (ja) * 2013-07-10 2016-02-09 キヤノン株式会社 トランスデューサ、被検体情報取得装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057429A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd 半導体素子のトランジスタ及びその製造方法
JP2005256173A (ja) * 2004-03-08 2005-09-22 Interuniv Micro Electronica Centrum Vzw 組成物の使用、水性組成物、自己整列ゲルマニドの形成方法、および半導体装置
JP2006005056A (ja) * 2004-06-16 2006-01-05 Renesas Technology Corp 半導体装置およびその製造方法
US20060261042A1 (en) * 2005-05-19 2006-11-23 Cecile Delattre Uniform chemical etching method
JP2009515055A (ja) * 2005-11-09 2009-04-09 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 低ｋ誘電体材料をその上に有する半導体ウェハをリサイクルするための組成物および方法
JP2012504871A (ja) * 2008-10-02 2012-02-23 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 高度な金属負荷及びシリコン基板の表面パッシベーションのための界面活性剤／消泡剤混合物の使用

Also Published As

Publication number Publication date
KR20150140330A (ko) 2015-12-15
JP6130810B2 (ja) 2017-05-17
US20160053386A1 (en) 2016-02-25
JP2014232872A (ja) 2014-12-11
TW201504395A (zh) 2015-02-01
KR101812085B1 (ko) 2017-12-27
TWI621693B (zh) 2018-04-21

Similar Documents

Publication Publication Date Title
JP6130810B2 (ja) エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法
JP6198672B2 (ja) エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
WO2014178426A1 (ja) エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法
TWI674337B (zh) 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法
JP6088999B2 (ja) エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
JP6198671B2 (ja) エッチング方法、これに用いるエッチング液、ならびに半導体基板製品の製造方法
TW201542773A (zh) 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法以及金屬防蝕劑
WO2015129551A1 (ja) エッチング液、これを用いるエッチング方法および半導体基板製品の製造方法
JP6369989B2 (ja) エッチング液、エッチング方法および半導体基板製品の製造方法
WO2014178425A1 (ja) エッチング液、これを用いたエッチング方法、エッチング液のキット、および半導体基板製品の製造方法
TWI682990B (zh) 蝕刻組成物、使用其的蝕刻方法以及半導體基板產品的製造方法
JP2015159264A (ja) エッチング方法、これに用いるエッチング液およびエッチング液のキット、ならびに半導体基板製品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14791877

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157031535

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14791877

Country of ref document: EP

Kind code of ref document: A1