TWI621693B - 蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法 - Google Patents

蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法 Download PDF

Info

Publication number
TWI621693B
TWI621693B TW103115802A TW103115802A TWI621693B TW I621693 B TWI621693 B TW I621693B TW 103115802 A TW103115802 A TW 103115802A TW 103115802 A TW103115802 A TW 103115802A TW I621693 B TWI621693 B TW I621693B
Authority
TW
Taiwan
Prior art keywords
layer
mass
group
etching
acid
Prior art date
Application number
TW103115802A
Other languages
English (en)
Other versions
TW201504395A (zh
Inventor
水谷篤史
上村哲也
高橋智美
小山朗子
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201504395A publication Critical patent/TW201504395A/zh
Application granted granted Critical
Publication of TWI621693B publication Critical patent/TWI621693B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種蝕刻液，其是對具有第一層及第二層的半導體基板選擇性地去除第二層的蝕刻液，其中所述第一層包含鍺(Ge)，所述第二層包含鍺(Ge)以外的特定金屬元素，並且所述蝕刻液包含下述特定酸性化合物。
[特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、或者有機酸]

Description

蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導 體基板製品的製造方法
本發明是有關於一種蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法。
積體電路的製造包括多階段的多種加工步驟。具體而言，於其製造過程中，將多種材料的堆積、需要部分或者整體露出的層的微影、或者該層的蝕刻等重複多次。其中，金屬或金屬化合物的層的蝕刻成為重要製程。必須對金屬等進行選擇性蝕刻，且不腐蝕其他層地使之殘存。視情況，有時要求以殘留包含類似金屬種的層彼此、或者腐蝕性更高的層的形態而僅將既定的層去除。半導體基板內的配線或積體電路的尺寸逐漸變小，在不會腐蝕的情況下準確地進行蝕刻的重要性日益提高。
若以場效電晶體(field effect transistor)為例來看，則伴隨其急速的微細化，強烈要求形成於源極．汲極區域的上表面的矽化物層的薄膜化、或新穎材料的開發。於形成該矽化物層的自對準矽化(Salicide：Self-Aligned Silicide)製程中，對形成於半 導體基板上的包含矽等的源極區域及汲極區域的一部分、以及附著於其上表面的金屬層進行退火(annealing)。關於金屬層，應用鎢(W)、鈦(Ti)、鈷(Co)等，最近採用鎳(Ni)。藉此，可於源極．汲極電極等的上側形成低電阻的矽化物層。最近，亦提出了應對進一步的微細化而形成添加有作為貴金屬的鉑(Pt)的NiPt矽化物層。
於自對準矽化步驟後，藉由蝕刻將其中殘留的金屬層去除。該蝕刻通常藉由濕式蝕刻來進行，應用鹽酸與硝酸的混合液(王水)作為其化學液。專利文獻1中揭示有使用除了硝酸以及鹽酸以外，還添加有甲苯磺酸的化學液的例子。
[現有技術文獻] [專利文獻]
[專利文獻1]國際公開第2012/125401號小冊子
本發明的目的在於提供一種蝕刻方法、用於其的蝕刻液及蝕刻液套組、以及半導體基板製品的製造方法，所述蝕刻方法對於包含鍺的層可改善表面粗糙，可選擇性地去除包含特定金屬的第二層。
現有的去除金屬層的處理液中使用以氫鹵酸作為主成分的化學液，但獲知該化學液會對包含鍺的層的表面造成粗糙(參 照後述比較例)。因此，對改善所述粗糙的化學液成分進行了探索，結果發現特定的酸性化合物會發揮所述改善效果。本發明是基於如上所述的見解而完成。
所述課題可藉由以下手段來解決。
[1]一種蝕刻液，其是對具有第一層及第二層的半導體基板選擇性地去除第二層的蝕刻液，其中所述第一層包含鍺(Ge)，所述第二層包含鍺(Ge)以外的特定金屬元素，並且所述蝕刻液包含下述特定酸性化合物，[特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、或者有機酸]。
[2]如[1]所述的蝕刻液，其中第1層的鍺(Ge)的濃度為40質量%以上。
[3]如[1]或[2]所述的蝕刻液，其中構成第二層的金屬元素是選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)中。
[4]如[1]~[3]中任一項所述的蝕刻液，其中有機酸為具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸。
[5]如[1]~[4]中任一項所述的蝕刻液，其中酸性化合物的含量於少量系者中為0.01質量%~小於50質量%，於大量系者中為25質量%以上、99質量%以下。
[6]如[1]~[5]中任一項所述的蝕刻液，其中相對於第一層及/或下述第三層而選擇性地去除第二層，[第三層：介於第一層與第二層之間且含有鍺(Ge)以及特定 金屬元素的層]。
[7]如[1]~[6]中任一項所述的蝕刻液，其更包含氧化劑。
[8]一種蝕刻液套組，其是對具有第一層及第二層的半導體基板選擇性地去除第二層的蝕刻液套組，其中所述第一層包含鍺(Ge)，所述第二層包含金屬元素，並且所述蝕刻液套組包括包含下述特定酸性化合物的第一液、及包含氧化劑的第二液，[特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、有機酸]。
[9]一種半導體基板的蝕刻方法，其是對具有第一層及第二層的半導體基板選擇性地去除第二層的蝕刻方法，其中所述第一層包含鍺(Ge)，所述第二層包含選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)中的至少1種特定金屬元素，並且所述半導體基板的蝕刻方法是使包含下述特定酸性化合物的蝕刻液與第二層接觸而去除第二層，[特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、有機酸]。
[10]如[9]所述的蝕刻方法，其中第1層的鍺(Ge)的濃度為40質量%以上。
[11]如[9]或[10]所述的蝕刻方法，其中酸性化合物為無機酸，或者具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸。
[12]如[9]~[11]中任一項所述的蝕刻方法，其中所述酸性化合 物的含量於少量系者中為0.01質量%~小於50質量%，於大量系者中為25質量%以上、99質量%以下。
[13]如[9]~[12]中任一項所述的蝕刻方法，其中相對於第一層及/或下述第三層而選擇性地去除第二層，[第三層：介於第一層與第二層之間且含有鍺(Ge)以及特定金屬元素的層]。
[14]如[9]~[13]中任一項所述的蝕刻方法，其中於將蝕刻液賦予至半導體基板上時，使半導體基板旋轉，自所述旋轉中的半導體基板上方經由噴嘴而供給蝕刻液。
[15]如[9]~[14]中任一項所述的蝕刻方法，其中與第二層接觸時的蝕刻液的溫度為20℃~80℃的範圍。
[16]如[9]~[15]中任一項所述的蝕刻方法，其中蝕刻液更包含氧化劑，且區分為不含氧化劑的第一液、及包含氧化劑的第二液來保存。
[17]如[16]所述的蝕刻方法，其中於半導體基板的蝕刻時，將第一液以及第二液適時混合。
[18]一種半導體基板製品的製造方法，其是具有包含鍺(Ge)的第一層的半導體基板製品的製造方法，所述半導體基板製品的製造方法包括以下步驟：至少將第一層以及選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)中的至少1種的第二層形成於半導體基板上的步驟；對半導體基板進行加熱而於第一層與第二層之間形成包含兩 層的成分的第三層的步驟；準備包含酸性化合物的蝕刻液的步驟；以及使蝕刻液與第二層接觸，相對於第一層或第三層而選擇性地去除第二層的步驟。
依據本發明的蝕刻方法、用於其的蝕刻液及蝕刻液套組、以及半導體基板製品的製造方法，對包含鍺的第一層或其矽化物層可改善表面粗糙，可選擇性地去除包含特定金屬的第二層。
本發明的所述以及其他特徵以及優點將根據下述記載及隨附的圖式而更為明瞭。
1‧‧‧金屬層(第二層)
2‧‧‧矽層(第一層)
3‧‧‧鍺矽化物層(第三層)
11‧‧‧處理容器(處理槽)
12‧‧‧旋轉台
13‧‧‧噴出口
14‧‧‧合流點
21‧‧‧矽基板
22‧‧‧閘極絕緣膜
23‧‧‧閘極電極
25‧‧‧側壁
26‧‧‧源極電極
26A、26B‧‧‧NiPtGeSi源極電極部
27‧‧‧汲極電極
27A、27B‧‧‧NiPtSiGe汲極電極部
28‧‧‧NiPt膜
80‧‧‧下層半導體層
81‧‧‧第1功函數材料層
82A、82B‧‧‧第2功函數材料層
83A、83B‧‧‧金屬部分
90A、90B‧‧‧取代閘極堆疊
91A、91B‧‧‧金屬半導體合金部分
92A、92B‧‧‧井
93‧‧‧溝槽結構部
94A、94B‧‧‧源極/汲極擴張區域
95A、95B‧‧‧閘極間隔件
96A、96B‧‧‧源極/汲極區域
97A、97B‧‧‧閘極絕緣膜
99‧‧‧平坦化介電質層
A、B‧‧‧溶液
fc‧‧‧流路(供給管線)
fd‧‧‧流路
M‧‧‧旋轉驅動部
r‧‧‧方向
S‧‧‧基板
t‧‧‧移動軌跡線
圖1(a)、圖1(b)及圖1(c)是示意性地表示本發明的一實施形態的半導體基板的製作步驟例的剖面圖。
圖2(A)、圖2(B)、圖2(C)、圖2(D)及圖2(E)是表示本發明的一實施形態的金屬氧化物半導體(Metal Oxide Semiconductor，MOS)電晶體的製造例的步驟圖。
圖3是示意性地表示本發明的其他實施形態的基板結構的剖面圖。
圖4是表示本發明的較佳實施形態的濕式蝕刻裝置的一部分的裝置構成圖。
圖5是示意性地表示噴嘴相對於本發明的一實施形態的半導 體基板的移動軌跡線的平面圖。
首先，根據圖1(a)、圖1(b)及圖1(c)以及圖2(A)、圖2(B)、圖2(C)、圖2(D)及圖2(E)，對本發明的蝕刻方法的蝕刻步驟的較佳實施形態進行說明。
[蝕刻步驟]
圖1(a)、圖1(b)及圖1(c)是表示蝕刻前後的半導體基板的圖。於本實施形態的製造例中，於矽層(第一層)2的上表面配置有金屬層(第二層)1。矽層(第一層)可應用構成源極電極、汲極電極的SiGe磊晶層(epitaxial layer)。本發明中，較佳為SiGe磊晶層，其原因在於可發揮所述蝕刻液的顯著效果。
金屬層(第二層)1的構成材料可列舉：鎢(W)、鈦(Ti)、鈷(Co)、鎳(Ni)、NiPt等。金屬層的形成可使用通常此種金屬膜的形成時所應用的方法，具體而言，可列舉藉由化學氣相沈積(Chemical Vapor Deposition，CVD)的成膜。此時的金屬層的厚度並無特別限定，可列舉5nm以上、10nm以下的膜的例子。本發明中，較佳為金屬層為NiPt層(Pt含有率較佳為超過0質量%且為20質量%以下)、Ni層(Pt含有率為0質量%)，其原因在於可發揮所述蝕刻液的顯著效果。
金屬層除了包含所述列舉的金屬原子以外，亦可包含其他元素。例如，不可避免地混入的氧或氮亦可存在。不可避免的雜質的量例如較佳為抑制在1ppt~10ppm左右。
於所述步驟(a)中在矽層2的上側形成金屬層1後，進行退火(燒結)，於其界面上形成金屬-Si反應膜(第三層：鍺矽化物層)3(步驟(b))。退火只要根據通常此種元件的製造時所應用的條件即可，例如可列舉於200℃~1000℃下進行處理。此時的鍺矽化物層3的厚度並無特別限定，可列舉設為50nm以下的層的例子，進而可列舉設為10nm以下的層的例子。下限值並不特別存在，實際上為1nm以上。該鍺矽化物層被用作低電阻膜，作為將位於其下部的源極電極、汲極電極與配置於其上部的配線進行電性連接的導電部而發揮功能。因此，若鍺矽化物層中產生缺損或腐蝕，則阻礙其導通，有時會導致元件誤動作等的品質下降。尤其如今基板內部的積體電路結構微細化，即便為微小的損傷，亦可能對元件的性能造成大的影響。因此，理想的是儘可能防止此種缺損或腐蝕。
繼而，進行殘存的金屬層1的蝕刻(步驟(b)->步驟(c))。於本實施形態中，此時應用蝕刻液，自金屬層1的上側賦予蝕刻液而使其與金屬層1接觸，藉此將金屬層1去除。下文將對蝕刻液的賦予形態進行說明。
矽層2包含SiGe磊晶層，可藉由化學氣相沈積(CVD)法，於具有特定結晶性的矽基板上進行結晶成長而形成。或者亦可藉由電子束磊晶(分子束磊晶(Molecular Beam Epitaxy，MBE))法等，而製成以所需的結晶性形成的磊晶層。
將矽層設為P型層時，較佳為摻雜濃度為1×1014cm-3 ~1×1021cm-3左右的硼(B)。設為N型層時，較佳為以1×1014cm-3~1×1021cm-3的濃度摻雜磷(P)。
SiGe磊晶層中的Ge濃度較佳為20質量%以上，更佳為40質量%以上。上限較佳為100質量%以下，更佳為90質量%以下。藉由將Ge濃度設為所述範圍，可提高處理後的晶圓的面內均勻性，故而較佳。較佳為Ge為比較高的濃度的原因推測如下。於將Ge與Si進行比較的情況下，Si被氧化後生成氧化膜SiOx，該氧化種被理解為並不溶析而是成為反應停止層。因此，於晶圓內，Ge溶析的部分、與藉由SiOx而反應停止的部分產生差異，結果可能會損及晶圓的面內均勻性。另一方面，若Ge濃度變高，則所述機制下的由SiOx引起的阻礙的影響變小，尤其認為當應用如本發明的蝕刻液般對金屬層具有高去除性的化學液時，可確保晶圓的面內均勻性。此外，於鍺為100質量%的情況下，藉由其退火，伴隨第二層的合金而形成的層包含鍺及第二層的特定金屬元素，且不含矽，但本說明書中為了方便起見，包含其在內而稱為鍺矽化物層。
鍺矽化物層(第三層)是介於所述第一層與第二層之間且含有鍺(Ge)以及所述特定金屬元素的層。其組成並無特別限定，SixGeyMz(M：金屬元素)的式子中，設為x+y+z=1，較佳為0.2≦x+y≦0.8，更佳為0.3≦x+y≦0.7。關於z，較佳為0.2≦z≦0.8，更佳為0.3≦z≦0.7。x與y的比率的較佳範圍是如上文所規定。其中，第三層中可包含其他元素。這與所述金屬層 (第二層)中所描述的相同。
(MOS電晶體的加工)
圖2(A)、圖2(B)、圖2(C)、圖2(D)及圖2(E)是表示MOS電晶體的製造例的步驟圖。圖2(A)是MOS電晶體結構的形成步驟，圖2(B)是金屬膜的濺鍍步驟，圖2(C)是第1次的退火步驟，圖2(D)是金屬膜的選擇去除步驟，圖2(E)是第2次的退火步驟。
如圖所示，介隔形成於矽基板21的表面的閘極絕緣膜22而形成閘極電極23。亦可於矽基板21的閘極電極23的兩側另外形成有外延(extension)區域。亦可於閘極電極23的上側形成有防止與NiPt層的接觸的保護層(未圖示)。進而，形成有包含矽氧化膜或者矽氮化膜的側壁(side wall)25，藉由離子注入而形成有源極區域26以及汲極區域27。
繼而，如圖所示，形成NiPt膜28，實施急速退火處理。藉此，使NiPt膜28中的元素於矽基板中擴散而進行矽化物化。其結果為，源極電極26以及汲極電極27的上部經矽化物化，形成NiPtGeSi源極電極部26A以及NiPtSiGe汲極電極部27A。此時，視需要如圖2(E)所示般進行第2次退火，藉此可使電極構件變化為所需的狀態。所述第1次與第2次的退火溫度並無特別限定，例如可於400℃~1100℃下進行。
無助於矽化物化而殘留的NiPt膜28可藉由使用本發明的蝕刻液而去除(圖2(C)、圖2(D))。此時，圖示者是大幅度 地示意化來表示，堆積於經矽化物化的層(26A、27A)的上部而殘留的NiPt膜可存在亦可不存在。半導體基板或其製品的結構亦簡略地圖示，視需要只要以具有必要構件者的形式來解釋即可。
21 矽基板：Si、SiGe、Ge
22 閘極絕緣膜：HfO2(高介電常數(High-k))
23 閘極電極：Al、W、TiN或Ta
25 側壁：SiOCN、SiN、SiO2(低介電常數(low-k))
26 源極電極：SiGe、Ge
27 汲極電極：SiGe、Ge
28 金屬層：Ni、Pt、Ti
未圖示 蓋層：TiN
上文中已對本發明的蝕刻方法所應用的半導體基板進行說明，但並不限定為該具體例，亦可應用於其他半導體基板。例如可列舉：於源極及/或汲極區域上包含具有矽化物圖案的高介電膜/金屬閘極鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)的半導體基板。
圖3是示意性地表示本發明的其他實施形態的基板結構的剖面圖。90A為位於第1元件區域的第1閘極堆疊(gate stack)。90B為位於第2元件區域的第2閘極堆疊。此處，閘極堆疊含有導電性鉭合金層或者TiAlC。若對第1閘極堆疊進行說明，則92A為井(well)。94A為第1源極/汲極擴張區域，96A為第1源極/汲極區域，91A為第一金屬半導體合金部分。95A為第1閘極間 隔件(spacer)。97A為第1閘極絕緣膜，81為第1功函數材料層(first work function material layer)，82A為第2功函數材料層(second work function material layer)。83A為成為電極的第1金屬部。93為溝槽結構部，99為平坦化介電質層。80為下層半導體層。
第2閘極堆疊亦為相同的結構，其91B、92B、94B、95B、96B、97B、82B、83B分別與第1閘極堆疊的91A、92A、94A、95A、96A、97A、82A、83A相對應。若列舉兩者的結構上的差別，則於第1閘極堆疊中有第1功函數材料層81，但於第2閘極堆疊中未設置該第1功函數材料層81。
功函數材料層可為p型功函數材料層以及n型功函數材料層的任一種。p型功函數材料是指具有處於矽的價帶(valence band)能級與中間帶隙(middle band gap)能級之間的功函數的材料。即，於矽的能級中，將導電帶的能級與價帶能級等價地分離。n型功函數材料是指於矽的導電帶的能級與矽的中間帶隙能級之間具有功函數的材料。
功函數材料層的材料較佳為導電性鉭合金層或者TiAlC。導電性鉭合金層可含有選自(i)鉭與鋁的合金、(ii)鉭及碳的合金、(iii)鉭及鋁及碳的合金中的材料。
(i)TaAl
鉭與鋁的合金中，鉭的原子濃度可設為10%~99%。鋁的原子濃度可設為1%~90%。
(ii)TaC
鉭與碳的合金中，鉭的原子濃度可設為20%~80%。碳的原子濃度可設為20%~80%。
(iii)TaAlC
鉭及鋁及碳的合金中，鉭的原子濃度可設為15%~80%。鋁的原子濃度可設為1%~60%。碳的原子濃度可設為15%~80%。
於其他實施形態中，可將功函數材料層設為(iv)本質上由氮化鈦所形成的氮化鈦層，或(v)鈦及鋁及碳的合金的層。
(iv)TiN
氮化鈦層中，鈦的原子濃度可設為30%~90%。氮的原子濃度可設為10%~70%。
(v)TiAlC
鈦與鋁與碳的合金的層中，鈦的原子濃度可設為15%~45%。鋁的原子濃度可設為5%~40%。碳的原子濃度可設為5%~50%。
所述功函數材料層可藉由原子層堆積(Atomic Layer Deposition，ALD)、物理蒸鍍(Physical Vapor Deposition，PVD)、或者化學蒸鍍(Chemical Vapor Deposition，CVD)等而形成。功函數材料層較佳為以覆蓋閘極電極的方式形成，其膜厚較佳為100nm以下，更佳為50nm以下，尤佳為1nm~10nm。
其中，本發明中，就適宜表現出蝕刻的選擇性的觀點而言，較佳為應用採用TiAlC的層的基板。
於本實施形態的元件中，閘極介電質層包含含有金屬及 氧的高介電常數(high-k)材料。high-k閘極介電質材料可使用公知者。其膜可藉由通常的方法來堆積。例如可列舉：化學蒸鍍(CVD)、物理蒸鍍(PVD)、分子束蒸鍍法(Molecular Beam Deposition，MBD)、脈波雷射蒸鍍(Pulse Laser Deposition，PLD)、液體原料霧化化學堆積(Liquid Source Misted Chemical Deposition，LSMCD)、原子層堆積(ALD)等。典型的high-k介電質材料可列舉：HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy等。x為0.5~3，y為0~2。閘極介電質層的厚度較佳為0.9nm~6nm，更佳為1nm~3nm。其中，閘極介電質層較佳為包含氧化鉿(HfO2)。
其他構件或結構可適當利用通常的材料，藉由常法而形成。關於其詳情，可參照美國公開第2013/0214364號、美國公開第2013/0341631號，以引用的方式併入本發明中(incorporate by reference)。
根據本發明的較佳實施形態的蝕刻液，即便是如上所述的功函數材料層露出的基板，亦可抑制該層的損傷，並且有效地去除第一層的金屬(Ni、Pt、Ti等)。
[蝕刻液]
繼而，對本發明的蝕刻液的較佳實施形態進行說明。本實施形態的蝕刻液含有酸性化合物以及視需要的氧化劑。以下，包括任意者而對各成分進行說明。
(特定酸性化合物)
特定酸性化合物為硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、有機酸。
有機酸較佳為具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸化合物。該有機酸化合物較佳為碳數1~24，更佳為碳數1~16，特佳為碳數1~8。
其中，有機酸較佳為包含下述式(O-1)所表示的化合物。
Ra-(Ac)n…(O-1)
Ra較佳為：碳數1~24(較佳為碳數1~16，更佳為1~12，特佳為1~8)的烷基、碳數2~24(較佳為碳數2~16，更佳為2~12，特佳為2~8)的烯基、碳數2~24(較佳為碳數2~16，更佳為2~12，特佳為2~8)的炔基、碳數6~18(較佳為碳數6~14，更佳為6~10)的芳基、碳數7~19(較佳為碳數7~15，更佳為7~11)的芳烷基。於Ra為烷基、烯基、炔基時，O、S、CO、NRN(RN的定義參照後述)例如可插入1個~6個。另外，Ra可更具有取代基T，所述任意的取代基可列舉：羥基、硫基、NRN 2、鹵素原子(氟原子、氯原子、溴原子等)。任意的取代基例如較佳為1個~6個，更佳為1個~4個。
Ac為磺酸基、羧基、磷酸基、膦酸基或羥肟酸基。於Ac為 羧基或者羥肟酸基時，Ra可為氫原子。
n分別獨立地為1~4的整數。
酸性化合物的具體例可例示後述實施例的表述列舉的化合物。若將所述酸性化合物分成比較大量地應用者(大量系)、及以少量應用者(少量系)來加以規定，則如下表A所述。
大量系與少量系的區別只要根據與本發明效果的關係來區分即可，作為目標，可就與化合物的熔點或於所使用的溶劑中的溶解度等的關係來進行評價。此外，大量系者根據與所組合的氧化劑的種類或蝕刻對象等的關係，亦可以少量使用(參照實施例的 試驗401、407)。或者，考慮到蝕刻力的高低，亦可以低濃度來應用(參照實施例的試驗203)。
於蝕刻液中，酸性化合物的濃度較佳為0.01質量%以上，更佳為2質量%以上，特佳為含有5質量%以上。上限較佳為99質量%以下，更佳為95質量%以下，尤佳為90質量%以下，尤佳為70質量%以下，特佳為60質量%以下。
若以大量系及少量系來區分而規定，則於大量系的情況下，較佳為25質量%以上，更佳為50質量%以上，特佳為70質量%以上。上限較佳為99質量%以下，更佳為95質量%以下，特佳為90質量%以下。
於少量系的情況下，較佳為0.01質量%以上，更佳為0.1質量%以上，特佳為1質量%以上。上限較佳為小於50質量%，更佳為40質量%以下，特佳為35質量%以下。
藉由將酸性化合物設為所述範圍，則可維持金屬層(第二層)的良好蝕刻性，而且可有效地抑制含鍺層(第一層)或鍺矽化物層(第三層)的損傷(表面粗糙)，因此較佳。關於蝕刻液的成分的鑑定，未必需要確認為酸性化合物，例如於硫酸的情況下，藉由在水溶液中鑑定出硫酸離子(SO4 2-)，來把握其存在以及量。
此外，本發明中，所述酸性化合物可僅使用1種，亦可併用2種以上。於併用2種以上的情況下，其併用比例並無特別限定，合計使用量較佳為以2種以上的酸性化合物的總和計而設為所述濃度範圍。此外，併用2種以上的情況的較佳組合為所述「大量 系」中列舉的化合物彼此的併用、或者所述「少量系」中列舉的化合物彼此的併用，只要發揮本發明的效果，則亦可將所述「大量系」與「少量系」的化合物併用。
(氧化劑)
本實施形態的蝕刻液中較佳為包含氧化劑。氧化劑較佳為硝酸或者過氧化氫。
於蝕刻液中，所述氧化劑的濃度較佳為0.1質量%以上，更佳為1質量%以上，特佳為含有2質量%以上。上限較佳為50質量%以下，更佳為45質量%以下，特佳為35質量%以下。
藉由將氧化劑的含量設為所述範圍，可維持金屬層(第二層)的良好蝕刻性，並且可有效地抑制含鍺層(第一層)或鍺矽化物層(第三層)的損傷，因此較佳。此外，關於蝕刻液的成分的鑑定，例如未必需要確認為硝酸，藉由在水溶液中鑑定出硝酸離子(NO3 -)，來把握其存在以及量。此外，氧化劑可僅使用1種，亦可併用2種以上。
本說明書中，關於化合物的表述(例如於末尾附帶化合物而稱呼時)，是除了所述化合物其本身以外還包含其鹽、其離子的含意。另外，是指包括在發揮所需效果的範圍內進行酯化或者導入取代基等而使一部分變化而成的衍生物的含意。
本說明書中，關於未明確記載經取代．未經取代的取代基(關於連結基亦相同)，是指亦可於該基團上具有任意的取代基的含意。這一情況對於未明確記載經取代．未經取代的化合物亦為相同 含意。較佳的取代基可列舉下述取代基T。
取代基T可列舉下述基團。
所述基團為：烷基(較佳為碳原子數1~20的烷基，例如甲基、乙基、異丙基、第三丁基、戊基、庚基、1-乙基戊基、苄基、2-乙氧基乙基、1-羧基甲基等)、烯基(較佳為碳原子數2~20的烯基，例如乙烯基、烯丙基、油基等)、炔基(較佳為碳原子數2~20的炔基，例如乙炔基、丁二炔基、苯基乙炔基等)、環烷基(較佳為碳原子數3~20的環烷基，例如環丙基、環戊基、環己基、4-甲基環己基等)、芳基(較佳為碳原子數6~26的芳基，例如苯基、1-萘基、4-甲氧基苯基、2-氯苯基、3-甲基苯基等)、雜環基(較佳為碳原子數2~20的雜環基，或者較佳為具有至少1個氧原子、硫原子、氮原子的5員環或者6員環的雜環基，例如2-吡啶基、4-吡啶基、2-咪唑基、2-苯并咪唑基、2-噻唑基、2-噁唑基等)、烷氧基(較佳為碳原子數1~20的烷氧基，例如甲氧基、乙氧基、異丙氧基、苄氧基等)、芳氧基(較佳為碳原子數6~26的芳氧基，例如苯氧基、1-萘氧基、3-甲基苯氧基、4-甲氧基苯氧基等)、烷氧基羰基(較佳為碳原子數2~20的烷氧基羰基，例如乙氧基羰基、2-乙基己氧基羰基等)、胺基(較佳為包含碳原子數0~20的胺基、烷基胺基、芳基胺基，例如胺基、N,N-二甲基胺基、N,N-二乙基胺基、N-乙基胺基、苯胺基等)、胺磺醯基(較佳為碳原子數0~20的胺磺醯基，例如N,N-二甲基胺磺醯基、N-苯基胺磺醯基等)、醯基(較佳為碳原子數1~20的醯基，例如乙醯基、 丙醯基、丁醯基、苯甲醯基等)、醯氧基(較佳為碳原子數1~20的醯氧基，例如乙醯氧基、苯甲醯氧基等)、胺甲醯基(較佳為碳原子數1~20的胺甲醯基，例如N,N-二甲基胺甲醯基、N-苯基胺甲醯基等)、醯基胺基(較佳為碳原子數1~20的醯基胺基，例如乙醯基胺基、苯甲醯基胺基等)、磺醯胺基(較佳為碳原子數0~20的磺醯胺基，例如甲磺醯胺基、苯磺醯胺基、N-甲基甲磺醯胺基、N-乙基苯磺醯胺基等)、烷硫基(較佳為碳原子數1~20的烷硫基，例如甲硫基、乙硫基、異丙硫基、苄硫基等)、芳硫基(較佳為碳原子數6~26的芳硫基，例如苯硫基、1-萘硫基、3-甲基苯硫基、4-甲氧基苯硫基等)、烷基磺醯基或芳基磺醯基(較佳為碳原子數1~20的烷基磺醯基或芳基磺醯基，例如甲基磺醯基、乙基磺醯基、苯磺醯基等)、羥基、氰基、鹵素原子(例如氟原子、氯原子、溴原子、碘原子等)，更佳為烷基、烯基、芳基、雜環基、烷氧基、芳氧基、烷氧基羰基、胺基、醯基胺基、羥基或者鹵素原子，特佳為烷基、烯基、雜環基、烷氧基、烷氧基羰基、胺基、醯基胺基或者羥基。
另外，該些取代基T中所列舉的各基團亦可經所述取代基T進一步取代。
於化合物或取代基．連結基等包含烷基．伸烷基、烯基．伸烯基、炔基．伸炔基等時，該些基團可為環狀，亦可為鏈狀，另外，可為直鏈，亦可分支，可如上所述般經取代，亦可未經取代。另外，於包含芳基、雜環基等時，該些基團可為單環，亦可為縮環， 同樣可經取代，亦可未經取代。
(水介質)
本發明的蝕刻液中，於其一實施形態中，可應用水(水介質)作為其介質。水(水介質)可為於不損及本發明效果的範圍內包含溶解成分的水性介質，或者亦可包含不可避免的微量混合成分。其中，較佳為蒸餾水或離子交換水、或者超純水等實施了淨化處理的水，特佳為使用半導體製造中所使用的超純水。
(套組)
本發明中的蝕刻液亦可製成將其原料分成多份而成的套組。例如可列舉如下態樣：準備於水中含有所述酸性化合物的溶液組成物作為第1液，且準備於水介質中含有所述氧化劑的溶液組成物作為第2液。
其使用例較佳為將兩液混合而製備蝕刻液，然後適時地應用於所述蝕刻處理的態樣。藉由如此般設定，不會導致由各成分的分解所引起的溶液性能的劣化，可有效地發揮所需的蝕刻作用。此處，所謂混合後「適時」，是指混合後失去所需作用之前的時期，具體而言較佳為60分鐘以內，更佳為30分鐘以內，尤佳為10分鐘以內，特佳為1分鐘以內。下限並不特別存在，實際上為1秒以上。
第1液與第2液的混合方式並無特別限定，較佳為使第1液與第2液於各自的流路中流通，使兩者於其合流點進行合流而混合。然後，較佳進而使流路流通，將合流所得的蝕刻液自噴出 口中噴出或噴射，而使其與半導體基板接觸。若提及該實施形態，則較佳為自所述合流點的合流混合起直至與半導體基板的接觸為止的過程是於所述「適時」時間內進行。若使用圖4來對其進行說明，則所製備的蝕刻液自噴出口13中噴射出，被應用於處理容器(處理槽)11內的半導體基板S的上表面。於該圖所示的實施形態中，供給A以及B此2液，於合流點14進行合流，然後經由流路fc而向噴出口13移行。流路fd表示用以將化學液進行再利用的返回路徑。半導體基板S位於旋轉台12上，較佳為藉由旋轉驅動部M而與旋轉台一併旋轉。此外，使用此種基板旋轉式的裝置的實施態樣亦可同樣地應用於使用不製成套組的蝕刻液的處理中。
此外，鑒於使用用途，本發明的蝕刻液較佳為液中的雜質、例如金屬成分等少。尤佳為液中的Na、K、Ca離子濃度在1ppt~1ppm的範圍內。另外，蝕刻液中，較佳為平均粒徑為0.5μm以上的粗大粒子數在100個/cm3以下的範圍內，更佳為在50個/cm3以下的範圍內。
(容器)
本發明的蝕刻液(不論是否為套組)只要耐腐蝕性等不成問題，則可填充於任意的容器中來保管、搬運以及使用。另外，較佳為面向半導體用途，容器的清潔度高，雜質的溶析少。可使用的容器可列舉：愛賽璐化學(Aicello Chemical)(股)製造的「清潔瓶(Clean Bottle)」系列、兒玉(Kodama)樹脂工業(股)製 造的「潔淨瓶(Pure Bottle)」等，但並不限定於該些容器。
[蝕刻條件]
本發明的蝕刻方法中，較佳為使用單片式裝置。具體而言，單片式裝置較佳為具有處理槽，於所述處理槽內搬送所述半導體基板或使其旋轉，於該處理槽內賦予(噴出、噴射、流下、滴加等)所述蝕刻液，使所述蝕刻液與所述半導體基板接觸。
單片式裝置的優點可列舉：(i)一直供給新鮮的蝕刻液，故而再現性良好；(ii)面內均勻性高等。進而，容易利用將蝕刻液分成多份的套組，例如適宜採用將所述第1液與第2液進行線上(in-line)混合並噴出的方法。此時，較佳為對所述第1液與第2液一併進行溫度調節，或僅調節其中一者的溫度，進行線上混合並噴出的方法。其中，更佳為一併調節溫度的實施態樣。進行管線(line)的溫度調節時的管理溫度較佳為設為與後述處理溫度相同的範圍。
單片式裝置較佳為於其處理槽中具備噴嘴，較佳為使該噴嘴於半導體基板的面方向上擺動(swing)而將蝕刻液噴出至半導體基板上的方法。藉由如此般設定，可防止溶液的劣化，因此較佳。另外，藉由製成套組而分成2液以上，則難以產生氣體等，因此較佳。
於後述實施例所示的溫度測定方法中，進行蝕刻的處理溫度較佳為20℃以上，更佳為30℃以上。上限較佳為80℃以下，更佳為70℃以下，特佳為60℃以下。藉由設為所述下限值以上， 可確保對第二層的充分的蝕刻速度，因此較佳。藉由設為所述上限值以下，可維持蝕刻處理速度的經時穩定性，因此較佳。另外，藉由在室溫附近進行處理，亦可削減能量消耗。
蝕刻液的供給速度並無特別限定，較佳為設為0.05L/min~5L/min，更佳為設為0.1L/min~3L/min。藉由設為所述下限值以上，可進一步良好地確保蝕刻的面內均勻性，因此較佳。藉由設為所述上限值以下，可於連續處理時確保穩定的性能，因此較佳。於使半導體基板旋轉時，雖亦取決於其大小等，但就與上文所述的相同的觀點而言，較佳為以50rpm~1000rpm使所述半導體基板旋轉。
於本發明的較佳實施形態的單片式的蝕刻中，較佳為使半導體基板朝既定方向搬送或旋轉，於其空間中噴射蝕刻液而使所述半導體基板與所述蝕刻液接觸。蝕刻液的供給速度或基板的旋轉速度與已述的內容相同。
本發明的較佳實施形態的單片式的裝置構成中，較佳為如圖5所示，一邊使噴出口(噴嘴)移動一邊賦予蝕刻液。具體而言，於本實施形態中，於對半導體基板S應用蝕刻液時，使基板朝r方向旋轉。另一方面，使噴出口沿著自所述半導體基板的中心部向端部延伸的移動軌跡線t而移動。如此，於本實施形態中，將基板的旋轉方向與噴出口的移動方向設定為不同的方向，藉此，使兩者彼此進行相對運動。其結果為，可設為可對半導體基板的整個面無遺漏地賦予蝕刻液，較佳地確保蝕刻的均勻性的 構成。
噴出口(噴嘴)的移動速度並無特別限定，較佳為0.1cm/s以上，更佳為1cm/s以上。另一方面，其上限較佳為30cm/s以下，更佳為15cm/s以下。移動軌跡線可為直線，亦可為曲線(例如圓弧狀)。於任一種情況下，移動速度均可根據實際的軌跡線的距離及該移動所耗費的時間來算出。蝕刻一片基板所需要的時間較佳為10秒~180秒的範圍。
所述金屬層較佳為以高的蝕刻速率進行蝕刻。第二層(金屬層)的蝕刻速率[R2]並無特別限定，但考慮到生產效率，較佳為20Å/min以上，更佳為40Å/min以上，尤佳為100Å/min以上，特佳為200Å/min以上。上限並不特別存在，實際上為1200Å/min以下。
金屬層的露出寬度並無特別限定，就本發明的優點變得更顯著的觀點而言，較佳為2nm以上，更佳為4nm以上。同樣就效果的顯著性的觀點而言，上限值實際上為1000nm以下，較佳為100nm以下，更佳為20nm以下。
包含鍺的層(第一層)或其矽化物層的蝕刻速率[R1]並無特別限定，較佳為未被過度去除，較佳為50Å/min以下，更佳為20Å/min以下，特佳為10Å/min以下。下限並不特別存在，若考慮到測定極限，則實際上為0.1Å/min以上。
於第1層的選擇性蝕刻中，其蝕刻速率比([R2]/[R1])並無特別限定，若以需要高選擇性的元件為前提，則較佳為2以 上，更佳為10以上，尤佳為20以上。上限並無特別規定，越高越好，實際上為5000以下。此外，鍺矽化物層(第三層)的蝕刻行為與其退火前的層(例如SiGe或Ge的層的第一層)共通，其蝕刻速度或粗糙度的狀態亦可由第一層的評價來進行評價。
[半導體基板製品的製造]
本實施形態中，較佳為經由以下步驟來製造具有所需結構的半導體基板製品：製成於矽晶圓上形成有所述矽層及金屬層的半導體基板的步驟；對所述半導體基板進行退火的步驟；以及對所述半導體基板賦予蝕刻液，使蝕刻液與金屬層接觸而將所述金屬層選擇性地去除的步驟。此時，蝕刻時使用所述特定的蝕刻液。所述步驟的順序不作限定性解釋，亦可於各步驟間更包括其他步驟。
晶圓尺寸並無特別限定，可適當使用直徑8吋、直徑12吋、或者直徑14吋的晶圓。
[實施例]
以下，列舉實施例來對本發明進行更詳細的說明，但本發明並不限定於以下實施例。
(自對準矽化加工基板的製作)
於市售的矽基板(直徑：12吋)上使SiGe磊晶成長，依次形成Pt/Ni金屬層(厚度20nm，Pt/Ni的比率：10/90[質量基準])。此時，SiGe磊晶層含有50質量%~60質量%的鍺。將該半導體基板於800℃下進行10秒退火，形成鍺矽化物層而製成試驗基板。 退火後的鍺矽化物層的厚度為15nm，金屬層的厚度為5nm。
(蝕刻試驗)
對於所述試驗用基板，利用單片式裝置(SPS-Europe B.V.公司製造，POLOS(商品名))，於下述條件下進行蝕刻，實施評價試驗。
．處理溫度：40℃
．噴出量：1L/min.
．晶圓轉速：500rpm
．噴嘴移動速度：7cm/s
此外，蝕刻液的供給是分成2液且藉由管線混合來進行(參照圖4)。供給管線fc是藉由加熱而以60℃進行溫度調節。
第1液(A)：酸性化合物及水
第2液(B)：氧化劑及水
第1液與第2液的比率是以按體積計大致成為等量的方式來設定。根據配方，有時僅使用酸性化合物，故而該情況為設為1液形式的處理。
(處理溫度的測定方法)
將崛場製作所股份有限公司製造的放射溫度計IT-550F(商品名)固定於所述單片式裝置內的晶圓上方30cm的高度處。使溫度計面向距晶圓中心2cm的外側的晶圓表面上方，一邊流通化學液一邊測量溫度。溫度是自放射溫度計數位輸出，且由個人電腦連續記錄。將其中溫度穩定的10秒鐘的溫度的平均值作為晶圓上 的溫度。
(蝕刻速度)
關於蝕刻速度(etching rate，ER)，藉由使用下述裝置，測定蝕刻處理前後的膜厚來算出。採用5點的平均值。
膜厚測定方法
採用利用4端子法的膜厚測定法。裝置是使用日立國際工程製造的VR-120S(商品名)。
(Ge濃度)
對包含鍺(Ge)的第一層的基板，利用蝕刻化學分析電子能譜儀(Electron Spectroscopy for Chemical Analysis，ESCA)(日本真空(Ulvac-phi)製造，Quantera)，於0nm~30nm為止的深度方向上進行分析，將3nm~15nm分析結果中的Ge濃度的平均值作為Ge濃度(質量%)。
(矽化物層表面的粗糙)
利用掃描型電子顯微鏡(scanning electron microscope，SEM)來觀察蝕刻後的基板表面。抽出5點進行觀察的結果為，於平均的3點的目視觀察中，區分為下述來確認面粗糙的狀態。面板是根據5人，平均為3人的結果來進行評價。
3：無色不均
2：稍有色不均
1：有色不均
依據本發明可知，可相對於包含鍺的第一層選擇性地去除包含特定金屬的第二層，可抑制含鍺層的表面粗糙。
雖已對本發明連同其實施態樣一併進行了說明，但只要本發明者等人未特別指定，則不應將本發明限定於說明的任何細節部分，可認為應於不違反隨附的申請專利範圍所示的發明精神及範圍的情況下廣泛地解釋。
本申請案主張基於2013年5月2日向日本提出專利申請的日本專利特願2013-097159的優先權，此處參照該些申請案，並將其內容作為本說明書的記載的一部分而併入至本說明書中。

Claims (21)

  1. 一種蝕刻液，其是對具有第一層及第二層的半導體基板選擇性地去除所述第二層的蝕刻液，其中所述第一層包含鍺(Ge)，所述第二層包含鍺(Ge)以外的特定金屬元素，並且所述蝕刻液包含下述特定酸性化合物，[特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、或者有機酸]；所述有機酸為具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸化合物；所述酸性化合物的濃度為0.01質量%以上，99質量%以下；所述酸性化合物為具有磺酸基的有機酸化合物時，所述具有磺酸基的有機酸化合物的濃度為0.01質量%以上，14質量%以下。
  2. 如申請專利範圍第1項所述的蝕刻液，其中所述第1層的鍺(Ge)的濃度為40質量%以上。
  3. 如申請專利範圍第2項所述的蝕刻液，其中構成所述第二層的金屬元素是選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)中。
  4. 如申請專利範圍第1項至第3項中任一項所述的蝕刻液，其中將所述酸性化合物分成比較大量地應用者及少量應用者，所述少量應用者含量為0.01質量%~小於50質量%，所述比較大量地應用者含量為25質量%以上、99質量%以下。
  5. 如申請專利範圍第4項所述的蝕刻液，其中相對於所述第 一層及/或下述第三層而選擇性地去除所述第二層，[第三層：介於所述第一層與所述第二層之間且含有鍺(Ge)以及所述特定金屬元素的層]。
  6. 如申請專利範圍第5項所述的蝕刻液，其更包含氧化劑。
  7. 一種蝕刻液套組，其是對具有第一層及第二層的半導體基板選擇性地去除所述第二層的蝕刻液套組，其中所述第一層包含鍺(Ge)，所述第二層包含金屬元素，並且所述蝕刻液套組包括包含下述特定酸性化合物的第一液、及包含氧化劑的第二液，[特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、有機酸]；所述有機酸為具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸化合物；所述酸性化合物的濃度為0.01質量%以上，99質量%以下；所述酸性化合物為具有磺酸基的有機酸化合物時，所述具有磺酸基的有機酸化合物的濃度為0.01質量%以上，14質量%以下。
  8. 一種半導體基板的蝕刻方法，其是對具有第一層及第二層的半導體基板選擇性地去除所述第二層的蝕刻方法，其中所述第一層包含鍺(Ge)，所述第二層包含選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)中的至少1種特定金屬元素，並且所述半導體基板的蝕刻方法是使包含下述特定酸性化合物的蝕刻液與所述第二層接觸而去除所述第二層， [特定酸性化合物：硫酸(H2SO4)、硝酸(HNO3)、磷酸(H3PO4)、膦酸(H3PO3)、有機酸]；所述有機酸為具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸化合物；所述酸性化合物的濃度為0.01質量%以上，99質量%以下；所述酸性化合物為具有磺酸基的有機酸化合物時，所述具有磺酸基的有機酸化合物的濃度為0.01質量%以上，14質量%以下。
  9. 如申請專利範圍第8項所述的蝕刻方法，其中所述第1層的鍺(Ge)的濃度為40質量%以上。
  10. 如申請專利範圍第8項或第9項所述的蝕刻方法，其中將所述酸性化合物分成比較大量地應用者及少量應用者，所述少量應用者含量為0.01質量%~小於50質量%，所述比較大量地應用者含量為25質量%以上、99質量%以下。
  11. 如申請專利範圍第10項所述的蝕刻方法，其中相對於所述第一層及/或下述第三層而選擇性地去除所述第二層，[第三層：介於所述第一層與第二層之間且含有鍺(Ge)以及所述特定金屬元素的層]。
  12. 如申請專利範圍第10項所述的蝕刻方法，其中於將所述蝕刻液賦予至所述半導體基板上時，使所述半導體基板旋轉，自所述旋轉中的半導體基板上方經由噴嘴而供給所述蝕刻液。
  13. 如申請專利範圍第10項所述的蝕刻方法，其中與所述第二層接觸時的所述蝕刻液的溫度為20℃~80℃的範圍。
  14. 如申請專利範圍第10項所述的蝕刻方法，其中所述蝕刻液更包含氧化劑，且區分為不含所述氧化劑的第一液、及包含所述氧化劑的第二液來保存。
  15. 如申請專利範圍第14項所述的蝕刻方法，其中於所述半導體基板的蝕刻時，將所述第一液及所述第二液適時混合。
  16. 一種半導體基板製品的製造方法，其是具有包含鍺(Ge)的第一層的半導體基板製品的製造方法，並且所述半導體基板製品的製造方法包括以下步驟：至少將所述第一層以及選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)中的至少1種的第二層形成於半導體基板上的步驟；對所述半導體基板進行加熱而於所述第一層與所述第二層之間形成包含兩層的成分的第三層的步驟；準備包含酸性化合物的蝕刻液的步驟；以及使所述蝕刻液與所述第二層接觸，相對於所述第一層或所述第三層而選擇性地去除所述第二層的步驟；所述酸性化合物為具有磺酸基的有機酸化合物時，所述具有磺酸基的有機酸化合物的濃度為0.01質量%以上，14質量%以下。
  17. 一種蝕刻液，其是對具有第一層及第二層的半導體基板選擇性地去除所述第二層的蝕刻液，其中所述第一層包含鍺(Ge)，所述第二層包含選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)所組成群組中的至少一種，進行蝕刻的處理溫度為20℃以上，70℃以下，並且所述蝕刻液由選自下述特定酸性化合物、氧化劑及 水所組成群組中的至少一種所構成；[特定酸性化合物：硫酸(H2SO4)、磷酸(H3PO4)、膦酸(H3PO3)、或者具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸化合物]；所述酸性化合物的濃度為0.01質量%以上，99質量%以下；其中，所述酸性化合物為硫酸時，所述蝕刻液由硫酸與水所構成；所述酸性化合物為磷酸時，所述磷酸的含有量為25質量以上，99質量以下；所述酸性化合物為具有磺酸基的有機酸化合物時，所述具有磺酸基的有機酸化合物的濃度為0.01質量%以上，14質量%以下。
  18. 如申請專利範圍第17項所述的蝕刻液，其中所述第一層的鍺(Ge)的濃度為40質量%以上。
  19. 如申請專利範圍第17項或第18項所述的蝕刻液，其中將所述酸性化合物分成比較大量地應用者及少量應用者，所述少量應用者含量為0.01質量%~小於50質量%，所述比較大量地應用者含量為25質量%以上、99質量%以下。
  20. 如申請專利範圍第19項所述的蝕刻液，其中相對於所述第一層及/或下述第三層而選擇性地去除所述第二層，[第三層：介於所述第一層與所述第二層之間且含有鍺(Ge)以及所述特定金屬元素的層]。
  21. 一種蝕刻液套組，包含對具有第一層及第二層的半導體基板選擇性地去除所述第二層的蝕刻液，其中所述第一層包含鍺 (Ge)，所述第二層包含選自鎳鉑(NiPt)、鈦(Ti)、鎳(Ni)及鈷(Co)所組成群組中的至少一種，進行蝕刻的處理溫度為20℃以上，70℃以下，並且所述蝕刻液由選自下述特定酸性化合物、氧化劑及水所組成的群組中的至少一種所構成；所述蝕刻液套組包括包含下述特定酸性化合物的第一液、及包含氧化劑的第二液；[特定酸性化合物：硫酸(H2SO4)、磷酸(H3PO4)、膦酸(H3PO3)、或者具有磺酸基、羧基、磷酸基、膦酸基或羥肟酸基的有機酸化合物]；所述酸性化合物的濃度為0.01質量%以上，99質量%以下；其中，所述酸性化合物為硫酸時，所述蝕刻液由硫酸與水所構成；所述酸性化合物為磷酸時，所述磷酸的含有量為25質量以上，99質量以下；所述酸性化合物為具有磺酸基的有機酸化合物時，所述具有磺酸基的有機酸化合物的濃度為0.01質量%以上，14質量%以下。
TW103115802A 2013-05-02 2014-05-02 蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法 TWI621693B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013097159 2013-05-02
JP2013-097159 2013-05-02

Publications (2)

Publication Number Publication Date
TW201504395A TW201504395A (zh) 2015-02-01
TWI621693B true TWI621693B (zh) 2018-04-21

Family

ID=51843546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115802A TWI621693B (zh) 2013-05-02 2014-05-02 蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法

Country Status (5)

Country Link
US (1) US20160053386A1 (zh)
JP (1) JP6130810B2 (zh)
KR (1) KR101812085B1 (zh)
TW (1) TWI621693B (zh)
WO (1) WO2014178422A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9611133B2 (en) * 2014-09-11 2017-04-04 Invensense, Inc. Film induced interface roughening and method of producing the same
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
US10483164B2 (en) * 2017-11-14 2019-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108963277B (zh) * 2018-07-02 2021-03-23 河南师范大学 一种可充式锌空电池双功能催化剂的制备方法及其应用
IL281436B2 (en) * 2018-09-12 2024-05-01 Fujifilm Electronic Mat Usa Inc Etching mixes
US11476268B2 (en) 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
TW202407150A (zh) 2022-05-10 2024-02-16 日商東京應化工業股份有限公司 蝕刻液

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201241158A (en) * 2011-03-11 2012-10-16 Fujifilm Electronic Materials Novel etching composition

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252212A (ja) * 1998-12-29 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
US20040241551A1 (en) * 2001-09-21 2004-12-02 Seiji Nakamura Element using polymer gel electrolyte
JP3966413B2 (ja) * 2003-05-30 2007-08-29 シャープ株式会社 位置調整装置および位置調整方法
JP2005052909A (ja) * 2003-08-07 2005-03-03 Canon Inc ナノ構造体の製造方法
EP1575082A3 (en) * 2004-03-08 2006-05-31 Interuniversitair Micro-Elektronica Centrum (IMEC) Method for forming a self-aligned germanide structure
JP3998665B2 (ja) * 2004-06-16 2007-10-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006114884A (ja) * 2004-09-17 2006-04-27 Ebara Corp 基板洗浄処理装置及び基板処理ユニット
FR2886053B1 (fr) * 2005-05-19 2007-08-10 Soitec Silicon On Insulator Procede de gravure chimique uniforme
DE102005038414A1 (de) * 2005-08-12 2007-02-15 Basf Aktiengesellschaft Stabilisierte Ätzlösungen zum Ätzen von Cu- und Cu/Ni-Schicht
EP1946358A4 (en) * 2005-11-09 2009-03-04 Advanced Tech Materials COMPOSITION AND METHOD FOR RECYCLING SEMICONDUCTOR WAFERS WITH LOW DIELECTRICITY CONSTANT MATERIALS
JP5464239B2 (ja) * 2006-10-11 2014-04-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2010039936A2 (en) * 2008-10-02 2010-04-08 Advanced Technology Materials, Inc. Use of surfactant/defoamer mixtures for enhanced metals loading and surface passivation of silicon substrates
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JPWO2012017819A1 (ja) * 2010-08-05 2013-10-03 昭和電工株式会社 ニッケル白金合金系金属除去用組成物
JP5431372B2 (ja) * 2011-01-05 2014-03-05 株式会社東芝 半導体装置およびその製造方法
JP2012222066A (ja) * 2011-04-06 2012-11-12 Panasonic Corp 半導体装置の製造方法及び処理装置
JP5992150B2 (ja) * 2011-07-08 2016-09-14 富士フイルム株式会社 半導体基板製品の製造方法、これに用いられる薄膜除去液およびキット
JP5855050B2 (ja) * 2013-07-10 2016-02-09 キヤノン株式会社 トランスデューサ、被検体情報取得装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201241158A (en) * 2011-03-11 2012-10-16 Fujifilm Electronic Materials Novel etching composition

Also Published As

Publication number Publication date
TW201504395A (zh) 2015-02-01
US20160053386A1 (en) 2016-02-25
KR101812085B1 (ko) 2017-12-27
JP2014232872A (ja) 2014-12-11
JP6130810B2 (ja) 2017-05-17
WO2014178422A1 (ja) 2014-11-06
KR20150140330A (ko) 2015-12-15

Similar Documents

Publication Publication Date Title
TWI621693B (zh) 蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法
TW201500586A (zh) 蝕刻方法、用於其的蝕刻液、蝕刻液套組以及半導體基板製品的製造方法
TWI674337B (zh) 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法
TW201500521A (zh) 蝕刻方法、用於其的蝕刻液及蝕刻液套組、以及半導體基板製品的製造方法
TWI628312B (zh) 蝕刻方法、用於其的蝕刻液、蝕刻液套組以及半導體基板製品的製造方法
JP6088999B2 (ja) エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
JP2014146623A (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法
TW201542773A (zh) 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法以及金屬防蝕劑
JP6369989B2 (ja) エッチング液、エッチング方法および半導体基板製品の製造方法
TWI602952B (zh) 蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法
TWI660070B (zh) 蝕刻液、使用其的蝕刻方法及半導體基板產品的製造方法
US20220367627A1 (en) Gate structures for semiconductor devices
TWI682990B (zh) 蝕刻組成物、使用其的蝕刻方法以及半導體基板產品的製造方法
TWI609415B (zh) 半導體裝置電極的製造方法