TWI602952B - 蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法 - Google Patents

蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法 Download PDF

Info

Publication number
TWI602952B
TWI602952B TW103115808A TW103115808A TWI602952B TW I602952 B TWI602952 B TW I602952B TW 103115808 A TW103115808 A TW 103115808A TW 103115808 A TW103115808 A TW 103115808A TW I602952 B TWI602952 B TW I602952B
Authority
TW
Taiwan
Prior art keywords
etching
corrosion inhibitor
nickel
liquid
compound
Prior art date
Application number
TW103115808A
Other languages
English (en)
Other versions
TW201510282A (zh
Inventor
高橋智美
上村哲也
稲葉正
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201510282A publication Critical patent/TW201510282A/zh
Application granted granted Critical
Publication of TWI602952B publication Critical patent/TWI602952B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導 體基板製品的製造方法
本發明是有關於一種蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法。
積體電路的製造是由多階段的各種加工步驟所構成。具體而言，於其製造過程中，若干次反覆進行各種材料的堆積、必要部分或全體露出的層的微影、或該層的蝕刻等。其中，金屬或金屬化合物的層的蝕刻成為重要的製程。必須選擇性地蝕刻金屬等，且不腐蝕其他層地使之殘存。視情況不同，有時要求以殘留包含類似金屬種的層彼此、或腐蝕性更高的層的形態而僅將既定的層去除。半導體基板內的配線或積體電路的尺寸日益變小，準確地進行蝕刻而不發生腐蝕的重要性日益提高。
若以場效應電晶體為例來看，則伴隨著其急速的微細化，強烈要求形成於源極(source)．汲極(drain)區域的上表面上的矽化物層的薄膜化、或新穎材料的開發。於形成該矽化物層 的自對準矽化(saliside)製程中，對形成於半導體基板上的包含矽等的源極區域及汲極區域的一部分與附著於其上表面上的金屬層進行退火。關於金屬層，迄今為止應用鎢(W)、鈦(Ti)、鈷(Co)等，最近採用鎳(Ni)。藉此，可於源極．汲極電極等的上側形成低電阻的矽化物層。最近，亦提出了應對進一步的微細化，而形成添加有作為貴金屬的鉑(Pt)的NiPt矽化物層。
於自對準矽化步驟後，藉由蝕刻將此處殘留的金屬層去除。該蝕刻通常是藉由濕式蝕刻來進行，應用鹽酸與硝酸的混合液(王水)作為其化學液。專利文獻1揭示了使用除了硝酸及鹽酸以外添加有甲苯磺酸的化學液的例子。
[現有技術文獻]
[專利文獻]
[專利文獻1]國際公開第2012/125401號手冊
再者，最近對源極．汲極電極等的構成材料進一步進行了研究，提出了應用SiGe磊晶層(epitaxial layer)。若如此，則於其上側所形成的矽化物層中亦含有鍺(Ge)。例如，所述NiPt矽化物層是以其中含有鍺的NiPtGe矽化物層的形式而構成。通過本發明者等人的實驗及分析得知，如上文所述般含有鍺(Ge)的矽化物層於蝕刻時，顯示出與不含鍺的矽化物層不同的行為。
因此，本發明的目的在於提供一種蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法，所述蝕刻液即便於含有鍺的情形時，亦可抑制矽化物層的損傷，將配置於其上側的金屬層選擇性地且準確地去除。另外，本發明的目的在於提供一種可達成所述良好的蝕刻、另一方面防止視需要而露出的其他構件的損傷的蝕刻液，使用其的蝕刻方法，蝕刻液套組及半導體基板製品的製造方法。
所述課題是藉由以下的手段來解決。
[1]一種蝕刻液，其為將配置於矽化物層的上側的金屬層去除的蝕刻液，並且所述蝕刻液包括：鹽酸、硝酸、磺酸化合物、主要由含雜原子的化合物所組成的金屬防蝕劑及水，對於金屬防蝕劑而言，含有金屬防蝕劑的化學液與不含金屬防蝕劑的化學液的下述鎳溶解度比為20%以上；(鎳溶解度：將鎳粉末添加至蝕刻液中並於60℃下處理10分鐘；其濾液中所含的鎳的溶解濃度)
鎳溶解度比(%)={1-Sb/Sa}×100
Sa：不含防蝕劑的鎳溶解度
Sb：含有防蝕劑的鎳溶解度。
[2]如[1]所記載的蝕刻液，其中金屬防蝕劑是選自羧酸化合物、唑化合物及甜菜鹼化合物中。
[3]如[2]所記載的蝕刻液，其中羧酸化合物為多羧酸化合物。
[4]如[2]所記載的蝕刻液，其中唑化合物為噻唑化合物。
[5]如[2]所記載的蝕刻液，其中甜菜鹼化合物為於分子內具有四級銨基與羧基或磺酸基的化合物。
[6]如[1]至[5]中任一項所記載的蝕刻液，其中磺酸化合物為甲磺酸或甲苯磺酸。
[7]如[1]至[6]中任一項所記載的蝕刻液，其中矽化物層為NiPt矽化物或NiPtGe矽化物。
[8]如[1]至[7]中任一項所記載的蝕刻液，其中金屬層含有Ni、Pt或該些金屬的組合。
[9]如[1]至[8]中任一項所記載的蝕刻液，其中含有0.01質量%以上、0.5質量%以下的鹽酸。
[10]如[1]至[9]中任一項所記載的蝕刻液，其中含有0.1質量%以上、20質量%以下的硝酸。
[11]如[1]至[10]中任一項所記載的蝕刻液，其中含有25質量%以上、95質量%以下的磺酸化合物。
[12]如[1]至[11]中任一項所記載的蝕刻液，其中含有0.01質量%以上、5質量%以下的金屬防蝕劑。
[13]一種蝕刻方法，其為藉由蝕刻液將配置於矽化物層的上 側的未反應金屬層去除的蝕刻方法，並且所述蝕刻液含有鹽酸、硝酸、磺酸化合物、主要由含雜原子的化合物所組成的金屬防蝕劑及水，對於金屬防蝕劑而言，含有金屬防蝕劑的化學液與不含金屬防蝕劑的化學液的下述鎳溶解度比為20%以上；(鎳溶解度：將鎳粉末添加至蝕刻液中並於60℃下處理10分鐘；其濾液中所含的鎳的溶解濃度)
鎳溶解度比(%)={含有防蝕劑的鎳溶解度/不含防蝕劑的鎳溶解度}×100。
[14]如[13]所記載的蝕刻方法，其中金屬防蝕劑是選自羧酸化合物、唑化合物及甜菜鹼化合物中。
[15]如[13]或[14]所記載的蝕刻方法，其中矽化物層為NiPt矽化物或NiPtGe矽化物。
[16]如[13]至[15]中任一項所記載的蝕刻方法，其中含有0.05質量%以上、10質量%以下的金屬防蝕劑。
[17]一種蝕刻液套組，其為將配置於矽化物層的上側的金屬層去除的蝕刻液套組，所述蝕刻液套組包括：第1液，含有鹽酸及水；以及第2液，含有硝酸及水，第1液、第2液及視需要而採用的第1液及第2液以外的第3液的至少任一種含有磺酸化合物與主要由含雜原子的化合物所組 成的金屬防蝕劑的一種或一併含有此兩者，對於金屬防蝕劑而言，含有金屬防蝕劑的化學液的鎳溶解度與不含金屬防蝕劑的化學液的下述鎳溶解度比為20%以上；(鎳溶解度：將鎳粉末添加至蝕刻液中並於60℃下處理10分鐘；其濾液中所含的鎳的溶解濃度)
鎳溶解度比(%)={1-Sb/Sa}×100
Sa：不含防蝕劑的鎳溶解度
Sb：含有防蝕劑的鎳溶解度。
[18]一種半導體基板製品的製造方法，包括以下步驟：製成於矽晶圓上側依序形成有矽層及金屬層的半導體基板的步驟；對所述半導體基板進行退火的步驟；及對所述半導體基板賦予如[1]至[12]中任一項所記載的蝕刻液，使所述蝕刻液與所述金屬層接觸，將所述金屬層選擇性地去除的步驟。
根據本發明，即便於含有鍺的情形時，亦可抑制矽化物層的損傷，並將配置於其上側的金屬層選擇性地且準確地去除。另外，可達成所述良好的蝕刻，另一方面較佳地防止鄰接的鋁等的金屬電極層或SiO2等的絕緣層的損傷。
本發明的所述及其他特徵及優點將根據下述記載及隨附的圖式而更為明瞭。
1‧‧‧金屬層
2‧‧‧矽層
3‧‧‧矽化物層
11‧‧‧處理容器(處理槽)
12‧‧‧旋轉台
13‧‧‧噴出口
14‧‧‧合流點
21‧‧‧矽基板
22‧‧‧閘極絕緣膜
23‧‧‧閘極電極
24‧‧‧保護膜
25‧‧‧側壁
26‧‧‧源極電極
26A‧‧‧NiPtGeSi源極電極部
27‧‧‧汲極電極
27A‧‧‧NiPtGeSi汲極電極部
28‧‧‧NiPt膜
A、B‧‧‧溶液
fc、fd‧‧‧流路
M‧‧‧旋轉驅動部
r‧‧‧方向
S‧‧‧半導體基板
t‧‧‧移動軌跡線
圖1(a)、圖1(b)及圖1(c)為示意性地表示本發明的一實施形態的半導體基板的製作步驟例(蝕刻前)的剖面圖。
圖2(A)、圖2(B)、圖2(C)、圖2(D)及圖2(E)為表示本發明的一實施形態的金屬氧化物半導體(Metal Oxide Semiconductor，MOS)電晶體的製造例的步驟圖。
圖3為表示本發明的較佳實施形態的濕式蝕刻裝置的一部分的裝置構成圖。
圖4為示意性地表示噴嘴相對於本發明的一實施形態的半導體基板的移動軌跡線的平面圖。
首先，根據圖1(a)、圖1(b)及圖1(c)以及圖2(A)、圖2(B)、圖2(C)、圖2(D)及圖2(E)，對本發明的蝕刻方法的蝕刻步驟的較佳實施形態加以說明。
[蝕刻步驟]
圖1(a)、圖1(b)及圖1(c)為表示蝕刻前後的半導體基板的圖。於本實施形態的製造例中，於矽層2的上表面上配置有金屬層1。矽層可應用構成源極電極、汲極電極的SiGe磊晶層。於本發明中，較佳為SiGe磊晶層，其原因在於可發揮所述蝕刻液的顯著效果。
金屬層1的構成材料可列舉：鎢(W)、鈦(Ti)、鈷(Co)、鎳(Ni)、NiPt等。金屬層的形成可使用通常此種金屬膜的形成時所應用的方法，具體而言，可列舉利用化學氣相沈積(Chemical Vapor Deposition，CVD)的成膜。此時的金屬層的厚度並無特別限定，可列舉5nm以上、50nm以下的膜的例子。於本發明中，較佳為金屬層為NiPt層(Pt含有率較佳為超過0質量%且為20質量%以下)、Ni層(Pt含有率為0質量%)，其原因在於可發揮所述蝕刻液的顯著效果。
於所述步驟(a)中於矽層2的上側形成金屬層1後，進行退火(燒結)，於其界面上形成金屬-Si反應膜(矽化物層)3(步驟(b))。退火只要依據通常此種元件的製造時所應用的條件即可，例如可列舉於200℃~1000℃下進行處理。此時的矽化物層3的厚度並無特別限定，可列舉設定為50nm以下的層的例子，進而可列舉設定為10nm以下的層的例子。下限值並不特別存在，實際上為1nm以上。該矽化物層被用作低電阻膜，作為將位於其下部的源極電極、汲極電極與配置於其上部的配線電性連接的導電部而發揮功能。因此，若矽化物層中產生缺損或腐蝕則妨礙其導通，有時會導致元件誤動作等的品質降低。尤其如今基板內部的積體電路結構微細化，即便為微小的損傷亦可能對元件的性能造成大的影響。因此，理想的是儘可能防止此種缺損或腐蝕。
繼而，進行殘存的金屬層1的蝕刻(步驟(b)->步驟 (c))。於本實施形態中，此時應用蝕刻液，自金屬層1的上側賦予蝕刻液而使之與金屬層1接觸，藉此將金屬層1去除。關於蝕刻液的賦予形態，將於下文中描述。
根據本發明的較佳實施形態的蝕刻液，可於所述蝕刻步驟(步驟(c))中選擇性地蝕刻金屬層1，並且有效地抑制、防止位於其下部的矽化物層的損傷。該效果進一步對於位於下部的於矽層中含有鍺的含鍺NiPt矽化物層(稱為NiPtGeSi層或NiPtGe矽化物層等)特別顯著。
該效果的理由雖包括尚未完全闡明的方面，但可推測如下。若將NiPt矽化物基板作為一例來進行說明，則於其矽化物層的內部存在包含Ni、Pt、Si、Ge的複合金屬組織。此時，稀王水系的化學液的情況下，矽化物層中的Si因形成其氧化膜(保護膜)故溶解速度慢，相對於此，作為賤金屬的Ni的溶解速度快，越過表面的氧化矽膜層而於內部進行溶析。因此，可解釋為矽化物內部的氧化進行。另外，NiPt合金的情況下，更賤的Ni的溶析優先進行，由此其點蝕(pitting)加快。此處，為了保持NiPt未反應層的去除性，對添加劑期望不使Pt的溶解性降低。
相對於此，根據本發明的蝕刻液，因選擇特定的添加劑(金屬防蝕劑)，故維持矽化物層上側的Pt/Ni的良好的蝕刻性，並且抑制Ni的溶析，可抑制、防止矽化物層表面的點蝕。換言之，可謂以良好的平衡且以高水準(level)兼具相反的性能。此處所 說明的反應機制中存在包括推定的部分，另外，本發明不因該說明而受到任何限定性解釋。再者，上文中示出了使用NiPt金屬的例子，亦可變更矽化物金屬，本發明的蝕刻液可廣泛地有效應用於特定的金屬與基板的選擇比高的情形等。
矽層2包含SiGe磊晶層，可藉由化學氣相成長(CVD)法於具有特定結晶性的矽基板上進行結晶成長而形成。或者，亦可藉由電子束磊晶(分子束磊晶(Molecular Beam Epitaxy，MBE))法等而製成以所需的結晶性形成的磊晶層。
於將矽層設定為P型層時，較佳為摻雜濃度為1×1014cm-3~1×1021cm-3左右的硼(B)。於設定為N型層時，較佳為以1×1014cm-3~1×1021cm-3的濃度摻雜磷(P)。
SiGe磊晶層的Ge濃度較佳為3質量%~15質量%，更佳為5質量%~10質量%。再者，於本說明書中，Ge的濃度是指如以下般測定的值。
(Ge濃度)
利用蝕刻化學分析電子能譜儀(Electron Spectroscopy for Chemical Analysis，ESCA)(日本真空(Ulvac-phi)製造，Quantera)，對含有鍺(Ge)的第一層的基板於0nm~30nm為止的深度方向上進行分析，將3nm~15nm分析結果的Ge濃度的平均值作為Ge濃度(質量%)。
(MOS電晶體的加工)
圖2(A)、圖2(B)、圖2(C)、圖2(D)及圖2(E)為表示MOS電晶體的製造例的步驟圖。(A)為MOS電晶體結構的形成步驟，(B)為金屬膜的濺鍍步驟，(C)為第1次退火步驟，(D)為金屬膜的選擇去除步驟，(E)為第2次退火步驟。
如圖所示，經由形成於矽基板21的表面上的閘極絕緣膜22而形成有閘極電極23。亦可於矽基板21的閘極電極23的兩側另形成有外延(extension)區域。於本實施形態中，於閘極電極23的上側形成有防止與NiPt層的接觸的保護層24。進而，形成有包含氧化矽膜或氮化矽膜的側壁(side wall)25，藉由離子注入而形成有源極區域26及汲極區域27。
繼而，如圖所示，形成NiPt膜28，實施急速退火處理。藉此，使NiPt膜28中的元素向矽基板中擴散而進行矽化物化。結果，源極電極26及汲極電極27的上部經矽化物化，形成NiPtGeSi源極電極部26A及NiPtGeSi汲極電極部27A。此時，視需要如圖2(E)所示般進行第2次退火，藉此可使電極構件變化為所需的狀態。所述第1次與第2次的退火溫度並無特別限定，例如可於400℃~1100℃下進行退火。
無助於矽化物化而殘留的NiPt膜28可藉由使用本發明的蝕刻液而去除(圖2(C)、圖2(D))。此時，圖示者是大幅度地示意化來表示，堆積於經矽化物化的層(26A、27A)的上部而殘留的NiPt膜可存在亦可不存在。半導體基板或其製品的結構亦 是極為簡略地圖示，視需要只要以具有必要構件者的形式來解釋即可。
有時於半導體基板內部進一步露出由鋁或銅等所形成的其他電極。鋁為相對較廉價的材料，如今其應用廣泛。另一方面，由於為腐蝕性高的材料，故需要針對其進行保護。尤其於如上所述的濕式蝕刻步驟中露出的情形時，有時其損傷變劇烈，期望儘可能防止該損傷而維持良好的狀態。根據本發明的較佳實施形態，可有效地抑制或防止此種包含鋁等的電極的損傷，因而較佳。
[蝕刻液]
繼而，對本發明的蝕刻液的較佳實施形態加以說明。本實施形態的蝕刻液含有鹽酸、硝酸、磺酸化合物、金屬防蝕劑及水。以下，包括任意者而對各成分加以說明。
(鹽酸)
本發明的蝕刻液中含有鹽酸。其濃度於蝕刻液中較佳為0.01質量%以上，更佳為0.02質量%以上，尤佳為含有0.03質量%以上。上限較佳為0.5質量%以下，更佳為0.1質量%以下，尤佳為0.05質量%以下。藉由設定為所述上限值以下，於防止矽化物層的過度損傷的方面較佳。尤其鹽酸(氯離子)有助於鎳的溶解，故較佳為限制其量。另一方面，藉由設定為所述下限值以上，於以充分的速度蝕刻金屬層的觀點而言較佳。關於蝕刻液的成分的鑑 定，無需以鹽酸的形式來確認，而是藉由在水溶液中鑑定氯離子(Cl-)來把握其存在及量。
於本發明中，較佳為僅含有鹽酸作為第7族元素的酸，反之較佳為不含草酸。再者，關於含有鍺的矽化物層，可理解為亞硝醯氯(NOCl)參與其中。
(硝酸)
本發明的蝕刻液中含有硝酸。其濃度於蝕刻液中較佳為0.1質量%以上，更佳為1質量%以上，尤佳為含有2質量%以上。上限較佳為20質量%以下，更佳為5質量%以下，尤佳為3質量%以下。藉由設定為所述上限值以下，於防止矽化物層的過度損傷的方面而言較佳。另一方面，藉由設定為所述下限值以上，於以充分的速度蝕刻金屬層的觀點而言較佳。再者，關於蝕刻液的成分的鑑定，無需以硝酸的形式來確認，而是藉由在水溶液中鑑定硝酸離子(NO3 -)來把握其存在及量。
(磺酸化合物)
本發明的蝕刻液中含有磺酸化合物。該磺酸化合物根據其作用而大致分為磺酸化合物(A)與磺酸化合物(B)。
．磺酸化合物(A)
磺酸化合物(A)為帶來蝕刻金屬層的作用的物質，可列舉甲磺酸。
磺酸化合物(A)的濃度於蝕刻液中較佳為25質量%以上， 更佳為50質量%以上，尤佳為含有60質量%以上。上限較佳為95質量%以下，更佳為80質量%以下，尤佳為70質量%以下。
．磺酸化合物(B)
磺酸化合物(B)為帶來抑制NiPt矽化物氧化的作用的物質，為任意的添加劑。磺酸化合物不包括在後述金屬防蝕劑(必需成分)中。磺酸化合物(B)較佳為下述式(1)所表示的化合物。
R為多個時分別獨立地為直鏈或分支鏈的烷基(較佳為碳數1~12，更佳為1~6，尤佳為1~3)、環狀烷基(較佳為碳數3~12，更佳為3~6)、Cl、Br、F、OH、NO2或SO3H、CO2H。所述烷基亦可更具有取代基，例如亦可具有Cl、Br、F、OH、NO2、SO3H、CO2H。
n為0~5的整數。m為1~6的整數。
其中，R較佳為至少相對於SO3H基而於4位上具有取代基，更佳為對甲苯磺酸化合物，尤佳為對甲苯磺酸。
關於磺酸化合物(B)的濃度，其於蝕刻液中為任意成分，亦可不含該磺酸化合物(B)，於應用磺酸化合物(B)的情形時，較佳為超過0質量%，更佳為0.5質量%以上，尤佳為含有1質量% 以上。上限較佳為10質量%以下，更佳為5質量%以下，尤佳為3質量%以下。
(金屬防蝕劑)
本發明的蝕刻液中含有金屬防蝕劑。該金屬防蝕劑具有賤金屬的防蝕性，主要由含雜原子(較佳為氮原子、氧原子或硫原子)的化合物所組成。具體而言為藉由實施例中採用的測定方法所測定的鎳粉末溶解度之比(鎳溶解度比)顯示出20質量%以上的化合物。鎳溶解度比進而較佳為25%以上，更佳為30%以上，進而佳為35%以上，尤佳為40%以上。上限並無特別限定，但實際上為70%以下。
所述金屬防蝕劑較佳為選自所述磺酸化合物(B)、羧酸化合物(於分子內具有1個以上的羧酸的化合物)、唑化合物(於分子內具有1個以上的氮原子的雜芳香族化合物)、及甜菜鹼化合物(於分子內具有鹼性基與酸性基的化合物)中。
．羧酸化合物
所述羧酸化合物較佳為多羧酸化合物。尤佳為二羧酸化合物、三羧酸化合物、四羧酸化合物。具體而言，較佳為丙二酸、草酸、檸檬酸、酒石酸、鄰苯二甲酸、戊二酸。其中，尤佳為丙二酸、草酸、檸檬酸。
．唑(azole)化合物
所述唑化合物較佳為噻唑化合物。噻唑化合物亦可更具有取 代基，該取代基可列舉：烷基(較佳為碳數1~12，更佳為1~6，尤佳為1~3)、烯基(較佳為碳數6~22，更佳為6~14)、炔基(較佳為碳數6~22，更佳為6~14)、烷氧基(較佳為碳數1~12，更佳為1~6，尤佳為1~3)、醯基(較佳為碳數1~12，更佳為1~6，尤佳為1~3)、胺基(較佳為碳數0~6，更佳為0~3)、Cl、Br、F、OH、NO2、SO3H、CO2H。
．甜菜鹼(betaine)化合物
所述甜菜鹼化合物為於分子內具有酸性基與鹼性基的化合物，較佳為於分子內具有四級銨基與羧基或磺酸基的化合物。甜菜鹼化合物的碳數並無特別限定，較佳為碳數1以上、24以下，更佳為1以上、16以下，尤佳為1以上、8以下。具體而言，較佳為甜菜鹼[N(CH3)3 +-CH2-COO-]或磺基甜菜鹼[N(CH3)3 +-CH2-SO3 -]。
金屬防蝕劑的濃度於蝕刻液中較佳為0.01質量%以上，更佳為0.05質量%以上，進而佳為0.1質量%以上，尤佳為含有0.5質量%以上。上限較佳為10質量%以下，更佳為5質量%以下，尤佳為2質量%以下。藉由規定其添加量，可維持良好的蝕刻性，並且有效地抑制矽化物層的點蝕，故較佳。
(水介質)
於本發明的蝕刻液中，應用水(水介質)作為其介質。水(水介質)可為於不損及本發明的效果的範圍內含有溶解成分的水性 介質，或者亦可含有不可避免的微量混合成分。其中，較佳為蒸餾水或離子交換水、或超純水等實施了淨化處理的水，尤佳為使用半導體製造時使用的超純水。
本發明的蝕刻液較佳為包含(comprise)所述成分，更佳為實質上由所述各成分所組成(consist essentially of)。所謂實質上由所述各成分所組成，是指亦可含有不對基本的且新穎的性質造成本質上的影響者。另外，於提及具有(have)、含有(contain)等時，與包含(comprise)為相同含意，是指亦容許含有其他任何成分等。
(pH值)
於本發明中，較佳為將蝕刻液的pH值設定為3以下，更佳為設定為2以下，尤佳為設定為1以下。藉由設定為所述上限值以下，於確保NiPt膜的充分的蝕刻速度的觀點而言較佳。
(套組)
本發明的蝕刻液亦可製成將其原料分成多份的套組。例如可列舉：準備在水中含有所述鹽酸的溶液組成物作為第1液，且準備在水介質中含有所述硝酸的溶液組成物作為第2液。此時其他的作為必需成分的磺酸化合物或金屬防蝕劑是分別獨自或一併含有於第1液、第2液或其他第3液中。其中，較佳為使磺酸化合物(B)含有於第2液中，且使金屬防蝕劑含有於第1液中。磺酸化合物(A)較佳為含有於第1液及第2液兩液中。
作為其使用例，較佳為將兩液混合而製備蝕刻液，其後適時應用於所述蝕刻處理的態樣。藉由如此般設定，不會導致由各成分的分解所致的溶液性能的劣化，可有效地發揮所需的蝕刻作用。此處，所謂混合後「適時」，是指混合後喪失所需作用之前的時期，具體而言較佳為60分鐘以內，更佳為30分鐘以內，進而佳為10分鐘以內，尤佳為1分鐘以內。下限並不特別存在，實際上為1秒鐘以上。
第1液與第2液的混合方式並無特別限定，較佳為使第1液與第2液於各自的流路中流通，使兩者於其合流點合流而加以混合。其後，較佳為將於流路中流通、合流所得的蝕刻液進一步自噴出口噴出或噴射，使其與半導體基板接觸。若提及該實施形態，則較佳為自所述合流點的合流混合起至與半導體基板的接觸為止的過程是於所述「適時」內進行。若使用圖3對其加以說明，則所製備的蝕刻液是自噴出口13中噴射出，被應用於處理容器(處理槽)11內的半導體基板S的上表面。於該圖所示的實施形態中，供給A及B二液，於合流點14合流，其後經由流路fc而向噴出口13移動。流路fd表示用以再利用化學液的返回路徑。半導體基板S位於旋轉台12上，較佳為藉由旋轉驅動部M而與旋轉台一併旋轉。再者，使用此種基板旋轉式的裝置的實施態樣亦可同樣地應用於使用不製成套組的蝕刻液的處理中。
再者，鑒於使用用途，本發明的蝕刻液較佳為液中的雜質、 例如金屬成分等少。
(容器)
本發明的蝕刻液(無論是否為套組)只要耐腐蝕性等不成問題，則可填充至任意的容器中並進行保管、搬運以及使用。另外，較佳為面向半導體用途而容器的清潔度高，雜質的溶析少。可使用的容器可列舉：愛賽璐化學(Aicello Chemical)(股)製造的「清潔瓶(Clean Bottle)」系列、兒玉(Kodama)樹脂工業(股)製造的「潔淨瓶(Pure Bottle)」等，但不限定於該些容器。
[蝕刻條件]
於本發明的蝕刻方法中，較佳為使用單片式裝置。具體而言，單片式裝置較佳為具有處理槽，於該處理槽中搬送所述半導體基板或使之旋轉，於該處理槽內賦予所述蝕刻液，使所述蝕刻液與該半導體基板接觸。
單片式裝置的優點可列舉：(i)一直供給新鮮的蝕刻液，故再現性良好；(ii)面內均勻性高等。進而，容易利用將蝕刻液分成多份的套組，例如可較佳地採用將所述第1液與第2液線上(in-line)混合並加以噴出的方法。此時，較佳為對所述第1液與第2液一併進行溫度調節或僅調節其中任一者的溫度，進行線上混合並加以噴出的方法。其中，更佳為一併調節溫度的實施態樣。進行管線(line)的溫度調節時的管理溫度較佳為設定為與後述處理溫度相同的範圍。
單片式裝置較佳為於其處理槽中具備噴嘴，較佳為使該噴嘴於半導體基板的面方向上擺動(swing)而將蝕刻液噴出至半導體基板上的方法。藉由如此般設定，可防止溶液的劣化，因而較佳。另外，藉由製成套組而分成二液以上，不易產生氣體等，因而較佳。
若進一步對詳細條件加以說明，則於本發明的較佳實施形態中，於單片式裝置中，將半導體基板朝既定的方向搬送或使之旋轉，於其空間中賦予(噴出、噴射、流下、滴加等)蝕刻液，使所述蝕刻液與所述半導體基板接觸。
進行蝕刻的處理溫度於後述實施例中所示的溫度測定方法中較佳為40℃以上，更佳為50℃以上，尤佳為55℃以上。上限較佳為80℃以下，更佳為70℃以下。藉由設定為所述下限值以上，可確保對矽化物層的充分的蝕刻速度，因而較佳。藉由設定為所述上限值以下，可維持蝕刻處理速度的經時穩定性，因而較佳。蝕刻液的供給速度並無特別限定，較佳為0.05L/min~5L/min，更佳為設定為0.1L/min~3L/min。藉由設定為所述下限值以上，可確保蝕刻的面內均勻性更良好，因而較佳。藉由設定為所述上限值以下，於連續處理時可確保穩定的性能，因此較佳。於使半導體基板旋轉時，雖亦取決於其大小等，但就與上文所述相同的觀點而言，較佳為以50rpm~1000rpm旋轉。
於本發明的較佳實施形態的單片式的蝕刻中，較佳為將 半導體基板朝既定方向搬送或使之旋轉，於其空間中噴射蝕刻液而使所述蝕刻液與所述半導體基板接觸。蝕刻液的供給速度或基板的旋轉速度全部與上文所述相同。
於本發明的較佳實施形態的單片式的裝置構成中，較佳為如圖4所示般，一面使噴出口(噴嘴)移動一面賦予蝕刻液。具體而言，於本實施形態中，於對具有矽化物層的半導體基板S應用蝕刻液時，使基板朝r方向旋轉。另一方面，使噴出口沿著自該半導體基板的中心部向端部延伸的移動軌跡線t而移動。如此般於本實施形態中，將基板的旋轉方向與噴出口的移動方向設定為不同的方向，藉此使兩者彼此相對運動。結果，可設定為可對半導體基板的整個面無遺漏地賦予蝕刻液、較佳地確保蝕刻的均勻性的構成。
噴出口(噴嘴)的移動速度並無特別限定，較佳為0.1cm/s以上，更佳為1cm/s以上。另一方面，其上限較佳為30cm/s以下，更佳為15cm/s以下。移動軌跡線可為直線亦可為曲線(例如圓弧狀)。任一情況下，移動速度均可根據實際的軌跡線的距離及該移動所耗費的時間來算出。
所述金屬層較佳為以高的蝕刻速率進行蝕刻。金屬層的蝕刻速率[R1]並無特別限定，考慮到生產效率，較佳為20Å/min以上，更佳為50Å/min以上，尤佳為70Å/min以上。上限並不特別存在，實際上為1200Å/min以下。
金屬層的露出寬度並無特別限定，就本發明的優點變得更顯著的觀點而言，較佳為2nm以上，更佳為4nm以上。同樣就效果的顯著性的觀點而言，上限值實際上為1000nm以下，較佳為100nm以下，更佳為20nm以下。
進而，本發明的蝕刻液亦較佳為應用於含有Al、Cu、Ti、W等的金屬電極層、HfO2、SiO2、SiOC、SiON等的絕緣膜層的半導體基板。相對於此，本發明的較佳實施形態的蝕刻液可發揮有效的腐蝕抑制效果。再者，於本說明書中，於藉由元素的組合來表述金屬化合物的組成的情形時，是指廣泛地包含任意的組成。例如所謂SiOC(SiON)，是指Si與O與C(N)共存，並非是指其量的比率為1：1：1。這一情況於本說明書中共通，對於其他金屬化合物而言亦相同。
[半導體基板製品的製造]
於本實施形態中，較佳為經由以下步驟來製造具有所需結構的半導體基板製品：製成於矽晶圓上形成有所述矽層及金屬層的半導體基板的步驟；對所述半導體基板進行退火的步驟；及對該半導體基板賦予蝕刻液，使蝕刻液與金屬層接觸，將所述金屬層選擇性地去除的步驟。此時，於蝕刻時使用所述特定的蝕刻液。所述步驟的順序不受到限定性解釋，亦可於各步驟間更包括其他步驟。
晶圓尺寸並無特別限定，可較佳地使用直徑8吋、直徑12吋 或直徑14吋者。
[實施例]
以下，列舉實施例對本發明加以更詳細說明，但本發明不限定於以下的實施例。
對金屬防蝕劑進行下述試驗，測定其薄片電阻、鎳的溶解度、鉑的溶解度、對矽化物層的損傷。將結果示於表1中。將依照下表A的配方所測定的結果作為「標準鎳溶解度」而示於下表1中。
1.準備下述Ni粉末0.1895g。
2.按照下表A的配方來準備添加了2質量%的各金屬防蝕劑試樣的第1液(含有HCl)、及第2液(含有HNO3)。
3.將第1液100g與第2液100g分別升溫至60℃並加以混合。
4.添加Ni粉末，於60℃下處理10分鐘。
5.藉由過濾將未反應的Ni粉末去除。
6.利用下述感應耦合電漿(Inductively Coupled Plasma，ICP)裝置對濾液中所含的Ni溶解濃度進行測定。
(薄片電阻的測定方法)
薄片電阻的測定方法是使用四端子法來進行，利用依據日本工業標準(Japanese Industrial Standards，JIS)K7194-1994的方法來實施測定。
薄片電阻測定器：
製造廠商 日立國際電氣工程(股)
型號 本體 VR-120S
四探針probe KS-TC-200-MT-200g
測定流通30mA的電流時的電壓
(自對準矽化加工基板的製作)
於市售的矽基板(直徑：20cm)上使SiGe磊晶成長，依序形成Pt/Ni金屬層(厚度為20nm，Pt/Ni的比率：10/90[質量基準])。此時，SiGe磊晶層含有5質量%~10質量%的鍺。將該半導體基板於800℃下退火10秒鐘，形成矽化物層而製成試驗基板。退火後的矽化物層的厚度為15nm，金屬層的厚度為5nm。
(蝕刻試驗)
利用單片式裝置(SPS-Europe B.V.公司製造，POLOS(商品名))對所述試驗用基板於下述條件下進行蝕刻，實施評價試驗。
．處理溫度：60℃
．噴出量：1L/min.
．晶圓轉速為500rpm
．噴嘴移動速度為7cm/s
再者，蝕刻液的供給是如下述般分為二液並藉由管線混合來進行(參照圖3)。供給管線fc是藉由加熱而將溫度調節為60℃。
第1液(A)：鹽酸+甲磺酸及水
第2液(B)：硝酸+甲磺酸及水
第1液與第2液之比率是以按質量計成為等量的方式設定。甲磺酸的量是以於第1液與第2液中按質量計成為大致等量的方式調配至兩液中。將金屬防蝕劑添加至第1液中。將對甲苯磺酸添加至第2液中。
(處理溫度的測定方法)
將崛場製作所股份有限公司製造的放射溫度計IT-550F(商品名)固定於所述單片式裝置內的晶圓上方30cm的高度處。使溫度計面向距晶圓中心2cm外側的晶圓表面上方，一面流通化學液一面測量溫度。溫度是自放射溫度計數位輸出並由個人電腦(personal computer)連續記錄。將其中溫度穩定的10秒鐘的溫度的平均值作為晶圓上的溫度。
(pH值)
pH值是於室溫(25℃)下利用崛場(HORIBA)公司製造的 F-51(商品名)進行測定。
(金屬層的去除性)
將金屬層(Pt/Ni層)去除是藉由在後述矽化物層損傷中進行的ESCA測定中未檢測到Pt及Ni來確認。結果，實施例及比較例的任一試樣均未確認到金屬層的顯著殘留。
(矽化物層的損傷：D(Si))
矽化物層的損傷是藉由所述薄片電阻的變化量及利用蝕刻ESCA的氧分佈(profile)測定來進行。如下述般將結果區分並排序。
去除了NiPt的部分的
C：薄片電阻上升4.0(Ω/□)以上
B：薄片電阻未見4.0(Ω/□)以上的上升
藉由ESCA測定估算2.5nm的深度的氧濃度為20質量%以上
A：薄片電阻未見3.5(Ω/□)以上的上升
藉由ESCA測定估算2.5nm的深度的氧濃度小於20質量%
「□」是指正方形的區域(square)，是指每單位面積的電阻值。
(Al層的損傷：D(Al))
Al層的損傷是藉由所述薄片電阻的變化量來進行。如下述般將結果區分並排序。
附有Al的部分的
C：薄片電阻上升1.50(mΩ/□)以上
B：薄片電阻上升1.0(mΩ/□)以上、小於1.5(mΩ/□)
A：薄片電阻的上升小於1.0(mΩ/□)
c開始的編號的試驗為比較例
MSA、HCl、HNO3、PTSA的數值是指濃度(質量%)。將金屬防蝕劑的調配量(質量%)示於( )內。剩餘部分為水。
NiPtGeSi Rs：化學液處理前後的薄片電阻的差值
(化學液處理前薄片電阻-處理後薄片電阻)
MSA：甲磺酸
PTSA：對甲苯磺酸
D(Si)：矽化物層的損傷
D(Al)：Al的損傷
ICP(Ni)：金屬防蝕劑的鎳溶解度
表中的下劃線表示相當於各防蝕劑的「標準鎳溶解度」(參照表A)者
鎳溶解度比=(1-Sb*/Sa*)×100
Sa*：c01的標準鎳溶解度
Sb*：各防蝕劑的標準鎳溶解度
所述結果中，得知根據本發明的蝕刻液，可同時實現NiPt未反應層的良好的蝕刻、與NiPtGeSi層(矽化物層)的氧化抑制。另外，不對鋁造成損傷的端子材料的耐腐蝕性亦優異。
對本發明與其實施態樣一併進行說明，但只要本發明者等人未特別指定，則不應將本發明限定於說明的任何細節部分，可認為應於不違反隨附的申請專利範圍所示的發明的精神及範圍的情況下廣泛地解釋。
本申請案主張基於2013年5月2日於日本提出專利申請的日本專利特願2013-097154的優先權，此處參照該申請案並將其內容作為本說明書的記載的一部分而併入至本說明書中。
1‧‧‧金屬層
2‧‧‧矽層
3‧‧‧矽化物層

Claims (18)

  1. 一種蝕刻液，其為將配置於矽化物層的上側的金屬層去除的蝕刻液，所述蝕刻液包括：鹽酸、硝酸、磺酸化合物、主要由含雜原子的化合物所組成的金屬防蝕劑及水，其中所述雜原子為氮原子、氧原子或硫原子，對於所述金屬防蝕劑而言，含有所述金屬防蝕劑的化學液與不含所述金屬防蝕劑的化學液的下述鎳溶解度比為20%以上；(鎳溶解度：將鎳粉末添加至所述蝕刻液中並於60℃下處理10分鐘；其濾液中所含的鎳的溶解濃度)鎳溶解度比(%)={1-Sb/Sa}×100 Sa：不含所述金屬防蝕劑的鎳溶解度Sb：含有所述金屬防蝕劑的鎳溶解度。
  2. 如申請專利範圍第1項所述的蝕刻液，其中所述金屬防蝕劑是選自羧酸化合物、唑化合物及甜菜鹼化合物中。
  3. 如申請專利範圍第2項所述的蝕刻液，其中所述羧酸化合物為多羧酸化合物。
  4. 如申請專利範圍第2項所述的蝕刻液，其中所述唑化合物為噻唑化合物。
  5. 如申請專利範圍第2項所述的蝕刻液，其中所述甜菜鹼化合物為於分子內具有四級銨基以及羧基或磺酸基的化合物。
  6. 如申請專利範圍第1項至第5項中任一項所述的蝕刻液，其中所述磺酸化合物為甲磺酸或甲苯磺酸。
  7. 如申請專利範圍第1項所述的蝕刻液，其中所述矽化物層為NiPt矽化物或NiPtGe矽化物。
  8. 如申請專利範圍第1項所述的蝕刻液，其中所述金屬層含有Ni、Pt或該些金屬的組合。
  9. 如申請專利範圍第1項所述的蝕刻液，其中含有0.01質量%以上、0.5質量%以下的鹽酸。
  10. 如申請專利範圍第1項所述的蝕刻液，其中含有0.1質量%以上、20質量%以下的硝酸。
  11. 如申請專利範圍第1項所述的蝕刻液，其中含有25質量%以上、95質量%以下的磺酸化合物。
  12. 如申請專利範圍第1項所述的蝕刻液，其中含有0.01質量%以上、5質量%以下的所述金屬防蝕劑。
  13. 一種蝕刻方法，包括：藉由蝕刻液將配置於矽化物層的上側的未反應金屬層去除；並且所述蝕刻液含有鹽酸、硝酸、磺酸化合物、主要由含雜原子的化合物所組成的金屬防蝕劑及水，其中所述雜原子為氮原子、氧原子或硫原子，對於所述金屬防蝕劑而言，含有所述金屬防蝕劑的化學液與不含所述金屬防蝕劑的化學液的下述鎳溶解度比為20%以上；(鎳溶解度：將鎳粉末添加至所述蝕刻液中並於60℃下處理10分鐘；其濾液中所含的鎳的溶解濃度) 鎳溶解度比(%)={含有所述金屬防蝕劑的鎳溶解度/不含所述金屬防蝕劑的鎳溶解度}×100。
  14. 如申請專利範圍第13項所述的蝕刻方法，其中所述金屬防蝕劑是選自羧酸化合物、唑化合物及甜菜鹼化合物中。
  15. 如申請專利範圍第13項所述的蝕刻方法，其中所述矽化物層為NiPt矽化物或NiPtGe矽化物。
  16. 如申請專利範圍第13項至第15項中任一項所述的蝕刻方法，其中含有0.05質量%以上、10質量%以下的所述金屬防蝕劑。
  17. 一種蝕刻液套組，其為將配置於矽化物層的上側的金屬層去除的蝕刻液套組，所述蝕刻液套組包括：第1液，含有鹽酸及水；以及第2液，含有硝酸及水，所述第1液、所述第2液及視需要而採用的所述第1液與所述第2液以外的第3液的至少任一種分別含有磺酸化合物及主要由含雜原子的化合物所組成的金屬防蝕劑的一種或一併含有此兩者，其中所述雜原子為氮原子、氧原子或硫原子，對於所述金屬防蝕劑而言，含有所述金屬防蝕劑的化學液的鎳溶解度與不含所述金屬防蝕劑的化學液的下述鎳溶解度比為20%以上；(鎳溶解度：將鎳粉末添加至所述蝕刻液套組中並於60℃下處理10分鐘；其濾液中所含的鎳的溶解濃度) 鎳溶解度比(%)={1-Sb/Sa}×100 Sa：不含所述金屬防蝕劑的鎳溶解度Sb：含有所述金屬防蝕劑的鎳溶解度。
  18. 一種半導體基板製品的製造方法，包括：製成於矽晶圓上側依序形成有矽層及金屬層的半導體基板的步驟；對所述半導體基板進行退火的步驟；以及對所述半導體基板賦予如申請專利範圍第1項至第12項中任一項所述的蝕刻液，使所述蝕刻液與所述金屬層接觸，將所述金屬層選擇性地去除的步驟。
TW103115808A 2013-05-02 2014-05-02 蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法 TWI602952B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097154A JP5980717B2 (ja) 2013-05-02 2013-05-02 エッチング液、これを用いたエッチング方法、エッチング液のキット、および半導体基板製品の製造方法

Publications (2)

Publication Number Publication Date
TW201510282A TW201510282A (zh) 2015-03-16
TWI602952B true TWI602952B (zh) 2017-10-21

Family

ID=51843549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115808A TWI602952B (zh) 2013-05-02 2014-05-02 蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法

Country Status (3)

Country Link
JP (1) JP5980717B2 (zh)
TW (1) TWI602952B (zh)
WO (1) WO2014178425A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017329A1 (ja) * 2018-07-20 2020-01-23 富士フイルム株式会社 処理液および処理方法
WO2020017283A1 (ja) * 2018-07-20 2020-01-23 富士フイルム株式会社 処理液および処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199043A (zh) * 2005-06-24 2008-06-11 三菱瓦斯化学株式会社 金属材料用腐蚀剂组合物及使用该组合物的半导体装置的制备方法
US20090130849A1 (en) * 2007-10-29 2009-05-21 Wai Mun Lee Chemical mechanical polishing and wafer cleaning composition comprising amidoxime compounds and associated method for use
WO2012017819A1 (ja) * 2010-08-05 2012-02-09 昭和電工株式会社 ニッケル白金合金系金属除去用組成物
JP2013021065A (ja) * 2011-07-08 2013-01-31 Fujifilm Corp 半導体基板製品の製造方法、これに用いられる薄膜除去液

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
WO2012125401A1 (en) * 2011-03-11 2012-09-20 Fujifilm Electronic Materials U.S.A., Inc. Novel etching composition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101199043A (zh) * 2005-06-24 2008-06-11 三菱瓦斯化学株式会社 金属材料用腐蚀剂组合物及使用该组合物的半导体装置的制备方法
US20090130849A1 (en) * 2007-10-29 2009-05-21 Wai Mun Lee Chemical mechanical polishing and wafer cleaning composition comprising amidoxime compounds and associated method for use
WO2012017819A1 (ja) * 2010-08-05 2012-02-09 昭和電工株式会社 ニッケル白金合金系金属除去用組成物
JP2013021065A (ja) * 2011-07-08 2013-01-31 Fujifilm Corp 半導体基板製品の製造方法、これに用いられる薄膜除去液

Also Published As

Publication number Publication date
JP5980717B2 (ja) 2016-08-31
WO2014178425A1 (ja) 2014-11-06
TW201510282A (zh) 2015-03-16
JP2014220300A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
JP5523325B2 (ja) チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
TWI518178B (zh) Substrate processing Alkaline aqueous solution composition and substrate etching or cleaning method
KR101388937B1 (ko) 니켈 백금 합금계 금속 제거용 조성물
TWI674337B (zh) 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法
TWI621693B (zh) 蝕刻液及蝕刻液套組、使用其的蝕刻方法以及半導體基板製品的製造方法
US10340150B2 (en) Ni:NiGe:Ge selective etch formulations and method of using same
WO2014115805A1 (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法並びにエッチング液のキット
TWI602952B (zh) 蝕刻液、使用其的蝕刻方法、蝕刻液套組以及半導體基板製品的製造方法
TWI628312B (zh) 蝕刻方法、用於其的蝕刻液、蝕刻液套組以及半導體基板製品的製造方法
JP5960099B2 (ja) エッチング方法及びこれを用いた半導体基板製品及び半導体素子の製造方法
KR102023219B1 (ko) 웨이퍼-형상 물체의 처리를 위한 방법 및 장치
JP6369989B2 (ja) エッチング液、エッチング方法および半導体基板製品の製造方法
EP3850123B1 (en) Etching compositions
TWI660070B (zh) 蝕刻液、使用其的蝕刻方法及半導體基板產品的製造方法
JP7504081B2 (ja) エッチング組成物
TWI682990B (zh) 蝕刻組成物、使用其的蝕刻方法以及半導體基板產品的製造方法
US9379024B2 (en) Method for manufacturing a microelectronic device including depositing identical or different metallic layers on the same wafer
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法，及含有釕的配線之製造方法
Otsuji et al. Selective Ni Removal Deposited on Ge at Different Annealing Temperatures