KR101812085B1 - 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법 - Google Patents

에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법 Download PDF

Info

Publication number
KR101812085B1
KR101812085B1 KR1020157031535A KR20157031535A KR101812085B1 KR 101812085 B1 KR101812085 B1 KR 101812085B1 KR 1020157031535 A KR1020157031535 A KR 1020157031535A KR 20157031535 A KR20157031535 A KR 20157031535A KR 101812085 B1 KR101812085 B1 KR 101812085B1
Authority
KR
South Korea
Prior art keywords
group
layer
acid
carbon atoms
mass
Prior art date
Application number
KR1020157031535A
Other languages
English (en)
Other versions
KR20150140330A (ko
Inventor
아츠시 미즈타니
테츠야 카미무라
사토미 타카하시
아키코 코야마
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20150140330A publication Critical patent/KR20150140330A/ko
Application granted granted Critical
Publication of KR101812085B1 publication Critical patent/KR101812085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

저마늄(Ge)을 포함하는 제1 층과, 저마늄(Ge) 이외의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 제2 층을 선택적으로 제거하는 에칭액으로서, 하기 특정 산성 화합물을 포함하는 에칭액.
[특정 산성 화합물: 황산(H2SO4), 질산(HNO3), 인산(H3PO4), 포스폰산(H3PO3), 또는 유기산]

Description

에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법{ETCHING SOLUTION AND ETCHING SOLUTION KIT, ETCHING METHOD USING SAME, AND PRODUCTION METHOD FOR SEMICONDUCTOR SUBSTRATE PRODUCT}
본 발명은, 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법에 관한 것이다.
집적회로의 제조는 다단계의 다양한 가공 공정으로 구성되어 있다. 구체적으로 그 제조 과정에서는, 다양한 재료의 퇴적, 필요한 부분 또는 전체적으로 노출된 층의 리소그래피, 혹은 그 층의 에칭 등이 여러 차례 반복된다. 그 중에서도, 금속이나 금속 화합물의 층의 에칭은 중요한 프로세스가 된다. 금속 등을 선택적으로 에칭하고, 그 외의 층에 대해서는 부식시키지 않고 잔존시켜야 한다. 경우에 따라서는, 유사한 금속종으로 이루어지는 층끼리나, 보다 부식성이 높은 층을 남기는 형태로 소정의 층만을 제거하는 것이 요구된다. 반도체 기판 내의 배선이나 집적회로의 사이즈는 점점 더 작아져, 정확하게 부식시키지 않고 에칭을 행하는 중요성은 더 높아지고 있다.
전계 효과 트랜지스터를 예로 들어 보면, 그 급속한 미세화에 따라, 소스·드레인 영역의 상면에 형성되는 실리사이드층의 박막화나, 신규 재료의 개발이 강하게 요구되고 있다. 이 실리사이드층을 형성하는 샐리사이드(Salicide: Self-Aligned Silicide) 프로세스에서는, 반도체 기판 상에 형성된 실리콘 등으로 이루어지는 소스 영역 및 드레인 영역의 일부와 그 상면에 부착된 금속층을 어닐링한다. 금속층으로서는, 텅스텐(W), 타이타늄(Ti), 코발트(Co) 등이 적용되며, 최근에는 니켈(Ni)이 채용되고 있다. 이로써, 소스·드레인 전극 등의 상측에 저저항의 실리사이드층을 형성할 수 있다. 최근에는, 추가적인 미세화에 따라, 귀금속인 백금(Pt)을 첨가한 NiPt 실리사이드층을 형성하는 것도 제안되고 있다.
샐리사이드 공정 후에 있어서는, 거기에 남겨진 금속층을 에칭에 의하여 제거한다. 이 에칭은 통상 웨트 에칭에 의하여 행해지며, 그 약액으로서 염산과 질산의 혼합액(왕수)이 적용되고 있다. 특허문헌 1은, 질산 및 염산에 더하여, 톨루엔설폰산을 첨가한 약액을 이용하는 예를 개시하고 있다.
특허문헌 1: 국제 공개공보 제2012/125401호 팸플릿
본 발명의 목적은, 저마늄을 포함하는 층에 대한 표면 거칠기를 개선하여, 특정 금속을 포함하는 제2 층을 선택적으로 제거할 수 있는 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법의 제공에 있다.
종래의 금속층을 제거하는 처리액에서는 할로젠산을 주성분으로 한 약액을 사용하고 있지만, 이는 저마늄을 포함하는 층의 표면에 거칠어짐을 초래하는 것을 알게 되었다(하기 비교예 참조). 따라서, 이를 개선하는 약액 성분을 탐색한 바, 특정의 산성 화합물이 그 개선 효과를 발휘하는 것을 발견했다. 본 발명은 이와 같은 지견에 근거하여 완성되었다.
상기의 과제는 이하의 수단에 의하여 해결되었다.
〔1〕저마늄(Ge)을 포함하는 제1 층과, 저마늄(Ge) 이외의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 제2 층을 선택적으로 제거하는 에칭액으로서, 하기 특정 산성 화합물을 포함하는 에칭액.
[특정 산성 화합물: 황산(H2SO4), 질산(HNO3), 인산(H3PO4), 포스폰산(H3PO3), 또는 유기산]
〔2〕제1 층의 저마늄(Ge)의 농도가 40질량% 이상인 〔1〕에 기재된 에칭액.
〔3〕제2 층을 구성하는 금속 원소가, 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni), 및 코발트(Co)로부터 선택되는 〔1〕 또는 〔2〕에 기재된 에칭액.
〔4〕유기산이, 설폰산기, 카복실기, 인산기, 포스폰산기, 또는 하이드록삼산기를 갖는 유기산인 〔1〕 내지 〔3〕 중 어느 하나에 기재된 에칭액.
〔5〕산성 화합물의 함유량이, 소량계인 것에서 0.01~50질량% 미만, 다량계인 것에서 25질량% 이상 99질량% 이하인 〔1〕 내지 〔4〕 중 어느 하나에 기재된 에칭액.
〔6〕제2 층을, 제1 층 및/또는 하기 제3 층에 대하여 선택적으로 제거하는 〔1〕 내지 〔5〕 중 어느 하나에 기재된 에칭액.
[제3 층: 제1 층과 제2 층과의 사이에 개재하는 저마늄(Ge) 및 특정 금속 원소를 함유하는 층]
〔7〕추가로 산화제를 포함하는 〔1〕 내지 〔6〕 중 어느 하나에 기재된 에칭액.
〔8〕저마늄(Ge)을 포함하는 제1 층과, 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 제2 층을 선택적으로 제거하는 에칭액의 키트로서,
하기 특정 산성 화합물을 포함하는 제1 액과, 산화제를 포함하는 제2 액을 구비하는 에칭액의 키트.
[특정 산성 화합물: 황산(H2SO4), 질산(HNO3), 인산(H3PO4), 포스폰산(H3PO3), 유기산]
〔9〕저마늄(Ge)을 포함하는 제1 층과, 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni), 및 코발트(Co)로부터 선택되는 적어도 1종의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 제2 층을 선택적으로 제거하는 에칭 방법으로서, 하기 특정 산성 화합물을 포함하는 에칭액을 제2 층에 접촉시켜 제2 층을 제거하는 반도체 기판의 에칭 방법.
[특정 산성 화합물: 황산(H2SO4), 질산(HNO3), 인산(H3PO4), 포스폰산(H3PO3), 유기산]
〔10〕제1 층의 저마늄(Ge)의 농도가 40질량% 이상인 〔9〕에 기재된 에칭 방법.
〔11〕산성 화합물이, 무기산, 혹은 설폰산기, 카복실기, 인산기, 포스폰산기, 또는 하이드록삼산기를 갖는 유기산인 〔9〕 또는 〔10〕에 기재된 에칭 방법.
〔12〕상기 산성 화합물의 함유량이, 소량계인 것에서 0.01~50질량% 미만, 다량계인 것에서 25질량% 이상 99질량% 이하인 〔9〕 내지 〔11〕 중 어느 하나에 기재된 에칭 방법.
〔13〕제2 층을, 제1 층 및/또는 하기 제3 층에 대하여 선택적으로 제거하는 〔9〕 내지 〔12〕 중 어느 하나에 기재된 에칭 방법.
[제3 층: 제1 층과 제2 층과의 사이에 개재하는 저마늄(Ge) 및 특정 금속 원소를 함유하는 층]
〔14〕에칭액을 반도체 기판에 부여할 때, 반도체 기판을 회전시켜, 그 회전 중인 반도체 기판 상면으로부터 노즐을 통하여 에칭액을 공급하는 〔9〕 내지 〔13〕 중 어느 하나에 기재된 에칭 방법.
〔15〕제2 층에 접촉할 때의 에칭액의 온도가 20~80℃의 범위인 〔9〕 내지 〔14〕 중 어느 하나에 기재된 에칭 방법.
〔16〕에칭액이 산화제를 추가로 포함하고, 산화제를 포함하지 않는 제1 액과, 산화제를 포함하는 제2 액으로 구분하여 보존되는 〔9〕 내지 〔15〕 중 어느 하나에 기재된 에칭 방법.
〔17〕제1 액 및 제2 액을, 반도체 기판의 에칭 시에 적시에 혼합하는 〔16〕에 기재된 에칭 방법.
〔18〕저마늄(Ge)을 포함하는 제1 층을 갖는 반도체 기판 제품의 제조 방법으로서,
적어도, 제1 층과, 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni), 및 코발트(Co)로부터 선택되는 적어도 1종의 제2 층을 반도체 기판에 형성하는 공정,
반도체 기판을 가열하여 제1 층과 제2 층과의 사이에 양 층의 성분을 함유하는 제3 층을 형성하는 공정,
산성 화합물을 포함하는 에칭액을 준비하는 공정, 및
에칭액을 제2 층에 접촉시켜, 제1 층 내지 제3 층에 대하여 제2 층을 선택적으로 제거하는 공정을 포함하는 반도체 기판 제품의 제조 방법.
본 발명의 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법에 따르면, 저마늄을 포함하는 제1 층 내지 그 실리사이드층에 대한 표면 거칠기를 개선하여, 특정 금속을 포함하는 제2 층을 선택적으로 제거할 수 있다.
본 발명의 상기 및 다른 특징 및 이점은, 하기의 기재 및 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명의 일 실시형태에 있어서의 반도체 기판의 제작 공정예를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 일 실시형태에 있어서의 MOS 트랜지스터의 제조예를 나타내는 공정도이다.
도 3은 본 발명의 다른 실시형태에 관한 기판 구조를 모식적으로 나타내는 단면도이다.
도 4는 본 발명의 바람직한 실시형태에 관한 웨트 에칭 장치의 일부를 나타내는 장치 구성도이다.
도 5는 본 발명의 일 실시형태에 있어서의 반도체 기판에 대한 노즐의 이동 궤적선을 모식적으로 나타내는 평면도이다.
먼저, 본 발명의 에칭 방법에 관한 에칭 공정의 바람직한 실시형태에 대하여, 도 1, 도 2에 근거하여 설명한다.
[에칭 공정]
도 1은 에칭 전후의 반도체 기판을 나타낸 도이다. 본 실시형태의 제조예에 있어서는, 실리콘층(제1 층)(2)의 상면에 금속층(제2 층)(1)이 배치되어 있다. 실리콘층(제1 층)으로서는 소스 전극, 드레인 전극을 구성하는 SiGe 에피텍셜층이 적용되어 있다. 본 발명에 있어서는, SiGe 에피텍셜층인 것이, 그 에칭액의 현저한 효과가 발휘되기 때문에 바람직하다.
금속층(제2 층)(1)의 구성 재료로서는, 텅스텐(W), 타이타늄(Ti), 코발트(Co), 니켈(Ni), NiPt 등을 들 수 있다. 금속층의 형성은 통상 이 종의 금속막의 형성에 적용되는 방법을 이용할 수 있으며, 구체적으로는, CVD(Chemical Vapor Deposition)에 의한 성막을 들 수 있다. 이 때의 금속층의 두께는 특별히 한정되지 않지만, 5nm 이상 10nm 이하의 막의 예를 들 수 있다. 본 발명에 있어서는, 금속층이 NiPt층(Pt 함유율 0질량% 초과 20질량% 이하가 바람직함), Ni층(Pt 함유율 0질량%)인 것이, 그 에칭액의 현저한 효과가 발휘되기 때문에 바람직하다.
금속층은, 상기에 든 금속 원자 이외에, 그 외의 원소를 포함하고 있어도 된다. 예를 들면, 불가피적으로 혼입되는 산소나 질소는 존재하고 있어도 된다. 불가피 불순물의 양은 예를 들면, 1ppt~10ppm 정도로 억제되어 있는 것이 바람직하다.
상기의 공정 (a)에 있어서 실리콘층(2)의 상측에 금속층(1)이 형성된 후, 어닐링(소결)이 행해져, 그 계면에 금속-Si 반응막(제3 층: 저마늄 실리사이드층)(3)이 형성된다(공정 (b)). 어닐링은 통상 이 종의 소자의 제조에 적용되는 조건에 따르면 되는데, 예를 들면 200~1000℃에서 처리하는 것을 들 수 있다. 이 때의 저마늄 실리사이드층(3)의 두께는 특별히 한정되지 않지만, 50nm 이하의 층으로 되어 있는 예를 들 수 있으며, 또한 10nm 이하의 층으로 되어 있는 예를 들 수 있다. 하한값은 특별히 없지만, 1nm 이상인 것이 실제적이다. 이 저마늄 실리사이드층은 저저항막으로서 적용되며, 그 하부에 위치하는 소스 전극, 드레인 전극과, 그 상부에 배치되는 배선을 전기적으로 접속하는 도전부로서 기능한다. 따라서, 저마늄 실리사이드층에 결손이나 부식이 발생하면 이 도통이 저해되어, 소자 오작동 등의 품질 저하로 이어지는 경우가 있다. 특히, 최근, 기판 내부의 집적회로 구조는 미세화되고 있어, 미소한 손상이더라도 소자의 성능에 있어서 큰 영향을 줄 수 있다. 이로 인하여, 이와 같은 결손이나 부식은 가급적 방지되는 것이 바람직하다.
다음으로, 잔존한 금속층(1)의 에칭이 행해진다(공정 (b)->공정 (c)). 본 실시형태에 있어서는, 이 때 에칭액이 적용되어, 금속층(1)의 상측으로부터 에칭액을 부여하여 접촉시킴으로써, 금속층(1)을 제거한다. 에칭액의 부여 형태에 대해서는 후술한다.
실리콘층(2)은, SiGe 에피텍셜층으로 이루어지며, 화학적 기상 성장(CVD)법에 의하여, 특정의 결정성을 갖는 실리콘 기판 상에 결정 성장시켜 형성할 수 있다. 혹은, 전자선 에피텍시(MBE)법 등에 의하여, 원하는 결정성으로 형성한 에피텍셜층으로 해도 된다.
실리콘층을 P형의 층으로 하려면, 농도가 1×1014cm-3~1×1021cm-3 정도의 붕소(B)가 도프되는 것이 바람직하다. N형의 층으로 하려면, 인(P)이 1×1014cm-3~1×1021cm-3의 농도로 도프되는 것이 바람직하다.
SiGe 에피텍셜층에 있어서의 Ge 농도는, 20질량% 이상인 것이 바람직하고, 40질량% 이상인 것이 보다 바람직하다. 상한으로서는, 100질량% 이하가 바람직하고, 90질량% 이하가 보다 바람직하다. Ge 농도를 상기의 범위로 함으로써, 처리 후의 웨이퍼의 면내 균일성을 향상시킬 수 있어 바람직하다. Ge가 비교적 고농도인 것이 바람직한 이유로서는 이하와 같이 추정된다. Ge와 Si를 비교한 경우에, Si는 산화된 후에 산화막 SiOx를 생성하고, 이 산화종은 용출되지 않아 반응 정지층이 된다고 해석된다. 이로 인하여, 웨이퍼 내에서, Ge가 용출된 부분과, SiOx에 의하여 반응이 정지한 부분에 차가 발생하여, 결과적으로 웨이퍼의 면내 균일성이 손상될 수 있다. 한편, Ge 농도가 높아지면 상기 기구에서의 SiOx에 의한 저해의 영향이 작아져, 특히 본 발명의 에칭액과 같이 금속층에 대하여 높은 제거성이 있는 약액을 적용했을 때에 웨이퍼의 면내 균일성을 확보할 수 있다고 생각된다. 다만, 저마늄 100질량%의 경우, 그 어닐링에 의하여 제2 층의 합금을 따라 형성되는 층은, 저마늄과 제2 층의 특정 금속 원소를 포함하고, 실리콘을 포함하지 않지만, 본 명세서에서는 편의상 이를 포함하여 저마늄 실리사이드층이라고 칭한다.
저마늄 실리사이드층(제3 층)은, 상기 제1 층과 제2 층과의 사이에 개재하는 저마늄(Ge) 및 상기 특정 금속 원소를 함유하는 층이다. 그 조성은, 특별히 한정되지 않지만, SixGeyMz(M: 금속 원소)의 식에서, x＋y＋z=1로 하고, 0.2≤x＋y≤0.8인 것이 바람직하며, 0.3≤x＋y≤0.7인 것이 보다 바람직하다. z에 대해서는, 0.2≤z≤0.8인 것이 바람직하고, 0.3≤z≤0.7인 것이 보다 바람직하다. x와 y의 비율의 바람직한 범위는 상기에서 규정한 바와 같다. 단, 제3 층에는 그 외의 원소가 포함되어 있어도 된다. 이것은, 상기 금속층(제2 층)에서 설명한 바와 같다.
(MOS 트랜지스터의 가공)
도 2는, MOS 트랜지스터의 제조예를 나타내는 공정도이다. (A)는 MOS 트랜지스터 구조의 형성 공정, (B)는 금속막의 스퍼터링 공정, (C)는 1회째의 어닐링 공정, (D)는 금속막의 선택 제거 공정, (E)는 2회째의 어닐링 공정이다.
도면에 나타내는 바와 같이, 실리콘 기판(21)의 표면에 형성된 게이트 절연막(22)을 통하여 게이트 전극(23)이 형성되어 있다. 실리콘 기판(21)의 게이트 전극(23)의 양측에 익스텐션 영역이 별도 형성되어 있어도 된다. 게이트 전극(23)의 상측에, NiPt층과의 접촉을 방지하는 보호층(도시하지 않음)이 형성되어 있어도 된다. 또한, 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 사이드 월(25)이 형성되고, 이온 주입에 의하여 소스 전극(26) 및 드레인 전극(27)이 형성되어 있다.
다음으로, 도면에 나타내는 바와 같이, NiPt막(28)이 형성되어, 급속 어닐링 처리가 실시된다. 이로써, NiPt막(28) 중의 원소를 실리콘 기판 중에 확산시켜 실리사이드화시킨다. 그 결과, 소스 전극(26) 및 드레인 전극(27)의 상부가 실리사이드화되어, NiPtGeSi 소스 전극부(26A) 및 NiPtSiGe 드레인 전극부(27A)가 형성된다. 이 때, 필요에 따라, 도 2(E)에 나타낸 바와 같이 2회째의 어닐링을 함으로써 전극 부재를 원하는 상태로 변화시킬 수 있다. 상기 1회째와 2회째의 어닐링 온도는 특별히 한정되지 않지만, 예를 들면 400~1100℃에서 행할 수 있다.
실리사이드화에 기여하지 않고 남은 NiPt막(28)은, 본 발명의 에칭액을 이용함으로써 제거할 수 있다(도 2(C)(D)). 이 때, 도시한 것은 큰 폭으로 모식화하여 나타내고 있으며, 실리사이드화된 층(26A, 27A)의 상부에 퇴적하여 남는 NiPt막이 있어도 되고 없어도 된다. 반도체 기판 내지 그 제품의 구조도 간략화하여 도시하고 있으며, 필요에 따라서, 필요한 부재가 있는 것으로서 해석하면 된다.
21 실리콘 기판: Si, SiGe, Ge
22 게이트 절연막: HfO2(High-k)
23 게이트 전극: Al, W, TiN or Ta
25 사이드 월: SiOCN, SiN, SiO2(low-k)
26 소스 전극: SiGe, Ge
27 드레인 전극: SiGe, Ge
28 금속층: Ni, Pt, Ti
도시하지 않음 캡: TiN
본 발명의 에칭 방법이 적용되는 반도체 기판을 상술했지만, 이 구체예에 한정하지 않고, 다른 반도체 기판에도 적용할 수 있다. 예를 들면, 소스 및/또는 드레인 영역 상에 실리사이드 패턴을 갖는 고유전막/금속 게이트 FinFET를 포함하는 반도체 기판을 들 수 있다.
도 3은 본 발명의 다른 실시형태에 관한 기판 구조를 모식적으로 나타내는 단면도이다. 90A는, 제1 디바이스 영역에 위치하는 제1 게이트 스택이다. 90B는, 제2 소자 영역에 위치하는 제2 게이트 스택이다. 여기에서, 게이트 스택은, 도전성 탄탈럼 합금층 또는 TiAlC를 함유한다. 제1 게이트 스택에 대하여 설명하면, 92A는 웰이다. 94A가 제1 소스/드레인 확장 영역, 96A가 제1 소스/드레인 영역, 91A가 제1 금속 반도체 합금 부분이다. 95A가 제1 게이트 스페이서이다. 97A가 제1 게이트 절연막이며, 81이 제1 일함수 재료층(first work function material layer), 82A가 제2 일함수 재료층(second work function material layer)이다. 83A가 전극이 되는 제1 금속부이다. 93은 트렌치 구조부이며, 99는 평탄화 유전체층이다. 80은 하층 반도체층이다.
제1 게이트 스택도 동일한 구조이며, 그 91B, 92B, 94B, 95B, 96B, 97B, 82B, 83B가 각각, 제1 게이트 스택의 91A, 92A, 94A, 95A, 96A, 97A, 82A, 83A에 대응한다. 양자의 구조상의 상이점을 들면, 제1 게이트 스택에는, 제1 일함수 재료층(81)이 있지만, 제2 게이트 스택에는 그것이 마련되어 있지 않다.
일함수 재료층은, p형의 일함수 재료층 및 n형의 일함수 재료층 중 어느 것이어도 된다. p형 일함수 재료는, 실리콘의 가전자대 에너지 준위와 미드 밴드 갭 에너지 준위의 사이에 있는 일함수를 갖는 재료를 가리킨다. 즉, 실리콘의 에너지 준위에 있어서, 전도대의 에너지 준위와 가전자대 에너지 레벨이 등가로 분리되어 있는 것이다. n형 일함수 재료는, 실리콘의 전도대의 에너지 준위와 실리콘의 미드 밴드 갭 에너지 준위와의 사이에 일함수를 갖는 재료를 가리킨다.
일함수 재료층의 재료는 도전성 탄탈럼 합금층 또는 TiAlC인 것이 바람직하다. 도전성 탄탈럼 합금층은, (i) 탄탈럼과 알루미늄과의 합금, (ii) 탄탈럼 및 탄소의 합금, (iii) 탄탈럼, 알루미늄, 및 탄소의 합금으로부터 선택된 재료를 포함할 수 있다.
(i) TaAl
탄탈럼과 알루미늄과의 합금에 있어서, 탄탈럼의 원자 농도는 10%~99%로 할 수 있다. 알루미늄의 원자 농도는 1%~90%로 할 수 있다.
(ii) TaC
탄탈럼과 탄소의 합금에 있어서, 탄탈럼의 원자 농도는 20%~80%로 할 수 있다. 탄소의 원자 농도는, 20%~80%로 할 수 있다.
(iii) TaAlC
탄탈럼, 알루미늄, 및 탄소의 합금에 있어서, 탄탈럼의 원자 농도는 15%~80%로 할 수 있다. 알루미늄의 원자 농도는 1%~60%로 할 수 있다. 탄소의 원자 농도는 15%~80%로 할 수 있다.
다른 실시형태에서는, 일함수 재료층을, (iv) 질화 타이타늄으로 본질적으로 이루어지는 질화 타이타늄층 혹은, (v) 타이타늄과 알루미늄과 탄소의 합금층으로 할 수 있다.
(iv) TiN
질화 타이타늄층에 있어서, 타이타늄의 원자 농도는 30%~90%로 할 수 있다. 질소의 원자 농도는, 10%~70%로 할 수 있다.
(v) TiAlC
타이타늄과 알루미늄과 탄소의 합금층에 있어서, 타이타늄의 원자 농도는 15%~45%로 할 수 있다. 알루미늄의 원자 농도는, 5%~40%로 할 수 있다. 탄소의 원자 농도는, 5%~50%로 할 수 있다.
상기 일함수 재료층은, 원자층 퇴적(ALD), 물리 증착(PVD), 또는 화학 증착(CVD) 등에 의하여 형성할 수 있다. 일함수 재료층은 게이트 전극을 덮도록 형성되는 것이 바람직하고, 그 막두께는 100nm 이하가 바람직하며, 50nm 이하가 보다 바람직하고, 1nm~10nm가 더 바람직하다.
그 중에서도, 본 발명에 있어서는, 에칭의 선택성이 적합하게 발현되는 관점에서, TiAlC의 층이 채용된 기판을 적용하는 것이 바람직하다.
본 실시형태의 소자에 있어서, 게이트 유전체층은, 금속과 산소를 포함하는 high-k 재료로 이루어진다. high-k 게이트 유전체 재료로서는, 공지의 것을 사용할 수 있다. 그 막은 통상의 방법에 따라 퇴적시킬 수 있다. 예를 들면, 화학 증착(CVD), 물리 증착(PVD), 분자선 증착법(MBD), 펄스 레이저 증착(PLD), 액체 원료 미스트 화학 퇴적(LSMCD), 원자층 퇴적(ALD) 등을 들 수 있다. 전형적인 high-k 유전체 재료로서는, HfO2, ZrO2, La2O3, Al2O3, TiO2, SrTiO3, LaAlO3, Y2O3, HfOxNy, ZrOxNy, La2OxNy, Al2OxNy, TiOxNy, SrTiOxNy, LaAlOxNy, Y2OxNy 등을 들 수 있다. x는 0.5~3이며, y는 0~2이다. 게이트 유전체층의 두께는, 0.9~6nm인 것이 바람직하고, 1~3nm가 보다 바람직하다. 그 중에서도, 게이트 유전체층이 산화 하프늄(HfO2)으로 이루어지는 것이 바람직하다.
그 외의 부재나 구조는 적절히 통상의 재료에 의하여 상법에 따라 형성할 수 있다. 그 상세에 대해서는, 미국 공개공보 제2013/0214364호, 미국 공개공보 제2013/0341631호를 참조할 수 있으며, 본 발명에 인용하여 원용한다(incorporate by reference).
본 발명의 바람직한 실시형태에 관한 에칭액에 의하면, 상술한 바와 같은 일함수 재료층이 노출된 기판이더라도, 그 층의 손상을 억제하면서, 효과적으로 제1 층의 금속(Ni, Pt, Ti 등)을 제거할 수 있다.
[에칭액]
다음으로, 본 발명의 에칭액의 바람직한 실시형태에 대하여 설명한다. 본 실시형태의 에칭액은 산성 화합물과 필요에 따라 산화제를 함유한다. 이하, 임의의 것을 포함하여, 각 성분에 대하여 설명한다.
(특정 산성 화합물)
특정 산성 화합물은, 황산(H2SO4), 질산(HNO3), 인산(H3PO4), 포스폰산(H3PO3), 유기산이다.
유기산으로서는, 설폰산기, 카복실기, 인산기, 포스폰산기, 또는 하이드록삼산기를 갖는 유기산 화합물이 바람직하다. 이 유기산 화합물은, 탄소수 1~24가 바람직하고, 탄소수 1~16인 것이 보다 바람직하며, 탄소수 1~8인 것이 특히 바람직하다.
유기산으로서는, 그 중에서도, 하기 식 (O-1)로 나타나는 화합물로 이루어지는 것이 바람직하다.
Ra-(Ac)n … (O-1)
Ra는, 탄소수 1~24(탄소수 1~16이 바람직하고, 1~12가 보다 바람직하며, 1~8이 특히 바람직함)의 알킬기, 탄소수 2~24(탄소수 2~16이 바람직하고, 2~12가 보다 바람직하며, 2~8이 특히 바람직함)의 알켄일기, 탄소수 2~24(탄소수 2~16이 바람직하고, 2~12가 보다 바람직하며, 2~8이 특히 바람직함)의 알카인일기, 탄소수 6~18(탄소수 6~14가 바람직하고, 6~10이 보다 바람직함)의 아릴기, 탄소수 7~19(탄소수 7~15가 바람직하고, 7~11이 보다 바람직함)의 아랄킬기가 바람직하다. Ra가 알킬기, 알켄일기, 알카인일기일 때, O, S, CO, NRN(RN의 정의는 하기 참조)이, 예를 들면 1~6개, 개재하고 있어도 된다. 또, Ra는 추가로 치환기 T를 갖고 있어도 되고, 상기 임의의 치환기로서는, 하이드록시기, 설판일기, NRN 2, 할로젠 원자(불소 원자, 염소 원자, 브로민 원자 등)를 들 수 있다. 임의의 치환기는, 예를 들면 1~6개가 바람직하고, 1~4개가 보다 바람직하다.
Ac는 설폰산기, 카복실기, 인산기, 포스폰산기, 또는 하이드록삼산기이다. Ac가 카복실기 또는 하이드록삼산기일 때, Ra는 수소 원자여도 된다.
n은 각각 독립적으로 1~4의 정수이다.
산성 화합물의 구체예로서는, 하기 실시예로 든 것을 예시할 수 있다. 이를, 비교적 다량으로 적용하는 것(다량계)과, 소량으로 적용하는 것(소량계)으로 나누어 규정하면, 하기 표 A와 같다.
[표 A]
Figure 112015106931033-pct00008
다량계와 소량계의 구별은 본 발명의 효과와의 관계로 구분되면 되지만, 기준으로서는, 화합물의 융점이나 사용되는 용매에 대한 용해도 등과의 관계로 평가할 수 있다. 다만, 다량계인 것은 조합하는 산화제의 종류나 에칭 대상 등과의 관계로, 소량으로 이용해도 된다(실시예의 시험 401, 407 참조). 혹은, 에칭력의 강도를 고려하여, 저농도로 적용해도 된다(실시예의 시험 203 참조).
산성 화합물의 농도는, 에칭액 중, 0.01질량% 이상인 것이 바람직하고, 2질량% 이상이 보다 바람직하며, 5질량% 이상 함유시키는 것이 특히 바람직하다. 상한으로서는, 99질량% 이하인 것이 바람직하고, 95질량% 이하인 것이 보다 바람직하며, 90질량% 이하가 더 바람직하고, 70질량% 이하가 보다 더 바람직하며, 60질량% 이하가 특히 바람직하다.
다량계와 소량계로 나누어 규정하면, 다량계의 경우 25질량% 이상인 것이 바람직하고, 50질량% 이상인 것이 보다 바람직하며, 70질량% 이상인 것이 특히 바람직하다. 상한으로서는, 99질량% 이하인 것이 바람직하고, 95질량% 이하인 것이 보다 바람직하며, 90질량% 이하인 것이 특히 바람직하다.
소량계의 경우 0.01질량% 이상인 것이 바람직하고, 0.1질량% 이상인 것이 보다 바람직하며, 1질량% 이상인 것이 특히 바람직하다. 상한으로서는, 50질량% 미만인 것이 바람직하고, 40질량% 이하인 것이 보다 바람직하며, 35질량% 이하인 것이 특히 바람직하다.
산성 화합물을 상기의 범위로 함으로써, 금속층(제2 층)의 양호한 에칭성을 유지하면서, 저마늄 함유층(제1 층) 내지 저마늄 실리사이드층(제3 층)의 손상(표면 거칠기)을 효과적으로 억제할 수 있기 때문에 바람직하다. 에칭액의 성분의 동정에 관해서는, 산성 화합물로서 확인될 필요까지는 없고, 예를 들면 황산의 경우, 수용액 중에서 황산 이온(SO4 2-)이 동정됨으로써, 그 존재 및 양이 파악되는 것이다.
다만, 본 발명에 있어서, 상기 산성 화합물은, 1종만을 이용해도 되고, 2종 이상을 병용해도 된다. 2종 이상을 병용하는 경우, 그 병용 비율은 특별히 한정되지 않지만, 합계 사용량은, 2종 이상의 산성 화합물의 총합으로서 상기 농도 범위로 하는 것이 바람직하다. 다만, 2종 이상 병용하는 경우의 바람직한 조합으로서는, 상기 "다량계"로 든 화합물끼리의 병용, 또는 상기 "소량계"로 든 화합물끼리의 병용이지만, 본 발명의 효과를 나타내는 한, 상기 "다량계"와 "소량계"의 화합물을 병용하는 것도 가능하다.
(산화제)
본 실시형태에 관한 에칭액에는 산화제가 포함되는 것이 바람직하다. 산화제로서는, 질산 또는 과산화 수소가 바람직하다.
그 농도는, 에칭액 중, 0.1질량% 이상인 것이 바람직하고, 1질량% 이상이 보다 바람직하며, 2질량% 이상 함유시키는 것이 특히 바람직하다. 상한으로서는, 50질량% 이하가 바람직하고, 45질량% 이하가 보다 바람직하며, 35질량% 이하가 특히 바람직하다.
산화제의 함유량을 상기의 범위로 함으로써, 금속층(제2 층)의 양호한 에칭성을 유지하면서, 저마늄 함유층(제1 층) 내지 저마늄 실리사이드층(제3 층)의 손상을 효과적으로 억제할 수 있기 때문에 바람직하다. 다만, 에칭액의 성분의 동정에 관해서는, 예를 들면 질산으로서 확인될 필요까지는 없고, 수용액 중에서 질산 이온(NO3 -)이 동정됨으로써, 그 존재 및 양이 파악되는 것이다. 다만, 산화제는, 1종만을 이용해도 되고, 2종 이상을 병용해도 된다.
본 명세서에 있어서 화합물의 표시(예를 들면, 화합물이라고 말미에 붙여 부를 때)에 대해서는, 상기 화합물 자체 외에, 그 염, 그 이온을 포함하는 의미로 이용한다. 또, 원하는 효과를 나타내는 범위에서, 에스터화하거나 치환기를 도입하는 등 일부를 변화시킨 유도체를 포함하는 의미이다.
본 명세서에 있어서 치환·무치환을 명기하고 있지 않는 치환기(연결기에 대해서도 동일)에 대해서는, 그 기에 임의의 치환기를 갖고 있어도 된다는 의미이다. 이는 치환·무치환을 명기하고 있지 않는 화합물에 대해서도 동의이다. 바람직한 치환기로서는, 하기 치환기 T를 들 수 있다.
치환기 T로서는, 하기의 것을 들 수 있다.
알킬기(바람직하게는 탄소 원자수 1~20의 알킬기, 예를 들면 메틸, 에틸, 아이소프로필, t-뷰틸, 펜틸, 헵틸, 1-에틸펜틸, 벤질, 2-에톡시에틸, 1-카복시메틸 등), 알켄일기(바람직하게는 탄소 원자수 2~20의 알켄일기, 예를 들면 바이닐, 알릴, 올레일 등), 알카인일기(바람직하게는 탄소 원자수 2~20의 알카인일기, 예를 들면 에타인일, 뷰타다인일, 페닐에타인일 등), 사이클로알킬기(바람직하게는 탄소 원자수 3~20의 사이클로알킬기, 예를 들면 사이클로프로필, 사이클로펜틸, 사이클로헥실, 4-메틸사이클로헥실 등), 아릴기(바람직하게는 탄소 원자수 6~26의 아릴기, 예를 들면 페닐, 1-나프틸, 4-메톡시페닐, 2-클로로페닐, 3-메틸페닐 등), 헤테로환기(바람직하게는 탄소 원자수 2~20의 헤테로환기, 혹은 바람직하게는 적어도 하나의 산소 원자, 황 원자, 질소 원자를 갖는 5 또는 6원환의 헤테로환기, 예를 들면 2-피리딜, 4-피리딜, 2-이미다졸일, 2-벤조이미다졸일, 2-싸이아졸일, 2-옥사졸일 등), 알콕시기(바람직하게는 탄소 원자수 1~20의 알콕시기, 예를 들면 메톡시, 에톡시, 아이소프로필옥시, 벤질옥시 등), 아릴옥시기(바람직하게는 탄소 원자수 6~26의 아릴옥시기, 예를 들면 페녹시, 1-나프틸옥시, 3-메틸페녹시, 4-메톡시페녹시 등), 알콕시카보닐기(바람직하게는 탄소 원자수 2~20의 알콕시카보닐기, 예를 들면 에톡시카보닐, 2-에틸헥실옥시카보닐 등), 아미노기(바람직하게는 탄소 원자수 0~20의 아미노기, 알킬아미노기, 아릴아미노기를 포함하고, 예를 들면 아미노, N,N-다이메틸아미노, N,N-다이에틸아미노, N-에틸아미노, 아닐리노 등), 설파모일기(바람직하게는 탄소 원자수 0~20의 설파모일기, 예를 들면 N,N-다이메틸설파모일, N-페닐설파모일 등), 아실기(바람직하게는 탄소 원자수 1~20의 아실기, 예를 들면 아세틸, 프로피온일, 뷰틸일, 벤조일 등), 아실옥시기(바람직하게는 탄소 원자수 1~20의 아실옥시기, 예를 들면 아세틸옥시, 벤조일옥시 등), 카바모일기(바람직하게는 탄소 원자수 1~20의 카바모일기, 예를 들면 N,N-다이메틸카바모일, N-페닐카바모일 등), 아실아미노기(바람직하게는 탄소 원자수 1~20의 아실아미노기, 예를 들면 아세틸아미노, 벤조일아미노 등), 설폰아마이드기(바람직하게는 탄소 원자수 0~20의 설파모일기, 예를 들면 메테인설폰아마이드, 벤젠설폰아마이드, N-메틸메테인설폰아마이드, N-에틸벤젠설폰아마이드 등), 알킬싸이오기(바람직하게는 탄소 원자수 1~20의 알킬싸이오기, 예를 들면 메틸싸이오, 에틸싸이오, 아이소프로필싸이오, 벤질싸이오 등), 아릴싸이오기(바람직하게는 탄소 원자수 6~26의 아릴싸이오기, 예를 들면 페닐싸이오, 1-나프틸싸이오, 3-메틸페닐싸이오, 4-메톡시페닐싸이오 등), 알킬 혹은 아릴설폰일기(바람직하게는 탄소 원자수 1~20의 알킬 혹은 아릴설폰일기, 예를 들면 메틸설폰일, 에틸설폰일, 벤젠설폰일 등), 하이드록실기, 사이아노기, 할로젠 원자(예를 들면 불소 원자, 염소 원자, 브로민 원자, 아이오딘 원자 등)이며, 보다 바람직하게는 알킬기, 알켄일기, 아릴기, 헤테로환기, 알콕시기, 아릴옥시기, 알콕시카보닐기, 아미노기, 아실아미노기, 하이드록실기 또는 할로젠 원자이며, 특히 바람직하게는 알킬기, 알켄일기, 헤테로환기, 알콕시기, 알콕시카보닐기, 아미노기, 아실아미노기 또는 하이드록실기이다.
또, 이들의 치환기 T로 든 각 기는, 상기의 치환기 T가 더 치환되어 있어도 된다.
화합물 내지 치환기·연결기 등이 알킬기·알킬렌기, 알켄일기·알켄일렌기, 알카인일기·알카인일렌기 등을 포함할 때, 이들은 환상이어도 되고 쇄상이어도 되며, 또 직쇄여도 되고 분기하고 있어도 되며, 상기와 같이 치환되어 있어도 되고 무치환이어도 된다. 또 아릴기, 헤테로환기 등을 포함할 때, 이들은 단환이어도 되고 축환이어도 되며, 마찬가지로 치환되어 있어도 되고 무치환이어도 된다.
(수 매체)
본 발명의 에칭액에는, 그 일 실시형태에 있어서, 그 매체로서 물(수 매체)이 적용되어도 된다. 물(수 매체)로서는, 본 발명의 효과를 해치지 않는 범위에서 용해 성분을 포함하는 수성 매체여도 되고, 혹은 불가피적인 미량 혼합 성분을 포함하고 있어도 된다. 그 중에서도, 증류수나 이온 교환수, 혹은 초순수와 같은 정화 처리가 실시된 물이 바람직하고, 반도체 제조에 사용되는 초순수를 이용하는 것이 특히 바람직하다.
(키트)
본 발명에 있어서의 에칭액은, 그 원료를 복수로 분할한 키트로 해도 된다. 예를 들면, 제1 액으로서 상기 산성 화합물을 물에 함유하는 액조성물을 준비하고, 제2 액으로서 상기 산화제를 수 매체에 함유하는 액조성물을 준비하는 양태를 들 수 있다.
그 사용예로서는, 양 액을 혼합하여 에칭액을 조액하고, 그 후 적시에 상기 에칭 처리에 적용하는 양태가 바람직하다. 이와 같이 함으로써, 각 성분의 분해에 의한 액성능의 열화를 초래하는 일 없이, 원하는 에칭 작용을 효과적으로 발휘시킬 수 있다. 여기에서, 혼합 후 "적시"란, 혼합 후 원하는 작용을 잃을 때까지의 시기를 가리키며, 구체적으로는 60분 이내인 것이 바람직하고, 30분 이내인 것이 보다 바람직하며, 10분 이내인 것이 더 바람직하고, 1분 이내인 것이 특히 바람직하다. 하한은 특별히 없지만, 1초 이상인 것이 실제적이다.
제1 액과 제2 액의 혼합의 방법은 특별히 한정되지 않지만, 제1 액과 제2 액을 각각의 유로에 유통시키고, 양자를 그 합류점에서 합류시켜 혼합하는 것이 바람직하다. 그 후, 추가로 유로를 유통시켜, 합류하여 얻어진 에칭액을 토출구로부터 토출 내지 분사하고, 반도체 기판과 접촉시키는 것이 바람직하다. 이 실시형태로 말하자면, 상기 합류점에서의 합류 혼합으로부터 반도체 기판으로의 접촉까지의 과정이, 상기 "적시"에 행해지는 것이 바람직하다. 이를, 도 4를 이용하여 설명하면, 조제된 에칭액이 토출구(13)로부터 분사되어, 처리 용기(처리조)(11) 내의 반도체 기판(S)의 상면에 적용된다. 동 도면에 나타낸 실시형태에서는, A 및 B의 2액이 공급되어, 합류점(14)에서 합류하고, 그 후 유로(fc)를 통하여 토출구(13)로 이행하도록 되어 있다. 유로(fd)는 약액을 재이용하기 위한 반환 경로를 나타내고 있다. 반도체 기판(S)은 회전 테이블(12) 상에 있으며, 회전 구동부(M)에 의하여 회전 테이블과 함께 회전되는 것이 바람직하다. 다만, 이와 같은 기판 회전식의 장치를 이용하는 실시형태는, 키트로 하지 않는 에칭액을 이용한 처리에 있어서도 동일하게 적용할 수 있다.
다만, 본 발명의 에칭액은, 그 사용 용도를 감안하여, 액중의 불순물, 예를 들면 금속 분(分) 등은 적은 것이 바람직하다. 특히, 액중의 Na, K, Ca이온 농도가 1ppt~1ppm의 범위에 있는 것이 바람직하다. 또, 에칭액에 있어서, 평균 입경 0.5μm 이상의 조대 입자수가 100개/cm3 이하의 범위에 있는 것이 바람직하고, 50개/cm3 이하의 범위에 있는 것이 보다 바람직하다.
(용기)
본 발명의 에칭액은, (키트인지 아닌지에 관계없이)내부식성 등이 문제가 되지 않는 한, 임의의 용기에 충전하여 보관, 운반, 그리고 사용할 수 있다. 또, 반도체 용도용으로, 용기의 청결도가 높고, 불순물의 용출이 적은 것이 바람직하다. 사용 가능한 용기로서는, 아이셀로 가가쿠(주)제의 "클린 보틀" 시리즈, 고다마 주시 고교(주)제의 "퓨어 보틀" 등을 들 수 있지만, 이들에 한정되는 것은 아니다.
[에칭 조건]
본 발명의 에칭 방법에 있어서는, 매엽식 장치를 이용하는 것이 바람직하다. 구체적으로 매엽식 장치는, 처리조를 갖고, 상기 처리조에서 상기 반도체 기판을 반송 혹은 회전시켜, 그 처리조 내에 상기 에칭액을 부여(토출, 분사, 유하, 적하 등)하여, 상기 반도체 기판에 상기 에칭액을 접촉시키는 것이 바람직하다.
매엽식 장치의 메리트로서는, (i) 항상 신선한 에칭액이 공급되므로, 재현성이 좋고, (ii) 면내 균일성이 높은 것과 같은 것을 들 수 있다. 또한, 에칭액을 복수로 나눈 키트를 이용하기 쉽고, 예를 들면 상기 제1 액과 제2 액을 인라인으로 혼합하여, 토출하는 방법이 적합하게 채용된다. 이 때, 상기의 제1 액과 제2 액을 모두 온도 조절하거나, 어느 한쪽만 온도 조절하여, 인라인으로 혼합하여 토출하는 방법이 바람직하다. 그 중에서도, 모두 온도 조절하는 실시형태가 보다 바람직하다. 라인의 온도 조절을 행할 때의 관리 온도는, 하기 처리 온도와 동일한 범위로 하는 것이 바람직하다.
매엽식 장치는 그 처리조에 노즐을 구비하는 것이 바람직하고, 이 노즐을 반도체 기판의 면방향으로 스윙시켜 에칭액을 반도체 기판에 토출하는 방법이 바람직하다. 이와 같이 함으로써, 액의 열화를 방지할 수 있어 바람직하다. 또, 키트로 하여 2액 이상으로 나눔으로써 가스 등을 발생시키기 어렵게 할 수 있어 바람직하다.
에칭을 행하는 처리 온도는, 하기 실시예에서 나타내는 온도 측정 방법에 있어서, 20℃ 이상인 것이 바람직하고, 30℃ 이상인 것이 보다 바람직하다. 상한으로서는, 80℃ 이하인 것이 바람직하고, 70℃ 이하인 것이 보다 바람직하며, 60℃ 이하인 것이 특히 바람직하다. 상기 하한값 이상으로 함으로써, 제2 층에 대한 충분한 에칭 속도를 확보할 수 있어 바람직하다. 상기 상한값 이하로 함으로써, 에칭 처리 속도의 경시 안정성을 유지할 수 있어 바람직하다. 또, 실온 부근에서 처리할 수 있어, 에너지 소비의 삭감으로도 이어진다.
에칭액의 공급 속도는 특별히 한정되지 않지만, 0.05~5L/min으로 하는 것이 바람직하고, 0.1~3L/min으로 하는 것이 보다 바람직하다. 상기 하한값 이상으로 함으로써, 에칭의 면내의 균일성을 더 양호하게 확보할 수 있어 바람직하다. 상기 상한값 이하로 함으로써, 연속 처리 시에 안정된 성능을 확보할 수 있어 바람직하다. 반도체 기판을 회전시킬 때에는, 그 크기 등에 따라서도 다르지만, 상기와 동일한 관점에서, 50~1000rpm으로 회전시키는 것이 바람직하다.
본 발명의 바람직한 실시형태에 관한 매엽식의 에칭에 있어서는, 반도체 기판을 소정의 방향으로 반송 혹은 회전시켜, 그 공간에 에칭액을 분사하고 상기 반도체 기판에 상기 에칭액을 접촉시키는 것이 바람직하다. 에칭액의 공급 속도나 기판의 회전 속도에 대해서는 이미 설명한 바와 동일하다.
본 발명의 바람직한 실시형태에 관한 매엽식의 장치 구성에 있어서는, 도 5에 나타내는 바와 같이, 토출구(노즐)를 이동시키면서, 에칭액을 부여하는 것이 바람직하다. 구체적으로, 본 실시형태에 있어서는, 반도체 기판(S)에 대하여 에칭액을 적용할 때에, 기판이 r방향으로 회전되고 있다. 한편, 상기 반도체 기판의 중심부로부터 단부로 뻗는 이동 궤적선(t)을 따라, 토출구가 이동하도록 되어 있다. 이와 같이 본 실시형태에 있어서는, 기판의 회전 방향과 토출구의 이동 방향이 상이한 방향으로 설정되어 있으며, 이로써 양자가 서로 상대 운동하도록 되어 있다. 그 결과, 반도체 기판의 전체면에 골고루 에칭액을 부여할 수 있어, 에칭의 균일성이 적합하게 확보되는 구성으로 되어 있다.
토출구(노즐)의 이동 속도는 특별히 한정되지 않지만, 0.1cm/s 이상인 것이 바람직하고, 1cm/s 이상인 것이 보다 바람직하다. 한편, 그 상한으로서는, 30cm/s 이하인 것이 바람직하고, 15cm/s 이하인 것이 보다 바람직하다. 이동 궤적선은 직선이어도 되고 곡선(예를 들면 원호상)이어도 된다. 어느 경우에도 이동 속도는 실제의 궤적선의 거리와 그 이동에 소비된 시간으로부터 산출할 수 있다. 기판 1매의 에칭에 필요한 시간은 10~180초의 범위인 것이 바람직하다.
상기 금속층은 높은 에칭 레이트로 에칭되는 것이 바람직하다. 제2 층(금속층)의 에칭 레이트[R2]는, 특별히 한정되지 않지만, 생산 효율을 고려하여, 20Å/min 이상인 것이 바람직하고, 40Å/min 이상인 것이 보다 바람직하며, 100Å/min 이상이 더 바람직하고, 200Å/min 이상인 것이 특히 바람직하다. 상한은 특별히 없지만, 1200Å/min 이하인 것이 실제적이다.
금속층의 노출폭은 특별히 한정되지 않지만, 본 발명의 이점이 보다 현저해지는 관점에서, 2nm 이상인 것이 바람직하고, 4nm 이상인 것이 보다 바람직하다. 마찬가지로 효과의 현저성의 관점에서, 상한값은 1000nm 이하인 것이 실제적이고, 100nm 이하인 것이 바람직하며, 20nm 이하인 것이 보다 바람직하다.
저마늄을 포함하는 층(제1 층) 내지 그 실리사이드층의 에칭 레이트[R1]는, 특별히 한정되지 않지만, 과도하게 제거되지 않는 것이 바람직하고, 50Å/min 이하인 것이 바람직하며, 20Å/min 이하인 것이 보다 바람직하고, 10Å/min 이하인 것이 특히 바람직하다. 하한은 특별히 없지만, 측정 한계를 고려하면 0.1Å/min 이상인 것이 실제적이다.
제1 층의 선택적 에칭에 있어서, 그 에칭 레이트비([R2]/[R1])는 특별히 한정되지 않지만, 높은 선택성을 필요로 하는 소자를 전제로 말하자면, 2 이상인 것이 바람직하고, 10 이상인 것이 보다 바람직하며, 20 이상인 것이 더 바람직하다. 상한으로서는 특별히 규정되지 않고, 높을수록 바람직하지만, 5000 이하인 것이 실제적이다. 다만, 저마늄 실리사이드층(제3 층)의 에칭 거동은, 그 어닐링 전의 층(예를 들면 SiGe나 Ge의 층의 제1 층)과 공통되고 있으며, 그 에칭 속도나 표면 거칠기 상태는 제1 층의 평가에 따라서도 대용할 수 있다.
[반도체 기판 제품의 제조]
본 실시형태에 있어서는, 실리콘 웨이퍼 상에, 상기 실리콘층과 금속층을 형성한 반도체 기판으로 하는 공정과, 상기 반도체 기판을 어닐링하는 공정, 상기 반도체 기판에 에칭액을 부여하여, 에칭액과 금속층을 접촉시키고, 상기 금속층을 선택적으로 제거하는 공정을 통하여, 원하는 구조를 갖는 반도체 기판 제품을 제조하는 것이 바람직하다. 이 때, 에칭에는 상기 특정의 에칭액을 이용한다. 상기 공정의 순서는 제한되어 해석되는 것이 아니며, 각각의 공정 사이에 또 다른 공정을 포함하고 있어도 된다.
웨이퍼 사이즈는 특별히 한정되지 않지만, 직경 8인치, 직경 12인치, 또는 직경 14인치의 것을 적합하게 사용할 수 있다.
실시예
이하, 실시예를 들어 본 발명을 보다 상세하게 설명하지만, 본 발명은, 이하의 실시예에 한정되는 것은 아니다.
(샐리사이드 가공 기판의 제작)
시판 중인 실리콘 기판(직경: 12인치) 상에, SiGe를 에피텍셜 성장시켜, Pt/Ni 금속층(두께 20nm, Pt/Ni의 비율: 10/90[질량 기준])을 그 순서로 형성했다. 이 때, SiGe 에피텍셜층은, 저마늄을 50~60질량% 함유하고 있었다. 이 반도체 기판을, 800℃에서 10초 어닐링하고, 저마늄 실리사이드층을 형성하여 시험 기판으로 했다. 어닐링 후의 저마늄 실리사이드층의 두께는 15nm이며, 금속층의 두께는 5nm였다.
(에칭 시험)
상기의 시험용 기판에 대하여, 매엽식 장치(SPS-Europe B. V.사제, POLOS(상품명))로 하기의 조건으로 에칭을 행하여, 평가 시험을 실시했다.
·처리 온도 : 40℃
·토출량 : 1L/min.
·웨이퍼 회전수 : 500rpm
·노즐 이동 속도 : 7cm/s
다만, 에칭액의 공급은, 2액으로 나누어 라인 혼합에 의하여 행했다(도 4 참조). 공급 라인(fc)은 가열에 의하여 60℃로 온도 조절했다.
제1 액 (A): 산성 화합물 및 물
제2 액 (B): 산화제 및 물
제1 액과 제2 액의 비율은 체적으로 대략 등량이 되도록 했다. 처방에 따라서는, 산성 화합물뿐이기 때문에, 그 경우에는 1액으로의 처리로 했다.
(처리 온도의 측정 방법)
가부시키가이샤 호리바 세이사쿠쇼제의 방사 온도계 IT-550F(상품명)를 상기 매엽식 장치 내의 웨이퍼 상 30cm의 높이로 고정했다. 웨이퍼 중심으로부터 2cm 외측의 웨이퍼 표면 상에 온도계를 향하게 하여 약액을 흘려보내면서 온도를 계측했다. 온도는, 방사 온도계로부터 디지털 출력하여, 컴퓨터로 연속적으로 기록했다. 이 중 온도가 안정된 10초 간의 온도를 평균한 값을 웨이퍼 상의 온도로 했다.
(에칭 속도)
에칭 속도(ER)에 대해서는, 하기의 장치를 이용하여 에칭 처리 전후의 막두께를 측정함으로써 산출했다. 5점의 평균값을 채용했다.
막두께 측정 방법
4단자법에 의한 막두께 측정법을 채용했다. 장치는, 히타치 고쿠사이 엔지니어링제 VR-120S(상품명)를 이용했다.
(Ge 농도)
저마늄(Ge)을 포함하는 제1 층의 기판을 에칭 ESCA(ULVAC-PHI제 Quantera)로 0~30nm까지의 깊이 방향을 분석하여, 3~15nm 분석 결과에 있어서의 Ge 농도의 평균값을 Ge 농도(질량%)로 했다.
(실리사이드층 표면의 거칠기)
주사형 전자 현미경(SEM)에 의하여, 에칭 후의 기판 표면을 관찰했다. 5점을 추출하여 관찰한 결과, 평균적인 3점에 있어서의 육안 관찰에 있어서, 하기에 구분하여 면 거칠기 상태를 확인했다. 패널은 5명으로 하고, 평균적인 3명의 결과로부터 평가했다.
3: 얼룩 없음
2: 약간 얼룩 있음
1: 얼룩 있음
[표 1]
Figure 112015106756476-pct00002
ER: 에칭 속도(Å/min)
본 발명에 의하면, 저마늄을 포함하는 제1 층에 대하여, 특정 금속을 포함하는 제2 층을 선택적으로 제거할 수 있어, 저마늄 함유층의 표면 거칠기를 억제할 수 있는 것을 알 수 있다.
1 금속층(제2 층)
2 실리콘층(제1 층)
3 실리사이드층(제3 층)
11 처리 용기(처리조)
12 회전 테이블
13 토출구
14 합류점
S 기판
21 실리콘 기판
22 게이트 절연막
23 게이트 전극
25 사이드 월
26 소스 전극
27 드레인 전극
28 NiPt막
90A, 90B 치환 게이트 스택
92A, 92B 웰
94A, 94B 소스/드레인 확장 영역
96A, 96B 소스/드레인 영역
91A, 91B 금속 반도체 합금 부분
95A, 95B 게이트 스페이서
97A, 97B 게이트 절연막
81 제1 일함수 재료층
82A, 82B 제2 일함수 재료층
83A, 83B 금속 부분
93 트렌치 구조부
99 평탄화 유전체층
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것은 아니며, 첨부한 청구의 범위에 나타낸 발명의 정신과 범위에 반하지 않고 폭넓게 해석되는 것이 당연하다고 생각한다.
본원은, 2013년 5월 2일에 일본에서 특허출원된 특허출원 2013-097159에 근거하여 우선권을 주장하는 것이며, 이들은 여기에 참조하여 그 내용을 본 명세서의 기재된 일부로서 원용한다.

Claims (24)

  1. 저마늄(Ge)을 포함하는 제1 층과, 저마늄(Ge) 이외의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭액으로서, 하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)을 포함하는 에칭액.
    [특정 산성 화합물]
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  2. 삭제
  3. 저마늄(Ge)을 포함하는 제1 층과 저마늄(Ge) 이외의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭액으로서, 상기 제1 층의 저마늄(Ge)의 농도가 40질량% 이상이고, 하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)을 포함하는 에칭액.
    [특정 산성 화합물]
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  4. 청구항 1에 있어서,
    상기 제1 층의 저마늄(Ge)의 농도가 40질량% 이상인 에칭액.
  5. 청구항 1 또는 청구항 3에 있어서,
    상기 제2 층을 구성하는 금속 원소가, 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni), 및 코발트(Co)로부터 선택되는 에칭액.
  6. 삭제
  7. 청구항 1 또는 청구항 3에 있어서,
    상기 산성 화합물의 함유량이, 소량계인 것에서 0.01~50질량% 미만, 다량계인 것에서 25질량% 이상 99질량% 이하인 에칭액.
  8. 청구항 1 또는 청구항 3에 있어서,
    상기 제2 층을, 상기 제1 층 및 하기 제3 층 중 어느 하나 이상에 대하여 선택적으로 제거하는 에칭액.
    [제3 층: 상기 제1 층과 제2 층과의 사이에 개재하는 저마늄(Ge) 및 상기 특정 금속 원소를 함유하는 층]
  9. 청구항 3에 있어서,
    추가로 산화제를 포함하는 에칭액.
  10. 저마늄(Ge)을 포함하는 제1 층과, 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭액의 키트로서,
    상기 에칭액은, 처리온도 20℃ 이상 70℃ 이하로 에칭하기 위한 에칭액으로서, 하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물을 포함하고, 상기 에칭액에 함유되는 성분이 하기 특정 산성 화합물(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다), 산화제 및 물로부터 선택된 성분만(다만, 하기 특정 산성 화합물이 황산인 경우, 황산과 물만)이고,
    하기 특정 산성 화합물을 포함하는 제1 액과, 산화제를 포함하는 제2 액을 구비하는 에칭액의 키트.
    [특정 산성 화합물]
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  11. 저마늄(Ge)을 포함하는 제1 층과 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭액의 키트로서,
    하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)을 포함하는 제1 액와 산화제를 포함하는 제2 액을 구비하는 에칭액의 키트.
    [특정 산성 화합물]
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  12. 저마늄(Ge)을 포함하는 제1 층과, 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni), 및 코발트(Co)로부터 선택되는 적어도 1종의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭 방법으로서, 하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물을 포함하고, 포함되는 성분이 하기 특정 산성 화합물(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)과, 산화제 및 물로부터 선택된 성분만(다만, 하기 특정 산성 화합물이 황산인 경우, 황산과 물만)인 에칭액을, 처리온도 20℃ 이상 70℃ 이하로 상기 제2 층에 접촉시켜 상기 제2 층을 제거하는 반도체 기판의 에칭 방법.
    [특정 산성 화합물]
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  13. 저마늄(Ge)을 포함하는 제1 층과 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni) 및 코발트(Co)로부터 선택되는 적어도 1종의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭 방법으로서, 하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물을 포함하는 에칭액(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)을 상기 제2 층에 접촉시켜 상기 제2 층을 제거하는 반도체 기판의 에칭 방법.
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  14. 저마늄(Ge)을 포함하는 제1 층과 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni) 및 코발트(Co)로부터 선택되는 적어도 1종의 특정 금속 원소를 포함하는 제2 층을 갖는 반도체 기판에 대하여, 상기 제2 층을 선택적으로 제거하는 에칭 방법으로서, 상기 제1 층의 저마늄(Ge)의 농도가 40질량% 이상이고, 하기 1)~4)로 이루어진 군으로부터 선택되는 특정 산성 화합물을 포함하는 에칭액(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)을 상기 제2 층에 접촉시켜 상기 제2 층을 제거하는 반도체 기판의 에칭 방법.
    [특정 산성 화합물]
    1) 포스폰산(H3PO3)
    2) 설폰산기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산
    3) 하기 화학식 (O-1)로 나타나는 화합물
    Ra-(Ac)n … (O-1)
    (Ac는 카르복실기를 나타낸다. n은 1~4의 정수를 나타낸다. Ra는 수소 원자, 탄소수 1~24의 알킬기, 탄소수 2~24의 알켄일기, 탄소수 2~24의 알카인일기, 탄소수 6~18의 아릴기, 또는 탄소수 7~19의 아랄킬기를 나타낸다. 여기서, Ra가 알킬기, 알켄일기 및 알카인일기인 경우, O, S 또는 CO가 개재될 수 있다)
    4) 인산(H3PO4)
  15. 청구항 12 또는 청구항 13에 있어서,
    상기 제1 층의 저마늄(Ge)의 농도가 40질량% 이상인 에칭 방법.
  16. 삭제
  17. 청구항 12 내지 청구항 14 중 어느 한 항에 있어서,
    상기 산성 화합물의 함유량이, 소량계인 것에서 0.01~50질량% 미만, 다량계인 것에서 25질량% 이상 99질량% 이하인 에칭 방법.
  18. 청구항 12 내지 청구항 14 중 어느 한 항에 있어서,
    상기 제2 층을, 상기 제1 층 및 하기 제3 층 중 어느 하나 이상에 대하여 선택적으로 제거하는 에칭 방법.
    [제3 층: 상기 제1 층과 제2 층과의 사이에 개재하는 저마늄(Ge) 및 상기 특정 금속 원소를 함유하는 층]
  19. 청구항 12 내지 청구항 14 중 어느 한 항에 있어서,
    상기 에칭액을 상기 반도체 기판에 부여할 때, 상기 반도체 기판을 회전시켜, 그 회전 중인 반도체 기판 상면으로부터 노즐을 통하여 상기 에칭액을 공급하는 에칭 방법.
  20. 청구항 13 또는 청구항 14에 있어서,
    상기 제2 층에 접촉할 때의 에칭액의 온도가 20~80℃의 범위인 에칭 방법.
  21. 청구항 13 또는 청구항 14에 있어서,
    상기 에칭액이 산화제를 포함하고, 상기 산화제를 포함하지 않는 제1 액과, 상기 산화제를 포함하는 제2 액으로 구분하여 보존되는 에칭 방법.
  22. 청구항 21에 있어서,
    상기 제1 액 및 제2 액을, 상기 반도체 기판의 에칭 시에 적시에 혼합하는 에칭 방법.
  23. 저마늄(Ge)을 포함하는 제1 층을 갖는 반도체 기판 제품의 제조 방법으로서,
    적어도, 상기 제1 층과, 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni), 및 코발트(Co)로부터 선택되는 적어도 1종의 제2 층을 반도체 기판에 형성하는 공정,
    상기 반도체 기판을 가열하여 상기 제1 층과 제2 층과의 사이에 양 층의 성분을 함유하는 제3 층을 형성하는 공정,
    하기 특정 산성 화합물을 포함하고, 함유되는 성분이 하기 특정 산성 화합물, 산화제 및 물로부터 선택된 성분만(다만, 하기 특정 산성 화합물이 황산인 경우, 황산과 물만)인 에칭액을 준비하는 공정, 및
    상기 에칭액을 상기 제2 층에 20℃ 이상 70℃ 이하로 접촉시켜, 상기 제1 층 내지 제3 층에 대하여 상기 제2 층을 선택적으로 제거하는 공정을 포함하는 반도체 기판 제품의 제조 방법.
    [특정 산성 화합물: 황산(H2SO4), 질산(HNO3), 인산(H3PO4), 포스폰산(H3PO3), 또는 설폰산기, 카르복실기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산]
  24. 저마늄(Ge)을 포함하는 제1 층을 갖는 반도체 기판 제품의 제조 방법으로서,
    적어도 상기 제1 층과 니켈플래티넘(NiPt), 타이타늄(Ti), 니켈(Ni) 및 코발트(Co)로부터 선택되는 적어도 1종의 제2 층을 반도체 기판에 형성하는 공정,
    상기 반도체 기판을 가열하여 상기 제1 층과 제2 층과의 사이에 양 층의 성분을 함유하는 제3 층을 형성하는 공정,
    하기 특정 산성 화합물을 포함하는 에칭액(다만, 하기 특정 산성 화합물이 설폰산기를 갖는 유기산인 경우, 상기 설폰산기를 갖는 유기산의 함유량은 0.01질량% 이상 14질량% 이하이다)을 준비하는 공정, 및
    상기 에칭액을 상기 제2 층에 접촉시켜 상기 제1 층 내지 제3 층에 대하여 상기 제2 층을 선택적으로 제거하는 공정을 포함하는 반도체 기판 제품의 제조 방법.
    [특정 산성 화합물: 포스폰산(H3PO3), 또는 설폰산기, 카르복실기, 인산기, 포스폰산기 혹은 하이드록삼산기를 갖는 유기산]
KR1020157031535A 2013-05-02 2014-05-01 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법 KR101812085B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-097159 2013-05-02
JP2013097159 2013-05-02
PCT/JP2014/062067 WO2014178422A1 (ja) 2013-05-02 2014-05-01 エッチング液およびエッチング液のキット、これを用いたエッチング方法および半導体基板製品の製造方法

Publications (2)

Publication Number Publication Date
KR20150140330A KR20150140330A (ko) 2015-12-15
KR101812085B1 true KR101812085B1 (ko) 2017-12-27

Family

ID=51843546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031535A KR101812085B1 (ko) 2013-05-02 2014-05-01 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법

Country Status (5)

Country Link
US (1) US20160053386A1 (ko)
JP (1) JP6130810B2 (ko)
KR (1) KR101812085B1 (ko)
TW (1) TWI621693B (ko)
WO (1) WO2014178422A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9611133B2 (en) * 2014-09-11 2017-04-04 Invensense, Inc. Film induced interface roughening and method of producing the same
JP6769760B2 (ja) 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
US10483164B2 (en) * 2017-11-14 2019-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108963277B (zh) * 2018-07-02 2021-03-23 河南师范大学 一种可充式锌空电池双功能催化剂的制备方法及其应用
KR20210061368A (ko) * 2018-09-12 2021-05-27 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 식각 조성물
US11476268B2 (en) 2020-05-29 2022-10-18 Micron Technology, Inc. Methods of forming electronic devices using materials removable at different temperatures
TW202407150A (zh) 2022-05-10 2024-02-16 日商東京應化工業股份有限公司 蝕刻液

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120231632A1 (en) * 2011-03-11 2012-09-13 Fujifilm Corporation Novel Etching Composition
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252212A (ja) * 1998-12-29 2000-09-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100332108B1 (ko) * 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
JP3524029B2 (ja) * 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
WO2003028144A1 (en) * 2001-09-21 2003-04-03 Daiso Co., Ltd. Element using polymer gel electrolyte
JP3966413B2 (ja) * 2003-05-30 2007-08-29 シャープ株式会社 位置調整装置および位置調整方法
JP2005052909A (ja) * 2003-08-07 2005-03-03 Canon Inc ナノ構造体の製造方法
EP1575082A3 (en) * 2004-03-08 2006-05-31 Interuniversitair Micro-Elektronica Centrum (IMEC) Method for forming a self-aligned germanide structure
JP3998665B2 (ja) * 2004-06-16 2007-10-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2006114884A (ja) * 2004-09-17 2006-04-27 Ebara Corp 基板洗浄処理装置及び基板処理ユニット
FR2886053B1 (fr) * 2005-05-19 2007-08-10 Soitec Silicon On Insulator Procede de gravure chimique uniforme
DE102005038414A1 (de) * 2005-08-12 2007-02-15 Basf Aktiengesellschaft Stabilisierte Ätzlösungen zum Ätzen von Cu- und Cu/Ni-Schicht
CN101356629B (zh) * 2005-11-09 2012-06-06 高级技术材料公司 用于将其上具有低k介电材料的半导体晶片再循环的组合物和方法
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR20110063845A (ko) * 2008-10-02 2011-06-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 실리콘 기판의 금속 로딩 및 표면 패시베이션을 향상시키기 위한 계면활성제/소포제 혼합물의 용도
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
KR101388937B1 (ko) * 2010-08-05 2014-04-24 쇼와 덴코 가부시키가이샤 니켈 백금 합금계 금속 제거용 조성물
JP5431372B2 (ja) * 2011-01-05 2014-03-05 株式会社東芝 半導体装置およびその製造方法
JP2012222066A (ja) * 2011-04-06 2012-11-12 Panasonic Corp 半導体装置の製造方法及び処理装置
JP5992150B2 (ja) * 2011-07-08 2016-09-14 富士フイルム株式会社 半導体基板製品の製造方法、これに用いられる薄膜除去液およびキット
JP5855050B2 (ja) * 2013-07-10 2016-02-09 キヤノン株式会社 トランスデューサ、被検体情報取得装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US20120231632A1 (en) * 2011-03-11 2012-09-13 Fujifilm Corporation Novel Etching Composition
WO2012125401A1 (en) * 2011-03-11 2012-09-20 Fujifilm Electronic Materials U.S.A., Inc. Novel etching composition

Also Published As

Publication number Publication date
WO2014178422A1 (ja) 2014-11-06
US20160053386A1 (en) 2016-02-25
JP6130810B2 (ja) 2017-05-17
TWI621693B (zh) 2018-04-21
KR20150140330A (ko) 2015-12-15
JP2014232872A (ja) 2014-12-11
TW201504395A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
KR101812085B1 (ko) 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법
CN108122752B (zh) 蚀刻组合物和通过使用其制造半导体器件的方法
KR101790090B1 (ko) 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
KR101755420B1 (ko) 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
US10038066B2 (en) Uniform vertical field effect transistor spacers
US10340150B2 (en) Ni:NiGe:Ge selective etch formulations and method of using same
KR101659829B1 (ko) 에칭액 및 에칭액의 키트, 이를 이용한 에칭 방법 및 반도체 기판 제품의 제조 방법
TWI674337B (zh) 蝕刻液、使用其的蝕刻方法及半導體基板製品的製造方法
US20120135590A1 (en) Silicon removal from surfaces and method of forming high k metal gate structures using same
KR20150140329A (ko) 에칭 방법, 이에 이용하는 에칭액, 및 반도체 기판 제품의 제조 방법
CN103871895A (zh) 用于制造场效应晶体管器件的方法
US20090166748A1 (en) Semiconductor device and method of manufacturing the same
TWI725010B (zh) 蝕刻液、蝕刻方法及半導體基板製品的製造方法
US20130099330A1 (en) Controllable Undercut Etching of Tin Metal Gate Using DSP+
WO2014178425A1 (ja) エッチング液、これを用いたエッチング方法、エッチング液のキット、および半導体基板製品の製造方法
KR20160110519A (ko) 에칭액, 이를 이용하는 에칭 방법 및 반도체 기판 제품의 제조 방법
CN106486532B (zh) 环栅场效应管的形成方法
TWI682990B (zh) 蝕刻組成物、使用其的蝕刻方法以及半導體基板產品的製造方法
CN116825809A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant