JP2005123610A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents

薄膜トランジスタアレイ基板の製造方法 Download PDF

Info

Publication number
JP2005123610A
JP2005123610A JP2004293977A JP2004293977A JP2005123610A JP 2005123610 A JP2005123610 A JP 2005123610A JP 2004293977 A JP2004293977 A JP 2004293977A JP 2004293977 A JP2004293977 A JP 2004293977A JP 2005123610 A JP2005123610 A JP 2005123610A
Authority
JP
Japan
Prior art keywords
pattern
forming
protective film
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004293977A
Other languages
English (en)
Other versions
JP4475578B2 (ja
Inventor
Soon Sung Yoo
スン−サン・ユ
Heung Lyul Cho
ヒョン−ユル・チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005123610A publication Critical patent/JP2005123610A/ja
Application granted granted Critical
Publication of JP4475578B2 publication Critical patent/JP4475578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】基板の構造及び製造工程を単純化させることができる薄膜トランジスタアレイ基板の製造方法を提供する。
【解決手段】基板上にゲートパターンを形成する段階と；ゲートパターンが形成された基板上にゲート絶縁膜を形成する段階と；ゲート絶縁膜上にソース／ドレーンパターンとその下部に半導体パターンを形成する段階と；基板全面に保護膜を形成する段階と；保護膜上にフォトレジスタパターンを形成する段階と；保護膜をパターニングしてフォトレジスタパターンの線幅より幅が小さい保護膜のパターンを形成する段階と；薄膜トランジスタと接続される画素電極、ゲートパッドの下部電極と接続されるゲートパッドの上部電極５６、データパッドの下部電極と接続されたデータパッドの上部電極とを含むと共に保護膜のパターンの側面から伸張されて保護膜のパターンを除いた領域に形成される透明電極のパターンを形成する段階を含む。
【選択図】図４

Description

本発明は薄膜トランジスタアレイ基板の製造方法に関するもので、特にマスク工程数を減らすことができる薄膜トランジスタアレイ基板の製造方法に関するものである。
通常の液晶表示装置は、電界を利用して液晶の光透過率を調節することで画像を表示するようになる。このため、液晶表示装置は液晶セルなどがマトリックス状に配列された液晶パネルと、液晶パネルを駆動するための駆動回路とを具備する。
液晶パネルは、相互対向する薄膜トランジスタアレイ基板及びカラーフィルターアレイ基板と、二基板の間に一定のセルギャップ維持のために位置するスペースと、そのセルギャップに埋められた液晶とを具備する。
薄膜トランジスタアレイ基板は、ケートライン及びデータラインと、そのゲートラインとデータラインの交差部毎に設けられるスイッチ素子で形成された薄膜トランジスタと、液晶セル単位に形成されて薄膜トランジスタに接続された画素電極と、それらの上に塗布された背向膜とで構成される。ゲートラインとデータラインはそれぞれのパッド部を通して駆動回路から信号の供給を受ける。薄膜トランジスタは、ゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素電圧信号を画素電極に供給する。
カラーフィルターアレイ基板は、液晶セル単位に形成されたカラーフィルターと、カラーフィルターの間の区分及び外部光の反射のためのブラックマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極と、それらの上に塗布される背向膜とで構成される。
液晶パネルは、薄膜トランジスタアレイ基板とカラーフィルターアレイ基板を別途に製作して合着した後、液晶を注入して封入することで完成するようになる。
このような液晶パネルにおいて、薄膜トランジスタアレイ基板は、半導体製造工程を含み多数のマスク工程を必要とするにつれて製造工程が複雑化して液晶パネルの製造単価の上昇の主要因になっている。これを解決するために、薄膜トランジスタアレイ基板の製造工程においてマスク工程数を減らす方法考えられている。これは、一つのマスク工程が蒸着工程、洗浄工程、フォトリソグラフィフィ工程、エッチング工程、フォトレジスタ剥離工程、検査工程などのような多くの工程を含んでいるためである。これにつれて、最近では薄膜トランジスタアレイ基板の標準マスク工程であった５マスク工程で一つのマスク工程を減らした４マスク工程が台頭になっている。
図１は４マスク工程を採用した薄膜トランジスタアレイ基板を例にあげて図示した平面図であり、図２は図１に図示された薄膜トランジスタアレイ基板をＩ−Ｉ’線に沿って切断して図示した断面図である。
図１及び図２に図示された薄膜トランジスタアレイ基板は、下部基板４２の上にゲート絶縁膜４４を間に置いて交差して形成されたゲートライン２及びデータライン４と、その交差部毎に形成された薄膜トランジスタ６と、その交差構造で設けられたセル領域に形成された画素電極１８とを具備する。そして、薄膜トランジスタアレイ基板は、画素電極１８と前段ゲートライン２の重畳部に形成されたストレージキャパシティ２０と、ゲートライン２に接続されるゲートパッド部２６と、データライン４に接続されるデータパッド部３４とを具備する。
薄膜トランジスタ６は、ゲートライン２に接続されたゲート電極８と、データライン４に接続されたソース電極１０と、画素電極１６に接続されたドレーン電極１２と、ゲート電極８と重畳されてソース電極１０とドレーン電極１２の間にチャンネルを形成する活性層１４とを具備する。活性層１４は、データパッド３６、ストレージ電極２２、データライン４、ソース電極１０及びドレーン電極１２と重畳に形成されてソース電極１０とドレーン電極１２の間のチャンネル部を更に含む。活性層１４の上にはデータパッド下部電極３６、ストレージ電極２２、データライン４、ソース電極１０及びドレーン電極１２とオーミック接触のためのオーミック接触層４８が更に形成される。このような薄膜トランジスタ６は、ゲートライン２に供給されるゲート信号に応答してデータライン４に供給される画素電圧信号が画素電極１８に充電されて維持されるようになる。
画素電極１８は、保護膜５０を貫通する第１コンタクトホール１６を通して薄膜トランジスタ６のドレーン電極１２と接続される。画素電極１８は、充電された画素電圧によって図示しない上部基板に形成される共通電極と電位差を発生させるようになる。この電位差によって薄膜トランジスタ基板と上部基板の間に位置する液晶が誘電異方性により回転するようになり、図示しない光源から画素電極１８を経由して入射される光を上部基板側に透過させるようになる。
ストレージキャパシティ２０は、前段のゲートライン２と、そのゲートライン２とゲート絶縁膜４４、活性層１４及びオーミック接触層４８を間に置いて重畳されるストレージ電極２２と、そのストレージ電極２２と保護膜５０を間に置いて重畳されると共にその保護膜５０に形成された第２コンタクトホール２４を経由して接続された画素電極２２で構成される。このようなストレージキャパシティ２０は、画素電極１８に充電された画素電圧が次の画素電圧が充電される時まで安定的に維持されるようになる。
ゲートライン２は、ゲートパッド部２６を通してゲートドライバ（図示しない）と接続される。ゲートパッド部２６は、ゲートライン２から延長されるゲートパッド下部電極２８と、ゲート絶縁膜４４及び保護膜５０を貫通する第３コンタクトホール３０を通してゲートパッド下部電極２８に接続されたゲートパッド上部電極３２で構成される。
データライン４は、データパッド部３４を通してデータドライバ（図示しない）と接続される。データパッド部３４は、データライン４から延長されるデータパッド下部電極３６と、保護膜５０を貫通する第４コンタクトホール３８を通してデータパッド下部電極３６と接続されたデータパッド上部電極４０で構成される。
このような構成を有する薄膜トランジスタアレイ基板は、４マスク工程で形成される。図３Ａ乃至図３Ｄは薄膜トランジスタアレイ基板の製造方法を段階的に示した断面図である。
図３Ａを参照すると、下部基板４２の上にゲートパターンなどが形成される。
下部基板４２の上にスパッタリング方法などの蒸着方法を通してゲート金属層に形成される。続いて、第１マスクを利用したフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることでゲートライン２、ゲート電極８、ゲートパッド下部電極２８を含むゲートパターンなどが形成される。ゲート金属としては、クローム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム系金属などが単一層または二重層の構造で利用される。
図３Ｂを参照すると、ゲートパターンなどが形成された下部基板４２の上にゲート絶縁膜４４、活性層１４、オーミック接触層４８、そしてソース／ドレーンパターンなどが順次形成される。
ゲートパターンなどが形成された下部基板４２の上にＰＥＣＶＥ、スパッタリングなどの蒸着方法を通してゲート絶縁膜４４、非晶質シリコン層、ｎ＋非晶質シリコン層、そしてソース／ドレーン金属層が順次形成される。
ソース／ドレーン金属層の上に第２マスクを利用したフォトリソグラフィ工程でフォトレジスタパターンを形成するようになる。この場合、第２マスクとしては、薄膜トランジスタのチャンネル部に回折露光部を有する回折露光マスクを利用することでチャンネル部のフォトレジスタパターンが異なるソース／ドレーンパターンより低い高さを有するようにする。
続いて、ソース／ドレーンパターンを利用した湿式エッチング工程でソース／ドレーン金属層がパターニングされることでデータライン４、ソース電極１０、そのソース電極１０と一体化されたドレーン電極１２、ストレージ電極２２を含むソース／ドレーンパターンなどが形成される。
次に、同一のフォトレジスタパターンを利用した乾式エッチング工程でｎ＋非晶質シリコン層と非晶質シリコン層が同時にパターニングされることで活性層１４とオーミック接触層４８が形成される。
そして、チャンネル部で相対的に低い高さを有するフォトレジスタパターンがアッシング（Ａｓｈｉｎｇ）工程で除去された後、乾式エッチング工程でチャンネル部のソース／ドレーンパターン及びオーミック接触層４８がエッチングされる。これにつれて、チャンネル部の活性層１４が露出されてソース電極１０とドレーン電極１２が分離される。
続いて、ストリップ工程でソース／ドレーンパターン部の上に残っているフォトレジスタパターンが除去される。
ゲート絶縁膜４４の材料としては、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質が利用される。ソース／ドレーン金属としては、モリブデン（Ｍｏ）、チタニウム、タンタリウム、モリブデン合金（Ｍｏ ａｌｌｏｙ）などが利用される。
図３Ｃを参照すると、ソース／ドレーンパターンなどが形成されたゲート絶縁膜４４の上に第１乃至第４コンタクトホール（１６，２４，３０，３８）を含む保護膜５０が形成される。
ソース／ドレーンパターンが形成されたゲート絶縁膜４４の上にＰＥＣＶＤなどの蒸着方法に保護膜５０が全面形成される。保護膜５０は、第３マスクを利用したフォトリソグラフィ工程とエッチング工程でパターニングされることで第１乃至第４コンタクトホール（１６，２４，３０，３８）が形成される。第１コンタクトホール１６は、保護膜５０を貫通してドレーン電極１２が露出になるように形成され、第２コンタクトホール２４は、保護膜５０を貫通してストレージ電極２２に露出になるように形成される。第３コンタクトホール３０は、保護膜５０及びゲート絶縁膜４４を貫通してゲートパッド下部電極２８に露出になるように形成される。第４コンタクトホール３８は、保護膜５０を貫通してデータパッド下部３６電極に露出になるように形成される。
保護膜５０の材料としては、ゲート絶縁膜９４のような無機絶縁物質、誘電常数が小さいアクリル（ａｃｒｙｌ）系有機化合物、ＢＣＢまたはＰＦＣＢなどのような有機絶縁物質が利用される。
図３Ｄを参照すると、保護膜５０の上に透明電極パターンなどが形成される。
保護膜５０の上にスパッタリングなどの蒸着方法に透明電極物質が全面蒸着される。続いて、第４マスクを利用したフォトリソグラフィ工程とエッチング工程を通して透明電極物質がパターニングされることで画素電極１８、ゲートパッド上部電極３２、データパッド上部電極４０を含む透明電極パターンなどが形成される。画素電極１８は、第１コンタクトホール１６を通してドレーン電極１２と電気的に接続されて、第２コンタクトホール２４を通して全段ゲートライン２と重畳されるストレージ電極２２と電気的に接続される。ゲートパッド上部電極３２は、第３コンタクトホール３０を通してゲートパッド下部電極２８と電気的に接続される。データパッド上部電極４０は、第４コンタクトホール３８を通してデータパッド下部電極３６と電気的に接続される。透明電極物質としては、インジウム−スズ−オキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）か、スズ−オキサイド（Ｔｉｎ Ｏｘｉｄｅ：ＴＯ）またはインジウム−ジンク−オキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）が利用される。
このような従来の薄膜トランジスタ基板及びその製造方法は、４マスク工程を採用することで５マスク工程を利用した場合より製造工程数を減らすことと共にそれに比例する製造単価を節減することができるようになる。しかし、４マスク工程もまた相変わらず製造工程が複雑で原価節減に限界があるので製造工程をさらに単純化して製造単価をさらに減らすことができる薄膜トランジスタ基板の製造方法が要求される。
従って、本発明の目的は、３マスク工程を採用して基板の構造及び製造工程を単純化させることができる薄膜トランジスタアレイ基板の製造方法を提供することである。
前記目的を達成するために、本発明による薄膜トランジスタアレイ基板の製造方法は、基板上に薄膜トランジスタのゲート電極、ゲート電極と接続されるゲートライン、ゲートラインと接続されるゲートパッドの下部電極を含むゲートパターンを形成する段階と；前記ゲートパターンが形成された基板の上にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜の上に前記薄膜トランジスタのソース電極及びドレーン電極、前記ソース電極と接続されるデータライン、前記データラインと接続されるデータパッドの下部電極を含むソース／ドレーンパターンと前記ソース／ドレーンパターンに沿ってその下部に形成される半導体パターンを形成する段階と；前記薄膜トランジスタを保護すると共に前記基板の全面に保護膜を形成する段階と；前記保護膜の上にフォトレジスタパターンを形成する段階と；前記保護膜を前記フォトレジスタパターンを利用してパターニングすることで前記フォトレジスタパターンの線幅より幅が小さい保護膜のパターンを形成する段階と；前記薄膜トランジスタと接続される画素電極、前記ゲートパッドの下部電極と接続されるゲートパッドの上部電極、前記データパッドの下部電極と接続されたデータパッドの上部電極を含むと共に前記保護膜のパターンの側面から伸張されて前記保護膜のパターンを除いた領域に形成される透明電極のパターンを形成する段階を含むことを特徴とする。
前記フォトレジスタパターンの線幅より小さい保護膜のパターンを形成する段階は、０2よりＳＦ６が更に添加されたエッチングガスを利用して前記保護膜をパターンする段階を含むことを特徴とする。
前記ＳＦ6と０2の比率は、３〜１０：１であることを特徴とする。
前記フォトレジスタパターンの線幅より小さい保護膜のパターンを形成する段階は、前記保護膜を３００〜４００ｍｔｏｒｒ程度の圧力の条件で始めて前記保護膜のパターンを形成する段階を含むことを特徴とする。
前記フォトレジスタパターンの線幅より小さい保護膜のパターンを形成する段階は、前記保護膜をＳＦ6ガスが混合された混合ガスを利用してパターンする段階を含むことを特徴とする。
前記０2ガスとＳＦ6ガスが混合された混合ガスは、ＳＦ6と０2の比率が１：３程度であることを特徴とする。
前記透明電極のパターンを形成する段階は、前記保護膜のパターン及びフォトレジスタパターンが残っている基板の上に透明電極の物質を形成する段階と；前記フォトレジスタパターンとその上の形成された透明電極の物質をストリップ工程で除去して前記透明電極パターンを形成する段階を含むことを特徴とする。
前記ゲートライン、前記半導体のパターンを間に置いてゲートラインと絶縁になるように重畳されるストレージ電極を含むストレージキャパシティを形成する段階を更に含むことを特徴とする。
前記透明電極のパターンを形成する段階は、前記保護膜のパターンによって部分的に露出された前記薄膜トランジスタのドレーン電極及びストレージ電極を前記画素電極と接続されるようにする段階を含むことを特徴とする。
本発明による薄膜トランジスタアレイ基板の製造方法は、基板の上に薄膜トランジスタウィ形成する段階と；前記薄膜トランジスタを保護する保護膜を前記薄膜トランジスタが形成された基板の全面に形成する段階と；前記保護膜の上にフォトレジスタパターンを形成する段階と；前記保護膜を前記フォトレジスタの線幅より狭くパターニングして保護膜のパターンを形成する段階と；前記保護膜のパターンの側面から伸張されて前記保護膜のパターンなどの間に形成される画素電極を含む透明電極のパターンを形成する段階を含むことを特徴とする。
本発明による薄膜トランジスタアレイ基板の製造方法は、リフトオフ方法を利用した３マスク工程によってなることで基板の構造及び製造工程がさらに単純化される。これによって、製造単価をさらに節減することができると共に製造収率を向上させることができる。
特に、本発明による薄膜トランジスタアレイ基板の製造方法は、保護膜の側面部が過エッチングされて、その過エッチングによって透明電極パターンが分離されるように形成されることで、ストリップ工程の際にストリップ液の浸透が容易になる。これに従って、リフトオフ方法によってフォトレジスタパターンのストリップ工程の際に、そのフォトレジスタパターンの上に蒸着された透明電極物質が容易にパターニングされる。
実施の形態 以下、本発明の実施の形態を添付した図４乃至図１１を参照して詳細に説明する。
図４は本発明の実施の形態による薄膜トランジスタアレイ基板を示した平面図であり、図５は図４に示された薄膜トランジスタアレイ基板をＩＩ―ＩＩ’線につれて切断して示した断面図である。
図４及び図５に図示された薄膜トランジスタアレイ基板は、下部基板８８の上にゲート絶縁膜パターン９０を間に置いて交差して形成されたゲートライン５２及びデータライン５８と、その交差部毎に形成された薄膜トランジスタ８０と、その交差構造で設けられたセル領域に形成された画素電極７２とを具備する。そして、薄膜トランジスタアレイ基板は、画素電極７２に接続されたストレージ電極６６と前段ゲートライン５２の重畳部に形成されたストレージキャパシティ７８と、ゲートライン５２に接続されるゲートパッド部８２と、データライン５８に接続されるデータパッド部８４とを具備する。
薄膜トランジスタ８０は、ゲートライン５２に接続されたゲート電極５４と、データライン５８に接続されたソース電極６０と、画素電極７２に接続されたドレーン電極６２と、ゲート電極５４とゲート絶縁パターン９０を間に置いて重畳されてソース電極６０とドレーン電極６２の間にチャンネル７０を形成する活性層９２を含む半導体とを具備する。このような薄膜トランジスタ８０は、ゲートライン５２に供給されるゲート信号に応答してデータライン５８に供給される画素電圧信号が画素電極７２に充電されて維持されるようにする。
半導体パターンは、ソース電極６０とドレーン電極６２の間のチャンネル部を含むソース電極６０、ドレーン電極６２、データライン５８、そしてデータパッド下部電極６４と重畳され、ストレージ電極６６と重畳される部分を含めてゲート絶縁パターン９０を間に置いてゲートライン５２とは部分的に重畳して形成された活性層９２とを具備する。そして、半導体パターンは、活性層９２の上に形成されたソース電極６０、ドレーン電極６２、ストレージ電極６６、データライン５８、そしてデータパッド下部電極６４とオーミック接触のために形成されたオーミック接触層４８とを更に形成される。
画素電極７２は、保護膜パターン９８によって外部に露出された薄膜トランジスタ８０のドレーン電極６２と接続される。画素電極７２は、充電された画素電圧によって図示しない上部基板に形成される共通電極と電位差を発生させるようになる。この電位差によって薄膜トランジスタ基板と上部基板の間に位置する液晶が誘電異方性により回転するようになり、図示しない光源から画素電極７２を経由して入射される光を上部基板側に透過させるようになる。
ストレージキャパシティ７８は、前段のゲートライン５２と、そのゲートライン５２とゲート絶縁パターン９０、活性層９２及びオーミック接触層９４を間に置いて重畳されて画素電極７２と接続されたストレージ電極６６で構成される。ここで、画素電極７２は、保護膜９８の外部に露出されたストレージ電極６６と接続される。このようなストレージキャパシティ７８は、画素電極７２に充電された画素電圧が次の画素電圧が充電される時まで安定的に維持される。
ゲートライン５２は、ゲートパッド部８２を通してゲートドライバ（図示しない）と接続される。ゲートパッド部８２は、ゲートライン５２から延長されるゲートパッド下部電極５６と、ゲートパッド下部電極５６の上に接続されたゲートパッド上部電極７４で構成される。
データライン５８は、データパッド部８４を通してデータドライバ（図示しない）と接続される。データパッド部８４は、データライン５８から延長されるデータパッド下部電極６４と、データパッド下部電極６４の上に接続されたデータパッド上部電極７６で構成される。また、データパッド部８４は、データパッド下部電極６４と下部基板８８の間に形成されたゲート絶縁パターン９０、活性層９２、そしてオーミック接触層９４を更に含む。
ゲート絶縁パターン９０と保護膜パターン９８は、画素電極７２とゲートパッド上部電極７４及びデータパッド上部電極７６が形成されていない領域に形成される。
ここで、保護膜パターン９８及びゲート絶縁パターン９０は、ＳＦ6と０2の比率が３〜１０：１程度で混合されたエッチングガスを利用した乾式エッチングによって、パターニングされるか、圧力が高い条件、例えば、３００〜４００ｍｔｏｒｒ程度の圧力で保護膜９８ａがパターニングされる。また、保護膜パターン９８は、ＳＦ6ガスだけでパターニングされ、ゲート絶縁パターン９０は、０2が添加されてＳＦ6の比率が減少されたエッチングガスによってパターニングされることができる。
このような構成を有する薄膜トランジスタアレイ基板は、３マスク工程で形成される。３マスク工程を利用した本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法は、ゲートパターンなどを形成するための第１マスク工程と、半導体パターン及びソース／ドレーンパターンなどを形成するための第２マスク工程と、ゲート絶縁パターン９０と保護膜パターン９８及び透明電極パターンなどを形成するための第３マスク工程を含むようになる。
図６Ａ乃至図９Ｅは本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法を段階的に示した断面図などである。
図６Ａ及び図６Ｂは本発明による薄膜トランジスタアレイ基板の製造方法の中の第１マスク工程で下部基板８８の上にゲートパターンなどを示した平面図及び断面図である。
下部基板８８の上にスパッタリング方法などの蒸着方法を通してゲート金属層が形成される。続いて、第１マスクを利用したフォトリソグラフィ工程とエッチング工程によりゲート金属層がパターニングされることでゲートライン５２、ゲート電極５４、ゲートパッド下部電極５６を含むゲートパターンなどが形成される。ゲート金属としては、Ｃｒ、ＭｏＷ、Ｃｒ／Ａｌ、Ｃｕ、Ａｌ（Ｎｄ）、Ｍｏ／Ａｌ、Ｍｏ／Ａｌ（Ｎｄ）、Ｃｒ／Ａｌ（Ｎｄ）などが単一層または二重層の構造で利用される。
図７Ａ及び図７Ｂは本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の第２マスク工程で形成されたソース／ドレーンパターン、半導体パターンを含む基板の平面図及び断面図である。
具体的には、ゲートパターンなどが形成された下部基板８８の上にＰＥＣＶＥ、スパッタリングなどの蒸着方法を通してゲート絶縁層９０ａ、非晶質シリコン層、ｎ＋非晶質シリコン層、そしてソース／ドレーン金属層が順次形成される。ゲート絶縁層９０ａとしては、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質が利用される。ソース／ドレーン金属としては、モリブデン（Ｍｏ）、チタニウム、タンタリウム、モリブデン合金などが利用される。
続いて、第２マスクを利用したフォトリソグラフィ工程とエッチング工程により、図８Ａに示したように、フォトレジスタパターン７１ｂを形成するようになる。この場合、第２マスクとしては、薄膜トランジスタのチャンネル部に回折露光部を有する回折露光マスクを利用することでチャンネル部のフォトレジスタパターンが異なるソース／ドレーンパターンより低い高さを有するようにする。
続いて、図８Ｂに示したように、フォトレジスタパターン７１ｂを利用した湿式エッチング工程によりソース／ドレーン金属層がパターニングされることでデータライン５８、ソース電極６０、そのソース電極６０と一体化されたドレーン電極６２、ストレージ電極６４、データパッド下部電極６４を含むソース／ドレーンパターンなどが形成される。
次に、同一のフォトレジスタパターン７１ｂを利用した乾式エッチング工程によりｎ＋非晶質シリコン層と非晶質シリコン層が同時にパターニングされることで活性層９２とオーミック接触層９４が形成される。続いて、図８Ｃに示したように、チャンネル部で相対的に低い高さを有するフォトレジスタパターン７１ｂがアッシング（Ａｓｈｉｎｇ）工程で除去された後、乾式エッチング工程でチャンネル部のソース／ドレーンパターン及びオーミック接触層９４がエッチングされる。これに従って、図８Ｄに示されたように、チャンネル部の活性層９２が露出されてソース電極６０とドレーン電極６２が分離される。
続いて、ストリップ工程によりソース／ドレーンパターン部の上に残っているフォトレジスタパターンが除去される。
図９Ａ乃至図９Ｅは本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の第３マスク工程に形成されたゲート絶縁パターン９０と保護膜９８及び透明電極パターンを含む基板の平面図及び断面図である。
具体的には、ソース／ドレーンパターンなどが形成されたゲート絶縁膜９０ａの上にスパターリングなどの蒸着方法にＳｉＮｘ、ＳｉＯｘのような無機絶縁物質、誘電常数が小さいアクリル（ａｃｒｙｌ）系有機化合物、ＢＣＢまたはＰＦＣＢなどのような有機絶縁物質が利用される保護膜９８ａが全面蒸着されて保護膜９８ａの上にフォトレジスタが全面塗布される。続いて、第３マスクを利用したフォトリソグラフィ工程で図９Ｂに示されたようにフォトレジスタパターン７１ｃが形成される。
続いて、フォトレジスタパターン７１ｃをマスクとして保護膜９８ａ及びゲート絶縁膜９０ａがガスを利用した乾式エッチングによってパターニングされることで透明電極のパターンが形成される領域を除いた領域に保護膜のパターン９８及びゲート絶縁パターン９０が形成される。
ここで、一般的なエッチングガスとしてはＳＦ6と０2が約１：３程度の比率で混合されたエッチングガスが利用されるが、本発明ではＳＦ6の比率を更に増加させてＳＦ6と０2の比率が約３〜１０：１程度で混合されたエッチングガスが利用される。これに従って、図９Ｃに示されたようにフォトレジスタパターン７１ｃと下部の保護膜９８ａの線幅がフォトレジスタパターン７１ｃの幅より狭く過エッチングされる。このように、保護膜９８ａが過エッチングされることでこの後になされるリフトオフ方法による透明電極パターンの形成の際にその透明電極パターンの形成が容易になる。ここで、保護膜９８ａの過エッチング領域（ｄ１）の幅は約２μｍ以下になる。
具体的には、ＳＦ6はＳｉＮｘ、ＳｉＯｘのような無機絶縁物質とよく反応し、０2はフォトレジスタパターンとよく反応するようになる。従って、フォトレジスタパターン７１ｃをマスクとして保護膜９８ａ及びゲート絶縁膜９０ａをパターニングする場合、ＳＦ6と０2の比率が約３〜１０：１程度で混合されたエッチングガスを利用してエッチングすると保護膜９８ａの露出された側面部がＳＦ6によって多くの影響を受けるようになり、更に多くエッチングされるようになる。これによって、図１０Ａ乃至図１０Ｃに表した実験結果のようにフォトレジスタパターン７１ｃの下部に形成された保護膜９８ａが過エッチングされる。
また、本発明による薄膜トランジスタアレイ基板の製造方法の保護膜９８ａの過エッチングの形成方法としては、保護膜９８ａを圧力が高い条件でパターニングされる。例えば、３００〜４００ｍｔｏｒｒ程度の圧力で保護膜９８ａがパターニングされる。
具体的には、圧力が増加されると、ガス分子など間の衝突回数が多くなり、分子などの平均自由行路が短くなる。これで、ガス分子などの直進性が減少されると共にガス分子などの左、右、上、下などの不規則な運動が増加し、左、右、上、下方向に進行するガス分子などの量が増加するほどフォトレジスタパターン７１ｃの下部に形成された保護膜９８ａの側面がガス分子などによって更に多くの影響を受けるようになる。換言すると、フォトレジスタパターン７１ｃの下部に形成された保護膜９８ａが過エッチングになる。
第１段階で図１１Ａに示されたように、ＳＦ6ガスだけで保護膜９８ａをパターンするようになる。これは上述したように、フォトレジスタパターン７１ｃをマスクとして保護膜９８ａをパターンする場合、ＳＦ6ガスによって保護膜９８ａの側面がガス分子などによって更に多くの影響を受けるようになることでフォトレジスタパターン７１ｃの下部に形成された保護膜９８ａが過エッチングになる。
続いて、第２段階で図１１Ｂに示されたように０2が添加されて、ＳＦ6の比率が減少されたエッチングガスによってゲート絶縁膜９０ａがパターニングされる。ここで、ＳＦ6と０2の比率は約１：３程度である。これは、ＳＦ6の量が減少されることでゲート絶縁膜９０ａの過エッチングを防止するためである。即ち、ＳＦ6ガスだけでゲート絶縁膜９０ａがエッチングされると、ゲート絶縁膜９０ａの側面部が過エッチングされることでその上に形成される透明電極パターンが断線される問題が発生するためである。従って、０2が添加されて、ＳＦ6の比率が減少されたエッチングガスによってゲート絶縁膜９０ａをパターニングすることでゲート絶縁膜９０ａの側面が過エッチングされることを防止することができる。
続いて、フォトレジスタパターン７１ｃが残っている基板８８の上にスパッタリングなどの蒸着方法で透明電極物質７４ａが全面蒸着される。この際、フォトレジスタパターンより過エッチングされた保護膜パターン９８によって透明電極物質７４ａは図９Ｄに示されたように保護膜パターン９８とフォトレジスタパターン７１ｃの間で分離されて形成される。透明電極物質７４ａとしては、インジウム−スズ−オキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）か、スズ−オキサイド（Ｔｉｎ Ｏｘｉｄｅ：ＴＯ）またはインジウム−ジンク−オキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）が利用される。
以後、透明電極物質７４ａが全面蒸着された薄膜トランジスタアレイ基板でリフトオフ（Ｌｉｆｔ Ｏｆｆ）方法を利用したストリップ工程によってフォトレジスタパターン７１ｃは除去される。この際、フォトレジスタパターン７１ｃの上に蒸着された透明電極物質７４ａはフォトレジスタパターン７１ｃが離れていきながら除去されて図９Ｅに示されたようにゲートパッド上部電極７４、画素電極７６及びデータパッド上部電極８５を含む透明電極パターンが形成される。ここで、過エッチングされた領域では透明電極物質７４ａが分離されているのでフォトレジスタパターン７１ｃが離れてしまう場合、フォトレジスタパターン７１ｃの上に蒸着された透明電極物質７４ａが容易に分離されることができるようになる。
即ち、リフトオフ（Ｌｉｆｔ Ｏｆｆ）方法を利用したストリップ工程（ｓｔｒｉｐｐｅｒ）が透明電極物質７４ａの分離された領域に容易に浸透されることで、透明電極物質７４ａが容易に分離される。
これにより、ゲートパッド上部電極７４はゲートパッド下部電極５６と接続されて、画素電極７２は薄膜トランジスタのドレーン電極６２及びストレージキャパシティ７８のストレージ電極６６と電気的に接続されて、データパッド上部電極８５はデータパッド下部電極６４と電気的に接続される。
このように、本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法は、リフトオフ方法を利用した３マスク工程によってなされることによって、基板の構造及び製造工程を更に単純化させることで製造単価を更に節減することができると共に製造収率を向上させることができる。
以上説明した内容を通して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることがわかる。従って、本発明の技術的の範囲は詳細な説明に記載された内容に限らず特許請求の範囲により定めなければならない。
通常的な薄膜トランジスタアレイ基板の一部分を示した平面図である。 図１に示された薄膜トランジスタアレイ基板をＩ−Ｉ’線に沿って切断して図示した断面図である。 図２に示された薄膜トランジスタアレイ基板の製造方法を段階的に示すための断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 本発明の実施の形態による薄膜トランジスタアレイ基板を示した平面図である。 図４に示された薄膜トランジスタアレイ基板をＩＩ―ＩＩ’線に沿って切断して示した断面図である。 本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の第１マスク工程で下部基板８８の上にゲートパターンなどを示した平面図である。 図６Ａに対応して示す断面図である。 本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の第２マスク工程で形成されたソース／ドレーンパターン、半導体パターンを含む基板の平面図である。 図７Ａに対応して示す断面図である。 図７Ａ及び図７Ｂに示された薄膜トランジスタアレイ基板の製造方法を段階的に示すための断面図である。 図８Ａに続く製造工程を示す断面図である。 図８Ｂに続く製造工程を示す断面図である。 図８Ｃに続く製造工程を示す断面図である。 本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の第３マスク工程に形成されたゲート絶縁パターン９０と保護膜９８及び透明電極パターンを含む基板の平面図である。 図９Ａに対応して示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９に示されたアンダカット発生に関する実験結果を表す図面である。 図９に示されたアンダカット発生に関する実験結果を表す図面である。 図９に示されたアンダカット発生に関する実験結果を表す図面である。 本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の２段階エッチング工程を表す図面である。 本発明の実施の形態による薄膜トランジスタアレイ基板の製造方法の中の２段階エッチング工程を表す図面である。
符号の説明
２，５２：ゲートライン、４，５８：データライン、６，８０：薄膜トランジスタ、８，５４：ゲート電極、１０，６０：ソース電極、１２，６２：ドレーン電極、１４，９２：活性層、１６：第１コンタクトホール、１８，７２：画素電極、２０，７８：ストレージキャパシティ、２２，６６：ストレージ電極、２４： 第２コンタクトホール、２６，８２：ゲートパッド部、２８，５６：ゲートパッド上部電極、３０：第３コンタクトホール、３４，８４：データパッド部、３８：第４コンタクトホール、４０，７６：データパッド保護電極、４２，８８：下部基板、４４：ゲート絶縁膜、４８，９４：オミック接触層。

Claims (28)

  1. 基板上にゲートパターンを形成する段階と、
    前記基板上に半導体パターン及びソース／ドレインパターンを形成する段階と、
    前記基板上に保護膜を形成する段階と、
    前記保護膜上にフォトレジストパターンを利用して前記保護膜を過エッチングして保護膜パターンを形成する段階と、
    前記基板上に透明電極を形成する段階と、
    前記フォトレジストパターン及び前記フォトレジストパターン上に形成された透明電極を除去して透明電極パターンを形成する段階と、
    を含む
    ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
  2. 前記保護膜パターンを形成する段階は、前記フォトレジストパターンの線幅より幅が小さな保護膜パターンを形成する段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  3. 前記保護膜パターンを形成する段階は、Ｏ２よりＳＦ６がさらに添加されたエッチングガスを利用して前記保護膜をパターンする段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  4. 前記ＳＦ６とＯ２の割合は、３：１から１０：１である
    ことを特徴とする請求項３記載の薄膜トランジスタアレイ基板の製造方法。
  5. 前記保護膜パターンを形成する段階は、前記保護膜を３００〜４００ｍｔｏｒｒ程度の圧力条件においてエッチングして前記保護膜パターンを形成する段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  6. 前記保護膜パターンを形成する段階は、前記フォトレジストパターンをマスクとして前記保護膜をＳＦ６ガスが混合した混合ガスを利用してパターニングする段階と、前記ゲート絶縁膜をＯ２ガスとＳＦ６ガスが混合した混合ガスを利用してパターニングする段階と、を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  7. 前記Ｏ２ガスとＳＦ６ガスが混合した混合ガスは、前記ＳＦ６とＯ２の割合が１：３程度である
    ことを特徴とする請求項６記載の薄膜トランジスタアレイ基板の製造方法。
  8. 前記保護膜パターンを形成する段階は、前記フォトレジストパターンをマスクとして用い、前記保護膜及びゲート絶縁膜をＳＦ６ガスを利用してパターニングする段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  9. 前記ゲートパターンを形成する段階は、前記基板上に薄膜トランジスタのゲート電極、ゲート電極と接続されるゲートライン、ゲートラインと接続されるゲートパッド下部電極を形成する段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  10. 前記透明電極を形成する段階は、前記薄膜トランジスタと接続される画素電極、前記ゲートパッド下部電極と接続されるゲートパッド上部電極、前記ソース／ドレインパターンのデータラインと接続されるデータパッド上部電極を含む
    ことを特徴とする請求項９記載の薄膜トランジスタアレイ基板の製造方法。
  11. 前記ゲートラインと他のゲートライン、前記他のゲートラインと重畳されるストレージ電極、前記ストレージ電極及び前記他のゲートラインの間に位置する半導体パターンを含むストレージキャパシタを形成する段階を含む
    ことを特徴とする請求項１０記載の薄膜トランジスタアレイ基板の製造方法。
  12. 前記ソース／ドレインパターンを形成する段階は、前記薄膜トランジスタのソース電極及びドレイン電極、前記ソース電極と接続されたデータラインを形成する段階を含む
    ことを特徴とする請求項１１記載の薄膜トランジスタアレイ基板の製造方法。
  13. 前記保護膜パターンによって部分的に露出した前記ドレイン電極及びストレージ電極の中からいずれかを前記画素電極に接続されるようにする段階を含む
    ことを特徴とする請求項１２記載の薄膜トランジスタアレイ基板の製造方法。
  14. 前記データラインと同一平面上に同一金属から形成されて前記データラインから伸張して前記データパッド上部電極と接続されるデータパッド下部電極を形成する段階をさらに含む
    ことを特徴とする請求項１２記載の薄膜トランジスタアレイ基板の製造方法。
  15. 前記半導体パターンを形成する段階は、前記ソース／ドレインパターンに沿って、その下部に前記半導体パターンを形成する段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  16. 前記透明電極パターンを形成する段階は、前記フォトレジストパターンと、その上に形成された透明電極物質をストリップ工程で除去して前記透明電極パターンを形成する段階を含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  17. 前記データラインと連結されたデータパッド下部電極と、前記データ下部電極と接続されたデータパッド上部電極を形成する段階をさらに含む
    ことを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
  18. 基板上に薄膜トランジスタを形成する段階と、
    前記基板上に保護膜を形成する段階と、
    前記保護膜上にフォトレジストパターンを形成する段階と、
    前記保護膜上に前記フォトレジストパターンを利用して前記保護膜を過エッチングして保護膜パターンを形成する段階と、
    前記保護膜パターンの側面から伸張して前記保護膜パターンを除いた領域に画素電極を形成する段階と、
    を含む
    ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
  19. 前記保護膜パターンを形成する段階は、前記フォトレジストパターンの線幅より小さな保護膜パターンを形成する段階を含む
    ことを特徴とする請求項１８記載の薄膜トランジスタアレイ基板の製造方法。
  20. 前記画素電極を形成する段階は、前記保護膜パターン及びフォトレジストパターンが残っている基板上に透明電極物質を形成する段階と、前記フォトレジストパターンと、その上に形成された透明電極物質をストリップ工程で除去する段階と、を含む
    ことを特徴とする請求項１８記載の薄膜トランジスタアレイ基板の製造方法。
  21. 基板上にゲートパターンを形成する段階と、
    前記基板上にゲート絶縁膜を形成する段階と、
    前記基板上にソース／ドレインパターンと半導体パターンを形成する段階と、
    前記基板上に保護膜を形成する段階と、
    前記保護膜上にフォトレジストパターンを形成する段階と、
    前記保護膜上に前記フォトレジストパターンを利用してパターニングして前記フォトレジストパターンの線幅より幅が小さな保護膜パターンを形成する段階と、
    前記基板上に透明電極パターンを形成する段階と、
    を含む
    ことを特徴とする薄膜トランジスタアレイ基板の製造方法。
  22. 前記フォトレジストパターンを形成する段階は、Ｏ２よりＳＦ６がさらに添加されたエッチングガスを利用して前記保護膜をパターンする段階を含む
    ことを特徴とする請求項２１記載の薄膜トランジスタアレイ基板の製造方法。
  23. 前記ＳＦ６とＯ２の割合は、３：１乃至３：１０程度である
    ことを特徴とする請求項２２記載の薄膜トランジスタアレイ基板の製造方法。
  24. 前記保護膜パターンを形成する段階は、前記保護膜を３００〜４００ｍｔｏｒｒ程度の圧力条件においてエッチングして、前記保護膜をパターンを形成する段階を含む
    ことを特徴とする請求項２１記載の薄膜トランジスタアレイ基板の製造方法。
  25. 前記保護膜パターンを形成する段階は、前記フォトレジストパターンをマスクとして前記保護膜をＳＦ６ガスが混合した混合ガスを利用してパターニングする段階と、前記ゲート絶縁膜をＯ２ガスとＳＦ６ガスが混合した混合ガスを利用してパターニングする段階と、を含む
    ことを特徴とする請求項２１記載の薄膜トランジスタアレイ基板の製造方法。
  26. 前記Ｏ２ガスとＳＦ６ガスが混合した混合ガスは、前記ＳＦ６とＯ２の割合が１：３程度である
    ことを特徴とする請求項２５記載の薄膜トランジスタアレイ基板の製造方法。
  27. 前記保護膜パターンを形成する段階は、前記フォトレジストパターンをマスクとして用い、前記保護膜及びゲート絶縁膜をＳＦ６ガスを利用してパターニングする段階を含む
    ことを特徴とする請求項２１記載の薄膜トランジスタアレイ基板の製造方法。
  28. 前記透明電極パターンを形成する段階は、前記フォトレジストパターンと、その上に形成された透明電極物質をストリップ工程で除去する段階を含む
    ことを特徴とする請求項２１記載の薄膜トランジスタアレイ基板の製造方法。
JP2004293977A 2003-10-10 2004-10-06 薄膜トランジスタアレイ基板の製造方法 Expired - Fee Related JP4475578B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0070698A KR100500779B1 (ko) 2003-10-10 2003-10-10 박막 트랜지스터 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
JP2005123610A true JP2005123610A (ja) 2005-05-12
JP4475578B2 JP4475578B2 (ja) 2010-06-09

Family

ID=33411801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004293977A Expired - Fee Related JP4475578B2 (ja) 2003-10-10 2004-10-06 薄膜トランジスタアレイ基板の製造方法

Country Status (8)

Country Link
US (1) US7078279B2 (ja)
JP (1) JP4475578B2 (ja)
KR (1) KR100500779B1 (ja)
CN (1) CN1326201C (ja)
DE (1) DE102004048723B4 (ja)
FR (1) FR2860918B1 (ja)
GB (1) GB2407704B (ja)
TW (1) TWI249814B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164197A (ja) * 2005-12-14 2007-06-28 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2007164183A (ja) * 2005-12-09 2007-06-28 Samsung Sdi Co Ltd 平板表示装置及び平板表示装置の製造方法
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560400B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI287659B (en) 2005-08-25 2007-10-01 Chunghwa Picture Tubes Ltd Multi-domain vertical alignment liquid crystal display panel, thin film transistor array, and methods of fabricating the same
JPWO2007099690A1 (ja) * 2006-02-28 2009-07-16 パイオニア株式会社 有機トランジスタ及びその製造方法
KR101228475B1 (ko) * 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR101326134B1 (ko) * 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100446222C (zh) * 2007-03-28 2008-12-24 友达光电股份有限公司 薄膜晶体管基板的制造方法
TWI383502B (zh) * 2007-10-02 2013-01-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
KR20110061773A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US8871590B2 (en) 2009-12-31 2014-10-28 Lg Display Co., Ltd. Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
KR101801974B1 (ko) * 2009-12-31 2017-11-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
KR102151235B1 (ko) * 2013-10-14 2020-09-03 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
WO2016047483A1 (ja) * 2014-09-26 2016-03-31 東レ株式会社 有機ｅｌ表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
WO1994020982A1 (en) * 1993-03-01 1994-09-15 General Electric Company Self-aligned thin-film transistor constructed using lift-off technique
EP0619601A2 (en) 1993-04-05 1994-10-12 General Electric Company Self-aligned thin-film transistor constructed using lift-off technique
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
JP2661561B2 (ja) * 1994-10-27 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US5830774A (en) * 1996-06-24 1998-11-03 Motorola, Inc. Method for forming a metal pattern on a substrate
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
KR100748857B1 (ko) 2001-03-30 2007-08-13 엘지.필립스 엘시디 주식회사 박막트랜지스터와 이를 포함하는 어레이기판 제조방법
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164183A (ja) * 2005-12-09 2007-06-28 Samsung Sdi Co Ltd 平板表示装置及び平板表示装置の製造方法
US8203264B2 (en) 2005-12-09 2012-06-19 Samsung Mobile Display Co., Ltd. Flat panel display and method of fabricating the same
US8890406B2 (en) 2005-12-09 2014-11-18 Samsung Display Co., Ltd. Flat panel display and method of fabricating the same
JP2007164197A (ja) * 2005-12-14 2007-06-28 Lg Philips Lcd Co Ltd 液晶表示装置及びその製造方法
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法

Also Published As

Publication number Publication date
GB2407704B (en) 2005-09-14
DE102004048723A1 (de) 2005-06-09
KR100500779B1 (ko) 2005-07-12
JP4475578B2 (ja) 2010-06-09
CN1606125A (zh) 2005-04-13
TWI249814B (en) 2006-02-21
CN1326201C (zh) 2007-07-11
FR2860918A1 (fr) 2005-04-15
GB0421633D0 (en) 2004-10-27
GB2407704A (en) 2005-05-04
US20050079657A1 (en) 2005-04-14
KR20050034924A (ko) 2005-04-15
US7078279B2 (en) 2006-07-18
TW200514198A (en) 2005-04-16
FR2860918B1 (fr) 2007-02-23
DE102004048723B4 (de) 2011-05-19

Similar Documents

Publication Publication Date Title
JP4107662B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR101157978B1 (ko) 액정표시패널의 제조방법
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP4117281B2 (ja) 表示素子用薄膜トランジスタ基板及びその製造方法
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
JP2004302466A (ja) 水平電界印加型液晶表示装置及びその製造方法
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP2006184862A (ja) 液晶表示装置及びその製造方法
JP2006189774A (ja) 液晶表示装置及びその製造方法
JP2005346091A (ja) 液晶表示装置およびその製造方法
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5329019B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101023715B1 (ko) 액정표시장치의 제조방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050035686A (ko) 액정표시장치 및 그 제조 방법
KR20050035682A (ko) 액정표시장치 및 그 제조 방법
KR20050068466A (ko) 액정표시장치 및 그의 제조방법
KR20080049354A (ko) 박막 패턴의 제조방법 및 이를 이용한 박막 트랜지스터어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090520

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees