CN100367488C - 薄膜晶体管阵列基板的制造方法 - Google Patents
薄膜晶体管阵列基板的制造方法 Download PDFInfo
- Publication number
- CN100367488C CN100367488C CNB2006100073722A CN200610007372A CN100367488C CN 100367488 C CN100367488 C CN 100367488C CN B2006100073722 A CNB2006100073722 A CN B2006100073722A CN 200610007372 A CN200610007372 A CN 200610007372A CN 100367488 C CN100367488 C CN 100367488C
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- film transistor
- wiring
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 342
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000002184 metal Substances 0.000 claims abstract description 112
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000011241 protective layer Substances 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims description 70
- 238000005516 engineering process Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 238000010276 construction Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- -1 ITO) Chemical compound 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种薄膜晶体管阵列基板的制造方法。在基板上形成多条扫描配线。在基板上依序形成图案化介电层与图案化半导体层，以覆盖所述多条扫描配线中的每一条扫描配线的一部分。在基板上依序形成图案化透明导电层与图案化金属层，以定义出多条数据配线、多个源极/漏极、多个像素电极与多个刻蚀保护层。刻蚀保护层分别包覆未被图案化介电层与图案化半导体层覆盖而曝露的扫描配线，并与扫描配线电性并联。在基板上形成保护层。移除像素电极上方的保护层与像素电极的图案化金属层，以曝露出图案化透明导电层，并且同时移除位于刻蚀保护层与数据配线之间的扫描配线上方的保护层和图案化半导体层，以曝露出图案化介电层。
Description
技术领域
本发明涉及一种主动元件阵列的制造方法，且特别是有关于一种薄膜晶体管阵列基板的制造方法。
背景技术
由于显示器的需求与日俱增，因此业界全力投入相关显示器的发展。其中，又以阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与技术成熟性，因此长年独占显示器市场。然而，近来由于绿色环保概念的兴起对于其能源消耗较大与产生辐射量较大的特性，加上其产品扁平化空间有限，因此无法满足市场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFTLCD)已逐渐成为市场的主流。
薄膜晶体管液晶显示器主要由液晶显示面板(LCD pannel)与一背光模块(back light module)所构成，其中，液晶显示面板主要由薄膜晶体管阵列基板(thin film transistor array substrate)、彩色滤光基板(colorfilter substrate)和配置在两基板之间的液晶层(liquid crystal layer)所构成。此外，背光模块用以提供此液晶显示面板所需的面光源，以使薄膜晶体管液晶显示器达到显示的效果。
图1A、图2A、图3A及图4A绘示现有的薄膜晶体管阵列基板的俯视图，而图1B至图4B分别绘示沿图1A至图4A的I-I’线的剖面图。
请先参考图1A与图1B，现有的薄膜晶体管阵列基板的制造方法包括下列步骤。首先，提供一基板110，然后在基板110上以溅镀(sputtering)工艺形成一厚度约为数千埃(angstrom)的第一金属层。然后，对于此第一金属层进行第一道光掩膜工艺，以形成多条扫描配线(scanning lines)122、多个扫描接垫124、多条共享配线132与多个共享接垫(pads)134。其中，扫描配线122的一端连接至扫描接垫124，而共享配线132的一端连接至共享接垫134。
请参考图2A与图2B，在基板110上依序形成一介电层、一半导体层(semiconductor layer)与一欧姆接触层(ohmic contact layer)，其中介电层的材质为氮化硅，而半导体层的材质为非晶硅(a-Si)，且欧姆接触层的材质为掺杂非晶硅(n+-Si)。然后，以溅镀工艺在欧姆接触层上形成一接触金属层(contact metal layer)。再来，对于上述工艺所形成的结构进行第二道光掩膜工艺，以依序形成一图案化介电层142、一图案化半导体层144、一图案化欧姆接触层146与一图案化接触金属层148。值得注意的是，为了增加制造工艺的成品率，图案化介电层142、图案化半导体层144、图案化欧姆接触层146与图案化接触金属层148只覆盖共享配线132与部分扫描配线122。换言之，对于上述结构进行完全刻蚀或过度刻蚀，以移除其它区域上的图案化介电层142、图案化半导体层144、图案化欧姆接触层与图案化接触金属层148，因此裸露出的共享接垫134、扫描接垫124与部分扫描配线122便可能受到轻微损伤，如区域A1与区域B1，其中区域A1为裸露的拉线区，区域B1为裸露的部分扫描配线。
请参考图3A与图3B，在基板110上依序沉积一透明导电层与一第二金属层，然后进行第三道光掩膜工艺，以形成一图案化透明导电层152与一图案化第二金属层154。此外，图案化透明导电层152与图案化第二金属层154定义出多条数据配线(data lines)162、多个数据接垫164、多个源极/漏极172与多个像素电极174。其中，数据配线162的一端分别连接至数据接垫164。值得注意的是，在进行沟道刻蚀(channel etching)的过程中，由于部分扫描配线122裸露于外(如区域A1与B1)，因此此部分的扫描配线122的厚度将会缩减而提高电阻值或是产生断线而影响产品成品率。
请参考图4A与图4B，在基板110上形成一保护层(passivation layer)182，而保护层182的材质为氮化硅。然后，进行第四道光掩膜工艺，以形成第一开口124a、第二开口164a与第三开口134a，其中第一开口124a曝露出扫描接垫124上方的图案化透明导电层152，而第二开口164a曝露出数据接垫164上方的图案化透明导电层152。同样地，第三开口134a曝露出共享接垫134上方的图案化透明导电层152。此时，像素电极174的图案化第二金属层154也完全移除，以曝露出像素电极的图案化透明导电层152。至此，大致完成现有的薄膜晶体管阵列基板的制作。
由于此四道光掩膜制造工艺上的需要，以及为提高工艺成品率，除了特定区域以外的图案化介电层142、图案化半导体层144、图案化欧姆接触层146与图案化接触金属层148均需完全移除，因此裸露出的共享接垫134与部分扫描配线122便可能受到轻微损伤(如图2A与图2B的区域A1与B1)。再者，在进行第三道光掩膜工艺时，裸露出的扫描配线122将再次受到损伤而产生厚度缩减或是断线的现象(如图3A与图3B的区域A1与B1)。
此外，为了避免像素电极174与数据配线162产生短路，因此像素电极174与数据配线162需保持一定距离，而这将造成开口率(aperture ratio)下降。
发明内容
有鉴于此，本发明的目的就是在提供一种薄膜晶体管阵列基板的制造方法，以改善扫描配线受到损伤的现象。
此外，本发明的再一目的是提供一种薄膜晶体管阵列基板的制造方法，以提高开口率。
基于上述目的或其它目的，本发明提出一种薄膜晶体管阵列基板的制造方法，其包括下列步骤：首先，在一基板上形成多条扫描配线。然后，在基板上依序形成一图案化介电层与一图案化半导体层，以覆盖所述多条扫描配线中的每一条扫描配线的一部分。在基板上依序形成一图案化透明导电层与一图案化金属层，而图案化透明导电层与图案化金属层区定义出多条数据配线、多个源极/漏极、多个像素电极与多个刻蚀保护层，其中刻蚀保护层分别包覆未被图案化介电层与图案化半导体层覆盖而曝露的扫描配线，且刻蚀保护层分别与扫描配线电性并联。在基板上形成一保护层，然后移除像素电极上方的保护层与像素电极的图案化金属层，以曝露出像素电极的图案化透明导电层，并且同时移除位于刻蚀保护层与数据配线之间的扫描配线上方的保护层和图案化半导体层，以曝露出扫描配线上方的图案化介电层。
依照本发明实施例，在形成扫描配线的步骤中还包括形成多个扫描接垫，其中扫描配线的一端分别连接至扫描接垫。在形成图案化介电层与图案化半导体层后，图案化介电层与图案化半导体层曝露出多个扫描接垫中的每个扫描接垫的一部分。
依照本发明实施例，图案化透明导电层与图案化金属层还包覆未被图案化介电层与图案化半导体层覆盖而曝露出的扫描接垫。
依照本发明实施例，在移除像素电极上方的保护层从步骤中，还同时移除扫描接垫上方的保护层和图案化金属层，以曝露出扫描接垫上方的图案化透明导电层。
依照本发明实施例，在形成数据配线的步骤中，图案化透明导电层与图案化金属层还定义出多个数据接垫，且数据配线的一端分别连接至数据接垫。
依照本发明实施例，在形成保护层的步骤中，保护层覆盖数据接垫。然后，在移除像素电极上方的保护层的步骤中，还同时移除数据接垫上方的保护层和图案化金属层，以曝露出数据接垫上方的图案化透明导电层。
依照本发明实施例，在形成扫描配线的步骤中，还包括形成多个共享接垫与分别连接至共享接垫的多条共享配线，而共享配线与扫描配线大致平行，且共享配线与扫描配线交替配置于基板上。
依照本发明实施例，各共享配线具有自两侧边缘向外延伸的多条分支，且像素电极的图案化透明导电层与分支有部分重叠。
依照本发明实施例，在形成图案化透明导电层与图案化金属层的步骤中，在像素电极内形成多个狭缝(slit)。
依照本发明实施例，在形成图案化介电层与图案化半导体层时，还包括同时在图案化半导体层上形成一图案化欧姆接触层。
依照本发明实施例，在形成图案化介电层与图案化半导体层时，还包括同时在图案化欧姆接触层上形成一图案化接触金属层。
依照本发明实施例，各扫描配线具有多个栅极区。
依照本发明实施例，在形成扫描配线的步骤中，还包括同时形成多个栅极，且这些栅极分别与这些扫描配线连接。
基于上述目的或其它目的，本发明提出一种薄膜晶体管阵列基板的制造方法，其包括下列步骤。首先，在一基板上形成多条扫描配线。然后，在基板上依序形成一图案化介电层与一图案化半导体层，以覆盖部分扫描配线。在基板上依序形成一图案化透明导电层与一图案化金属层，而图案化透明导电层与图案化金属层定义出多条数据配线、多个源极/漏极与多个像素电极，且图案化透明导电层与图案化金属层曝露出扫描配线上方的部分图案化半导体层。然后，在基板上形成一保护层。移除像素电极上方的保护层与像素电极的图案化金属层，以曝露出像素电极的图案化透明导电层，并且同时移除图案化透明导电层与图案化金属层所曝露出的位于扫描配线上方的保护层和图案化半导体层，以曝露出扫描配线上方的图案化介电层。
依照本发明实施例，在形成扫描配线的步骤中还包括形成多个扫描接垫，其中扫描配线的一端分别连接至扫描接垫。在形成图案化介电层与图案化半导体层后，图案化介电层与图案化半导体层曝露出多个扫描接垫中的每个扫描接垫的一部分。
依照本发明实施例，图案化透明导电层与图案化金属层还包覆未被图案化介电层与图案化半导体层覆盖而曝露出的扫描接垫。
依照本发明实施例，在移除像素电极上方的保护层的步骤中，同时还移除扫描接垫上方的图案化金属层，以曝露出扫描接垫上方的保护层和图案化透明导电层。
依照本发明实施例，在形成数据配线的步骤中，图案化透明导电层与图案化金属层还定义出多个数据接垫，且数据配线的一端分别连接至数据接垫。
依照本发明实施例，在形成保护层的步骤中，保护层覆盖数据接垫。在移除像素电极上方的保护层的步骤中，同时还移除数据接垫上方的保护层和图案化金属层，以曝露出数据接垫上方的图案化透明导电层。
依照本发明实施例，在形成扫描配线的步骤中，还包括形成多个共享接垫与分别连接至共享接垫的多条共享配线，而共享配线与扫描配线大致平行，且共享配线与扫描配线交替配置于基板上。
依照本发明实施例，各共享配线具有自两侧边缘向外延伸的多条分支，且像素电极的图案化透明导电层与分支有部分重叠。
依照本发明实施例，在形成图案化透明导电层与图案化金属层的步骤中，像素电极还覆盖所述多条扫描配线中的每一条扫描配线的一部分。
依照本发明实施例，在形成图案化介电层与图案化半导体层时，还包括同时在图案化半导体层上形成一图案化欧姆接触层。
依照本发明实施例，在形成图案化介电层与图案化半导体层时，还包括同时在图案化欧姆接触层上形成一图案化接触金属层。
依照本发明实施例，各扫描配线具有多个栅极区。
依照本发明实施例，在形成扫描配线的步骤中，还包括同时形成多个栅极，且这些栅极分别与这些扫描配线连接。
基于上述，本发明采用单独利用半导体层(例如是半导体层与欧姆接触层)或者同时使用半导体层与使用形成数据配线的金属层来保护裸露的扫描配线，以改善扫描配线受到损伤的情况。此外，本发明采用具有分支的共享配线，而此种具有分支的共享配线便可作为薄膜晶体管阵列基板侧的遮光层，以提高开口率。
附图说明
图1A、图2A、图3A及图4A分别绘示现有的薄膜晶体管阵列基板的俯视图；
图1B、图2B、图3B及图4B分别绘示沿图1A、图2A、图3A及图4A的I-I’线的剖面图；
图5A、图6A、图7A及图8A绘示本发明第一实施例的薄膜晶体管阵列基板的俯视图；
图5B、图6B、图7B及图8B分别绘示沿图5A、图6A、图7A及图8A的II-II’线的剖面图；
图5C、图6C、图7C及图8C分别绘示沿图5A、图6A、图7A及图8A的III-III’线的剖面图；
图9A、图10A、图11A及图12A绘示本发明第二实施例的薄膜晶体管阵列基板的俯视图；
图9B、图10B、图11B及图12B分别绘示沿图9A、图10A、图11A及图12A的II-II’线的剖面图；
图13A、图14A、图15A及图16A绘示本发明第三实施例的薄膜晶体管阵列基板的俯视图；
图13B、图14B、图15B及图16B分别绘示沿图13A、图14A、图15A及图16A的II-II’线的剖面图；
图13C、图14C、图15C及图16C分别绘示沿图13A、图14A、图15A及图16A的III-III’线的剖面图；
图17A、图18A、图19A及图20A绘示本发明第四实施例的薄膜晶体管阵列基板的俯视图；
图17B、图18B、图19B及图20B分别绘示沿图17A、图18A、图19A及图20A的II-II’线的剖面图；
图17C、图18C、图19C及图20C分别绘示沿图17A、图18A、图19A及图20A的III-III’线的剖面图；
图21A、图22A、图23A及图24A绘示本发明第五实施例的薄膜晶体管阵列基板的俯视图；
图21B、图22B、图23B及图24B分别绘示沿图21A、图22A、图23A及图24A的II-II’线的剖面图。
主要元件符号说明：
110、210：基板 122、222：扫描配线
124、224：扫描接垫 124a、224a：第一开口
132、232：共享配线 134、234：共享接垫
134a、234a：第三开口 142、242：图案化介电层
144、244：图案化半导体层 146、246：图案化欧姆接触层
148、248：图案化接触金属层 152、252：图案化透明导电层
154、254：图案化第二金属层 162、262：数据配线
164、264：数据接垫 164a、264a：第二开口
172、272：源极/漏极 174、274：像素电极
182、282：保护层 232a：分支
274a：狭缝 276：刻蚀保护层
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
由于现有的薄膜晶体管阵列基板的制造方法中，在第二道光掩膜工艺之后，部分扫描配线便裸露出来，因此裸露的扫描配线在后续的工艺将持续受到损伤而导致厚度缩减或是产生断线的现象。因此，本发明单独使用半导体层与欧姆接触层或同时使用半导体层与形成数据配线的金属层来保护裸露的扫描配线，以改善扫描配线受到损伤的现象。此外，本发明将现有的直线型共享配线变更成H型共享配线，以增加开口率。以下将以数个实施例说明本发明，但其并非用以限定本发明，熟习此技艺者可依照本发明的精神对下述实施例做适当的修饰，但其仍属于本发明的范围内。
第一实施例
本实施例同时使用半导体层与欧姆接触层与形成数据配线的金属层来保护裸露的扫描配线，而本实施例所制造出的薄膜晶体管阵列基板可以是用于扭曲向列式液晶显示器(Twisted Nematic Liquid Crystal Display，TN-LCD)中。此外，储存电容为架构于共享配线上(Cst on common)，然而本实施例并不限定储存电容的型态，而储存电容也可以是架构于栅极上(Cst on gate)。再者，本实施例的薄膜晶体管的栅极为架构于扫描配线上(gate on scan line)，然而本实施例并不限定薄膜晶体管的型态。举例而言，本实施例的栅极与扫描配线也可以同时形成，且彼此相连接。
图5A、图6A、图7A及图8A绘示本发明第一实施例的薄膜晶体管阵列基板的俯视图，而图5B、图6B、图7B及图8B分别绘示沿图5A、图6A、图7A及图8A的II-II’线的剖面图。图5C、图6C、图7C及图8C分别绘示沿图5A、图6A、图7A及图8A的III-III’线的剖面图。
请先参考图5A、图5B与图5C，本实施例的薄膜晶体管阵列基板的制造方法包括下列步骤。首先，提供一基板210，而基板210可以是玻璃基板、石英基板或是其它由透明材质所构成的基板。
然后，在基板210上以溅镀(sputtering)工艺形成一厚度约为数千埃(angstrom)的第一金属层。此外，第一金属层可以是单层的铝、钛、钼、铬、铜、铝合金、铜合金及其氮化物(如：氮化钼、氮化钛等)。或者，上述单层金属层所组合的多层金属层。然后，对于此第一金属层进行第一道光掩膜工艺，以形成多条扫描配线222、多个扫描接垫224、多条共享配线232与多个共享接垫234。其中，这些扫描配线222的一端均连接至扫描接垫224，而这些共享配线232的一端也同样连接至共享接垫234。此外，共享配线232与扫描配线222交替配置于基板210上，且共享配线232与扫描配线222大致平行。另外，各共享配线232具有自两侧边缘向外延伸的多条分支232a，因此共享配线232的分支232a便可作为薄膜晶体管阵列基板侧的遮光层，以提高开口率。然而，本实施例并不限定共享配线232需具有分支232a，而第二实施例的共享配线232也可以应用于本实施例中。
请参考图6A、图6B与图6C，在基板210上以化学气相沉积工艺(CVDprocess)依序形成一介电层与一半导体层(semiconductor layer)，其中介电层的材质例如是氮化硅，而半导体层的材质例如是非晶硅。为了提高半导体层与后续膜层(例如是像素电极)的欧姆式接触，在半导体层上也可以依序形成一欧姆接触层与一接触金属层。或者，在半导体层上也可以形成一欧姆接触层，然而本发明不并限定需形成欧姆接触层与接触金属层。此外，欧姆接触层的材质例如是掺杂非晶硅，而形成欧姆接触层的方式可以是化学气相沉积工艺。另外，形成接触金属层的方式可以是溅镀工艺，而接触金属层可以是单层的钛、钼、铬、铝合金、铜合金，或者以上述单层金属层为基层再搭配铝、铜或其它金属所形成的多层金属层。
再来，对于上述工艺所形成的结构进行第二道光掩膜工艺，以依序形成一图案化介电层242、一图案化半导体层244、一图案化欧姆接触层246与一图案化接触金属层248。值得注意的是，上述的多层结构覆盖共享配线232与部分扫描配线222(例如是区域A2与区域B2，其中区域A2为拉线区)，且上述的多层结构具有多个第一开口224a与第三开口234a，分别曝露出部分扫描接垫224与部分共享接垫234。此外，其它区域上的图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248必须完全移除，以使得部分的扫描配线222能够曝露出来(例如是两个区域B2之间的扫描配线222)。为了减轻对于扫描配线222造成的损伤，此工艺需选择对于扫描配线222具有高选择比的刻蚀方式来进行。
在本实施例中，图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248覆盖部分扫描接垫224与部分共享接垫234，然而上述的多层结构也可以完全曝露扫描接垫224与共享接垫234。
请参考图7A、图7B与图7C，在基板210上依序沉积一透明导电层与一第二金属层，然后进行第三道光掩膜工艺，以形成一图案化透明导电层252与一图案化第二金属层254。此外，图案化透明导电层252的材质例如是铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zinc oxide，IZO)、锌铝氧化物(aluminum zinc oxide，AZO)、铟锡锌氧化物(indium tin zincoxide，ITZO)或是其它透明金属氧化物。另外，图案化第二金属层254可以是单层的铝、钛、钼、铬、铜、铝合金、铜合金或者上述单层金属层所组合的多层金属层。
更详细而言，图案化透明导电层252与图案化第二金属层254定义出多条数据配线262、多个数据接垫264、多个源极/漏极272、多个像素电极274与多个刻蚀保护层276。其中，数据配线262的一端分别连接至数据接垫264。此外，这些刻蚀保护层276分别包覆未被图案化介电层252与图案化半导体层254覆盖而曝露的扫描配线222，且刻蚀保护层276分别与扫描配线222电性并联。另外，像素电极274与共享配线232的分支232a有部分重叠。在本实施例中，图案化透明导电层252与图案化第二金属层254还包覆未被图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248覆盖而曝露出的扫描接垫224。然而，图案化透明导电层252与图案化第二金属层254也可以不覆盖扫描接垫224。
由于图案化透明导电层252与图案化第二金属层254所构成的刻蚀保护层276包覆于未被图案化介电层252与图案化半导体层254覆盖而曝露的扫描配线222上，因此在后续的刻蚀工艺中，刻蚀保护层276能够保护扫描配线222。此外，由于图案化透明导电层252与图案化第二金属层254均为导电材质，而刻蚀保护层276与扫描配线222接触，因此刻蚀保护层276与扫描配线222之间可以视为电性并联。换言之，由于刻蚀保护层276与扫描配线222电性并联，因此扫描配线222的电阻值便能降下，以改善RC延迟(RC delay)现象。
请参考图8A、图8B与图8C，在基板210上形成一保护层282，而保护层282的材质例如是氮化硅。然后，进行第四道光掩膜工艺，以移除像素电极274上方的保护层282与像素电极274的图案化第二金属层254而曝露出像素电极274的图案化透明导电层252。同时，移除刻蚀保护层276与数据配线262之间的扫描配线222上方的图案化半导体层244，以曝露出扫描配线222上方的图案化介电层242(区域A2与B2)，因此各数据配线262之间便可电性绝缘。至此，大致完成本实施例的薄膜晶体管阵列基板的制作。
在本实施例中，在保护层282与图案化第二金属层254内形成有第二开口264a，其曝露出部分数据接垫264。此外，扫描接垫224与共享接垫234上方的保护层276与图案化第二金属层254亦完全移除。
第二实施例
本实施例与上述的第一实施例均同时使用半导体层与欧姆接触层与形成数据配线的金属层来保护裸露的扫描配线。然而，本实施例所制造出的薄膜晶体管阵列基板可以是用于垂直排列式液晶显示器(Vertically AlignmentLCD，VA-LCD)中。此外，储存电容为架构于共享配线上(Cst on common)，然而本实施例并不限定储存电容的型态，而储存电容也可以是架构于栅极上(Cst on gate)。再者，本实施例的薄膜晶体管的栅极为架构于扫描配线上(gate on scan line)，然而本实施例并不限定薄膜晶体管的型态。举例而言，本实施例的栅极与扫描配线也可以同时形成，且彼此相连接。
图9A、图10A、图11A及图12A绘示本发明第二实施例的薄膜晶体管阵列基板的俯视图，而图9B图10B、图11B及图12B分别绘示沿图9A、图10A、图11A及图12A的II-II’线的剖面图。
请先参考图9A与图9B，本实施例的薄膜晶体管阵列基板的制造方法包括下列步骤。首先，提供一基板210，然后在基板210上形成多条扫描配线222、多个扫描接垫224、多条共享配线232与多个共享接垫234。然而，本实施例与上述实施例不同之处在于：本实施例的共享配线232并无分支。然而，第一实施例的具有分支232a的共享配线232也可以应用于本实施例中。
请参考图10A与图10B，本实施例的第二道光掩膜工艺与第一实施例的第二道光掩膜工艺相似，也是在基板210上依序形成图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248。此外，上述的多层结构覆盖共享配线232与部分扫描配线222(例如是区域A2与区域B2，其中区域A2为拉线区)。
请参考图11A与图11B，本实施例的第三道光掩膜工艺与第一实施例的第三道光掩膜工艺相似，也是同样形成图案化透明导电层252与图案化第二金属层254，而图案化透明导电层252与图案化第二金属层254定义出数据配线262、数据接垫264、源极/漏极272、像素电极274与刻蚀保护层276。然而，不同之处在于：在像素电极274内形成多个狭缝274a，且这些狭缝274a曝露出基板210的部分表面。
请参考图12A与图12B，本实施例的第四道光掩膜工艺与第一实施例的第四道光掩膜工艺相似，也是移除部分区域上的保护层282与图案化第二金属层254，以使像素电极274的图案化透明导电层252曝露于外。同时，移除部分扫描配线222上方的图案化半导体层244，以使图案化介电层242曝露于外，如区域A2及B2所示。至此，大致完成本实施例的薄膜晶体管阵列基板的制作。
第三实施例
本实施例单独使用半导体层与欧姆接触层来保护裸露的扫描配线，而本实施例所制造出的薄膜晶体管阵列基板可以是用于扭曲向列式液晶显示器(TN-LCD)中。此外，储存电容为架构于共享配线上(Cst on common)，然而本实施例并不限定储存电容的型态，而储存电容也可以是架构于栅极上(Cst on gate)。再者，本实施例的薄膜晶体管的栅极为架构于扫描配线上(gate on scan line)，然而本实施例并不限定薄膜晶体管的型态。举例而言，本实施例的栅极与扫描配线也可以同时形成，且彼此相连接。
图13A、图14A、图15A及图16A绘示本发明第三实施例的薄膜晶体管阵列基板的俯视图，而图13B、图14B、图15B及图16B分别绘示沿图13A、图14A、图15A及图16A的II-II’线的剖面图。图13C、图14C、图15C及图16C分别绘示沿图13A、图14A、图15A及图16A的III-III’线的剖面图。
请先参考图13A、图13B与图13C，本实施例的薄膜晶体管阵列基板的制造方法包括下列步骤。本实施例的第一道光掩膜工艺与第一实施例的第一道光掩膜工艺相似，也是在基板210上形成扫描配线222、扫描接垫224、共享配线232与共享接垫234。然而，第二实施例的直线型共享配线232也可以应用至本实施例中。
请参考图14A、图14B与图14C，本实施例的第二道光掩膜工艺与第一实施例的第二道光掩膜工艺相似，也是在基板210上依序形成图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248。然而，不同之处在于：在本实施例中，上述的多层结构完全覆盖共享配线232与扫描配线222。同样地，本发明并不限定需形成图案化欧姆接触层246或图案化接触金属层248。
请参考图15A、图15B与图15C，本实施例的第三道光掩膜工艺与第一实施例的第三道光掩膜工艺相似，也是同样形成图案化透明导电层252与图案化第二金属层254，而图案化透明导电层252与图案化第二金属层254定义出数据配线262、数据接垫264、源极/漏极272与像素电极274。然而，本实施例与第一实施例不同之处在于：本实施例并不形成第一实施例的刻蚀保护层276。此外，图案化透明导电层252与图案化金属层254曝露出扫描配线上方的部分图案化半导体层244，如区域A2与B2。
请参考图16A、图16B与图16C，本实施例的第四道光掩膜工艺与第一实施例的第四道光掩膜工艺相似，也是移除部分区域上的保护层282与图案化第二金属层254，以使像素电极274的图案化透明导电层252曝露于外。同时，移除部分扫描配线222上方的图案化半导体层244，以使图案化介电层242曝露于外，如区域A2及B2所示。至此，大致完成本实施例的薄膜晶体管阵列基板的制作。
第四实施例
本实施例单独使用半导体层与欧姆接触层来保护裸露的扫描配线，且像素电极覆盖扫描配线上方的半导体层上，以增加开口率。此外，本实施例所制造出的薄膜晶体管阵列基板可以是用于扭曲向列式液晶显示器中。另外，储存电容为架构于共享配线上(Cst on common)。再者，本实施例的薄膜晶体管的栅极为架构于扫描配线上(gate on scan line)，然而本实施例并不限定薄膜晶体管的型态。举例而言，本实施例的栅极与扫描配线也可以同时形成，且彼此相连接。
图17A、图18A、图19A及图20A绘示本发明第四实施例的薄膜晶体管阵列基板的俯视图，而图17B、图18B、图19B及图20B分别绘示沿图17A、图18A、图19A及图20A的II-II’线的剖面图。图17C、图18C、图19C及图20C分别绘示沿图17A、图18A、图19A及图20A的III-III’线的剖面图。
请先参考图17A、图17B与图17C，本实施例的薄膜晶体管阵列基板的制造方法包括下列步骤。本实施例的第一道光掩膜工艺与第三实施例的第一道光掩膜工艺相似，也是在基板210上形成扫描配线222、扫描接垫224、共享配线232与共享接垫234。然而，第二实施例的直线型共享配线232也可以应用至本实施例中。
请参考图18A、图18B与图18C，本实施例的第二道光掩膜工艺与第三实施例的第二道光掩膜工艺相似，也是在基板210上依序形成图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248，且上述的多层结构完全覆盖共享配线232与扫描配线222。
请参考图19A、图19B与图19C，本实施例的第三道光掩膜工艺与第三实施例的第三道光掩膜工艺相似，也是同样形成图案化透明导电层252与图案化第二金属层254，而图案化透明导电层252与图案化第二金属层254定义出数据配线262、数据接垫264、源极/漏极272与像素电极274。然而，本实施例与第三实施例不同之处在于：本实施例的像素电极274覆盖部分扫描配线222(如区域C1所示)，且像素电极274堆栈于扫描配线222上方的多层结构上(例如是图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248)。值得一提的是，由于像素电极274覆盖部分扫描配线222，因此开口率也就能进一步提升。
请参考图20A、图20B与图20C，本实施例的第四道光掩膜工艺与第三实施例的第四道光掩膜工艺相似，也是移除部分区域上的保护层282与图案化第二金属层254，以使像素电极274的图案化透明导电层252曝露于外。同时，移除部分扫描配线222上方的图案化半导体层244，以使图案化介电层242曝露于外，如区域A2及B2所示。至此，大致完成本实施例的薄膜晶体管阵列基板的制作。
第五实施例
本实施例单独使用半导体层与欧姆接触层来保护裸露的扫描配线，且像素电极覆盖扫描配线上方的半导体层上，以增加开口率。此外，本实施例所制造出的薄膜晶体管阵列基板可以是用于扭曲向列式液晶显示器中。另外，储存电容为架构于栅极上(Cst on gate)。再者，本实施例的薄膜晶体管的栅极为架构于扫描配线上(gate on scan line)，然而本实施例并不限定薄膜晶体管的型态。举例而言，本实施例的栅极与扫描配线也可以同时形成，且彼此相连接。
图21A、图22A、图23A及图24A绘示本发明第五实施例的薄膜晶体管阵列基板的俯视图，而图21B、图22B、图23B及图24B分别绘示沿图21A、图22A、图23A及图24A的II-II’线的剖面图。
请先参考图21A与图21B，本实施例的薄膜晶体管阵列基板的制造方法包括下列步骤。本实施例的第一道光掩膜工艺与第四实施例的第一道光掩膜工艺相似，也是在基板210上形成扫描配线222与扫描接垫224。然而，本实施例并未形成第四实施例的共享配线232与共享接垫234。
请参考图22A与图22B，本实施例的第二道光掩膜工艺与第四实施例的第二道光掩膜工艺相似，也是在基板210上依序形成图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248，且上述的多层结构完全覆盖扫描配线222。
请参考图23A与图23B，本实施例的第三道光掩膜工艺与第四实施例的第三道光掩膜工艺相似，也是同样形成图案化透明导电层252与图案化第二金属层254，而图案化透明导电层252与图案化第二金属层254定义出数据配线262、数据接垫264、源极/漏极272与像素电极274。如同第四实施例，本实施例的像素电极274覆盖部分扫描配线222(如区域C1所示)，且像素电极274堆栈于扫描配线222上方的多层结构上(例如是图案化介电层242、图案化半导体层244、图案化欧姆接触层246与图案化接触金属层248)。此外，由于像素电极274覆盖部分扫描配线222，因此区域C1也就是架构于栅极上的储存电容(Cst on gate)。
请参考图24A与图24B，本实施例的第四道光掩膜工艺与第四实施例的第四道光掩膜工艺相似，也是移除部分区域上的保护层282与图案化第二金属层254，以使像素电极274的图案化透明导电层252曝露于外。同时，移除部分扫描配线222上方的图案化半导体层244，以使图案化介电层242曝露于外，如区域A2及B2所示。至此，大致完成本实施例的薄膜晶体管阵列基板的制作。
综上所述，本发明的薄膜晶体管阵列基板的制造方法至少具有下列优点：
一、本发明单独利用半导体层与欧姆接触层或合并使用形成数据配线的金属层来保护裸露的扫描配线。当同时使用形成数据配线的金属层与半导体层来保护裸露的扫描配线时，由形成数据配线的金属层所构成的刻蚀保护层将与扫描配线电性并联，因此扫描配线受到损伤的情况不仅能够改善，且扫描配线的电阻值也因为刻蚀保护层而降低，以改善RC延迟效应。
二、本发明采用具有分支的共享配线，而此种具有分支的共享配线便可作为薄膜晶体管阵列基板侧的遮光层，以提高开口率。
三、本发明与现有的制造工艺兼容，无须增加额外的工艺设备。
虽然本发明已以较佳实施例揭露如上，但并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定的范围为准。
Claims (26)
1.一种薄膜晶体管阵列基板的制造方法，其特征在于包括：
在一基板上形成多条扫描配线；
在所述基板上依序形成一图案化介电层与一图案化半导体层，以覆盖所述多条扫描配线中的每一条扫描配线的一部分；
在所述基板上依序形成一图案化透明导电层与一图案化金属层，而所述图案化透明导电层与所述图案化金属层 定义出多条数据配线、多个源极/漏极、多个像素电极与多个刻蚀保护层，其中所述刻蚀保护层分别包覆未被所述图案化介电层与所述图案化半导体层覆盖而曝露的所述扫描配线，且所述刻蚀保护层分别与所述扫描配线电性并联；
在所述基板上形成一保护层；以及
移除所述像素电极上方的保护层与所述像素电极的图案化金属层，以曝露出所述像素电极的图案化透明导电层，并且同时移除位于所述刻蚀保护层与所述数据配线之间的所述扫描配线上方的所述保护层和图案化半导体层，以曝露出所述扫描配线上方的图案化介电层。
2.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，在形成所述扫描配线的步骤中还包括：
形成多个扫描接垫，其中所述扫描配线的一端分别连接至所述扫描接垫；以及
在形成所述图案化介电层与所述图案化半导体层后，该图案化介电层与图案化半导体层曝露出所述多个扫描接垫中的每个扫描接垫的一部分。
3.根据权利要求2所述的薄膜晶体管阵列基板的制造方法，其特征在于：所述图案化透明导电层与所述图案化金属层还包覆未被所述图案化介电层与所述图案化半导体层覆盖而曝露出的扫描接垫。
4.根据权利要求3所述的薄膜晶体管阵列基板的制造方法，其特征在于：在移除所述像素电极上方的所述保护层的步骤中，还同时移除所述扫描接垫上方的所述保护层和所述图案化金属层，以曝露出所述扫描接垫上方的所述图案化透明导电层。
5.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述数据配线的步骤中，所述图案化透明导电层与所述图案化金属层还定义出多个数据接垫，且所述数据配线的一端分别连接至所述数据接垫。
6.根据权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述保护层的步骤中，所述保护层覆盖所述数据接垫；以及
在移除所述像素电极上方的保护层的步骤中，还同时移除所述数据接垫上方的所述保护层和所述图案化金属层，以曝露出所述数据接垫上方的所述图案化透明导电层。
7.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，在形成所述扫描配线的步骤中，还包括：
形成多个共享接垫与分别连接至所述共享接垫的多条共享配线，而所述共享配线与所述扫描配线大致平行，且所述共享配线与所述扫描配线交替配置于所述基板上。
8.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于：各共享配线具有自两侧边缘向外延伸的多条分支，且所述像素电极的图案化透明导电层与所述分支有部分重叠。
9.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述图案化透明导电层与所述图案化金属层的步骤中，在所述像素电极内形成多个狭缝。
10.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述图案化介电层与所述图案化半导体层时，还包括同时在所述图案化半导体层上形成一图案化欧姆接触层。
11.根据权利要求10所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述图案化介电层与所述图案化半导体层时，还包括同时在所述图案化欧姆接触层上形成一图案化接触金属层。
12.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于：各扫描配线具有多个栅极区。
13.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述扫描配线的步骤中，还包括同时形成多个栅极，且所述栅极分别与所述扫描配线连接。
14.一种薄膜晶体管阵列基板的制造方法，其特征在于包括：
在一基板上形成多条扫描配线；
在所述基板上依序形成一图案化介电层与一图案化半导体层，以覆盖所述扫描配线；
在所述基板上依序形成一图案化透明导电层与一图案化金属层，而所述图案化透明导电层与所述图案化金属层定义出多条数据配线、多个源极/漏极与多个像素电极，且所述图案化透明导电层与所述图案化金属层曝露出所述扫描配线上方的部分图案化半导体层；
在所述基板上形成一保护层；以及
移除所述像素电极上方的保护层与所述像素电极的图案化金属层，以曝露出所述像素电极的图案化透明导电层，并且同时移除所述图案化透明导电层与所述图案化金属层所曝露出的位于所述扫描配线上方的所述保护层和所述图案化半导体层，以曝露出所述扫描配线上方的所述图案化介电层。
15.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述扫描配线的步骤中还包括：
形成多个扫描接垫，其中所述扫描配线的一端分别连接至所述扫描接垫之间；以及
在形成所述图案化介电层与图案化半导体层后，所述图案化介电层与所述图案化半导体层曝露出所述多个扫描接垫中的每个扫描接垫的一部分。
16.根据权利要求15所述的薄膜晶体管阵列基板的制造方法，其特征在于：所述图案化透明导电层与所述图案化金属层还包覆未被所述图案化介电层与图案化半导体层覆盖而曝露出的所述扫描接垫。
17.根据权利要求15所述的薄膜晶体管阵列基板的制造方法，其特征在于：在移除所述像素电极上方的所述保护层的步骤中，还同时移除所述扫描接垫上方的所述保护层和所述图案化金属层，以曝露出所述扫描接垫上方的所述图案化透明导电层。
18.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述数据配线的步骤中，所述图案化透明导电层与所述图案化金属层还定义出多个数据接垫，且所述数据配线的一端分别连接至所述数据接垫。
19.根据权利要求18所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述保护层的步骤中，所述保护层覆盖所述数据接垫；以及
在移除所述像素电极上方的所述保护层的步骤中，还同时移除所述数据接垫上方的所述保护层和所述图案化金属层，以曝露出所述数据接垫上方的所述图案化透明导电层。
20.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于，在形成所述扫描配线的步骤中，还包括：
形成多个共享接垫与分别连接至所述共享接垫的多条共享配线，而所述共享配线与所述扫描配线大致平行，且所述共享配线与所述扫描配线交替配置于所述基板上。
21.根据权利要求20所述的薄膜晶体管阵列基板的制造方法，其特征在于：各共享配线具有自两侧边缘向外延伸的多数条分支，且所述像素电极的所述图案化透明导电层与所述分支有部分重叠。
22.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述图案化透明导电层与所述图案化金属层的步骤中，所述像素电极还覆盖所述多条扫描配线中的每一条扫描配线的一部分。
23.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述图案化介电层与所述图案化半导体层时，还包括同时在所述图案化半导体层上形成一图案化欧姆接触层。
24.根据权利要求23所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述图案化介电层与所述图案化半导体层时，还包括同时在所述图案化欧姆接触层上形成一图案化接触金属层。
25.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于：各扫描配线具有多个栅极区。
26.根据权利要求14所述的薄膜晶体管阵列基板的制造方法，其特征在于：在形成所述扫描配线的步骤中，还包括同时形成多个栅极，且所述栅极分别与所述扫描配线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100073722A CN100367488C (zh) | 2006-02-13 | 2006-02-13 | 薄膜晶体管阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100073722A CN100367488C (zh) | 2006-02-13 | 2006-02-13 | 薄膜晶体管阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1828873A CN1828873A (zh) | 2006-09-06 |
| CN100367488C true CN100367488C (zh) | 2008-02-06 |
Family
ID=36947150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100073722A Expired - Fee Related CN100367488C (zh) | 2006-02-13 | 2006-02-13 | 薄膜晶体管阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100367488C (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811318A (en) * | 1995-12-28 | 1998-09-22 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
| CN1451996A (zh) * | 2002-04-17 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 薄膜晶体管阵列基板及其制造方法和掩模 |
| US6696324B2 (en) * | 1999-12-31 | 2004-02-24 | Samsung Electronics Co., Ltd. | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| CN1585088A (zh) * | 2003-08-21 | 2005-02-23 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| JP2005123610A (ja) * | 2003-10-10 | 2005-05-12 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板の製造方法 |
| CN1728363A (zh) * | 2004-07-27 | 2006-02-01 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
-
2006
- 2006-02-13 CN CNB2006100073722A patent/CN100367488C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811318A (en) * | 1995-12-28 | 1998-09-22 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
| US6696324B2 (en) * | 1999-12-31 | 2004-02-24 | Samsung Electronics Co., Ltd. | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| CN1451996A (zh) * | 2002-04-17 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 薄膜晶体管阵列基板及其制造方法和掩模 |
| CN1585088A (zh) * | 2003-08-21 | 2005-02-23 | 广辉电子股份有限公司 | 薄膜晶体管阵列基板的制造方法 |
| JP2005123610A (ja) * | 2003-10-10 | 2005-05-12 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板の製造方法 |
| CN1728363A (zh) * | 2004-07-27 | 2006-02-01 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1828873A (zh) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102096251B (zh) | 有源矩阵基板及具备该有源矩阵基板的液晶显示装置 | |
| CN101359139B (zh) | 液晶显示面板及其制造方法 | |
| CN100592172C (zh) | 水平电场施加型液晶显示器及其制造方法 | |
| KR101749757B1 (ko) | 고 투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN105470269A (zh) | Tft阵列基板及其制作方法 | |
| CN100538999C (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
| CN204422935U (zh) | 一种阵列基板和显示装置 | |
| CN105094486A (zh) | 内嵌式自电容触控显示面板及其制作方法 | |
| CN102629577A (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
| CN102543863A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN100371813C (zh) | 面内切换型液晶显示装置中的液晶显示板及其制造方法 | |
| CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
| CN102543864A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN102544029A (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| CN100529926C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN101350330A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN100368919C (zh) | 施加水平电场型液晶显示器件及其制造方法 | |
| CN102723308A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN101692439A (zh) | 薄膜晶体管数组基板的制作方法 | |
| JP4486640B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN102610564A (zh) | Tft阵列基板的制作方法 | |
| CN100520542C (zh) | 液晶显示器及其薄膜晶体管基板的制造方法 | |
| CN100524779C (zh) | 薄膜晶体管数组基板及其制造方法 | |
| CN102683277A (zh) | 一种薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20071130 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20071130 Address after: Hsinchu city of Taiwan Province Patentee after: AU OPTRONICS Corp. Address before: Taoyuan County of Taiwan Province Patentee before: QUANTA DISPLAY INCORPORATION |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080206 |