CN1893096B - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1893096B
CN1893096B CN2006101031820A CN200610103182A CN1893096B CN 1893096 B CN1893096 B CN 1893096B CN 2006101031820 A CN2006101031820 A CN 2006101031820A CN 200610103182 A CN200610103182 A CN 200610103182A CN 1893096 B CN1893096 B CN 1893096B
Authority
CN
China
Prior art keywords
electrode
data wire
gate
film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101031820A
Other languages
English (en)
Other versions
CN1893096A (zh
Inventor
许命九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1893096A publication Critical patent/CN1893096A/zh
Application granted granted Critical
Publication of CN1893096B publication Critical patent/CN1893096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供了一种薄膜晶体管阵列面板，包括衬底、形成在所述衬底上的数据线和栅电极、形成在所述数据线和栅电极上的绝缘层、形成在所述绝缘层上的半导体层、形成在所述半导体层上漏电极和源电极、形成在所述漏电极和源电极上的包括暴露部分所述数据线的第一接触孔、暴露部分所述源电极的第二接触孔、暴露部分所述漏电极的第三接触孔和暴露部分所述栅电极的第四接触孔的钝化层、形成在所述钝化层上并通过所述第一接触孔和第二接触孔连接到所述数据线和源电极的第一连接器、形成在所述钝化层上并通过所述第四接触孔连接到所述栅电极的栅极线、和通过所述第三接触孔连接到所述漏电极的像素电极。

Description

薄膜晶体管阵列面板及其制造方法 
技术领域
本发明一般而言涉及一种用于诸如液晶显示器(LCD)和有机发光显示器(OLED)的有源矩阵显示器的薄膜晶体管(TFT)阵列面板及其制造方法。 
背景技术
诸如液晶显示器(LCD)和有机发光显示器(OLED)的有源矩阵显示器包括排列成矩阵的多个像素。像素包括诸如具有栅电极、源电极和漏电极的薄膜晶体管(TFT)的开关元件。响应施加到栅电极的栅极信号，TFT把施加到源电极的数据信号传送到像素电极。 
显示器包括薄膜晶体管阵列面板，薄膜晶体管阵列面板包括TFT、像素电极和传送信号到TFT的诸如栅极线和数据线的多个信号线。TFT阵列面板具有包括薄导电膜和绝缘层的多层结构。 
通常，为了形成TFT阵列面板重复使用光刻和蚀刻步骤以构图多重薄膜层。光刻步骤增加制造成本和时间。所以，需要减少光刻步骤的数量。 
发明内容
本发明提供一种TFT阵列面板及其制造方法，其可以减少光刻步骤的数量并降低制造成本。根据本发明的示范性的TFT阵列面板包括衬底、形成在衬底上的数据线和栅电极；形成在数据线和栅电极上的绝缘层；形成在绝缘层上的半导体层，形成在半导体层上的漏电极和源电极，形成在漏电极和源电极上并包括暴露部分数据线的第一接触孔、暴露部分源电极的第二接触孔、暴露所述漏电极的第三接触孔和暴露所述栅电极的第四接触孔的钝化层，形成在钝化层上并通过第一和第二接触孔连接到数据线和源电极的第一连接器，形成在钝化层上并通过第四接触孔连接到栅电极的栅极线和通过第三接触孔连接到漏电极的像素电极。 
在另一个实施例中，TFT阵列面板还包括连接到栅极线并由与数据线和栅电极相同的层形成的第二连接器，钝化层还包括暴露部分第二连接器的第五接触孔，栅极线通过第五接触孔连接到第二连接器，TFT阵列面板还包括形成在钝化层和第二连接器之间的第一挡光元件，且栅极线还包括连接到第四接触孔的第一部分和连接到第五接触孔的第二部分。
在又一实施例中，TFT阵列面板还包括交叠像素电极并形成在与数据线和栅电极相同层上的存储电极线，钝化层还包括设定以暴露部分存储电极线并把栅极线连接到存储电极线的第六接触孔，且栅极线还包括连接到第六接触孔的第三部分。 
在又一实施例中，TFT阵列面板还包括形成在存储电极线上并形成在与源和漏电极相同的层上的第二挡光元件，TFT阵列面板包括形成在第二挡光元件上并形成在与栅极线相同的层上的导电层，第一连接器和栅极线具有上膜和下膜，且上膜由与像素电极相同的层形成。 
在根据本发明的TFT阵列面板的示范性制造方法中，该方法包括通过使用一次单个掩模在衬底上形成数据线、栅电极、源电极和漏电极，在数据线、栅电极、源电极和漏电极上形成钝化层，在钝化层上形成第一导电膜，通过使用一次单个掩模移除部分第一导电膜和部分钝化层以暴露部分数据线、部分源电极、部分漏电极和部分栅电极，在第一导电膜、数据线的暴露部分、源电极的暴露部分、漏电极的暴露部分和栅电极的暴露部分上形成第二导电膜，并通过使用一次单个掩模移除部分第二导电膜和部分第一导电膜，从而形成像素电极、数据线连接器和栅极线。 
在一个实施例中，在衬底上形成数据线、栅电极、源电极和漏电极包括在衬底上连续地形成第三导电膜、绝缘层、本征非晶硅层、掺杂非晶硅层和第四导电膜，在第四导电膜上形成具有第一部分和比第一部分薄的第二部分的图案的光致抗蚀剂，以光致抗蚀剂图案作为掩模移除部分第四导电膜、掺杂非晶硅层、本征非晶硅层、绝缘层和第三导电膜，从而形成数据线、栅电极和半导体，移除光致抗蚀剂图案的第二部分，和以第一部分作为掩模移除部分第四导电膜和掺杂非晶硅层，从而形成源电极、漏电极和欧姆接触。 
在另一个实施例中，通过利用具有不透明区域、半透明区域和透明区域的光掩模形成光致抗蚀剂图案，形成存储电极线，移除部分第一导电膜和部分钝化层包括暴露部分存储电极线，形成了栅极线连接器，移除部分第一导电膜和部分钝化层包括暴露部分栅极线连接器和数据线的端部，形成像素电极还包括在栅极线连接器的暴露部分上形成接触辅助，形成像素电极还包括在数据线的暴露端部上形成接触辅助。 
附图说明
通过参照附图详细描述其具体实施例，对于本领域的技术人员本发明的特征将变得更明显，其中： 
图1是根据本发明实施例的TFT阵列面板的平面图； 
图2A和2B是分别沿图1的TFT阵列面板的线IIA-IIA和IIB-IIB所取的剖面图； 
图3是根据本发明实施例的制造工艺的一个步骤上的TFT阵列面板的平面图； 
图4A和4B是分别沿图3的TFT阵列面板的线IVA-IVA和IVB-IVB所取的剖面图； 
图5A和5B是分别示出图4A和4B的步骤之后的制造步骤的剖面图； 
图6A和6B是示出分别参照图5A和5B讨论的那些步骤之后的步骤的剖面图； 
图7是示出根据本发明实施例的TFT阵列面板的另一制造步骤的平面图； 
图8A和8B是分别沿图7的TFT阵列面板的线VIIIA-VIIIA和VIIIB-VIIIB所取的剖面图； 
图9A和9B是示出分别参照图8A和8B讨论的那些步骤之后的步骤的剖面图；和 
图10A和10B是示出分别参照图9A和9B讨论的那些步骤之后的步骤的剖面图。 
在不同的图中使用相同的参考标号表示相似或相同的零件。 
具体实施方式
图1是根据本发明实施例的TFT阵列面板的平面图，图2A和2B是分别沿图1的TFT阵列面板的线IIA-IIA和IIB-IIB所取的剖面图。 
参照图1到2B，数据线171、栅电极124、栅极线连接器95和存储电极线131形成在诸如透明玻璃或塑料的绝缘衬底110上。注意到这里所用 的“在其上”可以是直接在其上或存在中间元件。 
数据线171传送数据信号并在垂直或纵向上延伸。每个数据线171可以包括具有相对大面积的端部用于与外部器件或数据驱动电路的输出接触(例如，形成在衬底10上、在衬底10内部或外部)。栅电极124提供有栅极信号并远离数据线171以形成诸如四边形的岛。 
栅极线连接器95提供有栅极信号并在水平或横向上延伸。每个栅极线连接器95可以包括具有相对大面积的端部用于接触另一层、外部器件或栅极驱动电路(未示出)的输出。栅极驱动电路(未示出)可以安装在柔性印刷电路或衬底110上或形成在衬底110上。栅极连接器95可以连接到形成在衬底110上的栅极驱动电路。 
存储电极线131在水平或横向上延伸，并不与数据线171交叉。每个存储电极线131设置在邻近的数据线171之间并离开邻近的数据线171相等的距离。诸如共用电压的外部电压施加到存储电极线131。当存在足够的存储电容时(例如，由于像素电极190和栅极线的交叠)，可以省略存储电极线131。而且，存储电极线131可以具有不同的配置和形状。 
数据线171、栅电极124、栅极线连接器95和存储电极线131可以由诸如Al和Al合金的Al基金属、诸如Ag和Ag合金的Ag基金属、诸如Cu和Cu合金的Cu基金属、诸如Mo和Mo合金的Mo基金属、Cr、Ta或Ti形成。数据线171、栅电极124、栅极线连接器95和存储电极线131可以具有包括具有不同物理特性的双导电膜的多层结构。一种膜可以由诸如Al基金属、Ag基金属或Cu基金属的低电阻率金属制成以减少数据线171中的信号延迟或压降。另一种膜可以由具有与诸如氧化铟锡(ITO)或氧化锌锡(IZO)的其它材料的良好的物理、化学和电接触特性的诸如Mo基金属、Cr、Ta或Ti的材料制成。两种膜的示范性组合是下Cr膜和上Al(合金)膜或下Al(合金)膜和上Mo(合金)膜。下和上膜材料可以相对于彼此改变。 
绝缘膜140(例如，由氮化硅SiNx或氧化硅SiOx制成)形成在数据线171、栅电极124、栅极线连接器95和存储电极线131上。多个半导体条151(例如，由氢化非晶硅(缩写为a-Si)或多晶硅制成)和多个半导体岛154、156和158形成在绝缘层140上。半导体条151设置在关联的数据线171上并在纵向上延伸。半导体岛154设置在关联的栅电极124上。半导体 岛156设置在关联的存储电极线131上并可以覆盖存储电极线131的边缘。半导体岛158设置在关联的栅极线连接器95上。 
多个欧姆接触条161和欧姆接触岛163、165、166和168(例如，由硅化物或高掺杂有诸如磷的n型杂质的n+氢化非晶硅制成)形成在半导体条151和半导体岛154、156和158上。欧姆接触岛163和165在半导体岛154上成对设置。半导体151、154、156和158的侧边和欧姆接触161、163、165、166和168形成锥形结构且以例如在相对于衬底110的表面大约30到80度的范围内的角度倾斜。 
源电极173、漏电极175、挡光元件条31和挡光元件岛32和33形成在欧姆接触161、163、165、166和168上。每个源电极173远离关联的数据线171并至少与关联的栅电极124的一部分交叠。每个漏电极175也远离关联的数据线171并至少与关联的栅电极124的一部分交叠。每对源电极173和漏电极175关于栅电极124彼此分隔开并面对。 
挡光元件条31设置在除了数据线171连接到源电极173的区域的数据线171上。挡光元件岛32和33设置在除了存储电极线131和栅极线连接器95连接到不同层或外部驱动电路的区域的存储电极线131和栅极线连接器95上。挡光元件31、32、33由不透明导电膜制成并用于防止光进入下面的半导体151、156和158。 
栅电极124、源电极173和漏电极175，连同半导体岛154一起形成TFT。TFT的沟道形成在源电极173和漏电极175之间的半导体岛154中。 
源电极173、漏电极175和挡光元件31、32和33可以由诸如Mo、Cr、Ta、Ti及其合金的难熔金属形成，且可以具有难熔金属膜和低电阻率膜的单或多层结构。在一具体实施例中，两层结构包括Cr、Mo或合金的下层和Al或Al合金的上层。三层结构可以有Mo或Mo合金的下层、Al或Al合金的中间层和Mo或Mo合金的上层。 
源电极173、漏电极175和挡光元件31、32和33形成锥形结构并以例如在相对于衬底110的表面大约30到80度的范围内的角度倾斜。欧姆接触161、166和168设置在下面的半导体151、156和158及上覆的挡光元件31、32和33之间。欧姆接触163和165设置在下面的半导体154和上覆源电极173及下面的半导体154和上覆的漏电极175之间以减少其间的阻抗。 
钝化层180形成在挡光元件31、32和33、源电极173、漏电极175、半导体151、154、156和158的暴露部分和暴露的衬底110上。在一实施例中，钝化层180可以由具有良好平面性、光敏感性的光敏有机材料，和/或具有4.0或小于4.0的介电常数的绝缘材料，或诸如氮化硅和氧化硅的无机材料制成。而且，钝化层180可以具有双层结构，该结构包括保护半导体151、154、156和158不被接下来的步骤损坏的下无机膜和用于平面性的上有机膜。栅极线121的下膜121p、数据线连接器94的下膜94p、像素分支部分192的下膜192p和存储电容器导体177形成在钝化层180上。栅极线121传送栅极信号并在横向上延伸。每个栅极线121包括分别向栅电极124、存储电极线131和栅极线连接器95分支的连接器125、126和127。 
数据线连接器94在数据线171和源电极173之间横向延伸并与至少部分数据线171和源电极173交叠。下膜121p、192p和94p及存储电容器导体177可以由诸如Al基金属、Ag基金属或Cu基金属的低电阻率材料制成以减少信号延迟或压降。 
参照图2A和2B，栅极线121的连接器125、126和127的下膜由数字标号之后的“p”表示，上膜由“q”表示。数据线连接器94的下膜94p和钝化层180具有多个接触孔183以暴露部分源电极173。而且，下膜192p和钝化层180具有多个接触孔185以暴露漏电极175。为了把数据线171连接到源电极173，数据线连接器94的下膜94p、钝化层180和绝缘层140具有多个接触孔184以暴露部分数据线171。栅极线121的下膜121p、钝化层180和绝缘层140具有多个接触孔186、188和187以分别暴露部分栅电极124、存储电极线131和栅极线连接器95。在分别相应于数据线171的端部和栅极线连接器95的端部的区域中移除钝化层180和绝缘层140。 
栅极线121的上膜121q、数据线连接器94的上膜94q、分支部分192的上膜192q、像素电极191和接触辅助81和82形成在衬底110、栅电极124、数据线171、源电极173、存储电极线131、钝化层180、数据线连接器94的下膜94p、栅极线121的下膜121p、分支部分192的下膜192p和存储电容器导体177的暴露部分上。像素电极191包括向漏电极175延伸的分支部分192。 
栅极线121的上膜121q、数据线连接器94的上膜94q、像素电极191、分支部分192的上膜192q和接触辅助81和82由诸如ITO或IZO的透明导 电材料或诸如Al、Ag、Cr或其合金的反射性导体制成。 
栅极线121的连接器125、126和127的上膜125q、126q和127q分别完全覆盖接触孔186、188和187。连接器127的上膜127q通过接触孔187连接到栅极线连接器95。连接器127的上膜127q和下膜127p提供有来自栅极线连接器95的栅极信号。连接器125和126的上膜125q和126q分别通过接触孔186和188连接到栅电极124和存储电极线131。连接器125和126分别把栅信号传送到栅电极124和存储电极线131。 
数据线连接器94的上膜94q完全覆盖接触孔184和183以连接数据线171和源电极173。数据线连接器94把数据信号从数据线171传送到源电极173。 
像素电极191的分支部分192的上膜192q完全覆盖接触孔185。像素电极191通过接触孔185连接到漏电极175，这允许像素电极191从漏电极175接收数据电压。 
在设置在像素电极191和共用电极之间的LC层中，提供有数据电压的像素电极191和具有提供有共用电压的共用电极的其它面板(未示出)产生电场以定向LC分子。像素电极191和共用电极(未示出)形成存储TFT关闭之后施加的电压的LC电容器(或液晶电容器)。 
与LC电容器平行地形成了存储电容器以增强由LC电容器存储电荷的能力。存储电容器通过像素电极191与存储电极线131的交叠形成。 
挡光元件32和存储电容器导体177在像素电极191和存储电极线131之间形成。因此，附加电容器在存储电极线131和挡光元件32之间及存储电容器导体177和挡光元件32之间形成以增加存储电容器的容量。 
接触辅助81和82分别形成在栅极线连接器95的端部和数据线171的端部，并覆盖部分钝化层180。接触辅助81和82保护栅极线连接器95和数据线171的端部，并增强这些端部与外部器件之间的粘附。金属层710设置在钝化层180和接触辅助81和82之间。接触辅助81和82与钝化层180交叠和形成金属层710是可选的。 
在下文中，将参照图3到10B和图1到2B详细描述图1到2B的TFT阵列面板的制造方法。 
如图3和4B中所示，由金属制成的第一导电膜120形成在诸如透明玻璃和塑料的绝缘衬底110上(例如，通过溅射)。绝缘层140、本征非晶硅 层150和掺杂非晶硅层(即，非本征a-Si)160依次形成在第一导电膜120上(例如，通过化学气相淀积(CVD))。由金属制成的第二导电膜170形成在掺杂非晶硅层160上(例如，通过溅射)。厚度为1μm到2μm的光致抗蚀剂膜40形成在第二导电膜170上。光致抗蚀剂膜40可以由有机材料制成。光致抗蚀剂膜40通过光刻构图以形成光致抗蚀剂图案(即，光致抗蚀剂通过光掩模的曝光和光致抗蚀剂的显影)。 
参照图4A和4B，光致抗蚀剂图案包括多个具有不同厚度的第一和第二部分42和44(即，显影的光致抗蚀剂的厚度随位置变化)。第一部分42和第二部分44分别相应于配线区域A和沟道区域B。相应于剩余区域C的光致抗蚀剂膜的部分被移除或具有很小的厚度(例如，基本为0)以暴露导电层170下面的部分。根据在随后的蚀刻步骤中的蚀刻条件，调整第二部分44和第一部分42的厚度比。在一实施例中，第二部分44的厚度等于或小于第一部分42厚度的一半，例如，第二部分44的厚度小于或等于4000
Figure 200610103182010000210003_0
。 
通过几种技术获得光致抗蚀剂膜的随位置变化的厚度，这些技术例如通过在光掩模上提供相应于第二部分44的半透明区域及透明区域和不透明区域。半透明区域可以具有隙缝或格子图案，是具有中等透光度和中等厚度的薄膜。当使用隙缝图案时，优选隙缝的宽度或隙缝之间的距离小于用于光刻的曝光装置的分辨率。另一实施例是使用可回流光致抗蚀剂。即，一旦通过利用仅具有透明区域和不透明区域的普通光掩模形成由可回流材料制成的光致抗蚀剂图案时，光致抗蚀剂图案被进行回流工艺以流到没有光致抗蚀剂的区域上，从而形成薄的部分。 
如图5A和5B所示，由构图的光致抗蚀剂膜40作为掩模连续地蚀刻第二导电膜170、掺杂非晶硅层160、本征非晶硅层150、绝源层140和第一导电膜120，从而形成多个数据线171、多个栅电极124、多个存储电极线131、多个栅极线连接器95和多个半导体151、154、156和158。 
参照图6A和6B，诸如通过灰化工艺接着移除了第二部分44，并减少了第一部分42的厚度。由余下的第一部分42作为掩模移除了第二导电膜170和掺杂非晶硅160，从而形成多个挡光元件31、32和33、多个源电极173和漏电极175、和多个欧姆接触161、163、165、166和168。诸如通过灰化工艺，随后移除了余下的第一部分42。 
参照图7到8B，钝化层180形成在挡光元件31、32和33、源电极173、 漏电极175、半导体151和154的暴露部分和绝缘衬底110的暴露部分上。由金属制成的第三导电膜700依次形成在钝化层180上(例如，通过溅射)，且光致抗蚀剂膜50形成在第三导电膜700上。光致抗蚀剂膜50通过光刻构图以形成所需的光致抗蚀剂图案(即，光致抗蚀剂通过光掩模的曝光和光致抗蚀剂的显影)。 
如图7到8B中所示，由构图的光致抗蚀剂膜50作为掩模移除了第三导电膜700和下面的钝化层180，以形成多个接触孔183、184、185、186、187和188。源电极173和漏电极175的一部分分别通过接触孔183和185暴露。部分数据线171、部分栅电极124、栅极线连接器95的端部和部分存储电极线131分别通过接触孔184、186、187和188暴露。而且，移除了第三导电膜700和下面的钝化层180的一部分以暴露栅极线连接器95和数据线171的其它端部。诸如通过灰化工艺，随后移除了构图的光致抗蚀剂膜50。 
诸如ITO或IZO的第四导电膜(未示出)通过溅射形成在构图的第三导电膜700、数据线171的暴露部分、栅电极124的暴露部分、存储电极线131的暴露部分、栅极线连接器95的暴露部分、源电极173和漏电极175的暴露部分和绝缘衬底110的暴露部分上。IDIXO(铟x金属氧化物)(日本Idemitsu公司制造)可以用作用于溅射的IZO靶。在一实施例中，IZO靶包括氧化铟(In2O3)和氧化锌(ZnO)，在铟和锌中锌的含量约是15到20原子百分比。溅射IZO的温度是250℃或小于250℃，以最小化与其它导电层的接触阻抗。 
如图9A和9B中所示，光致抗蚀剂膜60通过光刻构图以形成所需的光致抗蚀剂图案。由构图的光致抗蚀剂60作为掩模连续地移除了第四导电膜(未示出)，从而形成上膜125q和126q、上膜94q和上膜192q的侧壁，像素电极191及接触辅助81和82，并暴露部分第三导电膜700。 
如图10A和10B中所示，由构图的光致抗蚀剂60作为掩模再次移除了暴露的第三导电膜700，从而形成下膜125p和126p、下膜94p及下膜192p的侧壁、和与像素电极191交叠的存储电容器导体177。同时，在相应于数据线171和栅极线连接器95的端部的区域中，金属层710形成在接触辅助81和82及钝化层180之间。 
根据上述工艺过程，完成了图1到2B中所示的TFT阵列面板。 
在本发明的这个实施例中，由于数据线171、漏电极175、源电极173、下面的欧姆接触161和165、半导体151和栅电极124由单个光刻步骤形成，且省略了用于形成像素电极191和接触辅助81和82的光刻步骤，减少了光刻工艺和制造成本。 
虽然已经参照特定实施例详细描述了本发明，但该描述是本发明应用的例子并不应该作为限制。公开的实施例的特征的各种变体和组合落入如所附权利要求限定的本发明的范围内。 

Claims (22)

1.一种薄膜晶体管阵列面板，包括：
衬底；
数据线和栅电极，形成在所述衬底上；
绝缘层，形成在所述数据线和栅电极上；
半导体层，形成在所述绝缘层上；
漏电极和源电极，形成在所述半导体层上；
钝化层，形成在所述漏电极和源电极上，其中所述钝化层包括暴露部分所述数据线的第一接触孔、暴露部分所述源电极的第二接触孔、暴露部分所述漏电极的第三接触孔和暴露部分所述栅电极的第四接触孔；
第一连接器，形成在所述钝化层上并通过所述第一和第二接触孔连接到所述数据线和源电极；
栅极线，形成在所述钝化层上并通过所述第四接触孔连接到栅电极；和
像素电极，通过所述第三接触孔连接到所述漏电极。
2.根据权利要求1所述的薄膜晶体管阵列面板，还包括连接到所述栅极线并形成在与所述数据线和栅电极相同的层上的第二连接器。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中所述钝化层还包括暴露部分所述第二连接器的第五接触孔。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中所述栅极线通过所述第五接触孔连接到所述第二连接器。
5.根据权利要求4所述的薄膜晶体管阵列面板，还包括形成在所述钝化层和所述第二连接器之间的第一挡光元件。
6.根据权利要求3所述的薄膜晶体管阵列面板，其中所述栅极线还包括连接到所述第四接触孔的第一部分和连接到所述第五接触孔的第二部分。
7.根据权利要求1所述的薄膜晶体管阵列面板，还包括交叠所述像素电极并与数据线和栅电极在同一层上的存储电极线。
8.根据权利要求7所述的薄膜晶体管阵列面板，其中所述钝化层还包括暴露部分所述存储电极线并把所述栅极线连接到所述存储电极线的第六接触孔。
9.根据权利要求8所述的薄膜晶体管阵列面板，其中所述栅极线还包括连接到所述第六接触孔的第三部分。
10.根据权利要求7所述的薄膜晶体管阵列面板，还包括形成在所述存储电极线上并形成在与所述源电极和漏电极相同的层上的第二挡光元件。
11.根据权利要求10所述的薄膜晶体管阵列面板，还包括形成在所述第二挡光元件上并形成在与所述栅极线相同的层上的导电层。
12.根据权利要求1所述的薄膜晶体管阵列面板，其中所述第一连接器和所述栅极线各包括上膜和下膜。
13.根据权利要求12所述的薄膜晶体管阵列面板，其中所述上膜形成在与所述像素电极相同的层上。
14.一种薄膜晶体管阵列面板的制造方法，包括：
通过使用一次单个掩模在衬底上形成数据线、栅电极、源电极和漏电极；
在所述数据线、栅电极、源电极和漏电极上形成钝化层；
在所述钝化层上形成第一导电膜；
通过使用一次单个掩模移除部分所述第一导电膜和部分所述钝化层以暴露部分数据线、部分源电极、部分漏电极和部分栅电极；
在所述第一导电膜、数据线的暴露部分、源电极的暴露部分、漏电极的暴露部分和栅电极的暴露部分上形成第二导电膜；和
通过使用一次单个掩模移除部分所述第二导电膜和部分所述第一导电膜以形成像素电极、数据线连接器和栅极线，所述数据线连接器连接数据线和源电极。
15.根据权利要求14所述的方法，其中在衬底上形成数据线、栅电极、源电极和漏电极包括：
在所述衬底上连续地形成第三导电膜、绝缘层、本征非晶硅层、掺杂非晶硅层和第四导电膜；
在所述第四导电膜上形成具有第一部分和比第一部分薄的第二部分的光致抗蚀剂图案；
以光致抗蚀剂图案作为掩模移除部分所述第四导电膜、掺杂非晶硅层、本征非晶硅层、绝缘层和第三导电膜以形成所述数据线、栅电极和半导体；
移除所述光致抗蚀剂图案的第二部分；和
以所述第一部分作为掩模移除部分所述第四导电膜和掺杂非晶硅层以形成所述源电极、漏电极和欧姆接触。
16.根据权利要求15所述的方法，其中通过利用具有不透明区域、半透明区域和透明区域的光掩模形成所述光致抗蚀剂图案。
17.根据权利要求14所述的方法，还包括在形成所述数据线和栅电极的同一工艺中形成存储电极线，所述存储电极线与所述数据线和所述栅电极在同一层上。
18.根据权利要求17所述的方法，其中移除部分所述第一导电膜和部分所述钝化层还包括暴露部分所述存储电极线。
19.根据权利要求14所述的方法，还包括在形成所述数据线和栅电极的同一工艺中形成连接到所述栅极线的栅极线连接器，所述栅极线连接器与所述数据线和所述栅电极在同一层上。
20.根据权利要求19所述的方法，其中移除部分所述第一导电膜和部分所述钝化层暴露了部分所述栅极线连接器和所述数据线的端部。
21.根据权利要求20所述的方法，其中所述像素电极的形成还包括在所述栅极线连接器的暴露部分上形成接触辅助。
22.根据权利要求20所述的方法，其中所述像素电极的形成还包括在所述数据线的暴露的端部上形成接触辅助。
CN2006101031820A 2005-07-07 2006-07-07 薄膜晶体管阵列面板及其制造方法 Active CN1893096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR61075/05 2005-07-07
KR1020050061075A KR101219041B1 (ko) 2005-07-07 2005-07-07 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1893096A CN1893096A (zh) 2007-01-10
CN1893096B true CN1893096B (zh) 2011-01-26

Family

ID=37597747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101031820A Active CN1893096B (zh) 2005-07-07 2006-07-07 薄膜晶体管阵列面板及其制造方法

Country Status (3)

Country Link
US (2) US7843522B2 (zh)
KR (1) KR101219041B1 (zh)
CN (1) CN1893096B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101274120B (zh) 2008-04-29 2013-03-13 圣太科医疗科技（上海）有限公司 生物与医用多路低电压微电场发生仪
KR101404551B1 (ko) * 2008-05-09 2014-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
CN102244038B (zh) * 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20160090948A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102352182B1 (ko) * 2015-01-23 2022-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106842751B (zh) * 2017-04-11 2020-06-23 京东方科技集团股份有限公司 阵列基板及其修复方法、显示装置
CN107968113B (zh) * 2017-12-15 2021-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459655A (zh) * 2002-05-17 2003-12-03 元太科技工业股份有限公司 反射式液晶显示器的形成方法及其接合垫的排列结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
DE19821861A1 (de) * 1998-05-15 1999-11-18 Nokia Deutschland Gmbh Vorrichtung zur dynamischen Anregung von Plattenlautsprechern
KR100397672B1 (ko) * 2001-02-27 2003-09-13 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100493380B1 (ko) * 2001-12-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100865258B1 (ko) * 2002-09-19 2008-10-24 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 제조방법
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20040174483A1 (en) * 2003-03-07 2004-09-09 Yayoi Nakamura Liquid crystal display device having auxiliary capacitive electrode
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
TWI261927B (en) * 2003-12-03 2006-09-11 Quanta Display Inc Method of manufacturing a thin film transistor array
KR20050070325A (ko) 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459655A (zh) * 2002-05-17 2003-12-03 元太科技工业股份有限公司 反射式液晶显示器的形成方法及其接合垫的排列结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
KR20070006070A (ko) 2007-01-11
US7843522B2 (en) 2010-11-30
KR101219041B1 (ko) 2013-01-07
US20070008445A1 (en) 2007-01-11
CN1893096A (zh) 2007-01-10
US7932965B2 (en) 2011-04-26
US20110033991A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
CN1893096B (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363B (zh) 薄膜晶体管阵列面板的制造方法
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070138481A1 (en) Thin film transistor array panel and manufacturing method thereof
US20080093600A1 (en) Thin film transistor array panel and manufacturing method thereof
US20060073645A1 (en) Manufacturing method of a thin film transistor array panel
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
US20070082434A1 (en) Manufacturing of thin film transistor array panel
KR20080096214A (ko) 박막 트랜지스터 기판의 제조 방법
US7279371B2 (en) Thin film transistor array panel and manufacturing method thereof
US7253035B2 (en) Thin film transistor array panel and manufacturing method thereof
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
KR20100007561A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
US20080003728A1 (en) Thin film transistor array panel and method of manufacturing the same
US20070080350A1 (en) Panel for flexible display device and manufacturing method thereof
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR100980014B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100961951B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070014335A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050034115A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20050017898A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.