KR20050017898A

KR20050017898A - 박막 트랜지스터 표시판과 그 제조 방법

Info

Publication number: KR20050017898A
Application number: KR1020030055416A
Authority: KR
Inventors: 전상진; 박민욱
Original assignee: 삼성전자주식회사
Priority date: 2003-08-11
Filing date: 2003-08-11
Publication date: 2005-02-23

Abstract

기판 위에 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막과 반도체층을 연속하여 적층하는 단계, 반도체층 위에 하부 도전막과 상부 도전막을 증착하는 단계, 상부 도전막, 하부 도전막 및 반도체층을 사진 식각하는 단계, 보호막을 증착하는 단계, 보호막을 사진 식각하여 상부 도전막의 제1 부분과 제2 부분을 노출시키는 단계, 상부 도전막의 제1 및 제2 부분을 제거하여 하부 도전막의 제1 부분과 제2 부분을 노출시키는 단계, 하부 도전막의 제1 부분을 덮는 화소 전극을 형성하는 단계, 하부 도전막의 제2 부분을 제거하여 반도체층의 일부를 노출하는 단계, 질화막을 증착하여 반도체층의 노출된 부분을 덮는 단계, 그리고 반도체층의 노출된 부분을 덮는 질화막 위에 간격재 기둥을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.

Description

박막 트랜지스터 표시판과 그 제조 방법{Thin film transistor array panel and manufacturing method thereof}

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.

이러한 액정 표시 장치용 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 게이트선, 데이터선 및 화소 전극은 서로 다른 도전층(이하 각각 게이트 도전체, 데이터 도전체 및 화소 도전체라 함)으로 만들어지고 절연층으로 분리되어 있는데, 아래에서부터 차례로 배치되는 것이 일반적이다.

본 발명의 기술적 과제는 반도체층의 노출된 부분과 간격재 기둥간의 접촉에 의한 문턱 전압의 변동을 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 데 목적이 있다.

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막과 반도체층을 연속하여 적층하는 단계, 상기 반도체층 위에 하부 도전막과 상부 도전막을 증착하는 단계, 상기 상부 도전막, 상기 하부 도전막 및 상기 반도체층을 사진 식각하는 단계, 보호막을 증착하는 단계, 상기 보호막을 사진 식각하여 상기 상부 도전막의 제1 부분과 제2 부분을 노출시키는 단계, 상기 상부 도전막의 제1 및 제2 부분을 제거하여 상기 하부 도전막의 제1 부분과 제2 부분을 노출시키는 단계, 상기 하부 도전막의 제1 부분을 덮는 화소 전극을 형성하는 단계, 상기 하부 도전막의 상기 제2 부분을 제거하여 상기 반도체층의 일부를 노출하는 단계, 질화막을 증착하여 상기 반도체층의 노출된 부분을 덮는 단계, 그리고 상기 반도체층의 노출된 부분을 덮는 질화막 위에 간격재 기둥을 형성하는 단계를 포함하는 것이 바람직하다.

또한, 상기 보호막 사진 식각 단계에서 상기 상부 도전막의 제1 부분과 이에 인접한 게이트 절연막을 함께 노출하는 것이 바람직하다.

또한, 상기 화소 전극을 형성하는 단계에서 상기 하부 도전막의 제1 부분과 노출된 상기 게이트 절연막을 함께 덮어 화소 전극을 형성하는 것이 바람직하다.

또한, 상기 보호막 사진 식각 단계에서 상기 상부 도전막의 제3 부분을 노출하는 것이 바람직하다.

또한, 상기 상부 도전막 제거 단계에서 상기 상부 도전막의 제3 부분을 제거하여 상기 하부 도전막의 제3 부분을 노출하는 것이 바람직하다.

또한, 상기 게이트선은 하부막과 상부막을 포함하는 것이 바람직하다.

또한, 상기 보호막 사진 식각 단계에서 상기 게이트 절연막을 함께 식각하여 상기 게이트선의 상부막 일부를 노출하는 것이 바람직하다.

또한, 상기 상부 도전막 제거 단계에서 상기 게이트선 상부막의 노출된 부분을 함께 제거하여 상기 게이트선 하부막의 일부를 노출하는 것이 바람직하다.

또한, 상기 하부 도전막의 제3 부분과 상기 게이트선 하부막의 노출된 부분을 덮는 접촉 보조 부재를 형성하는 단계를 더 포함하는 것이 바람직하다.

또한, 상기 게이트선의 상부막과 상기 상부 도전막은 동일한 물질로 이루어지는 것이 바람직하다.

또한, 상기 게이트선의 상부막과 상기 상부 도전막은 Cr으로 이루어지며, 상기 게이트선의 하부막과 상기 하부 도전막은 Al 또는 Al-Nd 합금으로 이루어지는 것이 바람직하다.

또한, 상기 간격재 기둥을 식각 방지막으로 하여 상기 질화막을 식각함으로써 상기 반도체층의 노출된 부분을 덮는 질화막만 남기는 것이 바람직하다.

또한, 상기 반도체층은 진성 반도체막과 불순물 반도체막을 포함하며, 상기 하부 도전막 제거 후 상기 불순물 반도체막의 노출된 부분을 제거하는 단계를 더 포함하는 것이 바람직하다.

본 발명에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있으며 하부막과 상부막을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체증 위에 형성되어 있는 저항성 접촉 부재, 상기 저항성 접촉 부재 위에 형성되어 있으며 하부막과 상부막을 포함하는 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극 하부막의 일부를 노출시키는 제1 접촉 구멍 및 상기 반도체층의 제1 부분을 노출시키는 개구부를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해 상기 드레인 전극의 하부막과 접촉하는 화소 전극, 상기 반도체층의 노출된 부분 위에 형성되어 있는 간격재 기둥, 그리고 상기 반도체층의 노출된 부분과 상기 간격재 기둥 사이에 형성되어 있는 질화막을 포함하는 것이 바람직하다.

또한, 상기 개구부의 적어도 일부 경계는 상기 반도체층의 제1 부분의 일부 경계와 일치하는 것이 바람직하다.

또한, 상기 드레인 전극 상부막의 적어도 일부 경계는 상기 제1 접촉 구멍의 일부 경계와 일치하는 것이 바람직하다.

또한, 상기 게이트선 하부막의 제1 부분은 상부막 바깥으로 노출되어 있고, 상기 보호막은 상기 게이트선 하부막의 제1 부분을 드러내는 제2 접촉구멍을 더 가지고 있으며, 상기 제1 부분의 경계는 상기 제2 접촉 구멍의 경계와 일치하는 것이 바람직하다.

또한, 상기 게이트선 하부막의 제1 부분을 덮는 접촉 보조 부재를 더 포함하는 것이 바람직하다.

또한, 상기 게이트선 및 상기 데이터선의 하부막은 Cr으로 이루어지고, 상기 게이트선 및 상기 데이터선의 상부막은 Al으로 이루어지는 것이 바람직하다.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1, 도 2a 및 도 2b를 참고로 하여 본 발명의 바람직한 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 도 1의 박막 트랜지스터 표시판을 각각 IIa-IIa'선과 IIb-IIb'선을 따라 잘라 도시한 단면도이다.

절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.

게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함한다. 상부막은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막과 상부막의 조합의 바람직한 예로는 Cr/Al, Cr/Al-Nd 합금 등과 같이 서로 다른 식각 조건으로 식각되는 두 층을 들 수 있다. 도 2a 및 도 2b에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 다른 부분과의 접촉을 위한 게이트선(121)의 끝 부분(129)의 하부막과 상부막은 각각 도면 부호 129p, 129q로 표시되어 있으며 끝 부분(129)의 상부막(129q) 일부가 제거되어 하부막(129p)을 드러내고 있다.

게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer) (140)이 형성되어 있다.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.

저항 접촉 부재(161, 165) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)의 양쪽으로 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

데이터선(171) 및 드레인 전극(175) 또한 하부막(171p, 175p)과 그 위에 위치한 상부막(171q, 175q)으로 이루어진다. 게이트선(121)의 경우와 마찬가지로, 하부막(171p, 175p)과 상부막(171q, 175q)의 조합의 바람직한 예로는 Cr/Al, Cr/Al-Nd 합금 등과 같이 서로 다른 식각 조건으로 식각되는 두 층을 들 수 있다. 도 2a 및 도 2b에서 소스 전극(173)의 하부막과 상부막은 각각 도면 부호 173p, 173q로, 다른 부분과의 접촉을 위한 데이터(171)의 끝 부분(179)의 하부막과 상부막은 각각 도면 부호 179p, 179q로 표시되어 있으며 끝 부분(179)의 상부막(179q) 일부가 제거되어 하부막(179p)을 드러내고 있다.

데이터선(171) 및 드레인 전극(175)의 하부막(171p, 175p)과 상부막(171q, 175q)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175)의 사이에만 존재하고 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다.

데이터선(171) 및 드레인 전극(175)의 상부에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175) 그리고, 드레인 전극(175)에 인접한 게이트 절연막(140)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 구비되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 구비되어 있다. 보호막(180)은 또한 반도체(151)의 돌출부(154) 일부를 노출하는 개구부(189)를 가진다.

접촉 구멍(181, 182)은 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)의 하부막(129p, 179p, 175p)만을 드러내며, 그 경계는 상부막(129q, 179q, 175q)의 경계와 일치한다. 그리고, 접촉 구멍(185)은 드레인 전극의 하부막(175p) 및 인접한 게이트 절연막(140)을 드러낸다. 또한 개구부(189)는 반도체(151) 돌출부(154)의 노출된 부분과 그 경계가 일치한다.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있으며, 이들은 IZO, ITO 따위의 투명한 도전 물질로 이루어진다. 이 경우, 드레인 전극(175)과 화소 전극(190)이 연결되는 접촉 구멍(185)이 인접한 게이트 절연막(140)까지 넓게 형성되어 있기 때문에 드레인 전극의 상부막(175q)이 과식각에 의해 언더컷되는 것을 방지할 수 있다. 따라서, 게이트 절연막(140) 위에도 형성되어 있는 화소 전극(190)과 드레인 전극의 하부막(175p)사이에 접촉되는 면적이 넓으므로 접촉 불량이 발생하는 것을 방지할 수 있다.

화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열시킨다.

또한 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 이에 인접한 다른 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]이나 별도로 형성된 유지 전극 등의 중첩 등으로 만들어진다. 유지 전극은 게이트선(121)과 동일한 층으로 만들어지며 게이트선(121)과 분리되어 공통 전압 등의 전압을 인가 받는다. 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위해서 중첩 부분의 면적을 크게 하거나 화소 전극(190)과 연결되고 전단 게이트선 또는 유지 전극과 중첩되는 도전체를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 할 수 있다.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선의 끝 부분(129) 및 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

다음으로 보호막(180) 및 반도체(151) 돌출부(154)의 노출된 부분 위에는 질화막(70) 및 간격재 기둥(320)이 형성되어 있다. 간격재 기둥(320)은 액정 표시 장치의 두 표시판 사이의 간격을 일정하게 유지하고 반도체(151)의 노출된 부분을 보호하기 위한 것으로서 감광성 유기막 따위로 만들어질 수 있다.

즉, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 반도체층(151)의 노출된 부분 위에 질화막(70)이 형성되어 있고, 그 위에 감광막으로 형성된 간격재 기둥(320)이 형성되어 있다.

따라서, 질화막(70) 및 간격재 기둥(320)은 반도체층(151)의 노출된 부분 을 덮어 보호하는 역할을 하고 동시에 액정 표시 장치의 셀갭을 유지하는 역할을 한다.

반도체층(151)의 노출된 부분과 간격재 기둥(320)사이에 형성되어 있는 질화막(70)은 반도체층(151)과 간격재 기둥(320)이 직접 접촉하는 경우에 발생하는 문턱 전압(Vth)의 변동을 방지한다. 즉, 감광막으로 형성되어 있는 간격재 기둥(320)과 반도체층(151)이 직접 접촉하는 경우에는 경계면에서의 접촉성능이 떨어지므로 문턱 전압(Vth)의 변동이 발생하기 쉽다. 따라서, 질화막(70)이 반도체층(151)의 노출된 부분과 간격재 기둥(320) 사이에 형성됨으로써 경계면에서의 접촉성능을 향상시킬 수 있고, 문턱 전압의 변동을 방지할 수 있다.

본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 ITO 또는 IZO로 만들어질 수 있다.

그러면, 도 1, 도 2a 및 도 2b에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 12b와 도 1, 도 2a 및 도 2b를 참고로 하여 상세히 설명한다.

먼저, 도 3, 도 4a 및 도 4b에 도시한 바와 같이, 투명한 유리 등의 절연 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 사진 식각 공정으로 형성한다. 게이트선(121)은 하부막(121p)과 상부막(121q)의 이중막으로 이루어지며, 하부막(121p)은 약 500Å 두께의 Cr, 상부막(121q)은 약 1,000 Å 내지 3,000 Å, 바람직하게는 2,500Å 정도 두께의 Al으로 이루어진다.

도 5, 도 6a 및 도 6b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)을 화학 기상 증착법(chemical vapor deposition, CVD)으로, 하부 금속막 및 상부 금속막을 스퍼터링 따위로 연속하여 적층한 다음, 상부 및 하부 금속막, 불순물 비정질 규소층 및 진성 비정질 규소층의 네 층을 사진 식각하여, 복수의 상부 및 하부 도전체(174q, 174p), 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 복수의 선형 진성 반도체(151)를 형성한다.

게이트 절연막(140)의 재료로는 질화규소가 좋으며 적층 온도는 250~500℃, 두께는 2,000∼5,000Å 정도인 것이 바람직하다. 진성 반도체(151) 및 불순물 반도체(164)의 두께는 각각 500 Å 내지 1,500 Å, 300 Å 내지 600 Å 정도인 것이 바람직하다. 하부 도전체(174p)는 약 500Å 두께의 Cr, 상부 도전체(174q)는 약 1,000 Å 내지 3,000 Å, 바람직하게는 2,500Å 정도 두께의 Al으로 이루어진다. 상부 도전체(174q)의 표적 재료로는 알루미늄 또는 2 atomic%의 Nd를 포함하는 Al-Nd 합금이 적절하며, 스퍼터링 온도는 150℃ 정도가 바람직하다.

다음으로, 도 7, 도 8a 및 도 8b에 도시한 바와 같이, 3,000 Å 이상의 두께를 가지는 보호막(180)을 적층하고 그 위에 감광막(40)을 형성한 다음 게이트 절연막(140)과 함께 건식 식각하여 복수의 접촉 구멍(181, 182, 185) 및 복수의 개구부(189)를 형성한다. 접촉 구멍(181)은 게이트선(121) 끝 부분(129)의 상부막(129q)을 드러내고, 접촉 구멍(182, 185)과 개구부(189)는 상부 도전체(174q)의 일부, 즉 도 1, 도 2a 및 도 2b를 참고로 설명하면, 데이터선(171) 끝 부분(179)의 일부, 드레인 전극(175)의 일부 및 인접한 게이트 절연막(140), 그리고 소스 전극(173)과 드레인 전극(175) 사이 영역을 각각 드러낸다. 이 때, 접촉 구멍(185)은 해당 부위의 보호막(180)을 슬릿 노광하여 형성함으로써 접촉 구멍(185) 내에 드러난 게이트 절연막(140)이 과식각되는 것을 방지할 수 있다.

즉, 접촉 구멍(181)은 해당 부위의 보호막(180) 및 게이트 절연막(140) 위의 감광막(40)을 완전 노광 및 현상하고 접촉 구멍(181)이 형성될 부분의 보호막(180) 및 게이트 절연막(140)을 제1 식각하여 형성한다. 이때 접촉 구멍(185)은 해당 부위의 보호막(180) 위의 감광막(40)을 슬릿 노광 및 현상함으로써 접촉 구멍(185)이 형성될 부분의 보호막(180)이 식각되지 않도록 한다. 그리고, 에치백(etch back) 공정을 통해 접촉 구멍(185)이 형성될 부분의 보호막(180)이 드러나도록 하고, 제2 식각을 하여 접촉 구멍(185)이 형성될 부분의 보호막(180)만을 제거하여 접촉 구멍(185)을 형성한다. 따라서, 게이트선(121) 끝부분(129)의 상부막(129q)이 드러나도록 제1 식각에 의해 보호막(180) 및 게이트 절연막(140)이 식각될 때, 접촉 구멍(185)이 형성될 부분의 보호막(180)이 식각되지 않도록 함으로써 접촉 구멍(185)이 형성될 부분의 보호막(180) 아래의 게이트 절연막(140)은 과식각되지 않는다.

이어 도 9a 및 9b에 도시한 것처럼, 감광막(40)을 그대로 두거나 제거한 상태에서 게이트선(121)의 상부막(121q)과 상부 도전체(174q)의 노출된 부분을 제거하여 하부막(121p)과 하부 도전체(174p)를 드러내는 한편, 데이터선(171)과 드레인 전극(175)의 상부막(171q, 175q)을 완성한다. 이때 게이트선(121)의 상부막(121q) 및 상부 도전체(174q)의 식각 조건은 하부막(121p) 및 하부 도전체(174p)가 식각되지 않도록 설정하는 것이 바람직하다. 그리고, 이 경우 식각되는 상부 도전체(174q)는 보호막(180)의 밑으로 과식각되어 언더컷이 발생할 수 있다.

다음으로, 도 11a 및 도 11b에 도시된 바와 같이, 400 Å 내지 500 Å 두께의 IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다. 화소 전극(190)과 접촉 보조 부재(81, 82)의 재료가 IZO인 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다. IZO는 옥살산 등의 약산으로 식각할 수 있다.

접촉 보조 부재(81, 82)와 화소 전극(190)은 접촉 구멍(181, 182, 185)을 통하여 노출되어 있는 게이트선(121) 끝 부분(129)의 하부막(129p) 및 하부 도전체(174p), 게이트 절연막(140) 부분을 덮는다. 그러나 개구부(189)를 통하여 노출된 하부 도전체(174p) 부분은 덮이지 않고 그대로 노출된 상태이다.

도 12a 및 도 12b에 도시된 바와 같이, 하부 도전체(174p)의 노출된 부분을 전면 식각으로 제거하여 불순물 반도체(164)를 노출시키는 한편 데이터선(171) 및 드레인 전극(175)의 하부막(171p, 171q)을 완성한다. 그런 후, 불순물 반도체(164)의 노출된 부분을 전면 식각으로 제거하고 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154) 부분을 노출시킨다. 반도체(151)의 노출된 부분의 표면을 안정화시키기 위하여 산소 플라스마 처리하는 것이 바람직하다.

그리고, 도 13a 및 도 13b에 도시된 바와 같이, 질화막(SiNx)(70)을 증착하여 반도체층(151)의 노출된 부분을 덮는다.

그리고, 도 14a 및 도 14b에 도시된 바와 같이, 질화막(70) 위에 감광막을 도포하고 반도체층(151)의 노출된 부분을 덮은 질화막(70) 위의 감광막만 남도록 감광막을 노광 및 현상함으로써 반도체층(151)의 노출된 부분을 덮은 질화막(70) 위에 간격재 기둥(320)을 형성한다. 간격재 기둥(320)을 감광막으로 형성할 경우 스핀 코팅 장치의 회전 속도만으로 감광막의 두께 조절이 가능하므로 공정이 쉬워진다.

마지막으로, 도 1, 도 2a 및 도 2b에 도시한 바와 같이, 간격재 기둥(320)을 식각 방지막으로 하여 질화막(70)을 식각함으로써 반도체층(151)의 노출된 부분을 덮는 질화막(70)만 남긴다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 발명에 따른 박막 트랜지스터 표시판 및 그 제조 방법은 반도체층의 노출된 부분과 간격재 기둥 사이에 질화막을 형성함으로써 문턱 전압의 변동을 방지하고 접촉성능도 향상시킬 수 있다는 장점이 있다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,

도 2a 및 도 2b는 도 1에 도시한 박막 트랜지스터 기판을 IIa-IIa' 선 및 IIb-IIb'선을 따라 잘라 도시한 단면도이고,

도 3, 도 5, 도 7 및 도 10은 도 1, 도 2a 및 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판의 배치도로서 그 순서에 따라 나열한 도면이고,

도 4a 및 도 4b는 각각 도 3에 도시한 박막 트랜지스터 표시판을 IVa-IVa' 선 및 IVb-IVb' 선을 따라 절단한 단면도이고,

도 6a 및 도 6b는 각각 도 5에 도시한 박막 트랜지스터 표시판을 VIa-VIa' 선 및 VIb-VIb' 선을 따라 절단한 단면도이고,

도 8a 및 도 8b는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 절단한 단면도이고,

도 9a 및 도 9b는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIIIa-VIIIa' 선 및 VIIIb-VIIIb' 선을 따라 절단한 단면도로서, 도 8a 및 도 8b의 다음 단계에서의 도면이고,

도 11a 및 도 11b는 각각 도 10에 도시한 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 절단한 단면도이며,

도 12a 및 도 12b는 각각 도 10에 도시한 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 절단한 단면도로서, 도 11a 및 도 11b의 다음 단계에서의 도면이고,

도 13a 및 도 13b는 각각 도 10에 도시한 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 절단한 단면도로서, 도 12a 및 도 12b의 다음 단계에서의 도면이고,

도 14a 및 도 14b는 각각 도 10에 도시한 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 절단한 단면도로서, 도 12a 및 도 12b의 다음 단계에서의 도면이다.

<도면의 주요부분에 대한 부호의 설명>

110 : 기판 121, 129 : 게이트선

124 : 게이트 전극 140 ; 게이트 절연막

151, 154 : 반도체 161, 163, 165 : 저항성 접촉 부재

171, 179 : 데이터선 173 : 소스 전극

175 : 드레인 전극 180 : 보호막

181, 182, 185 : 접촉 구멍 189 : 개구부

190 : 화소 전극 81, 82 : 접촉 보조 부재

320 : 간격재 기둥 70 : 질화막

Claims

기판 위에 게이트선을 형성하는 단계,

상기 게이트선 위에 게이트 절연막과 반도체층을 연속하여 적층하는 단계,

상기 반도체층 위에 하부 도전막과 상부 도전막을 증착하는 단계,

상기 상부 도전막, 상기 하부 도전막 및 상기 반도체층을 사진 식각하는 단계,

보호막을 증착하는 단계,

상기 보호막을 사진 식각하여 상기 상부 도전막의 제1 부분과 제2 부분을 노출시키는 단계,

상기 상부 도전막의 제1 및 제2 부분을 제거하여 상기 하부 도전막의 제1 부분과 제2 부분을 노출시키는 단계,

상기 하부 도전막의 제1 부분을 덮는 화소 전극을 형성하는 단계,

상기 하부 도전막의 제2 부분을 제거하여 상기 반도체층의 일부를 노출하는 단계,

질화막을 증착하여 상기 반도체층의 노출된 부분을 덮는 단계, 그리고

상기 반도체층의 노출된 부분을 덮는 질화막 위에 간격재 기둥을 형성하는 단계

를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 보호막 사진 식각 단계에서 상기 상부 도전막의 제1 부분과 이에 인접한 게이트 절연막을 함께 노출하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 화소 전극을 형성하는 단계에서 상기 하부 도전막의 제1 부분과 노출된 상기 게이트 절연막을 함께 덮어 화소 전극을 형성하는 박막 트랜지스터 표시판의 제조 방법.
제3항에서,

상기 보호막 사진 식각 단계에서 상기 상부 도전막의 제3 부분을 노출하는 박막 트랜지스터 표시판의 제조 방법.
제4항에서,

상기 상부 도전막 제거 단계에서 상기 상부 도전막의 제3 부분을 제거하여 상기 하부 도전막의 제3 부분을 노출하는 박막 트랜지스터 표시판의 제조 방법.
제5항에서,

상기 게이트선은 하부막과 상부막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
제6항에서,

상기 보호막 사진 식각 단계에서 상기 게이트 절연막을 함께 식각하여 상기 게이트선의 상부막 일부를 노출하는 박막 트랜지스터 표시판의 제조 방법.
제7항에서,

상기 상부 도전막 제거 단계에서 상기 게이트선 상부막의 노출된 부분을 함께 제거하여 상기 게이트선 하부막의 일부를 노출하는 박막 트랜지스터 표시판의 제조 방법.
제8항에서,

상기 하부 도전막의 제3 부분과 상기 게이트선 하부막의 노출된 부분을 덮는 접촉 보조 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
제9항에서,

상기 게이트선의 상부막과 상기 상부 도전막은 동일한 물질로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
제10항에서,

상기 게이트선의 상부막과 상기 상부 도전막은 Cr으로 이루어지며, 상기 게이트선의 하부막과 상기 하부 도전막은 Al 또는 Al-Nd 합금으로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 간격재 기둥을 식각 방지막으로 하여 상기 질화막을 식각함으로써 상기 반도체층의 노출된 부분을 덮는 질화막만 남기는 박막 트랜지스터 표시판의 제조 방법.
제1항 내지 제12항 중 어느 한 항에서,

상기 반도체층은 진성 반도체막과 불순물 반도체막을 포함하며,

상기 하부 도전막 제거 후 상기 불순물 반도체막의 노출된 부분을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
기판,

상기 기판 위에 형성되어 있으며 하부막과 상부막을 포함하는 게이트선,

상기 게이트선 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있는 반도체층,

상기 반도체증 위에 형성되어 있는 저항성 접촉 부재,

상기 저항성 접촉 부재 위에 형성되어 있으며 하부막과 상부막을 포함하는 소스 전극 및 드레인 전극,

상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며, 상기 드레인 전극 하부막의 일부 및 인접한 게이트 절연막을 노출시키는 제1 접촉 구멍 및 상기 반도체층의 제1 부분을 노출시키는 개구부를 가지는 보호막,

상기 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해 상기 드레인 전극의 하부막과 접촉하는 화소 전극,

상기 반도체층의 노출된 부분 위에 형성되어 있는 간격재 기둥, 그리고

상기 반도체층의 노출된 부분과 상기 간격재 기둥 사이에 형성되어 있는 질화막

을 포함하는 박막 트랜지스터 표시판.
제14항에서,

상기 개구부의 적어도 일부 경계는 상기 반도체층의 제1 부분의 일부 경계와 일치하는 박막 트랜지스터 표시판.
제14항에서,

상기 드레인 전극 상부막의 적어도 일부 경계는 상기 제1 접촉 구멍의 일부 경계와 일치하는 박막 트랜지스터 표시판.
제14항에서,

상기 게이트선 하부막의 제1 부분은 상부막 바깥으로 노출되어 있고, 상기 보호막은 상기 게이트선 하부막의 제1 부분을 드러내는 제2 접촉구멍을 더 가지고 있으며, 상기 제1 부분의 경계는 상기 제2 접촉 구멍의 경계와 일치하는 박막 트랜지스터 표시판.
제17항에서,

상기 게이트선 하부막의 제1 부분을 덮는 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
제14항에서,

상기 게이트선 및 상기 데이터선의 하부막은 Cr으로 이루어지고, 상기 게이트선 및 상기 데이터선의 상부막은 Al으로 이루어진 박막 트랜지스터 표시판.