CN106937533A - 半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法 - Google Patents

半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法 Download PDF

Info

Publication number
CN106937533A
CN106937533A CN201580013324.1A CN201580013324A CN106937533A CN 106937533 A CN106937533 A CN 106937533A CN 201580013324 A CN201580013324 A CN 201580013324A CN 106937533 A CN106937533 A CN 106937533A
Authority
CN
China
Prior art keywords
line
region
holding wire
semiconductor device
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580013324.1A
Other languages
English (en)
Other versions
CN106937533B (zh
Inventor
铃木淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN106937533A publication Critical patent/CN106937533A/zh
Application granted granted Critical
Publication of CN106937533B publication Critical patent/CN106937533B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的是要抑制半导体装置中的空隙的形成。这些半导体装置(210、220)设置有半导体元件(211、221)、多个信号线(212、222)和保护层(240)。在半导体装置中，该半导体元件设置在衬底(250)上。半导体装置中的多个信号线连接到衬底上的半导体元件上。半导体装置的保护层设置在信号线之间的区域中，所述区域被衬底上的多个信号线中的两个相邻信号线的端部围绕。

Description

半导体装置、显示面板、显示装置、电子装置、以及制造半导体 装置的方法
技术领域
本技术涉及半导体装置、显示面板、显示装置、电子装置、以及半导体装置的制造方法。更特别的，本技术涉及通过光刻法制造的半导体装置、显示面板、显示装置、电子装置、以及半导体装置的制造方法。
背景技术
在常规的半导体装置制造过程中，通常使用光刻法利用显影技术形成微小图案。在该光刻法中，通常通过依次执行以下过程来形成特定图案：以将感光树脂涂布到衬底上的过程；曝光过程，将通过发射紫外线等改变感光树脂的溶解度；和显影过程，用特定的溶剂移除感光树脂。根据提出的方法，例如，通过光刻法留下在半导体元件周围的感光树脂，并且在信号线连接到半导体元件之前用留下的感光树脂对半导体元件进行紧固(例如参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本公开专利申请特开第2011-233733号
发明内容
本发明要解决的问题
但是，通过上述常规技术，在显影过程中用溶剂对半导体装置下的感光树脂的边缘进行侵蚀，并且在信号线连接到半导体元件时，在信号线和感光树脂之间形成有空间(下文中称为“侵蚀部分”)。此外，当在信号线连接后用涂覆剂涂覆时，留在半导体元件周围的感光树脂阻碍涂覆剂填充侵蚀部分。因此，在侵蚀部分中形成有空隙，并且在半导体元件的温度变高时，半导体元件由于空隙的热膨胀而遭受损坏。而且，在后来的部件安装过程中进行回流时，空隙中的水分可能会膨胀，半导体元件可能会遭受损坏。此外，由于金属离子经由空隙移动，可能会发生离子迁移，导致信号线之间的绝缘失效。
鉴于那些方面而开发出本技术，本技术是要阻止在半导体装置中的空隙的形成。
问题的解决方案
已经开发出本技术来解决上述问题。本技术的第一方面为一种一种半导体装置，包括：安装在衬底上的半导体元件；在所述衬底上连接到所述半导体元件的信号线；和形成于线间区域中的保护层，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。在该配置下，保护层设置在线间区域中。
此外，在第一方面中，所述感光树脂可以设置在除了所述线间区域中的至少一个之外的线间区域中。这样，所述感光树脂在除了所述线间区域中的至少一个之外的线间区域中。
此外，在第一方面中，所述感光树脂优选可以设置于在具有小电势差的信号线之间的区域中，所述区域为所述线间区域。这样，感光树脂优选设置在线间区域中具有小电势差的信号线之间的区域中。
此外，在第一方面中，所述感光树脂可以设置于在基本具有相同电势的信号线之间的区域中，所述区域为所述线间区域。这样，感光树脂设置在线间区域中基本具有相同电势的信号线之间的区域中。
此外，在第一方面中，可以在所述半导体元件的每侧设置至少一块感光树脂。这样，在所述半导体元件的每侧设置至少一块感光树脂。
此外，在第一方面中，所述感光树脂可以不没有设置在具有比预定水平高的电势差的端子之间。这样，所述感光树脂没有设置在具有比预定水平大的电势差的端子之间。
此外，在第一方面中，所述信号线可以传输指示预定颜色的色阶的色阶信号，所述色阶信号要被供给给发光元件，并且所述感光树脂设置在传输所述色阶信号的信号线之间的线间区域中。这样，感光树脂设置在传输色阶信号的信号线之间的线间区域中。
此外，在第一方面中，所述信号线可以包括传输第一色阶信号的信号线和传输第二色阶信号的信号线，所述第一色阶信号指示第一颜色的色阶，所述第二色阶信号指示第二颜色的色阶。这样，感光树脂设置在包括传输第一色阶信号的信号线和传输第二色阶信号的信号线的信号线之间的线间区域中。
此外，在第一方面中，所述色阶信号可以是脉冲宽度与所述发光元件的发光周期对应的脉冲信号。这样，发光元件根据脉冲宽度与所述发光元件的发光周期对应的脉冲信号发光。
此外，在第一方面中，所述信号线可以包括不传输信号的非传输线和传输信号的传输线，并且所述感光树脂可以设置在所述非传输线和所述传输线之间。这样，所述感光树脂设置在所述非传输线和所述传输线之间。
此外，在第一方面中，所述信号线可以包括将输入信号传输给所述半导体装置的输入线，并且所述感光树脂设置在传输所述输入线之间的线间区域中。这样，所述感光树脂设置在传输所述输入线之间的线间区域中。
此外，在第一方面中，所述信号线可以包括传输来自所述半导体装置的输出信号的输出线，并且所述感光树脂可以设置在所述输出线之间的线间区域中。这样，所述感光树脂设置在所述输出线之间的线间区域中。
此外，在第一方面中，可以用透明树脂形成所述保护层。这样，用透明树脂形成所述保护层。
此外，本技术的第二方面是一种显示面板，包括：发光的发光元件；半导体元件，在衬底上驱动发光元件；在所述衬底上连接到半导体元件的信号线；和形成于线间区域中的保护层，所述线间区域布置在所述衬底上的信号线中的两个相邻的信号线的两个边缘之间。在该配置下，在线间区域中设置保护层。
此外，本技术的第三方面是一种显示装置，包括：发光的发光元件；在衬底上的半导体元件，根据控制信号来驱动发光元件；控制单元，配置为产生所述控制信号；在所述衬底上连接到半导体元件的信号线；和形成于线间区域中的保护层，所述线间区域布置在所述衬底上的信号线中的两个相邻的信号线的两个边缘之间。在该配置下，使线间区域覆盖有保护层。
此外，本技术的第四方面是一种电子装置，包括：在衬底上的半导体元件，根据控制信号进行操作；控制单元，产生所述控制信号；在所述衬底上连接到半导体元件的信号线；和形成于线间区域中的保护层，所述线间区域布置在所述衬底上的信号线中的两个相邻的信号线的两个边缘之间。在该配置下，使线间区域覆盖有保护层。
此外，本技术的第五方面是一种半导体装置制造方法，包括：移除步骤，从在感光树脂所涂布到的衬底上的布线路径中的两个相邻布线路径的两个边缘之间的至少一个线间区域移除感光树脂；布线步骤，将信号线布置在各自布线路径中，并且将所述信号线连接到半导体元件；和涂覆步骤，用保护层涂覆所述线间区域。利用该方法，使线间区域覆盖有保护层。
此外，在第五方面，所述移除步骤包括：曝光步骤，对除了所述线间区域中的至少一个之外的线间区域中的感光树脂进行曝光；和显影步骤，用特定的溶剂从所述线间区域中的至少一个移除所述感光树脂。利用该方法，将感光树脂曝光在除了线间区域中的至少一个之外的区域中并且用特定的溶剂从所述线间区域中的至少一个移除感光树脂。
本发明的有益效果
根据本技术，可以实现用以阻止半导体装置中的空隙的形成的有益效果。注意，本技术的效果不限于本文中描述的效果，并且可以包括本公开中描述的任何效果。
附图说明
图1是示出了根据一个实施例的显示装置的示例性配置的框图。
图2是根据一个实施例的显示单元的横截面视图的示例。
图3是根据一个实施例的半导体装置的俯视图的示例。
图4是示出了根据一个实施例的半导体装置的制造过程的流程图的示例。
图5是根据一个实施例的用于解释感光树脂涂布过程和半导体芯片安装过程的图。
图6是用于解释根据一个实施例的曝光过程的图。
图7是根据一个实施例的光掩膜的俯视图的示例。
图8是用于解释根据一个实施例的显影过程的图。
图9是用于解释根据一个实施例的布线过程的图。
图10是根据一个比较例的半导体装置的俯视图和横截面视图的示例。
图11是根据一个变形例的光掩膜的俯视图的示例。
图12是用于解释根据一个变形例的曝光过程的图。
图13是用于解释根据一个变形例的显影过程的图。
图14是用于解释根据一个变形例的安装过程的图。
图15是用于解释根据一个变形例的布线过程的图。
具体实施方式
以下是对执行本技术的模式的描述(在下文中所述模式被称为实施例)。会以以下顺序进行解释。
1、实施例(其中线间区域被保护层覆盖的示例)
2、变形例(线间区域被保护层覆盖的示例)
<1、实施例>
[显示装置的示例性配置]
图1是示出了根据一个实施例的显示装置100的示例性配置的框图。该显示装置100为显示移动图像或者静止图像的装置，并且包括控制单元110和显示单元200。
控制单元110控制整个显示装置100。控制单元110生成控制信号(例如定时信号和像素信号)和供电信号，并且经由信号线119将这些信号供给给显示单元200。在此，定时信号包括水平同步信号和垂直同步信号。此外，像素信号例如包括指示R(红色)、G(绿色)和B(蓝色)的各自色阶的信号。显示单元200在控制单元110的控制下显示移动图像等。
[显示单元的示例性配置]
图2是根据一个实施例的显示单元200的横截面视图的示例。在附图中，a为整个显示单元200的横截面视图的示例。该显示单元200包括半导体装置210、半导体装置220、保护层240和面板衬底250。
面板衬底250为在其上安装有半导体装置210和220的衬底。例如，使用玻璃环氧树脂板作为面板衬底250。在以下的描述中，与面板衬底的平面平行的预定轴为X轴，并且与所述平面平行并且与X轴垂直的轴线为Y轴。此外，与X轴和Y轴垂直的轴为Z轴。
半导体装置210在半导体装置220的控制下发光。半导体装置220根据像素信号和定时信号驱动半导体装置210。此外，半导体装置210例如以二维晶格的形式布置，并且针对半导体装置210中的一个设置一个半导体装置220。
保护层240为覆盖半导体装置210和220的层，并且保护其免于湿气和灰尘。例如，保护层240为由涂层剂形成的涂层。使用具有高光阻的透明树脂(例如硅基材料)作为该涂层剂。硅基材料的示例包括混合硅酮。
在图2中，b为由在附图中的a中的虚线围绕的部分的放大横截面视图。如附图中的b所示，例如，半导体装置210包括三芯片211、信号线212和感光树脂230。
三芯片211为与发射红光的发光元件、发射绿光的发光元件和发射蓝光的发光元件的组合。
信号线212传输预定信号。信号线212设置于在三芯片211周围的布线路径中，并且使三芯片211中的端子连接到面板衬底250中的端子。
感光树脂230为对于一定溶剂的溶解度或亲合性在利用一定波长的光进行曝光的情况下变化的树脂。例如，使用在曝光情况下溶解度变低的树脂作为感光树脂230。这种感光树脂称为负性感光树脂。另一方面，在曝光的情况下溶解度变高的感光树脂称为正性感光树脂。
此外，在曝光之前的状态下，感光树脂230优选具有粘性(粘附性)。此外，感光树脂230优选具有光固化性，并且通过曝光而硬化。
感光树脂230设置在面板衬底250和三芯片211/集成电路芯片221之间。在沿着Z轴朝向面板衬底250的方向为向下时，感光树脂230设置在三芯片211和集成电路芯片221之下。
集成电路芯片221为根据控制信号(像素信号和定时信号)驱动三芯片211的半导体芯片。该集成电路芯片221包括发光控制电路，所述发光控制电路使三芯片211以例如由同步于定时信号的像素信号指示的色阶和颜色发光。
三芯片211和集成电路芯片221通过感光树脂230的粘合力而粘合到面板衬底250。
注意，三芯片211和集成电路芯片221为在权利要求中的半导体元件的示例。
信号线222传输预定信号。信号线222设置于在集成电路芯片221周围的布线路径中，并且使集成电路芯片221中的端子连接到面板衬底250中的端子。此外，信号线212和222例如以50微米的间隔布置。
注意，半导体装置210和220安装在显示装置100上，但是不一定是安装在显示装置100上。半导体装置210和220可以安装在除了显示装置之外的电子装置上。除了显示装置之外的电子装置可以是照明装置、图像处理装置等。
此外，使用执行发光控制的三芯片211和集成电路芯片221作为半导体芯片，但是半导体芯片可以是一些其他配置。除上述之外，半导体芯片可以是在其上安装有液晶控制元件、光电转换元件、压电元件、薄膜晶体管元件、薄膜二极管元件、电阻元件、开关元件、微磁性元件、微光学元件等的芯片。
[半导体装置的示例性配置]
图3是根据一个实施例的半导体装置220的俯视图的示例。在该附图中，未示出保护层240。在半导体装置220中，一些(例如14个)信号线222连接到集成电路芯片221。
这些信号线222传输信号S1到S14，例如像素信号和定时信号。此外，在两个相邻信号线222的两个边缘之间的区域(该区域在下文中会被称为“线间区域”)覆盖有保护层240。此外，除了线间区域中的至少一个之外，感光树脂231设置在这些线间区域中。感光树脂231是通过曝光而硬化的感光树脂230的硬化部分。通过感光树脂231对集成电路芯片221进行紧固，并且防止其进行位置移动。
在所有信号线222的每个信号线222的至少一侧，不设置感光树脂231，并且优选仅形成保护层240。此外，在集成电路芯片221的四侧中的每侧设置有至少一块感光树脂231。此外，优选在信号线222和感光树脂231之间设置边距Mg。
此外，优选的是，优选在具有小电势差的信号线之间设置感光树脂231。在电势差随着时间变化的情况下，感光树脂231优选设置在具有电势差的统计值(例如平均值)的信号线之间。存在R比特和B比特的数量小于G比特的数量的情况。例如，在16比特中，将5比特分别分配给R(红色)、B(蓝色)，并且将6比特分配给G(绿色)。在这种情况下，R和B之间的电势差(或者色阶差)小于R和G之间以及B和G之间的电势差(或者色阶差)。据此，优选将感光树脂231设置在传输R的色阶信号的信号线和传输G的色阶信号之间。此外，优选将感光树脂231设置在不传输任何信号的信号线和传输R的色阶信号的信号线之间。这些色阶信号R、G和B可以是脉冲宽度与发光元件的发光周期对应的脉冲信号。利用脉冲宽度控制发光周期的方法被称为脉冲宽度调制(PWM)控制。此外，在许多情况下，彼此同步地传递输入信号，并且彼此同步地传递输出信号。输入信号之间的电势差和输出信号之间的电势差小于输入信号和输出信号之间的电势差。据此，优选将感光树脂231设置在将输入信号传输给半导体芯片的两个信号线之间。可替代地，优选将感光树脂231设置在传输来自半导体芯片的输出信号的两个信号线之间。例如，在对指示R和B的色阶的输入信号和指示R和B的色阶的输出信号进行传输的情况下，优选将感光树脂231设置在R的输入信号和G的输入信号之间，或者在R的输出信号和B的输出信号之间。此外，传输具有一定电压的信号的信号线之间的电势差较小，并且因此将感光树脂231优选设置在这些信号线之间。
在具有大电势差的信号线之间，很容易发生离子迁移，这是由于金属离子移动穿过在空隙和感光树脂230之间的界面以及在曝光的感光树脂部分230和未曝光的感光树脂部分231之间的界面，或者由图像显影形成的空隙。由于该离子迁移，信号线之间的接触可能变差。如上所述，感光树脂231优选设置在具有小电势差的区域中，使得上述界面相对于具有大电势差的线间区域而言得以减小，并且能够抑制离子迁移的发生。
在半导体装置210中，如在半导体装置220中，感光树脂231还设置在一些线间区域中。注意，可替代地，感光树脂231可以设置在半导体装置210和220中的一个中的一些线间区域中，并且感光树脂231可以设置在半导体装置210和220中的另一个中的全部线间区域中。
[半导体装置的制造方法的示例性配置]
图4是示出了根据一个实施例的半导体装置210和220的制造过程的流程图的示例。制造过程例如开始于将面板衬底250安装在半导体装置制造设备中。该制造设备包括涂覆机、安装装置、曝光装置、显影装置、布线装置和涂敷装置。
涂覆机(例如旋涂机)将感光树脂230均匀地涂布到面板衬底250上。在该涂布过程中，例如利用旋涂技术通过使面板衬底250高速转动而涂布感光树脂230(步骤S901)。
安装装置(例如芯片安装机)将半导体芯片(三芯片211和集成电路芯片221)布置在已经涂布有感光树脂230的面板衬底250上的特定位置中。
曝光装置对在面板衬底250上的每个半导体芯片周围的除了线间区域中的至少一个之外的线间区域进行曝光(步骤S903)。然后，显影装置将面板衬底250浸渍在特定的溶剂中，以移除感光树脂230的未曝光部分。至于在每个半导体芯片下存在的感光树脂230，溶剂不足以渗入感光树脂230中，因此，仅移除边缘(步骤S904)。
布线装置将信号线设置在布线路径中，并且通过电镀连接技术等将信号线连接到芯片(步骤S905)。
涂敷装置用涂覆剂(例如透明树脂)对半导体芯片、信号线和在面板衬底250上的感光树脂进行涂覆(步骤S906)在步骤S906之后，制造设备根据需要执行各种处理，然后终止半导体装置制造过程。
图5是根据一个实施例的用于解释感光树脂230的涂布过程和半导体芯片安装过程的图。在附图中，a是用于解释感光树脂230的涂布过程的图。如附图中的a所示，例如，涂布器将感光树脂230均匀地涂布到面板衬底250上。
图5中，b是用于解释半导体芯片安装过程的图。如附图中的b所示，例如，安装装置将三芯片211和集成电路芯片221放置于在其上已经涂布有感光树脂230的面板衬底250上的特定位置中。
图6是用于解释根据一个实施例的曝光过程的图。如图所示，例如，曝光装置经由光掩膜310将紫外光发射到在三芯片211周围的曝光部分。在该光掩膜310中，透过紫外光的透明部分311形成在与曝光部分对应的位置中，并且将紫外光发射通过透明部分311。类似的，也经由光掩膜320将紫外光发射到集成电路芯片221周围的曝光部分上。在该光掩膜320中，透明部分321也形成在与曝光部分对应的位置中，并且将紫外光发射通过透明部分321。
应注意，可替代地，曝光装置可以利用通过集成光掩膜310和320而形成的光掩模进行曝光。
图7是根据一个实施例的光掩膜320的俯视图的示例。在该光掩膜320中，透明部分311形成在与要在其中留下感光树脂的曝光部分对应的位置中。紫外光在除了透明部分321之外的遮挡部分处被阻挡。在此，透明部分321的面积优选大于在曝光后要留下的面积。例如，透明部分321如此大以致跨过集成电路芯片221的侧边。
在附图中，“L”指示集成电路芯片221的一侧在X轴上的位置，而“R”指示另一侧的位置。在沿X轴方向延伸的信号线之间的位置中形成的透明部分321如此大以致跨过位置L或R。
图8是用于解释根据一个实施例的显影过程的图。在曝光过程后，显影装置将面板衬底250浸渍在特定的溶剂中，并且移除除了曝光部分之外的感光树脂230。在图8中，a为沿在图7中限定的线X1-X1'取得的在曝光后的显示单元200的横截面视图的示例。如图8中的a所示，例如，在半导体芯片(三芯片211和集成电路芯片221)周围的曝光感光树脂231、以及在半导体芯片下的感光树脂230在曝光后被留下。此外，通过溶剂对感光树脂230的边缘进行侵蚀。
在图8中，b为沿在图7中限定的线X2-X2'取得的在曝光后的显示单元200的横截面视图的示例。由于在该横截面中没有曝光部分，仅半导体芯片下的感光树脂230在曝光后被留下。此外，通过溶剂对感光树脂230的边缘进行侵蚀。
图9是用于解释根据一个实施例的布线过程的图。如图所示，例如信号线212和222设置在半导体芯片周围的布线路径中，并且连接到半导体芯片。由于如图8所示通过溶剂对半导体芯片下的感光树脂231的边缘进行侵蚀，因此在信号线和在半导体芯片下的感光树脂230之间形成空间(侵蚀部分260)。
在布线后，利用透明树脂进行涂覆，并且形成保护层240。由于如上所述在每个半导体芯片周围的至少一个线间区域中没有设置感光树脂231，因此通过在其中没有感光树脂231的那些区域用透明树脂紧实地填充半导体芯片下的侵蚀部分260。因此，避免了空隙的形成。
另一方面，如果在所有线间区域中都设置感光树脂，那么感光树脂阻碍侵蚀部分260填充透明树脂，例如如图10所示。在附图中，a为作为比较例的集成电路芯片的俯视图的示例，其中在所有线间区域中都设置感光树脂。在附图中，b为比较例的横截面视图的示例。
如图10所示，例如在感光树脂和信号线之间形成边距Mg，使得通过边距Mg用透明树脂(保护层)填充侵蚀部分260。图a的虚线箭头指示借以用透明树脂填充侵蚀部分260的路径。但是如果边距Mg窄，那么侵蚀部分没有被透明树脂充分填充，并且在侵蚀部分260中形成空隙261，例如如图中b所示。
注意，虽然在上述示例中通过曝光时在溶剂中的溶解度变大的负性感光树脂230对半导体芯片进行紧固，但是也可以通过曝光时溶解度变小的感光树脂对半导体芯片进行紧固。在这种情况下，用在图7所示的光掩膜232中阻挡紫外光的光阻挡部分替换透明部分310。此外，紫外光通过除了光阻挡部分之外的光掩膜322。
如上所述，根据本技术的一个实施例，制造设备将感光树脂从线间区域中的至少一个移除，并且用保护层覆盖线间区域，使得能够用保护层紧实地填充信号线和感光树脂之间的空间。因此，能够避免空隙的形成。
【变形】
虽然在第一实施例中，在将半导体芯片放置(安装)在衬底上之后执行曝光和显影，但是也可以在半导体芯片的安装之前执行曝光和显影。根据该本变形例的半导体装置与第一实施例的不同之处在于在安装半导体芯片之前执行曝光和显影。
图11是根据一个变形例的光掩膜323的俯视图的示例。该变形例的光掩膜323与第一实施例的不同之处在于形成有包括与半导体芯片对应的部分以及线间区域的透明部分323。注意，在安装半导体芯片之前执行曝光和显影的情况下，可以在与所有线间区域对应的部分处形成透明部分323。
图12是用于解释根据一个变形例的曝光过程的图。在该变形例中，在涂布感光树脂230后，在任何半导体芯片都没有被安装到衬底上的状态下执行曝光。图13是用于解释根据一个变形例的曝光过程的图。在该变形例中，在任何半导体芯片都没有被安装到衬底上的状态下执行曝光、显影。
图14是用于解释根据一个变形例的安装过程的图。在该变形例中，在曝光和显影之后将半导体芯片放置(安装)在衬底上。图15是用于解释根据一个变形例的布线过程的图。在该变形例中，在安装半导体芯片之后执行布线。如图13、14和15所示，例如在安装半导体芯片之前执行显影，并且因此半导体芯片下的部分没有被溶剂侵蚀。注意，在该变形例中，还可以使用正性感光树脂代替负性感光树脂。
如上所述，根据变型，在安装半导体芯片之前执行曝光和显影。因此，能够有效地避免空隙的形成。
注意，应当注意的是，上述实施例是用于实施本技术的示例，实施例的主题对应于权利要求的主题。同样，权利要求的主题对应于在本技术的实施例中与权利要求中的主题具有相同名称的主题。但是，本技术不限于所述实施例，并且在不脱离技术范围的情况下可以对实施例进行各种改变。
实施例中的上述处理过程可以视为包括一系列这些过程的方法，或者可以视为用于使计算机执行一系列这些过程的程序或者存储所述程序的记录介质。该记录介质可以例如是光盘(CD)、小光盘(MD)、数字通用光盘(DVD)、存储卡、或者蓝光(注册商标)盘。
注意，本技术的效果不限于本文中描述的效果，并且可以包括本公开中描述的任何效果。
注意，本技术还可以下述配置实施。
(1)一种半导体装置，包括：
安装在衬底上的半导体元件；
在所述衬底上连接到所述半导体元件的多个信号线；和
形成于线间区域中的保护层，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
(2)根据(1)的半导体装置，其中所述感光树脂设置在除了所述线间区域中的至少一个之外的线间区域中。
(3)根据(2)的半导体装置，其中所述感光树脂优选设置于在具有小电势差的信号线之间的区域中，所述区域为所述线间区域。
(4)根据(2)或(3)所述的半导体装置，其中所述感光树脂设置于在基本具有相同电势的信号线之间的区域中，所述区域为所述线间区域。
(5)根据(2)的半导体装置，其中在所述半导体元件的每侧设置至少一块所述感光树脂。
(6)根据(2)的半导体装置，其中所述感光树脂没有设置在具有比预定水平高的电势差的端子之间。
(7)根据(2)的半导体装置，其中
所述信号线传输指示预定颜色的色阶的色阶信号，所述色阶信号要被供给给发光元件，和
所述感光树脂设置在传输所述色阶信号的信号线之间的线间区域中。
(8)根据(7)的半导体装置，其中所述信号线包括配置为传输第一色阶信号的信号线和配置为传输第二色阶信号的信号线，所述第一色阶信号指示第一颜色的色阶，所述第二色阶信号指示第二颜色的色阶。
(9)根据(7)或(8)的半导体装置，其中所述色阶信号是脉冲宽度与所述发光元件的发光周期对应的脉冲信号。
(10)根据(2)至(9)的半导体装置，其中
所述信号线包括配置为不传输信号的非传输线和配置为传输信号的传输线，和
所述感光树脂设置在所述非传输线和所述传输线之间。
(11)根据(2)至(10)的半导体装置，其中
所述信号线包括配置为将输入信号传输给所述半导体装置的多个输入线，和
所述感光树脂设置在传输所述输入线之间的线间区域中。
(12)根据(2)至(11)的半导体装置，其中
所述信号线包括配置为传输来自所述半导体装置的输出信号的多个输出线，和
所述感光树脂设置在所述输出线之间的线间区域中。
(13)根据(1)至(12)的半导体装置，其中用透明树脂形成所述保护层。
(14)一种显示面板，包括：
配置为发光的发光元件；
半导体元件，配置为驱动衬底上的发光元件；
在所述衬底上连接到所述半导体元件的多个信号线；和
形成于线间区域中的保护层，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
(15)一种显示装置，包括：
配置为发光的发光元件；
半导体元件，配置为在衬底上根据控制信号来驱动所述发光元件；
控制单元，配置为产生所述控制信号；
在所述衬底上连接到所述半导体元件；和
形成于线间区域中的保护层，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
(16)一种电子装置，包括：
半导体元件，配置为在衬底上根据控制信号进行操作；
控制单元，配置为产生所述控制信号；
在所述衬底上连接到所述半导体元件的多个信号线；和
形成于线间区域中的保护层，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
(17)一种半导体装置制造方法，包括：
移除步骤，从在感光树脂所涂布到的衬底上的多个布线路径中的两个相邻布线路径的两个边缘之间的至少一个线间区域移除感光树脂；
布线步骤，将信号线布置在各自布线路径中，并且将所述信号线连接到半导体元件；和
涂覆步骤，用保护层涂覆所述线间区域。
(18)根据(17)的半导体装置制造方法，其中所述移除步骤包括：
曝光步骤，对除了所述线间区域中的至少一个之外的线间区域中的所述感光树脂进行曝光；和
显影步骤，用特定的溶剂从所述线间区域中的至少一个移除所述感光树脂。
附图标记列表
100 显示装置
110 控制单元
200 显示单元
210、220 半导体芯片
211 三芯片
212、222 信号线
221 集成电路芯片
230、231 感光树脂
240 保护层
250 面板衬底
310、320、323 光掩膜。

Claims (18)

1.一种半导体装置，包括：
半导体元件，安装在衬底上；
多个信号线，在所述衬底上连接到所述半导体元件；和
保护层，形成于线间区域中，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
2.根据权利要求1所述的半导体装置，其中在除了所述线间区域中的至少一个之外的线间区域中设置感光树脂。
3.根据权利要求2所述的半导体装置，其中所述感光树脂优选设置于在具有小电势差的信号线之间的区域中，所述区域为所述线间区域。
4.根据权利要求2或3所述的半导体装置，其中所述感光树脂设置于在基本具有相同电势的信号线之间的区域中，所述区域为所述线间区域。
5.根据权利要求2至4中任一项所述的半导体装置，其中在所述半导体元件的每侧设置至少一块所述感光树脂。
6.根据权利要求2至5中任一项所述的半导体装置，其中所述感光树脂没有设置在具有比预定水平高的电势差的端子之间。
7.根据权利要求2至6中任一项所述的半导体装置，其中
所述信号线传输指示预定颜色的色阶的色阶信号，所述色阶信号要被供给给发光元件，和
所述感光树脂设置在传输所述色阶信号的信号线之间的所述线间区域中。
8.根据权利要求7所述的半导体装置，其中所述信号线包括配置为传输第一色阶信号的信号线和配置为传输第二色阶信号的信号线，所述第一色阶信号指示第一颜色的色阶，所述第二色阶信号指示第二颜色的色阶。
9.根据权利要求7或8所述的半导体装置，其中所述色阶信号是脉冲宽度与所述发光元件的发光周期对应的脉冲信号。
10.根据权利要求2至9中任一项所述的半导体装置，其中
所述信号线包括配置为不传输信号的非传输线和配置为传输信号的传输线，和
所述感光树脂设置在所述非传输线和所述传输线之间。
11.根据权利要求2至10中任一项所述的半导体装置，其中
所述信号线包括配置为将输入信号传输给所述半导体装置的多个输入线，和
所述感光树脂设置在传输所述输入线之间的线间区域中。
12.根据权利要求2至11中任一项所述的半导体装置，其中
所述信号线包括配置为传输来自所述半导体装置的输出信号的多个输出线，和
所述感光树脂设置在所述输出线之间的线间区域中。
13.根据权利要求1至12中任一项所述的半导体装置，其中用透明树脂形成所述保护层。
14.一种显示面板，包括：
发光元件，配置为发光；
半导体元件，配置为在衬底上驱动所述发光元件；
多个信号线，在所述衬底上连接到所述半导体元件；和
保护层，形成于线间区域中，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
15.一种显示装置，包括：
发光元件，配置为发光；
半导体元件，配置为在衬底上根据控制信号来驱动所述发光元件；
控制单元，配置为产生所述控制信号；
多个信号线，在所述衬底上连接到所述半导体元件；和
保护层，形成于线间区域中，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
16.一种电子装置，包括：
半导体元件，配置为在衬底上根据控制信号进行操作；
控制单元，配置为产生所述控制信号；
多个信号线，在所述衬底上连接到所述半导体元件；和
保护层，形成于线间区域中，所述线间区域布置在所述衬底上的所述信号线中的两个相邻的信号线的两个边缘之间。
17.一种半导体装置制造方法，包括：
移除步骤，在感光树脂所涂布到的衬底上从多个布线路径中的两个相邻布线路径的两个边缘之间布置的至少一个线间区域移除所述感光树脂；
布线步骤，将信号线布置在各自布线路径中，并且将所述信号线连接到半导体元件；和
涂覆步骤，用保护层涂覆所述线间区域。
18.根据权利要求17所述的半导体装置制造方法，其中所述移除步骤包括：
曝光步骤，对除了所述线间区域中的至少一个之外的线间区域中的所述感光树脂进行曝光；和
显影步骤，用特定的溶剂从所述线间区域中的至少一个移除所述感光树脂。
CN201580013324.1A 2014-03-26 2015-02-10 半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法 Expired - Fee Related CN106937533B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-062887 2014-03-26
JP2014062887A JP6152816B2 (ja) 2014-03-26 2014-03-26 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
PCT/JP2015/053649 WO2015146328A1 (ja) 2014-03-26 2015-02-10 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN106937533A true CN106937533A (zh) 2017-07-07
CN106937533B CN106937533B (zh) 2021-08-06

Family

ID=54194866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580013324.1A Expired - Fee Related CN106937533B (zh) 2014-03-26 2015-02-10 半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法

Country Status (5)

Country Link
US (1) US10304787B2 (zh)
JP (1) JP6152816B2 (zh)
KR (1) KR102306189B1 (zh)
CN (1) CN106937533B (zh)
WO (1) WO2015146328A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6622923B2 (ja) * 2016-02-18 2019-12-18 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． マイクロドライバ及びマイクロｌｅｄのためのバックプレーン構造及びプロセス
CN106681067B (zh) * 2016-12-20 2019-01-22 深圳市华星光电技术有限公司 显示装置
WO2021132392A1 (ja) * 2019-12-24 2021-07-01 日亜化学工業株式会社 発光装置の製造方法および発光装置
TWI770813B (zh) * 2021-02-08 2022-07-11 友達光電股份有限公司 顯示裝置及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
JPH03504064A (ja) * 1989-01-03 1991-09-05 モトローラ・インコーポレーテッド 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
JP2004021232A (ja) * 2002-06-20 2004-01-22 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置並びに電子機器
KR20050017898A (ko) * 2003-08-11 2005-02-23 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
CN101064287A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体集成电路及其制造方法、使用该电路的半导体装置
CN102237478A (zh) * 2010-04-28 2011-11-09 索尼公司 在基板中安装器件的方法、安装有器件的基板结构和电子装置
US20130057178A1 (en) * 2009-08-13 2013-03-07 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (led) system having application specific integrated circuit (asic) and wireless system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109819A (ja) * 1991-10-16 1993-04-30 Matsushita Electric Ind Co Ltd 半導体装置の製造法
JP2554542Y2 (ja) * 1992-02-17 1997-11-17 台灣杜邦股▲ふん▼有限公司 プリント回路基板
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP2002198384A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP2005311109A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 光デバイスの実装方法及び光モジュール
EP2489658B1 (en) * 2005-01-26 2014-04-09 Allergan, Inc. 3-Heteroaryl-3-hydroxy-2-amino-propyl amines and related compounds having analgesic and/or immuno stimulant activity
JP2007157800A (ja) * 2005-11-30 2007-06-21 Sharp Corp 半導体装置の実装構造および半導体装置の実装構造の封止方法
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
JP2009188275A (ja) * 2008-02-07 2009-08-20 Sharp Corp 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法
US8094102B2 (en) * 2009-01-18 2012-01-10 Apa Electronic Co.,Ltd. Single full-color LED with driving mechanism
US8619008B2 (en) * 2009-02-13 2013-12-31 Global Oled Technology Llc Dividing pixels between chiplets in display device
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
CA2801441A1 (en) * 2012-01-06 2013-07-06 D3, Llc Intelligent lighting system for sporting apparatus
JP2013225656A (ja) * 2012-03-22 2013-10-31 Ricoh Co Ltd 半導体回路構造体及びその製造方法
CN105828521B (zh) * 2015-01-08 2018-10-02 上海和辉光电有限公司 印刷电路板的布局方法及印刷电路板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859808A (en) * 1988-06-28 1989-08-22 Delco Electronics Corporation Electrical conductor having unique solder dam configuration
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
JPH03504064A (ja) * 1989-01-03 1991-09-05 モトローラ・インコーポレーテッド 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット
JP2004021232A (ja) * 2002-06-20 2004-01-22 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置並びに電子機器
KR20050017898A (ko) * 2003-08-11 2005-02-23 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
CN101064287A (zh) * 2006-04-28 2007-10-31 株式会社半导体能源研究所 半导体集成电路及其制造方法、使用该电路的半导体装置
US20130057178A1 (en) * 2009-08-13 2013-03-07 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (led) system having application specific integrated circuit (asic) and wireless system
CN102237478A (zh) * 2010-04-28 2011-11-09 索尼公司 在基板中安装器件的方法、安装有器件的基板结构和电子装置

Also Published As

Publication number Publication date
CN106937533B (zh) 2021-08-06
US10304787B2 (en) 2019-05-28
KR102306189B1 (ko) 2021-09-30
US20170117262A1 (en) 2017-04-27
JP2015184600A (ja) 2015-10-22
WO2015146328A1 (ja) 2015-10-01
KR20160136305A (ko) 2016-11-29
JP6152816B2 (ja) 2017-06-28

Similar Documents

Publication Publication Date Title
TWI557831B (zh) 微組件的傳送方法
CN106937533A (zh) 半导体装置、显示面板、显示装置、电子装置、以及制造半导体装置的方法
CN112928047A (zh) 用于制造显示元件的方法和设备
JP6764575B2 (ja) マイクロｌｅｄモジュール及びその製造方法
EP3128505A1 (en) Mounting substrate and electronic device
JP2008122964A (ja) セル識別の形成方法及びセル識別を含む表示基板と表示装置
CN110060978A (zh) 安装基板和电子装置
CN103794630A (zh) 用于制造有机电致发光显示器的方法
CN106898616B (zh) Tft基板的制作方法及tft基板
CN106972004A (zh) 半导体芯片、其制造方法、半导体封装和显示设备
CN101566788A (zh) 光刻胶图案的修补方法
US20070171349A1 (en) Manufacturing method of display device
US7410822B2 (en) Method for forming color filter
TWI732530B (zh) 基板側面部配線形成方法
JP2008300725A (ja) ショットレイアウト編集方法、露光装置およびデバイス製造方法
KR20180029157A (ko) 구동회로, 구동회로를 갖는 표시장치 및 구동회로와 표시장치의 제조방법
CN106848086B (zh) 有机发光二极管及其制备方法、显示装置
CN105531393A (zh) 图案形成方法以及使用该方法的触摸面板的制造方法
KR20200136138A (ko) 마이크로 엘이디 실장을 위한 기판배선방법
CA2924160A1 (en) Maskless patterning
CN113970978B (zh) 大型触控感应图案的制造方法
KR102524037B1 (ko) 인쇄회로기판 및 이를 포함하는 반도체 소자
JP2004039938A (ja) チップ状電子部品、その実装構造、その中間基板、及びこれらの製造方法、並びにチップ状電子部品の検査方法
JP2006047476A (ja) Ｔｆｔアレイパターン形成方法
KR20150057028A (ko) 포토 마스크 및 이를 이용한 표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170823

Address after: Japan's Asahi Atsugi city Kanagawa County town of 4-14-1

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Japan's Tokyo port harbor 1-7-1

Applicant before: Sony Corp.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210806

Termination date: 20220210