JP2002198384A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2002198384A
JP2002198384A JP2000397328A JP2000397328A JP2002198384A JP 2002198384 A JP2002198384 A JP 2002198384A JP 2000397328 A JP2000397328 A JP 2000397328A JP 2000397328 A JP2000397328 A JP 2000397328A JP 2002198384 A JP2002198384 A JP 2002198384A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
semiconductor element
resin
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000397328A
Other languages
English (en)
Inventor
Toshiyuki Kojima
俊之 小島
Yoshihiro Tomura
善広 戸村
Masahiro Ono
正浩 小野
Minehiro Itagaki
峰広 板垣
Kazuyoshi Amami
和由 天見
Osamu Shibata
修 柴田
Ryuichi Saito
龍一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000397328A priority Critical patent/JP2002198384A/ja
Publication of JP2002198384A publication Critical patent/JP2002198384A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】フリップチップ実装技術を用いた半導体装置の
製造方法において、生産工程の短時間化と安定化を目的
とする。 【解決手段】半導体製造方法において、仮固定用の絶縁
性樹脂５で半導体素子１と回路基板２を固定して製造工
程を行い、また本固定用の速硬化性の封止樹脂６を減圧
注入法を用いて注入し、さらに本固定用の封止樹脂６を
加圧しながら加熱硬化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装技術を用いた半導体装置及び半導体装置の製造方法に
関する。
【０００２】
【従来の技術】近年、半導体素子の集積度が高くなり、
半導体装置の小型化及び接続端子の狭ピッチ化が進み、
そのためフリップチップ実装技術を用いた半導体装置の
開発が盛んに行われている。
【０００３】以下図面を参照しながら、従来のフリップ
チップ実装技術を用いた半導体装置の一例について説明
する。
【０００４】図９に従来のフリップチップ実装技術を用
いた半導体装置を示す。図９（ａ）は、半導体装置を上
から見た透視図であって、突起電極３と仮固定用の絶縁
性樹脂５とを透視して示している。図９（ｂ）は、図９
（ａ）の点線部分ＱＱ‘における半導体装置の断面図で
ある。
【０００５】図９に示すように、半導体素子１の電極パ
ッド７上に突起電極３が形成され、この突起電極３と回
路基板２の電極８とが導電性接着剤４を介して接続され
ている。半導体素子１と回路基板２との間には、仮固定
用の絶縁性樹脂５と絶縁性の封止樹脂６’とが充填され
ている。
【０００６】仮固定用の絶縁性樹脂５は、製造工程中に
半導体素子１と回路基板２との固定を補強するものであ
り、封止樹脂６’は、工程の最後に半導体素子１と回路
基板２とをさらに強固に固定するために用いられる。
【０００７】以上のように構成された従来の半導体装置
の製造方法を図１０を用いて説明する。先ず、図１０
（ａ）に示されるように回路基板２上に仮固定用の絶縁
性樹脂５を塗布し、図１０（ｂ）に示されるように半導
体素子１を回路基板２上に搭載する。なお予め、半導体
素子１の電極パッド７上には突起電極３を形成し、更に
突起電極３の先端部分には、導電性接着剤４が塗布され
ている。その後、仮固定用の絶縁性樹脂５を加熱硬化す
ると同時に導電性接着剤４を加熱乾燥する。
【０００８】引き続き液状の封止樹脂６’を、図１０
（ｃ）に示されるように半導体素子１と回路基板２との
間に塗布機１３によってサイドフロー法を用いて注入し
た後、封止樹脂６’を加熱硬化する。以上のようにして
フリップチップ実装技術を用いて図１０（ｄ）に示され
る半導体装置を得ることができる。
【０００９】
【発明が解決しようとする課題】しかし、上記のような
従来例では、封止樹脂の硬化に時間がかかり、このた
め、生産性が低いという難点がある。
【００１０】そこで、硬化時間を短くした速硬化性樹脂
を封止樹脂として使用することが考えられるけれども、
速硬化性樹脂は、加熱硬化の際にｚ軸（垂直）方向に膨
張して半導体素子１を突き上げる傾向があり、このた
め、突起電極３と電極８との接続部分である導電性接着
剤４にダメージを与え、導通不良が発生し、歩留まり及
び信頼性の低下を生じ、また、速硬化性樹脂は、一般に
粘度が高いため、注入時に時間がかかる、あるいは注入
できないといった課題がある。
【００１１】本発明は、上述の点に鑑みてなされたもの
であって、フリップチップ実装技術を用いた半導体装置
の生産性を高めるとともに、安定した電気的接続が得ら
れるようにすることを目的とする。
【００１２】
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。
【００１３】すなわち、本発明は、半導体装置を製造す
る方法であって、半導体素子の電極パッド上に形成され
た突起電極に導電性接着剤を付着する工程と、回路基板
上に仮固定用の絶縁性樹脂を塗布する工程と、半導体素
子を回路基板上に搭載する工程と、仮固定用の絶縁性樹
脂を加熱硬化するとともに、導電性接着剤を加熱乾燥す
る工程と、液状の封止樹脂を半導体素子と回路基板との
間に減圧注入する工程と、加圧しながら封止樹脂を加熱
硬化する工程とを含むものである。
【００１４】本発明の半導体装置の製造方法によれば、
加圧しながら封止樹脂を加熱硬化するので、加熱硬化の
際にｚ軸（垂直）方向に膨張して半導体素子を突き上げ
る傾向がある速硬化性樹脂を用いてもその熱膨張力を押
さえながら加熱硬化することで、短時間で、かつ接続部
分が安定した状態で封止樹脂を加熱硬化することができ
る。
【００１５】また、液状の封止樹脂を、半導体素子と回
路基板との間に減圧注入するので、ある程度粘度の高い
絶縁性樹脂、例えば、速硬化性樹脂を用いた場合でも容
易に注入することが可能となるので、封止樹脂として硬
化時間が短い速硬化性樹脂を使用することが可能とな
る。
【００１６】
【発明の実施の形態】本発明の請求項１記載の発明は、
半導体装置を製造する方法であって、半導体素子の電極
パッド上に形成された突起電極に導電性接着剤を付着す
る工程と、回路基板上に仮固定用の絶縁性樹脂を塗布す
る工程と、半導体素子を回路基板上に搭載する工程と、
仮固定用の絶縁性樹脂を加熱硬化するととともに、導電
性接着剤を加熱乾燥する工程と、液状の封止樹脂を半導
体素子と回路基板との間に減圧注入する工程と、加圧し
ながら封止樹脂を加熱硬化する工程とを含むものであ
り、加圧しながら封止樹脂を加熱硬化するので、加熱硬
化の際にｚ軸（垂直）方向に膨張して半導体素子を突き
上げる傾向がある速硬化性樹脂を用いてもその熱膨張力
を押さえながら加熱硬化することで、短時間で、かつ接
続部分が安定した状態で封止樹脂を加熱硬化することが
できる一方、液状の封止樹脂を、半導体素子と回路基板
との間に減圧注入するので、ある程度粘度の高い絶縁性
樹脂、例えば、速硬化性樹脂を用いた場合でも容易に注
入が可能となるので、封止樹脂として硬化時間が短い速
硬化性樹脂を使用できることになる。
【００１７】請求項２に記載の発明は、請求項１に記載
の半導体装置の製造方法であって、前記封止樹脂が、速
硬化性樹脂であり、回路基板上に仮固定用の絶縁性樹脂
を塗布する工程において、仮固定用の絶縁性樹脂を、回
路基板の電極の配置に沿って、辺状に塗布するものであ
り、仮固定用の絶縁性樹脂を、半導体素子中心付近で１
点あるいは数点で配置するよりも、辺状に突起電極に沿
って配置する方が、製造工程中、半導体素子と回路基板
との接続部分である導電性接着剤部分の接続をより安定
して固定できるという作用を奏する。
【００１８】請求項３に記載の発明は、請求項１に記載
の半導体装置の製造方法であって、前記封止樹脂は、速
硬化性樹脂であり、半導体素子を回路基板上に搭載する
工程の後に、回路基板上に仮固定用の絶縁性樹脂を塗布
する工程を行うものであり、速硬化性の樹脂を用いるの
で、封止樹脂の硬化時間が短縮されて生産性が向上す
る。
【００１９】請求項４に記載の発明は、請求項１または
３に記載の半導体装置の製造方法であって、前記封止樹
脂は、速硬化性樹脂であり、回路基板上に仮固定用の絶
縁性樹脂を塗布する工程において、仮固定用の絶縁性樹
脂を、半導体素子のコーナー部に位置するように回路基
板上に塗布するものであり、通常、仮固定用の絶縁性樹
脂は半導体素子の中心付近に塗布するので、半導体素子
全体にエリア状に突起電極がある場合には、仮固定用の
絶縁性樹脂を配置することはできなかったけれでも、コ
ーナー部に塗布することにより、半導体素子全体にエリ
ア状に突起電極がある場合であっても、仮固定用の絶縁
性樹脂を配置できることになり、これによって、製造工
程中、半導体素子と回路基板とを安定して固定できるこ
とになる。
【００２０】請求項５に記載の発明は、請求項１または
３に記載の半導体装置の製造方法であって、前記封止樹
脂は、速硬化性樹脂であり、回路基板上に仮固定用の絶
縁性樹脂を塗布する工程において、仮固定用の絶縁性樹
脂を、半導体素子の辺部分に位置するように回路基板上
に塗布するものであり、半導体素子の中央部に突起電極
がある場合でも、仮固定用の絶縁性樹脂を配置でき、製
造工程中、半導体素子と回路基板とを安定して固定でき
ることになる。
【００２１】請求項６に記載の発明は、請求項１に記載
の半導体装置の製造方法であって、前記封止樹脂は、速
硬化性樹脂であり、回路基板上に仮固定用の絶縁性樹脂
を塗布する工程において、仮固定用の絶縁性樹脂を、回
路基板上の半導体素子が搭載される部分の所要の領域を
外囲するように連続状に塗布するものであり、前記所要
の領域には、封止樹脂が充填されない空間を形成できる
ことになり、樹脂封止されると正常に動作しない素子
を、前記空間に設けるといったことが可能となる。
【００２２】請求項７に記載の発明は、請求項１〜６の
いずれかに記載の半導体装置の製造方法であって、液状
の封止樹脂を半導体素子と回路基板との間に減圧注入す
る工程において、液状の封止樹脂を大気圧中で半導体素
子の周囲に塗布した後、真空状態にし、その後再び大気
圧に戻すことで、封止樹脂を注入するものであり、圧力
差を利用して封止樹脂を注入するので、比較的粘度の高
い速硬化性樹脂を、封止樹脂として利用できるととも
に、注入時間の短縮化を図ることができ、しかも、大気
圧中での塗布作業となるので、真空中で塗布作業を行う
場合に比べて、設備等を簡素化できる。
【００２３】請求項８に記載の発明は、請求項１〜６の
いずれに記載の半導体装置の製造方法であって、液状の
封止樹脂を半導体素子と回路基板との間に減圧注入する
工程において、液状の封止樹脂を真空状態で半導体素子
の周囲に塗布し、その後大気圧に戻すことで、封止樹脂
を注入するものであり、圧力差を利用して封止樹脂を注
入するので、比較的粘度の高い速硬化性樹脂を、封止樹
脂として利用できるとともに、注入時間の短縮化を図る
ことができる。
【００２４】請求項９に記載の発明は、請求項７または
８に記載の半導体装置の製造方法であって、液状の封止
樹脂を半導体素子と回路基板との間に減圧注入する工程
において、封止樹脂を、その粘度が低くなる温度に加熱
しながら注入するものであり、一層、注入時間の短縮化
を図ることができる。
【００２５】請求項１０に記載の発明は、請求項９に記
載の半導体装置の製造方法であって、前記封止樹脂を加
熱しながら注入する際の加熱温度は、前記仮固定用の絶
縁性樹脂のガラス転移温度よりも低いものであり、加熱
によって仮固定用の絶縁性樹脂が軟化して固定状態が不
安定になるといったことがない。
【００２６】請求項１１に記載の発明は、請求項７〜１
０のいずれかに記載の半導体装置の製造方法であって、
液状の封止樹脂を半導体素子と回路基板との間に減圧注
入する工程において、減圧注入する際の真空度を調節し
て、半導体素子と回路基板との間の所要の領域に封止樹
脂が充填されない部分を形成するものであり、この封止
樹脂が充填されない部分に、樹脂封止されると正常に動
作しない素子を設けるといったことが可能となる。
【００２７】請求項１２に記載の発明は、請求項１〜１
１のいずれかに記載の半導体装置の製造方法であって、
封止樹脂を加熱硬化する工程において、加熱は半導体素
子側と回路基板側との両方から行うものであり、封止樹
脂の硬化が均一に行われて強固な接着を得ることができ
る。
【００２８】請求項１３に記載の発明は、請求項１〜１
１のいずれかに記載の半導体装置の製造方法であって、
封止樹脂を加熱硬化する工程において、加熱は半導体素
子側から行うものであり、熱伝導率の良好な半導体素子
側から行うことにより、効率よく加熱することができ
る。
【００２９】請求項１４に記載の発明は、請求項１３に
記載の半導体装置の製造方法であって、封止樹脂を加熱
硬化する工程において、加熱を、半導体素子側から行う
とともに、雰囲気温度を高めるものであり、封止樹脂の
フィレット部分も同時に硬化できることになる。
【００３０】請求項１５に記載の発明は、請求項１〜１
４のいずれかに記載の半導体装置の製造方法であって、
工程中に、回路基板の反りやうねりを矯正する冶具を用
いるものであり、安定して半導体装置を製造できる。
【００３１】本発明の請求項１６に記載の発明は、回路
基板上の所定の位置に半導体素子をフェースダウン方式
で実装し、その電気的接合を、半導体素子の電極パッド
に形成した突起電極とこれに接する導電性接着剤とから
なる結合層を介して行い、半導体素子と回路基板との間
には、仮固定用の絶縁性樹脂と封止樹脂とが充填されて
いる半導体装置において、仮固定用の絶縁性樹脂は、突
起電極の配置に沿って辺状に位置するものであり、仮固
定用の絶縁性樹脂を、半導体素子中心付近で１点あるい
は数点で配置するものに比べて、製造工程中、半導体素
子と回路基板との接続部分である導電性接着剤部分の接
続をより安定して固定できるという作用を有する。
【００３２】本発明の請求項１７に記載の発明は、回路
基板上の所定の位置に半導体素子をフェースダウン方式
で実装し、その電気的接合を、半導体素子の電極パッド
に形成した突起電極とこれに接する導電性接着剤とから
なる結合層を介して行い、半導体素子と回路基板との間
には、仮固定用の絶縁性樹脂と封止樹脂とが充填されて
いる半導体装置において、仮固定用の絶縁性樹脂は、半
導体素子のコーナー部に位置するものであり、半導体素
子全体にエリア状に突起電極がある場合であっても、仮
固定用の絶縁性樹脂を配置できることになり、これによ
って、製造工程中、半導体素子と回路基板とを安定して
固定できることになる。
【００３３】本発明の請求項１８に記載の発明は、回路
基板上の所定の位置に半導体素子をフェースダウン方式
で実装し、その電気的接合を、半導体素子の電極パッド
に形成した突起電極とこれに接する導電性接着剤とから
なる結合層を介して行い、半導体素子と回路基板との間
には、仮固定用の絶縁性樹脂と封止樹脂とが充填されて
いる半導体装置において、仮固定用の封止樹脂は、半導
体素子の辺部分に位置するものであり、半導体素子の中
央部に突起電極がある場合でも、仮固定用の絶縁性樹脂
を配置でき、製造工程中、半導体素子と回路基板とを安
定して固定できることになる。
【００３４】本発明の請求項１９に記載の発明は、回路
基板上の所定の位置に半導体素子をフェースダウン方式
で実装し、その電気的接合を、半導体素子の電極パッド
に形成した突起電極とこれに接する導電性接着剤とから
なる結合層を介して行い、半導体素子と回路基板との間
には、仮固定用の絶縁性樹脂と封止樹脂とが充填されて
いる半導体装置において、半導体素子と回路基板との間
に封止樹脂が充填されてない部分が形成されるものであ
り、この封止樹脂が充填されない部分に、樹脂封止され
ると正常に動作しない素子を設けるといったことが可能
となる。
【００３５】請求項２０に記載の発明は、請求項１９に
記載の半導体装置であって、封止樹脂が充填されていな
い部分は仮固定用の絶縁性樹脂に外囲されており、仮固
定用の絶縁性樹脂の配置によって、封止樹脂が充填され
ない部分を意図的に構成できる。
【００３６】請求項２１に記載の発明は、請求項１９ま
たは２０に記載の半導体装置であって、 封止樹脂が充
填されていない部分の半導体素子面に、封止樹脂の充填
によって動作が妨げられる素子があり、かかる素子とし
て、例えば、振動素子などがある。
【００３７】請求項２２に記載の発明は、請求項１９ま
たは２０に記載の半導体装置であって、 封止樹脂が充
填されていない部分に、半導体素子と回路基板とを電気
的に接合する構造を有するものであり、かかる構造部分
を、例えば、周波数の高い信号の伝達用に用いることが
できる。
【００３８】請求項２３に記載の発明は、請求項１６〜
２２のいずれかに記載の半導体装置であって、封止樹脂
は、熱硬化型であり、封止樹脂を加熱によって硬化させ
ることができる。
【００３９】請求項２４に記載の発明は、請求項２３に
記載の半導体装置であって、封止樹脂は、硬化時間が５
分以内である速硬化型の絶縁性樹脂であり、硬化時間を
短縮して生産性を高めることができる。
【００４０】請求項２５に記載の発明は、請求項２３ま
たは２４に記載の半導体装置であって、仮固定用の絶縁
性樹脂のガラス転移温度は、液状の封止樹脂の粘度が低
くなる温度よりも高いものであり、前記封止樹脂を加熱
して粘度を低くして充填する際に、仮固定用の絶縁性樹
脂が軟化して固定状態が不安定になるといったことがな
い。
【００４１】以下、本発明の実施の形態を図面に基づい
て説明する。
【００４２】（実施の形態１）図１は、本発明の一つの
実施の形態に係る半導体装置の製造方法を示す図であ
り、図２は、図１の製造方法によって製造された半導体
装置を示す図である。図２（ａ）は、半導体装置を上か
ら見た透視図であって、突起電極３と仮固定用の絶縁性
樹脂５とを透視して示しており、図２（ｂ）は、図２
（ａ）の点線部分ＱＱ‘における半導体装置の断面図で
ある。これらの図において、上述の従来例に対応する部
分には、同一の参照符号を付す。
【００４３】この実施の形態では、本固定用の封止樹脂
６として、硬化時間の短い速硬化性樹脂を使用すること
を特徴としている。速硬化性樹脂は、上述のように、加
熱硬化の際にｚ軸（垂直）方向に膨張するとともに、粘
度が高いため、注入時に時間がかかるといった難点を有
しており、かかる速硬化性樹脂を使用できるようにする
ために、この実施の形態の製造方法では、以下の手順に
よって半導体装置の製造を行うものである。
【００４４】すなわち、先ず、電極８を有する回路基板
２上に仮固定用の絶縁性樹脂５を塗布する。その後、半
導体素子１の電極パッド７上に形成されている突起電極
３に導電性接着剤４を塗布した後、図１（ａ）に示され
るように、この半導体素子１を回路基板２上に搭載す
る。導電性接着剤４は、熱可塑性樹脂に金属フィラーが
混入されたものである。
【００４５】次に、仮固定用の絶縁性樹脂５を加熱し硬
化すると同時に、図１（ｂ）に示されるように、導電性
接着剤４を加熱し乾燥させる。導電性接着剤４の接着力
は弱いが、仮固定用の絶縁性樹脂５で固定を補強するこ
とで、引き続き行われる製造工程中においても、導電性
接着剤４による接続部分は安定した状態を保つことがで
きる。
【００４６】この実施の形態では、本固定用の封止樹脂
として、硬化時間が短い速硬化性の絶縁性樹脂６を用い
るものであり、かかる速硬化性樹脂６は、例えば、触媒
の変更などによって、従来の封止樹脂よりも硬化時間を
短縮したものである。硬化時間としては、例えば、５分
以内であるのが好ましいが、必ずしも５分以内に限らな
い。
【００４７】このような速硬化性の封止樹脂は、一般に
粘度が高く、注入しにくいので、この実施の形態では、
速硬化性の封止樹脂６を、半導体素子１と回路基板２と
の間に減圧注入するものである。
【００４８】この減圧注入には、具体的には次の2つの
方法がある。
【００４９】第１の方法は、先ず、図１（ｃ）に示され
るように液状の速硬化性の封止樹脂６を大気圧中で半導
体素子１の周囲に、例えば塗布機１３によって塗布し、
図１（ｄ）に示されるように、減圧装置１４を用いて半
導体装置を一度減圧状態にし、その後再び大気圧に戻す
ことで、図１（ｅ）に示されるように、封止樹脂６を注
入するのである。
【００５０】詳しく原理を述べると、大気圧中で半導体
素子１の周囲全体に液状の封止樹脂６を塗布した後、半
導体装置を減圧状態にすると、封止樹脂６に囲まれた半
導体素子１と回路基板２と間の空間の体積が、回りの気
圧が低いために膨張し、外部に気泡を出す。この時、外
部とパスが生じ、内部空間の気圧が外部の気圧と等しく
なる。したがって、封止樹脂６に囲まれた半導体素子１
と回路基板２と間の空間の気圧は低い状態となる。引き
続き半導体装置を大気圧中に戻すと、この空間は気圧差
により収縮すると同時に、半導体素子１周囲に塗布され
た封止樹脂６を引き込む。これによって封止樹脂６は、
半導体素子１と回路基板２との間に注入されるのであ
る。
【００５１】第２の方法は、先ず液状の速硬化性の封止
樹脂６を減圧中で半導体素子１の周囲に塗布し、その後
大気圧に戻すことで、気圧の低い封止樹脂６に囲まれた
半導体素子１と回路基板２と間の空間が収縮すると同時
に半導体素子１周囲に塗布された封止樹脂６を引き込
み、これによって、封止樹脂６を注入するのである。
【００５２】これらの方法を用いると圧力差を用いて封
止樹脂を強制的に注入できるので、ある程度粘度の高い
絶縁性樹脂を用いた場合でも容易に注入が可能となるの
で、封止樹脂の選択範囲が広がり、また注入時間の短縮
化もできるので製造工程の効率を高めることができる。
【００５３】また、液状の封止樹脂６を注入する工程に
おいて、同時に封止樹脂の粘度が低くなる温度で封止樹
脂を加熱することで、さらに注入性がよくなり、注入時
間の短縮化、安定化を図ることができる。
【００５４】また、加熱する温度は、仮固定用の絶縁性
樹脂５のガラス転移温度よりも低いことが好ましい。何
故ならば、仮固定用の絶縁性樹脂５が、ガラス転移温度
以上になると軟化してしまい固定状態が不安定になるた
め、封止樹脂６を注入中に接続部にダメージを与える可
能性があるからである。
【００５５】以上のようにして封止樹脂６を注入した
後、半導体素子１背面から図１（ｅ）に示されるように
加圧ツール１５で加圧しながら同時に封止樹脂６を加熱
硬化し、最終的に、図２に示される半導体装置を得るも
のである。
【００５６】速硬化性の封止樹脂６を短時間で加熱硬化
した場合、上述のように半導体素子１を突き上げる方向
の熱膨張が大きく作用し、導電性接着剤４の接続部分に
ダメージを与える。
【００５７】そこで、この実施の形態では、半導体素子
１背面から加圧ツール１５で加圧することで速硬化性の
絶縁性樹脂６の垂直方向の熱膨張力を抑制しながら加熱
硬化し、これによって、短時間で、かつ接続部分が安定
した状態で封止樹脂６を加熱硬化することができる。
【００５８】また、封止樹脂６の加熱方法としては、半
導体素子１側と回路基板２側との両方から行うことが好
ましい。こうすることにより封止樹脂６の硬化が均一と
なり、より強い接着力を得ることができ、安定した半導
体装置を製造することができる。
【００５９】また、設備を簡易にするためにどちらか片
方から加熱する場合は、回路基板２側からよりも半導体
素子１側から加熱することが好ましい。回路基板２とし
て樹脂基板を用いた場合、回路基板２と半導体素子１の
熱伝導率は半導体素子１の方がよい。そのため半導体素
子１側から加熱したほうが効率よく早い時間で加熱する
ことができる。また、半導体素子１側から加熱すると同
時に周囲雰囲気も加熱する方が、封止樹脂６のフィレッ
ト部分も同時に硬化できるので好ましい。
【００６０】なお、この製造方法において、回路基板２
が、反りやうねりが大きい基板などである場合には、冶
具により基板を固定し、基板の反りやうねりを矯正する
ことによって、さらに安定して半導体装置を製造するこ
とができる。
【００６１】この実施の形態の製造方法によれば、仮固
定用の絶縁性樹脂５によって製造工程中は半導体素子１
と回路基板２とが仮固定されているので安定して半導体
装置を製造することができる。また、本固定用の封止樹
脂６を減圧注入法を用いて注入するので、注入しにくい
速硬化性の絶縁性樹脂を短時間で容易に注入することが
できる。さらに速硬化性の絶縁性樹脂を加圧しながら加
熱硬化することで大幅に時間短縮した上安定した硬化が
可能となり、これによって、生産工程の時間短縮が可能
となり、低コストで安定した半導体装置を供給すること
ができる。
【００６２】なお、仮固定用の絶縁性樹脂５として、封
止樹脂６と同様に硬化時間が５分以内の速硬化型の絶縁
性樹脂を用いてもよい。
【００６３】（実施の形態２）図３は、本発明の他の実
施の形態の半導体装置を示す図であり、図３（ａ）は、
半導体装置を上から見た透視図で突起電極３と仮固定用
の絶縁性樹脂５を透視しており、図３（ｂ）は、図３
（ａ）の点線部分ＫＫ‘における断面図であり、上述の
実施の形態に対応する部分には、同一の参照符号を付
す。
【００６４】この実施の形態の半導体装置は、半導体素
子１の電極パッド７上に突起電極３が形成され、この突
起電極３と回路基板２の電極８とを、導電性接着剤４を
介して接続している。半導体素子１と回路基板２との間
には、仮固定用の絶縁性樹脂５と本固定用の封止樹脂６
が充填されている。仮固定用の絶縁性樹脂５は製造工程
中に半導体素子１と回路基板２の固定を補強するもので
あり、本固定用の封止樹脂６は、工程の最後に半導体素
子１と回路基板２とをさらに強固に固定するために用い
る。
【００６５】この実施の形態では、図３に示すように、
仮固定用の絶縁性樹脂５は、突起電極３の配置に沿って
辺状に位置していることが特徴である。仮固定用の絶縁
性樹脂５を半導体素子１の中心付近で１点あるいは数点
で配置するよりも、このように辺状に突起電極３に沿っ
て配置する方が、製造工程中、半導体素子１と回路基板
２との接続部分である導電性接着剤４部分の接続をより
安定して固定できるので、歩留まり良く安定して半導体
装置を製造することができる。
【００６６】この実施の形態の半導体装置の製造方法
も、上述の実施の形態１と基本的に同様であるが、回路
基板２上に仮固定用の絶縁性樹脂５を塗布する工程にお
いて、仮固定用の絶縁性樹脂５を、回路基板の電極部８
の配置に沿って、辺状に塗布するものである。このよう
に塗布することで、仮固定用の絶縁性樹脂５が接着力の
弱い導電性接着剤４をより近い位置で補強できるので、
引き続き行われる工程中も、より接続部を安定させるこ
とができ、これによって、歩留まり良く安定して半導体
装置を製造することができる。
【００６７】その他の構成および効果は、上述の実施の
形態と同様である。
【００６８】（実施の形態３）図４は、本発明の他の実
施の形態の半導体装置を示す図であり、図４（ａ）は、
半導体装置を上から見た透視図で突起電極３と仮固定用
の絶縁性樹脂５を透視しており、図４（ｂ）は図４
（ａ）の点線部分ＬＬ’における断面図であり、上述の
実施の形態に対応する部分には、同一の参照符号を付
す。
【００６９】この実施の形態の半導体装置は、仮固定用
の絶縁性樹脂５を、半導体素子１のコーナー部に位置さ
せているものである。
【００７０】通常、仮固定用の絶縁性樹脂５は、半導体
素子１の中心付近に配置するために、図４に示したよう
な半導体素子１の全体に、エリア状に突起電極３がある
半導体素子１に対しては、仮固定用の絶縁性樹脂５を配
置することはできなかった。
【００７１】この実施の形態のように、仮固定用の絶縁
性樹脂５を、半導体素子１のコーナー部に位置させるこ
とによって、半導体素子１の全体に、エリア状に突起電
極３がある半導体素子１に対しても仮固定用の絶縁性樹
脂５を用いることができ、これによって、製造工程中、
半導体素子１と回路基板２とを安定して固定できる。こ
のように接続部分を安定して保つことができるので、歩
留まり良く安定して半導体装置を製造することができ
る。
【００７２】この実施の形態の半導体装置の製造方法
も、上述の実施の形態１と基本的に同様であるが、この
実施の形態では、回路基板２上に仮固定用の絶縁性樹脂
５を塗布する工程において、半導体素子１のコーナー部
に仮固定用の絶縁性樹脂５が配置されるように、仮固定
用の絶縁性樹脂５を回路基板２上に塗布するものであ
る。
【００７３】このようにすると、半導体素子１全体にエ
リア状に突起電極３がある半導体素子１に対しても仮固
定用の絶縁性樹脂５を、半導体素子１と回路基板２との
電気的接続部分を阻害することなく用いることができる
ので、引き続き行われる製造工程中、半導体素子１と回
路基板２との接続部分を安定して保つことができるの
で、歩留まり良く安定して半導体装置を製造することが
できる。その他の構成および効果は、上述の実施の形態
１と同様である。
【００７４】なお、この実施の形態では、回路基板２上
に仮固定用の絶縁性樹脂５を塗布した後に半導体素子１
を回路基板２上に搭載する工程を行っていたが、本発明
の他の実施の形態として、半導体素子１を回路基板２上
に搭載した後、回路基板２上に仮固定用の絶縁性樹脂５
を塗布する工程を行ってもよい。
【００７５】（実施の形態４）図５は、本発明の他の実
施の形態の半導体装置を示す図であり、図５（ａ）は、
半導体装置を上から見た透視図で突起電極３と仮固定用
の絶縁性樹脂５を透視しており、図５（ｂ）は図５
（ａ）の点線部分ＭＭ’における断面図であり、上述の
実施の形態に対応する部分には、同一の参照符号を付
す。
【００７６】この実施の形態の半導体装置は、仮固定用
の絶縁性樹脂５を、半導体素子１の対向する二辺の部分
に位置させていることである。
【００７７】この実施の形態によれば、図５に示したよ
うな半導体素子１の中央部に突起電極３がある半導体素
子１に対しても、仮固定用の絶縁性樹脂５を用いること
ができるので、製造工程中、半導体素子１と回路基板２
との接続部分を安定して保つことができるので、歩留ま
り良く安定して半導体装置を製造することができる。
【００７８】この実施の形態の半導体装置の製造方法
も、上述の実施の形態１と基本的に同様であるが、この
実施の形態では、回路基板２上に仮固定用の絶縁性樹脂
５を塗布する工程において、仮固定用の絶縁性樹脂５
を、半導体素子１の辺部分に位置するように回路基板２
上に塗布するものである。
【００７９】このようにすると半導体素子１の中央部に
ライン状に突起電極３がある半導体素子１に対しても、
仮固定用の絶縁性樹脂５を半導体素子１と回路基板２と
の電気的接続部部分を阻害することなく用いることがで
きるので、引き続き行われる製造工程中、半導体素子１
と回路基板２との接続部分を安定して保つことができる
ので、歩留まり良く安定して半導体装置を製造すること
ができる。その他の構成および効果は、上述の実施の形
態１と同様である。
【００８０】なお、この実施の形態では、回路基板２上
に仮固定用の絶縁性樹脂５を塗布した後に、半導体素子
１を回路基板２上に搭載する工程を行っていたが、本発
明の他の実施の形態として、半導体素子１を回路基板２
上に搭載した後に、回路基板２上に仮固定用の絶縁性樹
脂５を塗布する工程を行ってもよい。
【００８１】また、この実施の形態では、仮固定用の絶
縁性樹脂５を、半導体素子１の二辺に配置したけれど
も、本発明の他の実施の形態として、一辺あるいは三辺
に配置してもよい。
【００８２】（実施の形態５）図６は、本発明の他の実
施の形態の半導体装置を示す図であり、図６（ａ）は、
半導体装置を上から見た透視図であり、突起電極３、仮
固定用の絶縁性樹脂５、半導体素子１の下に充填されて
いる本固定用の封止樹脂６および絶縁性樹脂が充填され
てない部分９を透視しており、図６（ｂ）は、図６
（ａ）の点線部分ＮＮ‘における断面図であり、上述の
実施の形態に対応する部分には、同一の参照符号を付
す。なお、図６（ａ）においては、半導体素子１の下に
充填されている封止樹脂の部分を、符号６ａで示してい
る。
【００８３】この実施の形態の半導体装置の特徴は、半
導体素子１と回路基板２との間に封止樹脂６が充填され
てない部分９があることである。
【００８４】この実施の形態の半導体装置の製造方法
も、上述の実施の形態１と基本的に同様であるが、この
実施の形態では、液状の本固定用の封止樹脂６を、半導
体素子１と回路基板２との間に減圧注入する工程におい
て、減圧注入する際の真空度を調節することによって、
半導体素子１と回路基板２との間に、封止樹脂６が充填
されてない部分９の大きさを調整することを特徴とす
る。減圧工程中の真空度を高くすると封止樹脂６の充填
されていない部分９の体積は小さくなり、真空度を低く
すると封止樹脂６の充填されていない部分９の体積は大
きくなる。このように真空度を変えることで容易に封止
樹脂６の充填されていない部分９の体積を変えることが
できる。
【００８５】この実施の形態によれば、封止樹脂６が充
填されていない部分９の半導体素子面１１に、封止樹脂
が充填されていると動作することができない素子、例え
ば振動素子などを設けることもできる。封止樹脂が完全
に充填されている状態であると、半導体素子面側に振動
素子を設けても、封止樹脂と振動素子とが密着している
ため振動素子の動きが阻害されてうまく動作しない。し
かし、絶縁性樹脂が充填されていない部分９の半導体素
子面１１に振動素子を設けることにより、振動素子の動
作を邪魔するものがないので、振動素子は正常に動作す
る。
【００８６】したがって、このような実装体構造にする
と振動素子を有する半導体素子の実装も可能となる。そ
の他の構成および効果は、上述の実施の形態１と同様で
ある。
【００８７】（実施の形態６）図７は、本発明の他の実
施の形態の半導体装置を示す図であり、図７（ａ）は、
半導体装置を上から見た透視図であり、突起電極３、仮
固定用の絶縁性樹脂５、半導体素子１の下に充填されて
いる本固定用の封止樹脂６および絶縁性樹脂が充填され
てない部分９を透視しており、図７（ｂ）は、図７
（ａ）の点線部分ＰＰ‘における断面図であり、上述の
実施の形態に対応する部分には、同一の参照符号を付
す。
【００８８】この実施の形態の半導体装置の特徴は、半
導体素子１と回路基板２との間に、封止樹脂６が充填さ
れていない部分９があり、この部分９が、仮固定用の絶
縁性樹脂５に外囲されていることである。
【００８９】この実施の形態の半導体装置の製造方法
も、上述の実施の形態１と基本的に同様であるが、この
実施の形態では、回路基板２上に仮固定用の絶縁性樹脂
５を塗布する工程において、仮固定用の絶縁性樹脂５
を、半導体素子１が搭載される部分の内側に、所要の領
域を矩形に外囲するように連続状に塗布することを特徴
とする。この工程の後、半導体素子１を搭載し仮固定用
の絶縁性樹脂５を硬化すると、仮固定用の絶縁性樹脂５
の内側は閉ざされた形状となり、本固定用の封止樹脂６
は、内側には侵入してこない。したがって、半導体素子
１と回路基板２と間に、封止樹脂６が充填されていない
部分９を、容易にまた、選択的に作ることができる。
【００９０】この実施の形態によれば、上述の実施の形
態５と同様に、封止樹脂６が充填されていない部分９の
半導体素子面１１に、封止樹脂６が充填されていると動
作することができない素子、例えば振動素子などを設け
ることもできる。その他の構成および効果は、上述の実
施の形態１と同様である。
【００９１】（実施の形態７）図８は、本発明の他の実
施の形態の半導体装置を示す断面図であり、上述の実施
の形態５，６に対応する部分には、同一の参照符号を付
す。
【００９２】この実施の形態では、封止樹脂６が充填さ
れていない部分９に、半導体素子１と回路基板２とを電
気的に接続する構造を設けるものである。
【００９３】具体的には、この空隙部分９に半導体素子
１の電極パッド７、突起電極３、導電性接着剤４、回路
基板２の電極８を設けて、半導体素子１と回路基板２と
を電気的に接続する。そしてこの接続部分を周波数の高
い信号伝達のパスとして利用するのである。なぜなら
ば、通常の電気的接合部分は、絶縁性封止樹脂に覆われ
ているが、絶縁性樹脂に誘電率の高い材料を用いた場
合、高い周波数の信号を伝達すると信号に悪影響を及ぼ
し、うまく信号が伝達されないことがある。
【００９４】そこで、この実施の形態の構造にし、周り
に絶縁性樹脂がない部分に電気的接合部を作成し、それ
を周波数の高い信号伝達用に用いれば、絶縁性樹脂の悪
影響を受けることなく、周波数の高い信号を精度良く伝
達することが可能となる。
【００９５】（その他の実施の形態）上述の実施の形態
２〜実施の形態７の半導体装置では、封止樹脂６として
速硬化性の封止樹脂を使用したけれども、本発明の他の
実施の形態として、速硬化性の樹脂に代えて従来と同様
の樹脂を用いてもよい。この場合においても、上述した
構造上の格別の作用効果を奏することができる。
【００９６】
【発明の効果】以上のように本発明によれば、仮固定用
の絶縁性樹脂で製造工程中は半導体素子と回路基板とが
仮固定されているので安定して半導体装置を製造するこ
とができ、また、本固定用の封止樹脂を減圧注入法を用
いて注入するので、注入しにくい速硬化性の絶縁性樹脂
を短時間で容易に注入することができ、さらに速硬化性
の絶縁性樹脂を加圧しながら加熱硬化することで大幅に
時間短縮した上、安定した硬化が可能となる。したがっ
て、生産工程の時間短縮が可能となり、低コストで安定
した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の製造
方法を説明する図
【図２】図１の製造方法によって製造された半導体装置
を示す図
【図３】本発明の実施の形態２に係る半導体装置を示す
図
【図４】本発明の実施の形態３に係る半導体装置を示す
図
【図５】本発明の実施の形態４に係る半導体装置を示す
図
【図６】本発明の実施の形態５に係る半導体装置を示す
図
【図７】本発明の実施の形態６に係る半導体装置を示す
図
【図８】本発明の実施の形態７に係る半導体装置を示す
図
【図９】従来例の半導体装置を示す図である。
【図１０】従来の半導体装置の製造方法を説明する図
【符号の説明】
１ 半導体素子 ２ 回路基板 ３ 突起電極 ４ 導電性接着剤 ５ 仮固定用の絶縁性樹脂 ６，６ａ，６’ 本固定用の封止樹脂 ７ 電極パッド ８ 電極 ９ 絶縁性樹脂が充填されていない部分 １１ 絶縁性樹脂が充填されていない部分の
半導体素子面 １２ ステージ １３ 絶縁性樹脂塗布機 １４ 減圧装置 １５ 加圧ツール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 正浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 天見 和由 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 柴田 修 大阪府大阪市淀川区西中島５−５−15 パ ナソニックエンジニアリング株式会社関西 ＰＥ社内 (72)発明者 斎藤 龍一 東京都品川区南品川３丁目６番21号 パナ ソニックエンジニアリング株式会社ＦＡ事 業本部内 Ｆターム(参考） 4M109 AA02 BA04 BA07 CA05 CA22 DB15 EA11 EC20 5F044 LL07 LL11 RR17 RR18 RR19 5F061 AA02 BA04 BA07 CA05 CA22 CB02

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置を製造する方法であって、 半導体素子の電極パッド上に形成された突起電極に導電
    性接着剤を付着する工程と、 回路基板上に仮固定用の絶縁性樹脂を塗布する工程と、 半導体素子を回路基板上に搭載する工程と、 仮固定用の絶縁性樹脂を加熱硬化するとともに、導電性
    接着剤を加熱乾燥する工程と、 液状の封止樹脂を半導体素子と回路基板との間に減圧注
    入する工程と、 加圧しながら封止樹脂を加熱硬化する工程と、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    であって、 前記封止樹脂が、速硬化性樹脂であり、 回路基板上に仮固定用の絶縁性樹脂を塗布する工程にお
    いて、仮固定用の絶縁性樹脂を、回路基板の電極の配置
    に沿って辺状に塗布することを特徴とする半導体装置の
    製造方法。
  3. 【請求項３】 請求項１に記載の半導体装置の製造方法
    であって、 前記封止樹脂は、速硬化性樹脂であり、 半導体素子を回路基板上に搭載する工程の後に、回路基
    板上に仮固定用の絶縁性樹脂を塗布する工程を行うこと
    を特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１または３に記載の半導体装置の
    製造方法であって、 前記封止樹脂は、速硬化性樹脂であり、 回路基板上に仮固定用の絶縁性樹脂を塗布する工程にお
    いて、仮固定用の絶縁性樹脂を、半導体素子のコーナー
    部に位置するように回路基板上に塗布することを特徴と
    する半導体装置の製造方法。
  5. 【請求項５】 請求項１または３に記載の半導体装置の
    製造方法であって、 前記封止樹脂は、速硬化性樹脂であり、 回路基板上に仮固定用の絶縁性樹脂を塗布する工程にお
    いて、仮固定用の絶縁性樹脂を、半導体素子の辺部分に
    位置するように回路基板上に塗布することを特徴とする
    半導体装置の製造方法。
  6. 【請求項６】 請求項１に記載の半導体装置の製造方法
    であって、 前記封止樹脂は、速硬化性樹脂であり、 回路基板上に仮固定用の絶縁性樹脂を塗布する工程にお
    いて、仮固定用の絶縁性樹脂を、回路基板上の半導体素
    子が搭載される部分の所要の領域を外囲するように連続
    状に塗布することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１〜６のいずれかに記載の半導体
    装置の製造方法であって、 液状の封止樹脂を半導体素子と回路基板との間に減圧注
    入する工程において、液状の封止樹脂を大気圧中で半導
    体素子の周囲に塗布した後、真空状態にし、その後再び
    大気圧に戻すことで、封止樹脂を注入することを特徴と
    する半導体装置の製造方法。
  8. 【請求項８】 請求項１〜６のいずれに記載の半導体装
    置の製造方法であって、 液状の封止樹脂を半導体素子と回路基板との間に減圧注
    入する工程において、液状の封止樹脂を真空状態で半導
    体素子の周囲に塗布し、その後大気圧に戻すことで、封
    止樹脂を注入することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 請求項７または８に記載の半導体装置の
    製造方法であって、 液状の封止樹脂を半導体素子と回路基板との間に減圧注
    入する工程において、封止樹脂を、その粘度が低くなる
    温度に加熱しながら注入することを特徴とする半導体装
    置の製造方法。
  10. 【請求項１０】 請求項９に記載の半導体装置の製造方
    法であって、 前記封止樹脂を加熱しながら注入する際の加熱温度は、
    前記仮固定用の絶縁性樹脂のガラス転移温度よりも低い
    ことを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項７〜１０のいずれかに記載の半
    導体装置の製造方法であって、 液状の封止樹脂を半導体素子と回路基板との間に減圧注
    入する工程において、減圧注入する際の真空度を調節し
    て、半導体素子と回路基板との間の所要の領域に封止樹
    脂が充填されない部分を形成することを特徴とする半導
    体装置の製造方法。
  12. 【請求項１２】 請求項１〜１１のいずれかに記載の半
    導体装置の製造方法であって、 封止樹脂を加熱硬化する工程において、加熱は半導体素
    子側と回路基板側との両方から行うことを特徴とする半
    導体装置の製造方法。
  13. 【請求項１３】 請求項１〜１１のいずれかに記載の半
    導体装置の製造方法であって、 封止樹脂を加熱硬化する工程において、加熱は半導体素
    子側から行うことを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法であって、 封止樹脂を加熱硬化する工程において、加熱を、半導体
    素子側から行うとともに、雰囲気温度を高めることを特
    徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１〜１４のいずれかに記載の半
    導体装置の製造方法であって、 工程中に回路基板の反りやうねりを矯正する冶具を用い
    ることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 回路基板上の所定の位置に半導体素子
    をフェースダウン方式で実装し、その電気的接合を、半
    導体素子の電極パッドに形成した突起電極とこれに接す
    る導電性接着剤とからなる結合層を介して行い、半導体
    素子と回路基板との間には、仮固定用の絶縁性樹脂と封
    止樹脂とが充填されている半導体装置において、 仮固定用の絶縁性樹脂は、突起電極の配置に沿って辺状
    に位置することを特徴とする半導体装置。
  17. 【請求項１７】 回路基板上の所定の位置に半導体素子
    をフェースダウン方式で実装し、その電気的接合を、半
    導体素子の電極パッドに形成した突起電極とこれに接す
    る導電性接着剤とからなる結合層を介して行い、半導体
    素子と回路基板との間には、仮固定用の絶縁性樹脂と封
    止樹脂とが充填されている半導体装置において、 仮固定用の絶縁性樹脂は、半導体素子のコーナー部に位
    置することを特徴とする半導体装置。
  18. 【請求項１８】 回路基板上の所定の位置に半導体素子
    をフェースダウン方式で実装し、その電気的接合を、半
    導体素子の電極パッドに形成した突起電極とこれに接す
    る導電性接着剤とからなる結合層を介して行い、半導体
    素子と回路基板との間には、仮固定用の絶縁性樹脂と封
    止樹脂とが充填されている半導体装置において、 仮固定用の封止樹脂は、半導体素子の辺部分に位置する
    ことを特徴とする半導体装置。
  19. 【請求項１９】 回路基板上の所定の位置に半導体素子
    をフェースダウン方式で実装し、その電気的接合を、半
    導体素子の電極パッドに形成した突起電極とこれに接す
    る導電性接着剤とからなる結合層を介して行い、半導体
    素子と回路基板との間には、仮固定用の絶縁性樹脂と封
    止樹脂とが充填されている半導体装置において、 半導体素子と回路基板との間に封止樹脂が充填されてな
    い部分が形成されることを特徴とする半導体装置。
  20. 【請求項２０】 請求項１９に記載の半導体装置であっ
    て、 封止樹脂が充填されていない部分は、仮固定用の絶縁性
    樹脂に外囲されていることを特徴とする半導体装置。
  21. 【請求項２１】 請求項１９または２０に記載の半導体
    装置であって、 封止樹脂が充填されていない部分の半導体素子面に、封
    止樹脂の充填によって動作が妨げられる素子があること
    を特徴とする半導体装置。
  22. 【請求項２２】 請求項１９または２０に記載の半導体
    装置であって、 封止樹脂が充填されていない部分に、半導体素子と回路
    基板とを電気的に接合する構造を有することを特徴とす
    る半導体装置。
  23. 【請求項２３】 請求項１６〜２２のいずれかに記載の
    半導体装置であって、 封止樹脂は、熱硬化型であることを特徴とする半導体装
    置。
  24. 【請求項２４】 請求項２３に記載の半導体装置であっ
    て、 封止樹脂は、硬化時間が５分以内である速硬化型の絶縁
    性樹脂であることを特徴とする半導体装置。
  25. 【請求項２５】 請求項２３または２４に記載の半導体
    装置であって、 仮固定用の絶縁性樹脂のガラス転移温度は、液状の封止
    樹脂の粘度が低くなる温度よりも高いことを特徴とする
    半導体装置。
JP2000397328A 2000-12-27 2000-12-27 半導体装置及び半導体装置の製造方法 Pending JP2002198384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000397328A JP2002198384A (ja) 2000-12-27 2000-12-27 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000397328A JP2002198384A (ja) 2000-12-27 2000-12-27 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002198384A true JP2002198384A (ja) 2002-07-12

Family

ID=18862463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000397328A Pending JP2002198384A (ja) 2000-12-27 2000-12-27 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002198384A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286799A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 実装方法
JP2007500455A (ja) * 2003-05-23 2007-01-11 ナショナル スターチ アンド ケミカル インベストメント ホールディング コーポレーション 予備適用アンダーフィル封入剤の使用方法
JP2007227828A (ja) * 2006-02-27 2007-09-06 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
WO2010122757A1 (ja) * 2009-04-24 2010-10-28 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体
JP2010258172A (ja) * 2009-04-24 2010-11-11 Panasonic Corp 半導体パッケージ部品の実装方法と実装構造体
CN102446776A (zh) * 2010-09-30 2012-05-09 富士通株式会社 电子装置的制造方法及电子装置
JPWO2010110036A1 (ja) * 2009-03-23 2012-09-27 シャープ株式会社 配線シート付き太陽電池セル、太陽電池モジュールおよび配線シート付き太陽電池セルの製造方法
JP2013048171A (ja) * 2011-08-29 2013-03-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
WO2015146328A1 (ja) * 2014-03-26 2015-10-01 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
JP2019129258A (ja) * 2018-01-25 2019-08-01 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007500455A (ja) * 2003-05-23 2007-01-11 ナショナル スターチ アンド ケミカル インベストメント ホールディング コーポレーション 予備適用アンダーフィル封入剤の使用方法
JP2006286799A (ja) * 2005-03-31 2006-10-19 Texas Instr Japan Ltd 実装方法
JP2007227828A (ja) * 2006-02-27 2007-09-06 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
JP4631742B2 (ja) * 2006-02-27 2011-02-16 エプソンイメージングデバイス株式会社 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
JPWO2010110036A1 (ja) * 2009-03-23 2012-09-27 シャープ株式会社 配線シート付き太陽電池セル、太陽電池モジュールおよび配線シート付き太陽電池セルの製造方法
US9263603B2 (en) 2009-03-23 2016-02-16 Sharp Kabushiki Kaisha Solar cell with connecting sheet, solar cell module, and fabrication method of solar cell with connecting sheet
JP5450595B2 (ja) * 2009-03-23 2014-03-26 シャープ株式会社 配線シート付き太陽電池セル、太陽電池モジュール、配線シート付き太陽電池セルの製造方法および太陽電池モジュールの製造方法
JP2014030060A (ja) * 2009-03-23 2014-02-13 Sharp Corp 配線シート付き太陽電池セルおよび配線シート付き太陽電池セルの製造方法
EP2423955A1 (en) * 2009-04-24 2012-02-29 Panasonic Corporation Method for mounting semiconductor package component, and structure having semiconductor package component mounted therein
WO2010122757A1 (ja) * 2009-04-24 2010-10-28 パナソニック株式会社 半導体パッケージ部品の実装方法と実装構造体
EP2423955A4 (en) * 2009-04-24 2013-04-10 Panasonic Corp METHOD FOR MOUNTING A SEMICONDUCTOR HOUSING COMPONENT, AND STRUCTURE IN WHICH IT IS MOUNTED
JP2010258172A (ja) * 2009-04-24 2010-11-11 Panasonic Corp 半導体パッケージ部品の実装方法と実装構造体
US9331047B2 (en) 2009-04-24 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Mounting method and mounting structure for semiconductor package component
CN102446776A (zh) * 2010-09-30 2012-05-09 富士通株式会社 电子装置的制造方法及电子装置
JP2013048171A (ja) * 2011-08-29 2013-03-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
US10304787B2 (en) 2014-03-26 2019-05-28 Sony Semiconductor Solutions Corporation Semiconductor device, display panel, display device, and electronic device
JP2015184600A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
WO2015146328A1 (ja) * 2014-03-26 2015-10-01 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
JP2019129258A (ja) * 2018-01-25 2019-08-01 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
WO2019146244A1 (ja) * 2018-01-25 2019-08-01 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
CN111630645A (zh) * 2018-01-25 2020-09-04 浜松光子学株式会社 半导体装置、及半导体装置的制造方法
KR20200108889A (ko) * 2018-01-25 2020-09-21 하마마츠 포토닉스 가부시키가이샤 반도체 장치, 및 반도체 장치의 제조 방법
US11482555B2 (en) 2018-01-25 2022-10-25 Hamamatsu Photonics K.K. Semiconductor device and method for manufacturing semiconductor device
JP7236807B2 (ja) 2018-01-25 2023-03-10 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
TWI799478B (zh) * 2018-01-25 2023-04-21 日商濱松赫德尼古斯股份有限公司 半導體裝置、及半導體裝置之製造方法
CN111630645B (zh) * 2018-01-25 2023-10-17 浜松光子学株式会社 半导体装置、及半导体装置的制造方法
KR102641911B1 (ko) * 2018-01-25 2024-02-29 하마마츠 포토닉스 가부시키가이샤 반도체 장치, 및 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US5795799A (en) Method for manufacturing electronic apparatus sealed by concave molded resin enveloper
KR100395444B1 (ko) 회로기판에 반도체소자를 실장하는 방법과, 반도체장치
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
JP2002198384A (ja) 半導体装置及び半導体装置の製造方法
JPH10112478A (ja) ボールグリッドアレイ半導体装置及びその実装方法
JPH09266229A (ja) 半導体装置の実装方法および半導体装置の実装体
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3532450B2 (ja) Ｂｇａ型半導体パッケージの実装構造およびその実装方法
JP2000311923A (ja) 半導体装置の製造方法および半導体装置
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JP3804586B2 (ja) 半導体装置の製造方法
JP3572254B2 (ja) 回路基板
JP2002217523A (ja) 電子装置の製造方法
JP4478312B2 (ja) 半導体装置及びその製造方法
JP2002170850A (ja) 電子部品実装構造体とその製造方法
JP4234889B2 (ja) 電子部品
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
US7022554B2 (en) Method for fabricating circuit module
JP2003092464A (ja) 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法
JP3147106B2 (ja) 半導体装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JPH11354575A (ja) 半導体ユニットおよび半導体素子の実装方法