JP3804586B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3804586B2 JP3804586B2 JP2002195484A JP2002195484A JP3804586B2 JP 3804586 B2 JP3804586 B2 JP 3804586B2 JP 2002195484 A JP2002195484 A JP 2002195484A JP 2002195484 A JP2002195484 A JP 2002195484A JP 3804586 B2 JP3804586 B2 JP 3804586B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- semiconductor element
- semiconductor device
- circuit board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ実装技術を用いた半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の集積度が高くなり、半導体装置の小型化及び接続端子の狭ピッチ化が進み、そのためフリップチップ実装技術を用いた半導体装置の開発が盛んに行われている。以下、図面を参照しながら、従来のフリップチップ実装技術を用いた半導体装置の一例について説明する。
【０００３】
図９に従来のフリップチップ実装技術を用いた半導体装置の図を示す。図９（ａ）は、半導体装置を上から見た透視図で半導体素子を透視している。図９（ｂ）は図９（ａ）の点線部分ＸＸ‘での断面図である。図に示すように半導体素子１の電極パッド７上に突起電極３が形成され回路基板２の電極８と導電性接着剤４を介して接続している。半導体素子１と回路基板２の間には、封止樹脂６が充填されている。封止樹脂６は半導体素子１と回路基板２をさらに強固に固定し信頼性を向上させるために用いる。
【０００４】
以上のように構成された従来の半導体装置の製造方法について図１０を用いて説明する。まず、半導体素子１の電極パッド７上に突起電極３を形成する。引き続き、突起電極３の先端部分に導電性接着剤４を塗布し、半導体素子１を回路基板２上に実装する。その後、導電性接着剤４を乾燥する（図１０（ａ）〜（ｂ））。
【０００５】
次に液状の封止樹脂６を半導体素子１の一辺に沿って塗布し、毛細管現象を利用することで半導体素子１と回路基板２の間隙に封止樹脂６を注入する（図１０（ｃ））。
【０００６】
最後に封止樹脂６を加熱し硬化し半導体装置を製造する（図１０（ｄ））。
【０００７】
以上のようなフリップチップ実装技術を用いて半導体装置を製造していた。
【０００８】
【発明が解決しようとする課題】
しかし前記のような従来の構成及び方法では、以下のような問題があった。図１１，１２（ａ）は、半導体装置を上から見て半導体素子を透視している図である。図１１は、封止樹脂６が半導体素子１と回路基板２の間隙に注入されていく様子を示した図であり、図１２は、封止樹脂６が注入された後の状態を示す図である。通常、液状の封止樹脂６を半導体素子１の一辺に沿って塗布し、毛細管現象によって半導体素子１と回路基板２の間隙に封止樹脂６が注入される。最初は、図１１（ａ）に示すように、封止樹脂６は、注入側の辺と平行に一様に浸透していく。
【０００９】
しかし、封止樹脂６がある程度の距離を進むと、図１１（ｂ）に示すように、封止樹脂６中に含まれるフィラ径のばらつき、回路基板２の微小な凹凸などが影響により、徐々に封止樹脂６の流入速度にばらつきが生じて封止樹脂６が辺と平行に一様に注入されなくなる。
【００１０】
その後、図１１（ｃ）に示すように、何点かで封止樹脂６の流れがせき止められているような形で封止樹脂６は注入されていき、さらに図１１（ｄ）に示すように先に侵入していた封止樹脂６の部分が互いに横に広がることで封止樹脂６は充填されていく。この時封止樹脂６が横に広がる速度は速いが、封止樹脂６中に含まれるフィラは固体であり重量が重いためこの封止樹脂の動きについていくことができず、主に封止樹脂６中に含まれる樹脂成分が横方向に広がっていき、この部分はフィラ分布が低い封止樹脂構成となる。この結果封止樹脂６を注入後の半導体装置において、図１２に示すようにフィラ密度の低い部分９が封止樹脂６を注入した辺と反対側の辺付近で多数発生するという現象が生じていた。
【００１１】
半導体装置を上部から超音波顕微鏡で観察した結果を図１３に示す。これは、超音波顕微鏡によって、半導体素子１を透過して封止樹脂６の状態を観察した結果である。フィラ密度が低い部分９が封止樹脂を注入した辺と反対側で多数発生していることがわかる。
【００１２】
フィラは封止樹脂６の熱膨張係数をコントロールする役割があるので、フィラの分布が半導体平面内で非対称にばらつくと、熱履歴を加えた場合、半導体装置が均等に変形せず、応力集中する部分が発生してしまうことがある。この結果、半導体素子１と封止樹脂６間の界面剥離が生じやすくなるという課題があった。さらに半導体素子１と回路基板２を電気的に接続している部分にダメージが加わるなどの現象が発生し、信頼性に悪影響を及ぼすという課題があった。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明では、フィラの密度の少ない部分を半導体素子中央部から放射状に分布させることで、半導体装置平面内でフィラ密度の分布がほぼ対称な形にすることを特徴とするものである。
【００１４】
また、本発明の製造方法としては、液状の封止樹脂を大気圧中で半導体素子の外周全周に塗布した後、減圧装置を用いて半導体装置を一度減圧状態にし、その後再び大気圧に戻すことで、封止樹脂を半導体素子全周から注入することを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、本発明は下記の実施の形態に限定されるものではない。また、各図面において同様の構造は同符合を用いて示している。
【００１６】
（実施の形態１）
本発明の実施の形態１について、図１を用いて説明する。図１（ａ）は、半導体装置を上から見た透視図で半導体素子１を透過して見た図面である。図１（ｂ）は図１（ａ）の点線部分ＫＫ‘での断面図である。図１（ｂ）に示すように半導体素子１の電極パッド７上に突起電極３が形成され回路基板２の電極８と導電性接着剤４を介して接続している。例えば、突起電極３は導電性を有する金属、金、銅、アルミなどを用い、ワイヤーボンディング法でつくられた２段突起電極であり、導電性接着剤４は熱可塑性の樹脂中に導電性フィラを混入したものがあげられる。回路基板２としては、例えばセラミック基板、ガラエポ基板、ポリイミド基板、液晶ポリマ基板、全層樹脂ＩＶＨ基板などが挙げられる。なお、突起電極、導電性接着剤、回路基板は上記に示した材料に限定されるものではない。
【００１７】
半導体素子１と回路基板２の間には、仮固定用樹脂５と封止樹脂６が充填されている。仮固定用樹脂５は半導体装置の製造工程中に、半導体素子１と回路基板２との固定を補強するためのものである。封止樹脂６は半導体素子１と回路基板２との接続をより強固にし半導体装置の信頼性を向上するために用いる。封止樹脂６中に含まれるフィラとしては、例えばＳｉＯ2を用いることができ、封止樹脂６の樹脂成分としてはエポキシ系樹脂を用いることができるが、特に材料に限定されるものではない。
【００１８】
封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に放射して分布している。フィラは封止樹脂６の熱膨張係数をコントロールする役目があり、このようにフィラ密度の低い部分９が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得る。
【００１９】
半導体装置を上部から超音波顕微鏡で観察した結果を図２に示す。これは、超音波顕微鏡によって、半導体素子１を透過して封止樹脂６の状態を観察した結果である。このようにフィラ密度の低い部分が、半導体素子１の中心部から放射状に放射して分布する構造にする。
【００２０】
また、フィラには封止樹脂の吸水率を抑える役目も有る。そこで図１に示すように、半導体素子１と回路基板２を電気的に接合する突起電極３付近の封止樹脂６にフィラ密度の低い部分９つまり、吸水率の高い部分を存在させない構造をとると耐湿性試験においても良好な結果を得るので特に好ましい。
【００２１】
つまり、本実施の形態においては、半導体素子中央部におけるフィラ濃度が、半導体素子周辺部におけるフィラ濃度よりも低くなっているため、特に耐湿性が良好な構造となっている。
【００２２】
また、図１において半導体素子１と回路基板２との間で封止樹脂６が充填されていない部分（ボイド１０）が半導体素子１の中心付近に存在すればなお好ましい。
【００２３】
このボイド１０がある場合、この空間の半導体素子面に封止樹脂６が充填されていると動作することができない素子例えば振動素子などを半導体素子表面上に設けることができる。半導体素子１としてこのような素子を使用する場合、封止樹脂６が完全に充填されている状態であると、半導体素子面側に振動素子を設けても、封止樹脂６と振動素子が密着しているため振動素子の動きが阻害されうまく動作しない。
【００２４】
しかし、封止樹脂６が充填されていないボイド１０と接している半導体素子面に振動素子を設けることにより、振動素子の動作を邪魔するものがないので、振動素子は正常に動作する。よってこのような実装体構造にすると振動素子を有する半導体素子の実装も可能となる。
【００２５】
また、ボイド１０に、半導体素子１と回路基板２を電気的に接続する接合部を設けることもできる。具体的には、この空隙部分に半導体素子１の電極パッド、突起電極、導電性接着剤、回路基板の電極を設けて、半導体素子１と回路基板２を電気的に接続する。そしてこの接続部分を周波数の高い信号伝達のパスとして利用することができる。通常の電気的接合部分は封止樹脂６に覆われているが、封止樹脂６は空気に比べ誘電率の高いので、高い周波数の信号を伝達すると信号に悪影響をおよぼし、うまく信号が伝達されないことがある。そこで、ボイド１０部分に電気的接合部を作成し、それを周波数の高い信号伝達用に用いれば、封止樹脂６の悪影響を受けることなく、周波数の高い信号を精度良く伝達することが可能となる。
【００２６】
なお、本実施の形態においてはボイド１０部分は必須構成要件ではなく、例えば図３に示すようにボイド１０がなく、封止樹脂６が内部全体に充填されていてもよい。ボイド１０があろうとなかろうと、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に放射して分布している形状であれば、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得られるからである。
【００２７】
なお本実施の形態において、半導体装置作製中に半導体素子１と回路基板２との固定を強化する仮固定用樹脂５を用いているが、半導体装置を作製中に半導体素子１と回路基板２の固定が安定している場合は、図４、５に示すように仮固定用樹脂５が無くてもよい。
【００２８】
なお、半導体素子１と回路基板２を電気的に接続する方法としては、突起電極３と導電性接着剤４を介して接続する方法を用いて説明したが、その他の方法、例えばはんだを用いる方法、金属からなる突起電極を用いて直接接続する方法を用いても、同様の効果があるのはもちろんのことである。
【００２９】
なお、半導体素子１と回路基板２を電気的に接続する部分は、半導体素子１の辺付近、つまりペリフェラル状に配置されているが、半導体素子１と回路基板２を電気的に接続する部分は半導体素子１の全面に配置されている場合、つまりエリア状であっても同様の効果がある。
【００３０】
（実施の形態２）
次に、実施の形態１に示した半導体装置の製造方法の一例について図６を用いて説明する。
【００３１】
まず、半導体素子１の電極７上に突起電極３を形成し、突起電極３に導電性接着剤４を塗布したものを準備する。また、基板２上に仮固定用樹脂５を塗布したものを準備する。その後、半導体素子１を基板２上にフェイスダウンでフリップチップ実装して搭載する（図６（ａ）〜（ｂ））。
【００３２】
続いて仮固定用樹脂５を加熱し硬化すると同時に、導電性接着剤４を加熱し乾燥させる。このとき、導電性接着剤４の接着力は弱いが、仮固定用樹脂５で固定を補強することで、引き続き行われる製造工程中においても、導電性接着剤４による接続部分を安定した状態に保つことができる。このときに使用する加熱装置としては、例えば、リフロー炉、静止リフロー炉、あるいはオーブン炉などがあげられる。
【００３３】
引き続き、封止樹脂６を半導体素子１と基板２の間に減圧注入する。この減圧注入においては、まず図６（ｃ）に示すように、液状の封止樹脂６を大気圧中で半導体素子１の辺に沿って全周に塗布する。その後、図６（ｄ）に示すように、封止樹脂注入装置１１に半導体装置を投入し、その後に減圧状態にする。この時、半導体素子１と回路基板２と封止樹脂６に囲まれたの空間に含まれる空気が封止樹脂６を通り抜け、外に排気されるため、この空間の気圧も真空状態となる。なお、急激に真空引きを行った場合、空間内の気体が外に急激に排気され、封止樹脂６が飛び散る現象が起こるので、大気圧から真空引きする工程は、５秒以上かけて行うことが好ましい。
【００３４】
その後、再び大気圧に戻すことで、半導体素子１と回路基板２と封止樹脂６に囲まれたの空間の気圧は、半導体装置外部の気圧より相対的に低い状態となりこの気圧差を用いて、封止樹脂６は半導体素子１と回路基板２の間隙に注入されていく。この時急激に大気圧に戻すと半導体素子１の辺付近に何点かの微小なボイドが残存してしまうので、大気圧に戻す工程は１０秒以上かけて行うことが望ましい。
【００３５】
引き続き、封止樹脂注入装置の内部を大気圧に戻してから、あるいは大気圧に戻りかけたころに、封止樹脂注入装置の内部を、例えば供給バルブ１２から気体を注入することにより加圧状態にし、その後再び大気圧戻す。この工程を行うことで半導体素子１の中央部付近に発生する封止樹脂６中のボイドの大きさを短時間で小さくすることができるので、ボイド径が小さい半導体装置を作製することが可能となる。
【００３６】
具体的には、半導体素子１の大きさが１ｃｍ角を用いて減圧注入を行った場合、大気圧、真空引き（到達真空度１０Ｐａ）、大気圧に戻した直後のボイドの直径は５００〜１０００μｍとなった。封止樹脂６の粘度が高いため大気圧に戻した後はゆっくりとボイドは収縮するので、ボイド径が５００μｍ以下になるのは、２５℃で５〜３０Ｐａ・ｓの粘度の封止樹脂を用いた場合、約１２時間かかる。そこで、大気圧に戻したあとで、気圧を高くする工程を加えることで、短時間にてボイド径は５００μｍ以下の大きさとなった。
【００３７】
このようにして封止樹脂６を半導体素子１と回路基板２の間隙に注入する（図６（ｅ））。
【００３８】
この封止樹脂注入法を用いると、半導体素子１の全周方向から封止樹脂６が注入されるので、封止樹脂のフィラ密度９が低い部分は、半導体素子１の中心から放射状に分布することになる。また、封止樹脂６が全周方向から注入されるので、半導体装置の電極がペリフェラル構造の場合は、半導体素子１と回路基板２を電気的に接合する突起電極３付近に、封止樹脂６にフィラ密度の低い部分９を存在させない構造（つまり、実施の形態１に示した構造）をとることが可能となる。
【００３９】
また圧力差を用いて封止樹脂６を強制的に注入できるので、注入時間の短縮化が可能となり製造工程の能率アップとなる。また、ある程度粘度の高い封止樹脂６を用いた場合でも容易に注入が可能となるので、封止樹脂６の選択範囲が広がる。
【００４０】
なお、ボイド径を小さくする必要がない場合は、真空引き後、大気圧及び大気圧付近に気圧を戻した後に気圧を高める工程はなくてもよいことは言うまでもない。
【００４１】
なお、液状の封止樹脂６を注入する工程において、同時に封止樹脂６の粘度が低くなる温度、例えば５０℃で封止樹脂６を加熱することで、さらに注入性がよくなり、注入時間の短時間化、安定化を図ることができる。
【００４２】
なお、減圧注入法としては、大気圧中で封止樹脂を半導体素子１の全周に塗布した後、真空引きする工程を用いたが、真空中で半導体素子１の全周に封止樹脂を塗布する工程を用いた場合でも同様の効果を得られるのはもちろんのことである。
【００４３】
以上の工程を経た後、引き続き、図６（ｆ）に示すように加圧硬化装置１３を用いて封止樹脂６を硬化する。フィルム１４を基板２及び半導体素子１上部に配置し、供給バルブ１５から気体を注入することでフィルム１４上部の圧力を高め、半導体素子１を背面から加圧しながらヒータ１６を用いて封止樹脂６を加熱硬化する。
【００４４】
半導体素子１の背面から加圧しながら加熱して封止樹脂６硬化しているので、短時間で硬化した場合でも封止樹脂６の熱膨張によって導電性接着剤４の接続部にダメージを与えるといった不具合が生じることなく、封止樹脂６を加熱硬化することできる。よってこの硬化方法を用いると、速硬化性の封止樹脂６を用いての安定した短時間硬化、例えば１５０〜１６０℃、５分で硬化することが可能となり、生産性の向上となる。
【００４５】
なお、フィルム１４としてはＰＰＳ（ポリフニレンサルファイと）フィルム、ポリイミドフィルムなどがあげられるが、これらに限られるものではない。
【００４６】
フィルム１４の厚さとしては２５μｍ以上が好ましい。２５μｍ以下の場合薄すぎて強度が低いため、工程中にフィルムが破れるなどの不具合が生じること場合が考えられるからである。
【００４７】
フィルム１４を加圧する気圧としては、２００ｋＰａ以下が好ましい。２００ｋＰａ以上の場合、加圧力が大きすぎ半導体素子１にダメージを与える可能性がある。
【００４８】
なお、フィルムの半導体素子にあたる側の面をあらかじめ離型剤などをコーティングしておき離型処理しておくと封止樹脂硬化後容易にフィルムを取り外すことが可能となり、生産性が向上する。
【００４９】
なお、フィルム１４の下部の圧力を減圧状態つまり１気圧以下にして、半導体素子１を加圧すると同時に封止樹脂６を硬化する方法でも同様の効果が得られることは言うまでもない。
【００５０】
なお、フィルム１４上部から加圧すると同時にフィルム１４下部の領域を減圧することにより、半導体素子１を加圧すると同時に封止樹脂６を硬化する方法でも同様の効果が得られる。
【００５１】
なお、仮固定用樹脂５を用いる製造方法について述べたが、接着力の強い導電性接着剤４を用いるなどして、半導体素子１と回路基板２の固定が十分強い場合は、仮固定用樹脂５は不要であり、仮固定用樹脂５を塗布する工程及び仮固定用樹脂５を硬化する工程が無くても良い。
【００５２】
なお、半導体素子１と基板２の電気的接続には、突起電極３と導電性接着剤４を用いる製造方法について述べたが、半導体素子１と基板２の接続方法を他の製造方法、例えばはんだ接合法や金属接合法を用いても同様の効果が得られることは、言うまでもない。
【００５３】
なお、封止樹脂６を加熱硬化する方法としては、加圧硬化装置を用いて説明したが、加圧を用いずに硬化時間を長くかけてオーブン炉などで行っても、同様の効果が得られることは、言うまでもない。
【００５４】
なお、封止樹脂６中に含まれるボイド１０を更に小さくしたい場合は、半導体装置を気圧の高い状態にさらしながら、封止樹脂６を硬化すれば良い。具体的には加圧オーブンなどを用いることができる。
【００５５】
以上の製造方法を用いることで、封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に分布している半導体装置が作製可能となる。フィラは封止樹脂６の熱膨張係数をコントロールする役目があるので、フィラ密度の低い部分が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得ることができる。また、フィラには封止樹脂６の吸水率を抑える役目も有るので、突起電極３付近にフィラ密度の低い部分９がないことで、耐湿性試験においても良好な結果を得ることができる。
【００５６】
（参考例１）
次に、実施の形態１に示した半導体装置の製造方法の他の一例について図７を用いて説明する。
【００５７】
まず、半導体素子１の電極７上に突起電極３を形成する。次に図７（ａ）〜（ｂ）に示すように、突起電極３に導電性接着剤４を塗布した後、半導体素子１を基板２上にフェイスダウンでフリップチップ実装にて搭載し、続いて導電性接着剤４を加熱し乾燥させる。加熱装置としては、例えば、リフロー炉、静止リフロー炉、あるいはオーブン炉などがあげられる。
【００５８】
引き続き図７（ｃ）に示すように、予め半導体素子中央部付近に設けた貫通穴より液状の封止樹脂６を例えば封止樹脂塗布装置１７を用いて注入し、回路基板と半導体素子の間隙に充填する。この封止樹脂注入法を用いると、半導体素子１の中心方向から封止樹脂６が注入されるので、封止樹脂のフィラ密度が低い部分９は、半導体素子１の中心から放射状に分布することになる。
【００５９】
なお、本実施の形態においては、実施の形態１とはフィラ密度の分布状態が異なっており、フィラ濃度の低い部分が半導体素子の周辺に存在している状態となる。このようにしても、フィラの密度の少ない部分を半導体素子中央部から放射状に分布させることができ、半導体装置平面内でフィラ密度の分布がほぼ対称な形にすることができる。
【００６０】
なお、液状の封止樹脂６を注入する工程において、同時に封止樹脂６の粘度が低くなる温度、例えば５０℃で封止樹脂６を加熱することで、さらに注入性がよくなり、注入時間の短時間化を図ることができる。
【００６１】
引き続き、封止樹脂６を加熱して硬化して半導体装置が完成する（図７（ｄ））。封止樹脂加熱方法としてはオーブン炉を用いて加熱する。
【００６２】
なお、半導体素子１と基板２の電気的接続には、突起電極３と導電性接着剤４を用いる製造方法について述べたが、半導体素子１と基板２の接続方法を他の製造方法、例えばはんだ接合法や金属接合法を用いても同様の効果が得られることは、もちろんである。
【００６３】
なお製造工程中、半導体素子１と回路基板２の接合が弱い場合は、回路基板上に仮固定用樹脂を塗布した後半導体素子１を実装し、仮固定用樹脂を硬化させる工程を設けることで、製造工程中も半導体素子１と回路基板２の接続を安定に保つことが出来ることは言うまでもない。
【００６４】
以上の製造方法を用いることで、封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に分布している半導体装置が作製可能となる。フィラは封止樹脂の熱膨張係数をコントロールする役目があるので、フィラ密度の低い部分９が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得ることができる。
【００６５】
（参考例２）
次に、実施の形態１に示した半導体装置の製造方法の他の一例について図８を用いて説明する。
【００６６】
まず、半導体素子１の電極７上に突起電極３を形成する。次に図８（ａ）〜（ｂ）に示すように、突起電極３に導電性接着剤４を塗布した後、半導体素子１を基板２上に搭載し、続いて導電性接着剤４を加熱し乾燥させる。加熱装置としては、例えば、リフロー炉、静止リフロー炉、あるいはオーブン炉などがあげられる。
【００６７】
引き続き図８（ｃ）に示すように、予め半導体素子を搭載する回路基板部分の中心部付近に設けた貫通穴より、液状の封止樹脂を注入し、回路基板と半導体素子の間隙に充填する。この封止樹脂注入法を用いると、半導体素子１の中心方向から封止樹脂６が注入されるので、封止樹脂のフィラ密度が低い部分９は、半導体素子１の中心から放射状に分布することになる。
【００６８】
なお、液状の封止樹脂６を注入する工程において、同時に封止樹脂６の粘度が低くなる温度、例えば５０℃で封止樹脂６を加熱することで、さらに注入性がよくなり、注入時間の短時間化を図ることができる。
【００６９】
引き続き、封止樹脂６を加熱して硬化して半導体装置が完成する（図８（ｄ））。封止樹脂加熱方法としてはオーブン炉を用いて加熱する。
【００７０】
なお、半導体素子１と基板２の電気的接続には、突起電極３と導電性接着剤４を用いる製造方法について述べたが、半導体素子１と基板２の接続方法を他の製造方法、例えばはんだ接合法や金属接合法を用いても同様の効果が得られることは、言うまでもない。
【００７１】
なお製造工程中、半導体素子１と回路基板２の接合が弱い場合は、回路基板上に仮固定用樹脂を塗布した後半導体素子１を実装し、仮固定用樹脂を硬化させる工程を設けることで、製造工程中も半導体素子１と回路基板２の接続を安定に保つことが出来る。
【００７２】
以上の製造方法を用いることで、封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に分布している半導体装置が作製可能となる。フィラは封止樹脂の熱膨張係数をコントロールする役目があるので、フィラ密度の低い部分９が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得ることができる。
【００７３】
【発明の効果】
以上のように本発明によれば、封止樹脂中のフィラ分布が、半導体素子の中心部から放射状に分布している半導体装置の構成となり、フィラ分布が半導体装置平面内で対称な形をとることができる。これにより、熱履歴を加えた場合半導体装置が均等に変形することができ、良好な信頼性を得ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の構成を説明する図
【図２】 本発明の実施の形態１の構成を説明する図
【図３】 本発明の実施の形態１の構成を説明する図
【図４】 本発明の実施の形態１の構成を説明する図
【図５】 本発明の実施の形態１の構成を説明する図
【図６】 本発明の実施の形態２の製造方法を説明する図
【図７】 本発明の実施の形態３の製造方法を説明する図
【図８】 本発明の実施の形態４の製造方法を説明する図
【図９】 従来の半導体装置を説明する図
【図１０】 従来の半導体装置の製造方法を説明する図
【図１１】 従来の半導体装置の製造方法を示す図
【図１２】 従来の半導体装置を示す図
【図１３】 従来の半導体装置の製造方法を示す図
【符号の説明】
１ 半導体素子
２ 回路基板
３ 突起電極
４ 導電性接着剤
５ 仮固定用樹脂
６ 封止樹脂
７ 電極
８ 電極
９ フィラ密度の低い部分
１０ ボイド
１１ 封止樹脂注入装置
１２ 供給バルブ
１３ 加圧硬化装置
１４ フィルム
１５ 供給バルブ
１６ ヒータ
１７ 封止樹脂塗布装置
【発明の属する技術分野】
本発明は、フリップチップ実装技術を用いた半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の集積度が高くなり、半導体装置の小型化及び接続端子の狭ピッチ化が進み、そのためフリップチップ実装技術を用いた半導体装置の開発が盛んに行われている。以下、図面を参照しながら、従来のフリップチップ実装技術を用いた半導体装置の一例について説明する。
【０００３】
図９に従来のフリップチップ実装技術を用いた半導体装置の図を示す。図９（ａ）は、半導体装置を上から見た透視図で半導体素子を透視している。図９（ｂ）は図９（ａ）の点線部分ＸＸ‘での断面図である。図に示すように半導体素子１の電極パッド７上に突起電極３が形成され回路基板２の電極８と導電性接着剤４を介して接続している。半導体素子１と回路基板２の間には、封止樹脂６が充填されている。封止樹脂６は半導体素子１と回路基板２をさらに強固に固定し信頼性を向上させるために用いる。
【０００４】
以上のように構成された従来の半導体装置の製造方法について図１０を用いて説明する。まず、半導体素子１の電極パッド７上に突起電極３を形成する。引き続き、突起電極３の先端部分に導電性接着剤４を塗布し、半導体素子１を回路基板２上に実装する。その後、導電性接着剤４を乾燥する（図１０（ａ）〜（ｂ））。
【０００５】
次に液状の封止樹脂６を半導体素子１の一辺に沿って塗布し、毛細管現象を利用することで半導体素子１と回路基板２の間隙に封止樹脂６を注入する（図１０（ｃ））。
【０００６】
最後に封止樹脂６を加熱し硬化し半導体装置を製造する（図１０（ｄ））。
【０００７】
以上のようなフリップチップ実装技術を用いて半導体装置を製造していた。
【０００８】
【発明が解決しようとする課題】
しかし前記のような従来の構成及び方法では、以下のような問題があった。図１１，１２（ａ）は、半導体装置を上から見て半導体素子を透視している図である。図１１は、封止樹脂６が半導体素子１と回路基板２の間隙に注入されていく様子を示した図であり、図１２は、封止樹脂６が注入された後の状態を示す図である。通常、液状の封止樹脂６を半導体素子１の一辺に沿って塗布し、毛細管現象によって半導体素子１と回路基板２の間隙に封止樹脂６が注入される。最初は、図１１（ａ）に示すように、封止樹脂６は、注入側の辺と平行に一様に浸透していく。
【０００９】
しかし、封止樹脂６がある程度の距離を進むと、図１１（ｂ）に示すように、封止樹脂６中に含まれるフィラ径のばらつき、回路基板２の微小な凹凸などが影響により、徐々に封止樹脂６の流入速度にばらつきが生じて封止樹脂６が辺と平行に一様に注入されなくなる。
【００１０】
その後、図１１（ｃ）に示すように、何点かで封止樹脂６の流れがせき止められているような形で封止樹脂６は注入されていき、さらに図１１（ｄ）に示すように先に侵入していた封止樹脂６の部分が互いに横に広がることで封止樹脂６は充填されていく。この時封止樹脂６が横に広がる速度は速いが、封止樹脂６中に含まれるフィラは固体であり重量が重いためこの封止樹脂の動きについていくことができず、主に封止樹脂６中に含まれる樹脂成分が横方向に広がっていき、この部分はフィラ分布が低い封止樹脂構成となる。この結果封止樹脂６を注入後の半導体装置において、図１２に示すようにフィラ密度の低い部分９が封止樹脂６を注入した辺と反対側の辺付近で多数発生するという現象が生じていた。
【００１１】
半導体装置を上部から超音波顕微鏡で観察した結果を図１３に示す。これは、超音波顕微鏡によって、半導体素子１を透過して封止樹脂６の状態を観察した結果である。フィラ密度が低い部分９が封止樹脂を注入した辺と反対側で多数発生していることがわかる。
【００１２】
フィラは封止樹脂６の熱膨張係数をコントロールする役割があるので、フィラの分布が半導体平面内で非対称にばらつくと、熱履歴を加えた場合、半導体装置が均等に変形せず、応力集中する部分が発生してしまうことがある。この結果、半導体素子１と封止樹脂６間の界面剥離が生じやすくなるという課題があった。さらに半導体素子１と回路基板２を電気的に接続している部分にダメージが加わるなどの現象が発生し、信頼性に悪影響を及ぼすという課題があった。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明では、フィラの密度の少ない部分を半導体素子中央部から放射状に分布させることで、半導体装置平面内でフィラ密度の分布がほぼ対称な形にすることを特徴とするものである。
【００１４】
また、本発明の製造方法としては、液状の封止樹脂を大気圧中で半導体素子の外周全周に塗布した後、減圧装置を用いて半導体装置を一度減圧状態にし、その後再び大気圧に戻すことで、封止樹脂を半導体素子全周から注入することを特徴とするものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、本発明は下記の実施の形態に限定されるものではない。また、各図面において同様の構造は同符合を用いて示している。
【００１６】
（実施の形態１）
本発明の実施の形態１について、図１を用いて説明する。図１（ａ）は、半導体装置を上から見た透視図で半導体素子１を透過して見た図面である。図１（ｂ）は図１（ａ）の点線部分ＫＫ‘での断面図である。図１（ｂ）に示すように半導体素子１の電極パッド７上に突起電極３が形成され回路基板２の電極８と導電性接着剤４を介して接続している。例えば、突起電極３は導電性を有する金属、金、銅、アルミなどを用い、ワイヤーボンディング法でつくられた２段突起電極であり、導電性接着剤４は熱可塑性の樹脂中に導電性フィラを混入したものがあげられる。回路基板２としては、例えばセラミック基板、ガラエポ基板、ポリイミド基板、液晶ポリマ基板、全層樹脂ＩＶＨ基板などが挙げられる。なお、突起電極、導電性接着剤、回路基板は上記に示した材料に限定されるものではない。
【００１７】
半導体素子１と回路基板２の間には、仮固定用樹脂５と封止樹脂６が充填されている。仮固定用樹脂５は半導体装置の製造工程中に、半導体素子１と回路基板２との固定を補強するためのものである。封止樹脂６は半導体素子１と回路基板２との接続をより強固にし半導体装置の信頼性を向上するために用いる。封止樹脂６中に含まれるフィラとしては、例えばＳｉＯ2を用いることができ、封止樹脂６の樹脂成分としてはエポキシ系樹脂を用いることができるが、特に材料に限定されるものではない。
【００１８】
封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に放射して分布している。フィラは封止樹脂６の熱膨張係数をコントロールする役目があり、このようにフィラ密度の低い部分９が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得る。
【００１９】
半導体装置を上部から超音波顕微鏡で観察した結果を図２に示す。これは、超音波顕微鏡によって、半導体素子１を透過して封止樹脂６の状態を観察した結果である。このようにフィラ密度の低い部分が、半導体素子１の中心部から放射状に放射して分布する構造にする。
【００２０】
また、フィラには封止樹脂の吸水率を抑える役目も有る。そこで図１に示すように、半導体素子１と回路基板２を電気的に接合する突起電極３付近の封止樹脂６にフィラ密度の低い部分９つまり、吸水率の高い部分を存在させない構造をとると耐湿性試験においても良好な結果を得るので特に好ましい。
【００２１】
つまり、本実施の形態においては、半導体素子中央部におけるフィラ濃度が、半導体素子周辺部におけるフィラ濃度よりも低くなっているため、特に耐湿性が良好な構造となっている。
【００２２】
また、図１において半導体素子１と回路基板２との間で封止樹脂６が充填されていない部分（ボイド１０）が半導体素子１の中心付近に存在すればなお好ましい。
【００２３】
このボイド１０がある場合、この空間の半導体素子面に封止樹脂６が充填されていると動作することができない素子例えば振動素子などを半導体素子表面上に設けることができる。半導体素子１としてこのような素子を使用する場合、封止樹脂６が完全に充填されている状態であると、半導体素子面側に振動素子を設けても、封止樹脂６と振動素子が密着しているため振動素子の動きが阻害されうまく動作しない。
【００２４】
しかし、封止樹脂６が充填されていないボイド１０と接している半導体素子面に振動素子を設けることにより、振動素子の動作を邪魔するものがないので、振動素子は正常に動作する。よってこのような実装体構造にすると振動素子を有する半導体素子の実装も可能となる。
【００２５】
また、ボイド１０に、半導体素子１と回路基板２を電気的に接続する接合部を設けることもできる。具体的には、この空隙部分に半導体素子１の電極パッド、突起電極、導電性接着剤、回路基板の電極を設けて、半導体素子１と回路基板２を電気的に接続する。そしてこの接続部分を周波数の高い信号伝達のパスとして利用することができる。通常の電気的接合部分は封止樹脂６に覆われているが、封止樹脂６は空気に比べ誘電率の高いので、高い周波数の信号を伝達すると信号に悪影響をおよぼし、うまく信号が伝達されないことがある。そこで、ボイド１０部分に電気的接合部を作成し、それを周波数の高い信号伝達用に用いれば、封止樹脂６の悪影響を受けることなく、周波数の高い信号を精度良く伝達することが可能となる。
【００２６】
なお、本実施の形態においてはボイド１０部分は必須構成要件ではなく、例えば図３に示すようにボイド１０がなく、封止樹脂６が内部全体に充填されていてもよい。ボイド１０があろうとなかろうと、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に放射して分布している形状であれば、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得られるからである。
【００２７】
なお本実施の形態において、半導体装置作製中に半導体素子１と回路基板２との固定を強化する仮固定用樹脂５を用いているが、半導体装置を作製中に半導体素子１と回路基板２の固定が安定している場合は、図４、５に示すように仮固定用樹脂５が無くてもよい。
【００２８】
なお、半導体素子１と回路基板２を電気的に接続する方法としては、突起電極３と導電性接着剤４を介して接続する方法を用いて説明したが、その他の方法、例えばはんだを用いる方法、金属からなる突起電極を用いて直接接続する方法を用いても、同様の効果があるのはもちろんのことである。
【００２９】
なお、半導体素子１と回路基板２を電気的に接続する部分は、半導体素子１の辺付近、つまりペリフェラル状に配置されているが、半導体素子１と回路基板２を電気的に接続する部分は半導体素子１の全面に配置されている場合、つまりエリア状であっても同様の効果がある。
【００３０】
（実施の形態２）
次に、実施の形態１に示した半導体装置の製造方法の一例について図６を用いて説明する。
【００３１】
まず、半導体素子１の電極７上に突起電極３を形成し、突起電極３に導電性接着剤４を塗布したものを準備する。また、基板２上に仮固定用樹脂５を塗布したものを準備する。その後、半導体素子１を基板２上にフェイスダウンでフリップチップ実装して搭載する（図６（ａ）〜（ｂ））。
【００３２】
続いて仮固定用樹脂５を加熱し硬化すると同時に、導電性接着剤４を加熱し乾燥させる。このとき、導電性接着剤４の接着力は弱いが、仮固定用樹脂５で固定を補強することで、引き続き行われる製造工程中においても、導電性接着剤４による接続部分を安定した状態に保つことができる。このときに使用する加熱装置としては、例えば、リフロー炉、静止リフロー炉、あるいはオーブン炉などがあげられる。
【００３３】
引き続き、封止樹脂６を半導体素子１と基板２の間に減圧注入する。この減圧注入においては、まず図６（ｃ）に示すように、液状の封止樹脂６を大気圧中で半導体素子１の辺に沿って全周に塗布する。その後、図６（ｄ）に示すように、封止樹脂注入装置１１に半導体装置を投入し、その後に減圧状態にする。この時、半導体素子１と回路基板２と封止樹脂６に囲まれたの空間に含まれる空気が封止樹脂６を通り抜け、外に排気されるため、この空間の気圧も真空状態となる。なお、急激に真空引きを行った場合、空間内の気体が外に急激に排気され、封止樹脂６が飛び散る現象が起こるので、大気圧から真空引きする工程は、５秒以上かけて行うことが好ましい。
【００３４】
その後、再び大気圧に戻すことで、半導体素子１と回路基板２と封止樹脂６に囲まれたの空間の気圧は、半導体装置外部の気圧より相対的に低い状態となりこの気圧差を用いて、封止樹脂６は半導体素子１と回路基板２の間隙に注入されていく。この時急激に大気圧に戻すと半導体素子１の辺付近に何点かの微小なボイドが残存してしまうので、大気圧に戻す工程は１０秒以上かけて行うことが望ましい。
【００３５】
引き続き、封止樹脂注入装置の内部を大気圧に戻してから、あるいは大気圧に戻りかけたころに、封止樹脂注入装置の内部を、例えば供給バルブ１２から気体を注入することにより加圧状態にし、その後再び大気圧戻す。この工程を行うことで半導体素子１の中央部付近に発生する封止樹脂６中のボイドの大きさを短時間で小さくすることができるので、ボイド径が小さい半導体装置を作製することが可能となる。
【００３６】
具体的には、半導体素子１の大きさが１ｃｍ角を用いて減圧注入を行った場合、大気圧、真空引き（到達真空度１０Ｐａ）、大気圧に戻した直後のボイドの直径は５００〜１０００μｍとなった。封止樹脂６の粘度が高いため大気圧に戻した後はゆっくりとボイドは収縮するので、ボイド径が５００μｍ以下になるのは、２５℃で５〜３０Ｐａ・ｓの粘度の封止樹脂を用いた場合、約１２時間かかる。そこで、大気圧に戻したあとで、気圧を高くする工程を加えることで、短時間にてボイド径は５００μｍ以下の大きさとなった。
【００３７】
このようにして封止樹脂６を半導体素子１と回路基板２の間隙に注入する（図６（ｅ））。
【００３８】
この封止樹脂注入法を用いると、半導体素子１の全周方向から封止樹脂６が注入されるので、封止樹脂のフィラ密度９が低い部分は、半導体素子１の中心から放射状に分布することになる。また、封止樹脂６が全周方向から注入されるので、半導体装置の電極がペリフェラル構造の場合は、半導体素子１と回路基板２を電気的に接合する突起電極３付近に、封止樹脂６にフィラ密度の低い部分９を存在させない構造（つまり、実施の形態１に示した構造）をとることが可能となる。
【００３９】
また圧力差を用いて封止樹脂６を強制的に注入できるので、注入時間の短縮化が可能となり製造工程の能率アップとなる。また、ある程度粘度の高い封止樹脂６を用いた場合でも容易に注入が可能となるので、封止樹脂６の選択範囲が広がる。
【００４０】
なお、ボイド径を小さくする必要がない場合は、真空引き後、大気圧及び大気圧付近に気圧を戻した後に気圧を高める工程はなくてもよいことは言うまでもない。
【００４１】
なお、液状の封止樹脂６を注入する工程において、同時に封止樹脂６の粘度が低くなる温度、例えば５０℃で封止樹脂６を加熱することで、さらに注入性がよくなり、注入時間の短時間化、安定化を図ることができる。
【００４２】
なお、減圧注入法としては、大気圧中で封止樹脂を半導体素子１の全周に塗布した後、真空引きする工程を用いたが、真空中で半導体素子１の全周に封止樹脂を塗布する工程を用いた場合でも同様の効果を得られるのはもちろんのことである。
【００４３】
以上の工程を経た後、引き続き、図６（ｆ）に示すように加圧硬化装置１３を用いて封止樹脂６を硬化する。フィルム１４を基板２及び半導体素子１上部に配置し、供給バルブ１５から気体を注入することでフィルム１４上部の圧力を高め、半導体素子１を背面から加圧しながらヒータ１６を用いて封止樹脂６を加熱硬化する。
【００４４】
半導体素子１の背面から加圧しながら加熱して封止樹脂６硬化しているので、短時間で硬化した場合でも封止樹脂６の熱膨張によって導電性接着剤４の接続部にダメージを与えるといった不具合が生じることなく、封止樹脂６を加熱硬化することできる。よってこの硬化方法を用いると、速硬化性の封止樹脂６を用いての安定した短時間硬化、例えば１５０〜１６０℃、５分で硬化することが可能となり、生産性の向上となる。
【００４５】
なお、フィルム１４としてはＰＰＳ（ポリフニレンサルファイと）フィルム、ポリイミドフィルムなどがあげられるが、これらに限られるものではない。
【００４６】
フィルム１４の厚さとしては２５μｍ以上が好ましい。２５μｍ以下の場合薄すぎて強度が低いため、工程中にフィルムが破れるなどの不具合が生じること場合が考えられるからである。
【００４７】
フィルム１４を加圧する気圧としては、２００ｋＰａ以下が好ましい。２００ｋＰａ以上の場合、加圧力が大きすぎ半導体素子１にダメージを与える可能性がある。
【００４８】
なお、フィルムの半導体素子にあたる側の面をあらかじめ離型剤などをコーティングしておき離型処理しておくと封止樹脂硬化後容易にフィルムを取り外すことが可能となり、生産性が向上する。
【００４９】
なお、フィルム１４の下部の圧力を減圧状態つまり１気圧以下にして、半導体素子１を加圧すると同時に封止樹脂６を硬化する方法でも同様の効果が得られることは言うまでもない。
【００５０】
なお、フィルム１４上部から加圧すると同時にフィルム１４下部の領域を減圧することにより、半導体素子１を加圧すると同時に封止樹脂６を硬化する方法でも同様の効果が得られる。
【００５１】
なお、仮固定用樹脂５を用いる製造方法について述べたが、接着力の強い導電性接着剤４を用いるなどして、半導体素子１と回路基板２の固定が十分強い場合は、仮固定用樹脂５は不要であり、仮固定用樹脂５を塗布する工程及び仮固定用樹脂５を硬化する工程が無くても良い。
【００５２】
なお、半導体素子１と基板２の電気的接続には、突起電極３と導電性接着剤４を用いる製造方法について述べたが、半導体素子１と基板２の接続方法を他の製造方法、例えばはんだ接合法や金属接合法を用いても同様の効果が得られることは、言うまでもない。
【００５３】
なお、封止樹脂６を加熱硬化する方法としては、加圧硬化装置を用いて説明したが、加圧を用いずに硬化時間を長くかけてオーブン炉などで行っても、同様の効果が得られることは、言うまでもない。
【００５４】
なお、封止樹脂６中に含まれるボイド１０を更に小さくしたい場合は、半導体装置を気圧の高い状態にさらしながら、封止樹脂６を硬化すれば良い。具体的には加圧オーブンなどを用いることができる。
【００５５】
以上の製造方法を用いることで、封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に分布している半導体装置が作製可能となる。フィラは封止樹脂６の熱膨張係数をコントロールする役目があるので、フィラ密度の低い部分が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得ることができる。また、フィラには封止樹脂６の吸水率を抑える役目も有るので、突起電極３付近にフィラ密度の低い部分９がないことで、耐湿性試験においても良好な結果を得ることができる。
【００５６】
（参考例１）
次に、実施の形態１に示した半導体装置の製造方法の他の一例について図７を用いて説明する。
【００５７】
まず、半導体素子１の電極７上に突起電極３を形成する。次に図７（ａ）〜（ｂ）に示すように、突起電極３に導電性接着剤４を塗布した後、半導体素子１を基板２上にフェイスダウンでフリップチップ実装にて搭載し、続いて導電性接着剤４を加熱し乾燥させる。加熱装置としては、例えば、リフロー炉、静止リフロー炉、あるいはオーブン炉などがあげられる。
【００５８】
引き続き図７（ｃ）に示すように、予め半導体素子中央部付近に設けた貫通穴より液状の封止樹脂６を例えば封止樹脂塗布装置１７を用いて注入し、回路基板と半導体素子の間隙に充填する。この封止樹脂注入法を用いると、半導体素子１の中心方向から封止樹脂６が注入されるので、封止樹脂のフィラ密度が低い部分９は、半導体素子１の中心から放射状に分布することになる。
【００５９】
なお、本実施の形態においては、実施の形態１とはフィラ密度の分布状態が異なっており、フィラ濃度の低い部分が半導体素子の周辺に存在している状態となる。このようにしても、フィラの密度の少ない部分を半導体素子中央部から放射状に分布させることができ、半導体装置平面内でフィラ密度の分布がほぼ対称な形にすることができる。
【００６０】
なお、液状の封止樹脂６を注入する工程において、同時に封止樹脂６の粘度が低くなる温度、例えば５０℃で封止樹脂６を加熱することで、さらに注入性がよくなり、注入時間の短時間化を図ることができる。
【００６１】
引き続き、封止樹脂６を加熱して硬化して半導体装置が完成する（図７（ｄ））。封止樹脂加熱方法としてはオーブン炉を用いて加熱する。
【００６２】
なお、半導体素子１と基板２の電気的接続には、突起電極３と導電性接着剤４を用いる製造方法について述べたが、半導体素子１と基板２の接続方法を他の製造方法、例えばはんだ接合法や金属接合法を用いても同様の効果が得られることは、もちろんである。
【００６３】
なお製造工程中、半導体素子１と回路基板２の接合が弱い場合は、回路基板上に仮固定用樹脂を塗布した後半導体素子１を実装し、仮固定用樹脂を硬化させる工程を設けることで、製造工程中も半導体素子１と回路基板２の接続を安定に保つことが出来ることは言うまでもない。
【００６４】
以上の製造方法を用いることで、封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に分布している半導体装置が作製可能となる。フィラは封止樹脂の熱膨張係数をコントロールする役目があるので、フィラ密度の低い部分９が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得ることができる。
【００６５】
（参考例２）
次に、実施の形態１に示した半導体装置の製造方法の他の一例について図８を用いて説明する。
【００６６】
まず、半導体素子１の電極７上に突起電極３を形成する。次に図８（ａ）〜（ｂ）に示すように、突起電極３に導電性接着剤４を塗布した後、半導体素子１を基板２上に搭載し、続いて導電性接着剤４を加熱し乾燥させる。加熱装置としては、例えば、リフロー炉、静止リフロー炉、あるいはオーブン炉などがあげられる。
【００６７】
引き続き図８（ｃ）に示すように、予め半導体素子を搭載する回路基板部分の中心部付近に設けた貫通穴より、液状の封止樹脂を注入し、回路基板と半導体素子の間隙に充填する。この封止樹脂注入法を用いると、半導体素子１の中心方向から封止樹脂６が注入されるので、封止樹脂のフィラ密度が低い部分９は、半導体素子１の中心から放射状に分布することになる。
【００６８】
なお、液状の封止樹脂６を注入する工程において、同時に封止樹脂６の粘度が低くなる温度、例えば５０℃で封止樹脂６を加熱することで、さらに注入性がよくなり、注入時間の短時間化を図ることができる。
【００６９】
引き続き、封止樹脂６を加熱して硬化して半導体装置が完成する（図８（ｄ））。封止樹脂加熱方法としてはオーブン炉を用いて加熱する。
【００７０】
なお、半導体素子１と基板２の電気的接続には、突起電極３と導電性接着剤４を用いる製造方法について述べたが、半導体素子１と基板２の接続方法を他の製造方法、例えばはんだ接合法や金属接合法を用いても同様の効果が得られることは、言うまでもない。
【００７１】
なお製造工程中、半導体素子１と回路基板２の接合が弱い場合は、回路基板上に仮固定用樹脂を塗布した後半導体素子１を実装し、仮固定用樹脂を硬化させる工程を設けることで、製造工程中も半導体素子１と回路基板２の接続を安定に保つことが出来る。
【００７２】
以上の製造方法を用いることで、封止樹脂６において、フィラ密度の低い部分９が、半導体素子１の中心部から放射状に分布している半導体装置が作製可能となる。フィラは封止樹脂の熱膨張係数をコントロールする役目があるので、フィラ密度の低い部分９が半導体装置平面内で対称な形をとることで、熱履歴を加えた場合、半導体装置が均等に変形し、応力が集中する部分が発生しないので、良好な信頼性を得ることができる。
【００７３】
【発明の効果】
以上のように本発明によれば、封止樹脂中のフィラ分布が、半導体素子の中心部から放射状に分布している半導体装置の構成となり、フィラ分布が半導体装置平面内で対称な形をとることができる。これにより、熱履歴を加えた場合半導体装置が均等に変形することができ、良好な信頼性を得ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の構成を説明する図
【図２】 本発明の実施の形態１の構成を説明する図
【図３】 本発明の実施の形態１の構成を説明する図
【図４】 本発明の実施の形態１の構成を説明する図
【図５】 本発明の実施の形態１の構成を説明する図
【図６】 本発明の実施の形態２の製造方法を説明する図
【図７】 本発明の実施の形態３の製造方法を説明する図
【図８】 本発明の実施の形態４の製造方法を説明する図
【図９】 従来の半導体装置を説明する図
【図１０】 従来の半導体装置の製造方法を説明する図
【図１１】 従来の半導体装置の製造方法を示す図
【図１２】 従来の半導体装置を示す図
【図１３】 従来の半導体装置の製造方法を示す図
【符号の説明】
１ 半導体素子
２ 回路基板
３ 突起電極
４ 導電性接着剤
５ 仮固定用樹脂
６ 封止樹脂
７ 電極
８ 電極
９ フィラ密度の低い部分
１０ ボイド
１１ 封止樹脂注入装置
１２ 供給バルブ
１３ 加圧硬化装置
１４ フィルム
１５ 供給バルブ
１６ ヒータ
１７ 封止樹脂塗布装置
Claims (4)
- 回路基板に半導体素子をフリップチップ実装する半導体装置の製造方法であって、半導体素子を基板上に搭載する工程と、液状の封止樹脂を大気圧中で半導体素子の辺全周に沿って塗布し、その後真空状態にし、再び大気圧に戻すことで、封止樹脂を回路基板と半導体素子の間隙に注入し、前記封止樹脂中のフィラ濃度の低い部分を前記半導体素子中心部から放射状に分布させる工程と、前記封止樹脂を加熱し硬化させて、前記半導体素子と前記基板とを機械的に接合する工程と、を備えた半導体装置の製造方法。
- 封止樹脂を回路基板と半導体素子の間隙に注入する工程において、真空状態から大気圧に戻した後に、さらに大気圧よりも気圧の高い状態にし、その後大気圧に戻すことを特徴とする請求項１に記載の半導体装置の製造方法。
- 封止樹脂を回路基板と半導体素子の間隙に注入する工程において、真空状態から大気圧に戻した後に、さらに大気圧よりも気圧の高い状態にし、その状態で封止樹脂を硬化することを特徴とする請求項１に記載の半導体装置の製造方法。
- 半導体素子のパッドに形成された導電性を有する金属からなる突起電極に導電性接着剤を付着させる工程と、導電性接着剤を乾燥させる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002195484A JP3804586B2 (ja) | 2002-07-04 | 2002-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002195484A JP3804586B2 (ja) | 2002-07-04 | 2002-07-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039886A JP2004039886A (ja) | 2004-02-05 |
| JP3804586B2 true JP3804586B2 (ja) | 2006-08-02 |
Family
ID=31703845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002195484A Expired - Fee Related JP3804586B2 (ja) | 2002-07-04 | 2002-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3804586B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5228479B2 (ja) | 2007-12-28 | 2013-07-03 | 富士通株式会社 | 電子装置の製造方法 |
| JP2011040512A (ja) * | 2009-08-10 | 2011-02-24 | Murata Mfg Co Ltd | 回路基板の製造方法 |
| JP5368918B2 (ja) * | 2009-09-11 | 2013-12-18 | 東レエンジニアリング株式会社 | ディスペンス装置およびディスペンス方法 |
| JP2010232671A (ja) * | 2010-06-03 | 2010-10-14 | Texas Instr Japan Ltd | 半導体装置のアンダーフィル充填方法 |
| JP7236807B2 (ja) * | 2018-01-25 | 2023-03-10 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
2002
- 2002-07-04 JP JP2002195484A patent/JP3804586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004039886A (ja) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150347B2 (ja) | 回路基板への電子部品の実装方法及びその装置 | |
| US6651320B1 (en) | Method for mounting semiconductor element to circuit board | |
| JP4983181B2 (ja) | 半導体装置の製造方法 | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| JP2000036520A (ja) | フリップチップ実装方法及び装置 | |
| JPH11307584A (ja) | 半導体装置の製造方法 | |
| JP3451987B2 (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JP3871634B2 (ja) | Ｃｏｆ半導体装置の製造方法 | |
| JP2000286297A (ja) | 電子部品の実装方法及びその装置 | |
| KR20010083235A (ko) | 베어칩의 장착 방법 및 장치 | |
| US5994165A (en) | Method for mounting a semiconductor chip | |
| JP3804586B2 (ja) | 半導体装置の製造方法 | |
| WO2002073686A1 (fr) | Procede de realisation d'un dispositif a semi-conducteur | |
| JP5228479B2 (ja) | 電子装置の製造方法 | |
| JP3343317B2 (ja) | 半導体ユニット及びその半導体素子の実装方法 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| US7008493B2 (en) | Method for applying a semiconductor chip to a carrier element | |
| JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
| JP3273556B2 (ja) | 機能素子の実装構造体とその製造方法 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| US7022554B2 (en) | Method for fabricating circuit module | |
| JP4215685B2 (ja) | 電子回路素子の製造方法 | |
| JP2001185580A (ja) | 回路基板への電子部品の実装方法 | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
| JP2003092382A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060501 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |