JP2006286782A - 配線基板、半導体装置、及び半導体装置の製造方法 - Google Patents

配線基板、半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2006286782A
JP2006286782A JP2005102582A JP2005102582A JP2006286782A JP 2006286782 A JP2006286782 A JP 2006286782A JP 2005102582 A JP2005102582 A JP 2005102582A JP 2005102582 A JP2005102582 A JP 2005102582A JP 2006286782 A JP2006286782 A JP 2006286782A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
insulating layer
underfill resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005102582A
Other languages
English (en)
Inventor
Kazutaka Shoji
一隆 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005102582A priority Critical patent/JP2006286782A/ja
Publication of JP2006286782A publication Critical patent/JP2006286782A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

【課題】
半導体装置の組立工程の時間の増加を抑制し、パッケージ信頼性を維持しながら、反りを大幅に低減する半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、(a)一方の面から他方の面へ貫通する複数の孔(14)を含みアンダーフィル樹脂31を含浸させることが可能な絶縁層2と絶縁層2内に設けられた回路配線11とを備える配線基板1の両側から、それぞれ第1半導体チップ21及び第2半導体チップ21を回路配線11に接続する工程と、(b)配線基板1の一方の側からアンダーフィル樹脂31を含浸する工程と、(c)第1及び第2半導体チップ21と配線基板1とが一体化するようにアンダーフィル樹脂31を硬化する工程とを具備する。
【選択図】 図5

Description

本発明は、配線基板、半導体装置、及び半導体装置の製造方法に関し、特に半導体チップのパッケージングに関わる配線基板、半導体装置、及び半導体装置の製造方法に関する。
配線基板に半導体チップを搭載するためのフリップチップ技術が知られている。フリップチップ技術では、回路配線を有する配線基板(テープ)の片側に半導体チップが搭載される。半導体チップと基板とは樹脂で一体化されるので、両者の間に熱膨張係数差が有る場合には反りが発生する。反りが大きい場合、例えば、配線基板を多段にする多段実装(パッケージスタック)を行うとき、反りが原因で高密度な実装が困難になる。反り量も温度により変化するため、実装時のパッケージ信頼性も低くなる。
このような反りの問題を解決するために、例えば、特開2004−23045号公報(特許文献1)に両面実装方法およびチップ実装基板が開示されている。この両面実装方法は、配線基板の一方の面に半導体チップを実装して前記配線基板と前記半導体チップとの間のアンダーフィル樹脂を硬化させる第1の工程と、配線基板の他方の面に半導体チップを実装して前記配線基板と前記半導体チップとの間のアンダーフィル樹脂を硬化させる第2の工程とを備える。前記第1の工程と前記第2の工程とで、熱膨張係数の異なる前記アンダーフィル樹脂を用いる。
この特許文献1のような一般的な両面フリップチップ関連の発明の場合、半導体チップの搭載、アンダーフィル樹脂の注入、及びアンダーフィル樹脂の硬化について、配線基板の表面側と裏面側とでそれぞれ別々に行う必要がある。すなわち、配線基板の表面側と裏面側とで同様のプロセスを別々に行う必要があり、組立工程の時間が約2倍かかる。組立工程の時間の増加を抑制しながら、反りの問題を解決することが可能な技術が望まれる。
また、組立工程中で発生した反りを戻す(平らにする)ための温度は、アンダーフィル樹脂を硬化させるのに最適な温度とは限らない。その場合、アンダーフィル樹脂の硬化反応に時間がかかったり、アンダーフィル樹脂が未反応だったり、逆に硬化時間が短すぎたりする状況が発生する。そのような状況では、アンダーフィル樹脂内にボイドが発生するなどの悪影響によりパッケージ信頼性が低下する。パッケージ信頼性の信頼性を維持しながら、反りの問題を解決することが可能な技術が望まれる。
関連する技術として特開平08−162497号公報に半導体装置の実装方法とその実装体が開示されている。この半導体装置の実装方法は、半導体装置をフェースダウンで配線基板に実装する。半導体装置を微細な穴を有する配線基板に実装する。前記半導体装置と前記配線基板の間隙に少なくとも樹脂と配線基板の前記微細な穴よりも大きな形状を有する無機フィラーとを含有する液状の樹脂組成物を充填する。前記液状の樹脂組成物を硬化する。
関連する技術として特開平11−345918号公報に半導体素子の実装方法とその実装体が開示されている。この半導体素子の実装方法は、半導体素子をフェースダウンで配線基板に実装する。表面に微細な凹凸を有する配線基板に半導体素子を実装する。前記半導体素子と前記配線基板の間隙に少なくとも樹脂と配線基板の前記微細な凹凸よりも小さな形状を有する無機フィラーとを含有する液状の樹脂組成物を充填する。前記液状の樹脂組成物を硬化する。
関連する技術として特許第3218542号公報に電子配線基板及び半導体チップキャリヤー用シートが開示されている。この電子配線基板は、多孔質フッ素樹脂シートを絶縁層として含み、該シート表面に金属めっき層を有する。該金属めっき層は、該シートに対し、そのシート表面に付着結合された親水性高分子を介して接着している。
関連する技術として特開2004−55853号公報にベアチップの実装構造および実装方法が開示されている。このベアチップの実装構造は、配線基板と、ベアチップと、絶縁性シートと、突起電極とを含む。配線基板は、複数の電極端子が設けられる。ベアチップは、複数の電極パッドが設けられ、各電極パッドを各電極端子に対向させて配置される。絶縁性シートは、前記ベアチップと配線基板との間に介在され、厚み方向に貫通する複数の微細な空隙が間隔をあけて形成される。突起電極は、前記絶縁性シートの各電極端子および各電極パッドに対応する位置の空隙に設けられ、前記電極パッドと前記電極端子とを接続する。
関連する技術として特開2003−08233号公報に多層配線基板が開示されている。この多層配線基板は、グランド層又は電源層と信号層とが絶縁層を介して配置された構造を有する。前記絶縁層を厚み方向で空孔率が異なる多孔質膜で構成すると共に、その多孔質膜の空孔率が高い側の面を前記信号層側に配置してある。
関連する技術として特開平11−354575号公報に半導体ユニットおよび半導体素子の実装方法が開示されている。この半導体ユニットは、配線基板と、半導体素子と、接合層と、充填層とを備える。半導体素子は、前記配線基板にフェースダウン状態で実装されている。接合層は、前記半導体素子の端子電極と前記配線基板の接続電極とを電気的及び機械的に接続する。充填層は、前記半導体素子と前記配線基板との間隙に充填された封止樹脂である。前記接合層は、ポーラスな導電性材料部と、前記導電性材料部のポーラスな空間に存在する前記封止樹脂の一部とから構成されている。
特開2004−23045号公報 特開平08−162497号公報 特開平11−345918号公報 特許第3218542号公報 特開2004−55853号公報 特開2003−08233号公報 特開平11−354575号公報
従って、本発明の目的は、組立工程の時間の増加を抑制しながら、反りを大幅に低減することが可能な配線基板、半導体装置、及び半導体装置の製造方法を提供することにある。
本発明の他の目的は、パッケージ信頼性を維持しながら、反りを大幅に低減することが可能な配線基板、半導体装置、及び半導体装置の製造方法を提供することにある。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
上記課題を解決するために、本発明の配線基板は、一方の面から他方の面へ貫通する複数の孔(14)を含み、アンダーフィル樹脂(31)を含浸させることが可能な絶縁層(2)と、絶縁層内に設けられた回路配線(11)とを具備する。
本発明を半導体装置の製造に用いれば、絶縁層(2)が一方の面から他方の面へ貫通する複数の孔(14)を含んでいるので、アンダーフィル樹脂(31)を一方の面から注入すると他方の面へ到達することができる。そのため、アンダーフィル樹脂(31)の注入及び硬化が1回だけで済み、半導体チップ(21)の組立工程にかかる時間を短縮することができる。加えて、一方の面と他方の面との間で対称に組み立てが進むので、反りの発生を極めて少なく抑えることが可能となる。
上記の配線基板において、絶縁層(2)の材料(13)は、多孔質フッ素系樹脂、多孔質ウレタンゴム、多孔質シリコンゴム、多孔質ポリイミドのうちの一つであることが好ましい。
本発明において、これらの材料は、多孔質材料における孔の大きさや密度などを適正な範囲に制御性することが可能である。
上記の配線基板において、複数の孔(14)の平均孔径は、アンダーフィル樹脂(31)に含まれる複数のフィラーの平均直径よりも大きいことが好ましい。
本発明により、複数のフィラーを含むアンダーフィル樹脂(31)を絶縁層(2)の一方の面から注入すると他方の面へ到達することができる。
上記課題を解決するために、本発明の半導体装置は、上記各項のいずれか一項に記載の配線基板(1)と、配線基板(1)の一方の側から配線基板(1)の回路配線(11)に接続する第1半導体チップ(21)と、配線基板(1)の他方の側から回路配線(11)に接続する第2半導体チップ(21)と、配線基板(1)に含浸し、第1及び第2半導体チップ(21)と配線基板(1)とが一体化するように硬化したアンダーフィル樹脂(31)とを具備する。
本発明では、絶縁層(2)が複数の貫通孔(14)を含んでいるので、アンダーフィル樹脂(31)を一方の面から注入すると他方の面へ到達することができる。そのため、半導体チップ(21)の組立工程にかかる時間を短縮することができる。加えて、一方の面と他方の面との間で対称に組み立てが進むので、反りの発生を極めて少なく抑えることが可能となる。
上記の半導体装置において、第1半導体チップ(21)と第2半導体チップ(21)とは、概ね同じサイズを有することが好ましい。
本発明により、一方の面と他方の面との間の対称性が高くなり、反りの発生を更に極めて少なく抑えることが可能となる。
上記課題を解決するために、本発明の半導体装置の製造方法は、(a)一方の面から他方の面へ貫通する複数の孔(14)を含みアンダーフィル樹脂(31)を含浸させることが可能な絶縁層(2)と絶縁層(2)内に設けられた回路配線(11)とを備える配線基板(1)の両側から、それぞれ第1半導体チップ(21)及び第2半導体チップ(21)を回路配線(11)に接続する工程と、(b)配線基板(1)の一方の側からアンダーフィル樹脂(31)を含浸する工程と、(c)第1及び第2半導体チップ(21)と配線基板(1)とが一体化するようにアンダーフィル樹脂(31)を硬化する工程とを具備する。
本発明では、絶縁層(2)が複数の貫通孔(14)を含んでいるので、アンダーフィル樹脂(31)を一方の面から注入すると他方の面へ到達することができる。他方の面からアンダーフィル樹脂(31)を注入する必要がなくなるので、アンダーフィル樹脂(31)の注入及び硬化が1回だけで済み、半導体チップ(21)の組立工程にかかる時間を短縮することができる。加えて、一方の面と他方の面との間で対称に組み立てが進むので、反りの発生を極めて少なく抑えることが可能となる。
上記の半導体装置の製造方法において、
(a)工程は、(a1)絶縁層(2)の一部である第1絶縁層(2)の表面を覆う金属膜をパターンニングして、回路配線(11)を設ける工程と、(a2)第1絶縁層(2)の表面及び回路配線(11)を覆うように絶縁層(2)の残部である第2絶縁層(2)を付けることにより、配線基板(1)を形成する工程とを備える。
上記の半導体装置の製造方法において、絶縁層(2)の材料(13)は、多孔質フッ素系樹脂、多孔質ウレタンゴム、多孔質シリコンゴム、多孔質ポリイミドのうちの一つであることが好ましい。
本発明において、これらの材料は、多孔質材料における孔の大きさや密度などを適正な範囲に制御することが可能である。
上記の半導体装置の製造方法において、複数の孔(14)の平均孔径は、アンダーフィル樹脂(31)に含まれる複数のフィラーの平均直径よりも大きいことが好ましい。
本発明により、複数のフィラーを含むアンダーフィル樹脂(31)を絶縁層(2)の一方の面から注入すると他方の面へ到達することができる。
上記の半導体装置の製造方法において、(c)ステップは、(c1)アンダーフィル樹脂(31)の硬化に最適な条件でアンダーフィル樹脂(31)を熱処理することが好ましい。
本発明では、反りの発生を極めて少なく抑えることができるので、アンダーフィル樹脂の熱処理条件で反りをコントロールする必要がないため、アンダーフィル樹脂を硬化させる最適な条件で熱処理を実行できる。これにより、アンダーフィル樹脂の不良による半導体装置の信頼性の低下を防止することができる。
本発明により、半導体装置の組立工程の時間の増加を抑制し、パッケージ信頼性を維持しながら、反りを大幅に低減することが可能となる。
以下、本発明の配線基板、半導体装置、及び半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
まず、本発明の配線基板の実施の形態について、添付図面を参照して説明する。図1は、本発明の配線基板の実施の形態の構成を示す斜視図である。配線基板1は、二層の絶縁層2と、二層の絶縁層2の間に設けられた配線層3とを具備する。
絶縁層2は、電気的な絶縁性を有し、一方の面から他方の面へ貫通する複数の孔14を含む多孔質の材料13で形成されている。その複数の孔14を介して、アンダーフィル樹脂31(後述)を含浸させることが可能である。それにより、アンダーフィル樹脂31は、絶縁層2の一方の面から含浸し、他方の面まで到達することができる。ここで複数の孔の大部分はつながっており、配線層2の配線が無い部分も含めて、表面側及び裏面側の絶縁層2の複数の孔もつながっている。このため、表面から染み込ませたアンダーフィル樹脂31が裏面側に染みて行くようになっている。
絶縁層2の材料13としては、一定体積内を占有する構造体(繊維)がより少なく、かつ液状のアンダーフィル樹脂31を保持する力の高い材料が好ましい。そのような材料としては、ポリテトラフロロエチレン(PTFE)製の多孔質フッ素系樹脂、多孔質ウレタンゴム、多孔質シリコンゴム、多孔質ポリイミドが好ましい。ポリテトラフロロエチレン(PTFE)製の多孔質フッ素系樹脂がより好ましい。例えば、「ゴアテックス(登録商標)」である。更に好ましくは、液体の濡れ性をより向上させた材料である。
複数の孔14の平均孔径、複数の孔の密度、アンダーフィル樹脂31の粘度やフィラーの平均直径(アンダーフィル樹脂31がフィラーを含んでいる場合)を調整することにより、絶縁層2での含浸率、絶縁層2の一方の面からアンダーフィル樹脂31を含浸させ他方の面から染み出させる速度(含浸速度)を制御することができる。絶縁層2の材料13が決まっている場合には、孔14の平均孔径にあわせてフィラーの平均直径を制御することが好ましい。制御を容易に行うことができるからである。フィラーの平均直径は、複数の孔14の平均孔径よりも小さいことが好ましい。取り扱い易い含浸速度を考慮すると、フィラーの平均直径は、複数の孔14の平均孔径の1/2〜1/3がより好ましい。
絶縁層2は、両面に複数の開口部4と複数の開口部5とを有する。開口部4は、表面から配線層3の回路配線11へ伸び、半導体チップ21(後述)と配線層2の回路配線11との電気的接続(ボンディング)に用いる。開口部5は、表面から配線層3の回路配線11へ伸び、配線基板1と他の配線基板1との電気的接続に用いる。BGA(ボール・グリッド・アレイ)ボール35(後述)を搭載する。ただし、この図における開口部4及び開口部5の位置及び数は、一例であり本発明がこの例に限定されることは無い。
絶縁層2は一様な多孔質である必要はなく、先に必要な一部の多孔質の部分を樹脂で埋め込んだり、逆にスペース(加工穴)を設けたりすることで樹脂の含浸速度や含浸領域を制御しても良い。例えばBGAボールを搭載する部分(開口部5)には樹脂を付けたくないので、あらかじめ開口部5を広く開けておく。
配線層3は、絶縁層2内(二層の絶縁層2の間)に設けられ、回路配線11を含む。配線層3における回路配線11のない部分は、絶縁層2又は絶縁層2と同じ材料で覆われている(埋められている)。図2は、図1の配線基板における配線層3を示す斜視図である。配線層3における回路配線11は、所定の回路パターンを有している。ただし、この図における回路配線11の回路パターンは、一例であり本発明がこの例に限定されることは無い。
図3は、本発明の配線基板の実施の形態の構成を示す斜視図である。図1の配線基板1の裏面からの図である。基本的に図1と同様である。ただし、表面及び裏面において、BGA(ボール・グリッド・アレイ)ボールを搭載する必要がない場合には、開口部5を有していなくても良い。
図4は、本発明の配線基板を適用した半導体装置の実施の形態の構成を示す略断面図である。半導体装置30は、配線基板1、半導体チップ21、及びアンダーフィル樹脂31を具備する。
配線基板1は、上述のとおりである。
半導体チップ21は、配線基板1の開口部4へ出力端子22を挿入することにより、配線層3の回路配線11に接続する。一つの半導体チップ21は配線基板1の一方の側から、他の半導体チップ21は配線基板1の他方の側から回路配線11に接続する。
アンダーフィル樹脂31は、配線基板1に含浸し、半導体チップ21と配線基板1との間及びその周囲にが一体化するように硬化している。アンダーフィル樹脂31は、所定の平均直径を有するフィラーを有することがより好ましい。そのようなフィラーを含むことは含浸率や含浸速度を制御しやすいからである。
半導体装置30は、多段実装(パッケージスタック)の場合、開口部5に搭載されたBGAボール35を介して他の半導体装置30と接続されている。ただし、上側の半導体装置30は、表面においてBGAボールを搭載する必要がないので開口部5を有していない。
次に、本発明の半導体装置の製造方法の実施の形態の動作について説明する。図5及び図6は、本発明の半導体装置の製造方法の実施の形態の動作を示す略断面図である。
(1)半導体チップ21と配線基板1との接合
図5(a)を参照して、配線基板1に対して両面に同時に半導体チップ21を搭載する。配線基板1は、上述したとおりである。配線基板1との電気的接合は、半導体チップ21の出力端子22を配線基板21の開口部4へ挿入しすることで行う。このとき、その電気的接合は、一般的な金−金接合や、金−スズ接合、鉛−スズ接合でも良い。その電気的接合は、超音波接合を使用しても熱溶融させた金属同士の接合でも良い。半導体チップ21と配線基板1とは、開口部4での出力端子22と回路配線11との電気的接合部だけで固定する。ただし、絶縁層2の表面に薄い接着材層を設けて、半導体チップ21と配線基板1とを固着させることが、より強固でより壊れ難い点でより好ましい。この状態が図5(b)である。配線基板1の表面と半導体チップ21の表面とは密着しているが、接着はしていない。
(2)アンダーフィル樹脂31の注入
図5(c)を参照して、半導体チップ21と配線基板1との接合体における半導体チップ21の側面部から樹脂滴下ノズル32を用いてアンダーフィル樹脂31を滴下し、半導体チップ21間の絶縁層2にアンダーフィルを注入する(含浸させる)。このとき、配線基板1の表面側から注入しても、配線基板1の複数の孔14を通って裏面側へアンダーフィル樹脂31が到達する。すなわち、配線基板1の基材(絶縁層2)としてアンダーフィル樹脂31を含浸出来る材料を用いているため、表面側から注入したアンダーフィル樹脂31が基材(含浸材)及び回路配線11の間を通って裏面側に回りこむ。そのため、裏面側からアンダーフィル樹脂31を注入しなくても、表面側から注入したアンダーフィル樹脂31が裏面側のアンダーフィル樹脂31を形成する。
また、絶縁層2の多孔質の孔が毛細管の役目をするため半導体チップ21が無い側方へも広がって行く。このとき、開口部5(BGAボールを搭載する部分(パッド表面))は、多孔質の絶縁層2が無いため、アンダーフィル樹脂31で汚れることはない。
ここで、濡れる速度を上げて生産性を向上させるために、半導体チップ21と配線基板1との接合体の温度を上げても良い。温度を上げても面対称の構造であるため反りはほとんど発生しない。
(3)アンダーフィル樹脂31の硬化
図6(a)を参照して、アンダーフィル樹脂31の充填の終了後、所定の温度で熱処理を行い、アンダーフィル樹脂31を硬化させる。これにより、半導体装置30が形成される。この場合、反り発生や反りの除去を考慮しない、アンダーフィル樹脂31を硬化させるための最適な条件でアンダーフィル樹脂31を熱処理する。
(4)多段実装(パッケージスタック)化
図6(b)を参照して、多段実装を行う場合、半導体装置30の開口部5にBGAボールを搭載し、他の半導体装置30の開口部5がBGAボールに載るようにする。その後、所定の温度で熱処理を行い、BGAボールで半導体装置30同士を接合する。
これにより、多段実装の半導体装置30が形成される。
ただし、配線基板1は、以下のように形成される。
(1)一方(例示:下側)の絶縁層2の表面に所定の膜厚の金属膜を形成する。例えば、メッキ法により金の薄膜を形成する。
(2)金属膜を、フォトリソグラフィー及びエッチングの技術によりパターンニングし、所定の回路パターンを有する回路配線11を形成する。
(3)絶縁層2の表面及び回路配線11を覆うように他方(例示:上側)の絶縁層2を貼り付ける。
このようにして配線基板1が形成される。
本発明では、配線基板の一方の面の側からアンダーフィル樹脂を注入することで、両面同時に樹脂を注入し、硬化させることができる。そのため、プロセス中も含めて反りが発生せず、組立工程の時間を約半分とすることができる。
本発明では、アンダーフィル樹脂の熱処理温度で半導体装置の組立中間工事品(半製品)の反りをコントロールする必要がない。そのため、反りをコントロールする条件を考慮することなく、アンダーフィル樹脂を硬化させる最適な条件で熱処理を実行できる。これにより、アンダーフィル樹脂の不良による半導体装置の信頼性の低下を防止することができる。
本発明では、配線基板1の基材として多孔質の材料を使用するため、一般的な基材より低弾性であり、半導体チップと回路配線11との接続部(開口部4の近傍)に応力が発生しにくい。従って、組み立て中の破損をより抑制することができる。
本発明では、両面同時にアンダーフィルが行える多孔質の基材を有する配線基板を用いるため、半導体装置の状態を、組立(プロセス)中を含めて全て面対称にすることができる。それにより、反りが極めて発生しにくい半導体装置を提供することが出来る。また、同時に製造時間の短縮を実現することが出来る。
上記の実施の形態では、BGAタイプのパッケージ構造を例に説明している。しかし、本発明はその例に限定されるものではなく、リードタイプのパッケージ(例えばTSOP(Thin Small Outline Package)、QFP(Quad Flat Package)、TCP(Tape Carrier Package))にも適用することが可能である。例えば、図7は、本発明の配線基板の実施の形態の他の構成を示す斜視図である。この図の配線基板1aは、BGAボールを搭載する開口部5の代わりに、外部接続用の複数のリード7を備えるTSOPである。各リード7は、配線層3の所定の配線に接続されいている。実際の使用時、従来と同様にリード7は、チップ本体側で下側の向きに曲げられ、その先の先端側を外側の向きに曲げられる。リード7がその他は、配線基板1と同様である。
また、上記の実施の形態では、センターパッドタイプの半導体チップを例に説明している。しかし、本発明はその例に限定されるものではなく、周辺パッドタイプの半導体チップにも適用することが可能である。すなわち、通常フリップチップに使用できる半導体チップならばどのようなものでも対応することができる。
図1は、本発明の配線基板の実施の形態の構成を示す斜視図である。 図2は、図1の配線基板における配線層3を示す斜視図である。 図3は、本発明の配線基板の実施の形態の構成を示す斜視図である。 図4は、本発明の配線基板を適用した半導体装置の実施の形態の構成を示す略断面図である。 図5は、本発明の半導体装置の製造方法の実施の形態の動作を示す略断面図である。 図6は、本発明の半導体装置の製造方法の実施の形態の動作を示す略断面図である。 図7は、本発明の配線基板の実施の形態の他の構成を示す斜視図である。
符号の説明
1、1a 配線基板
2 絶縁層
3 配線層
4 開口部
5 開口部
7 リード
11 回路配線
13 材料
14 孔
21 半導体チップ
22 出力端子
30 半導体装置
31 アンダーフィル樹脂
32 樹脂滴下ノズル
35 BGAボール

Claims (10)

  1. 一方の面から他方の面へ貫通する複数の孔を含み、アンダーフィル樹脂を含浸させることが可能な絶縁層と、
    前記絶縁層内に設けられた回路配線と
    を具備する
    配線基板。
  2. 請求項1に記載の配線基板において、
    前記絶縁層の材料は、多孔質フッ素系樹脂、多孔質ウレタンゴム、多孔質シリコンゴム、多孔質ポリイミドのうちの一つである
    配線基板。
  3. 請求項1に記載の配線基板において、
    前記複数の孔の平均孔径は、前記アンダーフィル樹脂に含まれる複数のフィラーの平均直径よりも大きい
    配線基板。
  4. 請求項1乃至3のいずれか一項に記載の配線基板と、
    前記配線基板の一方の側から前記配線基板の回路配線に接続する第1半導体チップと、
    前記配線基板の他方の側から前記回路配線に接続する第2半導体チップと、
    前記配線基板に含浸し、前記第1及び第2半導体チップと前記配線基板とが一体化するように硬化したアンダーフィル樹脂と
    を具備する
    半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記第1半導体チップと前記第2半導体チップとは、概ね同じサイズを有する
    半導体装置。
  6. (a)一方の面から他方の面へ貫通する複数の孔を含みアンダーフィル樹脂を含浸させることが可能な絶縁層と前記絶縁層内に設けられた回路配線とを備える配線基板の両側から、それぞれ第1半導体チップ及び第2半導体チップを前記回路配線に接続する工程と、
    (b)前記配線基板の一方の側からアンダーフィル樹脂を含浸する工程と、
    (c)前記第1及び第2半導体チップと前記配線基板とが一体化するように前記アンダーフィル樹脂を硬化する工程と
    を具備する
    半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法において、
    前記(a)工程は、
    (a1)前記絶縁層の一部である第1絶縁層の表面を覆う金属膜をパターンニングして、前記回路配線を設ける工程と、
    (a2)前記第1絶縁層の表面及び前記回路配線を覆うように前記絶縁層の残部である第2絶縁層を付けることにより、前記配線基板を形成する工程と
    を備える
    半導体装置の製造方法。
  8. 請求項6又は7に記載の半導体装置の製造方法において、
    前記絶縁層の材料は、多孔質フッ素系樹脂、多孔質ウレタンゴム、多孔質シリコンゴム、多孔質ポリイミドのうちの一つである
    半導体装置の製造方法。
  9. 請求項6乃至8のいずれか一項に記載の半導体装置の製造方法において、
    前記複数の孔の平均孔径は、前記アンダーフィル樹脂に含まれる複数のフィラーの平均直径よりも大きい
    半導体装置の製造方法。
  10. 請求項6乃至9のいずれか一項に記載の半導体装置の製造方法において、
    前記(c)ステップは、
    (c1)前記アンダーフィル樹脂の硬化に最適な条件で前記アンダーフィル樹脂を熱処理する
    半導体装置の製造方法。
JP2005102582A 2005-03-31 2005-03-31 配線基板、半導体装置、及び半導体装置の製造方法 Withdrawn JP2006286782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005102582A JP2006286782A (ja) 2005-03-31 2005-03-31 配線基板、半導体装置、及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005102582A JP2006286782A (ja) 2005-03-31 2005-03-31 配線基板、半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006286782A true JP2006286782A (ja) 2006-10-19

Family

ID=37408383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005102582A Withdrawn JP2006286782A (ja) 2005-03-31 2005-03-31 配線基板、半導体装置、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006286782A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176763A (ja) * 2008-01-21 2009-08-06 Elpida Memory Inc 半導体装置およびこれを有する半導体モジュール
US8179686B2 (en) 2007-11-09 2012-05-15 Panasonic Corporation Mounted structural body and method of manufacturing the same
US8345444B2 (en) 2007-11-01 2013-01-01 Panasonic Corporation Structure with electronic component mounted therein and method for manufacturing such structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345444B2 (en) 2007-11-01 2013-01-01 Panasonic Corporation Structure with electronic component mounted therein and method for manufacturing such structure
US8179686B2 (en) 2007-11-09 2012-05-15 Panasonic Corporation Mounted structural body and method of manufacturing the same
JP2009176763A (ja) * 2008-01-21 2009-08-06 Elpida Memory Inc 半導体装置およびこれを有する半導体モジュール

Similar Documents

Publication Publication Date Title
KR100610629B1 (ko) 접착필름을갖는회로테이프,반도체장치및그의제조방법
US6169328B1 (en) Semiconductor chip assembly
US6166434A (en) Die clip assembly for semiconductor package
US6551862B2 (en) Semiconductor device and method of manufacturing the same
US7420126B2 (en) Circuit board and circuit apparatus using the same
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
US20060087020A1 (en) Semiconductor device and method for producing the same
KR20080014004A (ko) 인터포저 및 반도체 장치
KR101697045B1 (ko) 혼성 프레임 패널을 포함하는 상호접속 구조물
JP2009212146A (ja) 基板およびその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5439713B2 (ja) 回路装置及びその製造方法、携帯機器
US20110110050A1 (en) Structure with electronic component mounted therein and method for manufacturing such structure
JP2006245076A (ja) 半導体装置
JP2006286782A (ja) 配線基板、半導体装置、及び半導体装置の製造方法
JP2012147032A (ja) 基板の製造方法
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP5000105B2 (ja) 半導体装置
JP2010135501A (ja) 半導体装置の製造方法
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JP2002289735A (ja) 半導体装置
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JPH11340352A (ja) 実装構造体

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603