JP2009176763A - 半導体装置およびこれを有する半導体モジュール - Google Patents

半導体装置およびこれを有する半導体モジュール Download PDF

Info

Publication number
JP2009176763A
JP2009176763A JP2008010513A JP2008010513A JP2009176763A JP 2009176763 A JP2009176763 A JP 2009176763A JP 2008010513 A JP2008010513 A JP 2008010513A JP 2008010513 A JP2008010513 A JP 2008010513A JP 2009176763 A JP2009176763 A JP 2009176763A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
wiring board
semiconductor chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008010513A
Other languages
English (en)
Other versions
JP5543071B2 (ja
Inventor
Mitsuhisa Watabe
光久 渡部
Ichiro Anjo
一郎 安生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008010513A priority Critical patent/JP5543071B2/ja
Priority to US12/349,809 priority patent/US7969019B2/en
Publication of JP2009176763A publication Critical patent/JP2009176763A/ja
Application granted granted Critical
Publication of JP5543071B2 publication Critical patent/JP5543071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】電気的特性の優れた半導体装置およびこれを用いた半導体モジュールを提供する。
【解決手段】半導体装置は、下面に複数の外部端子９を備えた第１の配線基板５と、第１の配線基板５の上面に下面が実装された第１の半導体チップ３と、第１の半導体チップ３の上面に下面が実装された第２の半導体チップ１０と、を有する半導体装置において、第１の配線基板５の上面には、第１の半導体チップ３の下面に電気的に接続された接続パッド６ａと、第１の半導体チップ３の端部に近接して配置された接続パッド６ｂと、が設けられ、接続パッド６ａおよび接続パッド６ｂは外部端子９に電気的に接続されており、第２の半導体チップ１０の上端部に当接または近接して配置され、第２の半導体チップ１０の上面に電気的に接続された接続パッド６ｃと、接続パッド６ｂと接続パッド６ｃとを電気的に接続しているワイヤ１２と、をさらに有している。
【選択図】図１

Description

本発明は、半導体装置およびこれを有する半導体モジュールに関する。
近年、半導体装置の小型化および高性能化が盛んに検討されている。
特許文献１には、小型化が図られた半導体装置が開示されている。この半導体装置は、中央に開口部が形成されたフレキシブル配線基板の下面に外部端子が設けられ、上面に半導体チップが取り付けられており、半導体チップの下面の中央部に設けられた電極と配線基板とが、配線基板の開口部の内部を通されたワイヤによって電気的に接続されている。半導体チップと配線基板との間には弾性部材であるエラストマが配置されている。内部に半導体チップの電極とワイヤとが配置された配線基板の開口部は、絶縁性の樹脂により形成された封止体で覆われている。
また、特許文献２には、半導体装置の高性能化のために、２つの半導体チップが積層された半導体装置が開示されている。この半導体装置は、中央に開口部が形成されたフレキシブル配線基板の下面に外部端子が設けられ、上面に第１の半導体チップが取り付けられており、第１の半導体チップの上面に第２の半導体チップが積載されている。第１の半導体チップの下面の中央部に設けられた電極と配線基板とは、配線基板の開口部を通されたワイヤによって電気的に接続されている。また、第２の半導体チップの上面の中央部に設けられた電極と配線基板とが、半導体チップの外側を通されたワイヤによって電気的に接続されている。第１の半導体チップと配線基板との間には弾性部材であるエラストマが配置されている。内部に第１の半導体チップの電極とワイヤとが配置された配線基板の開口部は、絶縁性の樹脂により形成された封止体で覆われている。
特開平９−２６０５３６号公報 特開２００１−８５６０９号公報
半導体装置は、細線であるワイヤを短縮させることにより配線の電気抵抗を小さくすることができるため、電気的特性が向上し、これによりノイズが低減され、また動作が高速化する。
特許文献１に記載された半導体装置では、配線基板の、半導体チップの電極が配置された位置の近傍は開口部とされており、最短でも半導体チップの電極と配線基板との間をつなぐのに必要な長さのワイヤを用いる必要がある。そのため、この半導体装置では、ワイヤをさらに短縮させることにより電気的特性を向上させることは困難である。
同様に、特許文献２に記載された半導体装置でも、配線基板の、第１の半導体チップの電極が配置された位置の近傍は開口部とされているため、第１の半導体チップの電極と配線基板との間をつなぐのに必要な長さよりワイヤをさらに短縮させることにより電気的特性を向上させることは困難である。
さらに、特許文献２に記載された半導体装置では、第２の半導体チップの電極は、第２の半導体チップの上面の中央部に配置されており、配線基板に電気的に接続されるためには、半導体チップの外側を通されたワイヤによってつながれる必要がある。そのため、この半導体装置は、長いワイヤを用いなければならないことにより、電気的特性が悪化する。
また、特許文献１に記載された半導体装置の配線基板および特許文献２に記載された半導体装置の第１の配線基板には開口部が形成されており、その開口部には外部端子を配置させることができない。したがって、配線基板に形成された開口部の面積の分だけ、配線基板の、外部端子が取り付けられる部分の面積は制限される。そのため、半導体装置は、必要な機能を達成するために十分な数の外部端子を設けることができないことが考えられる。したがって半導体装置は、配線基板に、外部端子を配置させることができない開口部が形成されていないことが望ましい。
また、特許文献２に記載された半導体装置のように、第２の半導体チップと配線基板とをつなぐワイヤが長いと、ワイヤ同士が接触したり、ワイヤと半導体チップの端部とが接触したりすることにより、半導体装置に不具合が生じることが考えられる。ワイヤと半導体チップとの接触を防止するために、ワイヤを配線基板へ接続させる位置を半導体チップの端部から離すことも考えられるが、そのためには大きな配線基板を用いる必要があり、その分、半導体装置が大型化する。したがって、この観点からも半導体装置のワイヤは短い方が望ましい。
また、特許文献２に記載された半導体装置は、内部に第１の半導体チップの電極とワイヤとが配置された配線基板の開口部が、絶縁性の樹脂により形成された封止体で覆われている。ワイヤは、半導体チップの電極から配線基板の開口部を通り抜けて配線基板の下面に接続されているが、ワイヤの、開口部から外に出た部分も封止体で覆われており、封止体は配線基板の下面から隆起している。そのため、外部端子の高さが、隆起した封止体の高さより低い場合には、封止体が、半導体装置が二次実装される際の妨げとなることがあるため、外部端子は封止体の高さより高く形成される必要がある。外部端子は、略球形の半田ボールであるため、外部端子の高さを高くすると、その分、配線基板の面内方向の径も大きくなるので、外部端子を高密度に配置させることが困難になる。よって、半導体装置は、外部端子が取り付けられる面から隆起した部材を有さないことが望ましい。
また、いずれの半導体装置でも、半導体チップと配線基板との間にエラストマが配置されることにより、半導体チップと配線基板との熱膨張率の差により生じる応力を緩和して半導体装置の信頼性の向上が図られている。しかし、エラストマは高価な材料であるため、エラストマを用いることにより半導体装置の製造コストが高くなるため、半導体装置にはエラストマを用いないことが望ましい。
上述の問題点に鑑み、本発明は、電気的特性の優れた半導体装置およびこれを用いた半導体モジュールを提供することを目的とする。
上記目的を達成するため、本発明の半導体装置は、一方の面に複数の外部端子を備えた第１の配線基板と、該第１の配線基板の他方の面に一方の面が実装された第１の半導体チップと、該第１の半導体チップの他方の面に一方の面が実装された第２の半導体チップと、を有する半導体装置において、前記第１の配線基板の前記他方の面には、前記第１の半導体チップの前記一方の面に電気的に接続された第１の接続部と、前記第１の半導体チップの端部に近接して配置された第２の接続部と、が設けられ、前記第１の接続部および前記第２の接続部は前記外部端子に電気的に接続されており、前記第２の半導体チップの他方の面の端部に当接または近接して配置され、前記第２の半導体チップの前記他方の面に電気的に接続された第３の接続部と、前記第２の接続部と前記第３の接続部とを電気的に接続している導線と、をさらに有している。
本発明によれば、電気的特性の優れた半導体装置およびこれを用いた半導体モジュールを提供することができる。
次に、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の側断面図、図２はその半導体装置の上面図、図３はその半導体装置の下面図である。
図１に示すように、本実施形態に係る半導体装置１は、第１の配線基板５と、第１の配線基板５の上面にフリップチップ接続されて実装された第１の半導体チップ３と、第１の半導体チップ３の上面に実装された第２の半導体チップ１０と、第２の半導体チップ１０の上面にフリップチップ接続されて実装された第２の配線基板１１と、第１の配線基板５と第２の配線基板１１とを電気的に接続しているワイヤ１２と、第１の配線基板５の下面に取り付けられた外部端子９と、第１の配線基板５の上方を覆った封止部１３と、を有している。第１の配線基板５および第２の配線基板１１はポリイミド樹脂で形成されており、外部端子９は半田材料により略球形に形成されている。
第１の半導体チップ３の下面および第２の半導体チップ１０の上面の各々の中央部には、複数の電極パッド２がそれぞれ設けられており、第１の半導体チップ３の上面と第２の半導体チップ１０の下面とがＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）を介して接着されている。第１の半導体チップ３および第２の半導体チップ１０の電極パッド２上には、それぞれバンプ電極４が形成されている。
第１の配線基板５には、上側中央部に第１の接続部である複数の接続パッド６ａが設けられ、上側両端部に第２の接続部である複数の接続パッド６ｂが設けられ、下側中央領域に接続パッド６ａ，６ｂに配線１６ａを介して電気的に接続された複数のランド７が設けられている。第１の半導体チップ３の下面は、第１の配線基板５の上面にアンダーフィル材８を介して接着されている。第１の半導体チップ３の電極パッド２は、バンプ電極４を介して、第１の配線基板５の接続パッド６ａに電気的に接続されている。第１の配線基板５の両面には、接続パッド６ａ，６ｂおよびランド７以外の部分に、絶縁性のソルダレジストが設けられている。
第２の配線基板１１には、上側両端部に第３の接続部である複数の接続パッド６ｃが設けられ、下側中央部に第４の接続部である複数の接続パッド６ｄが設けられている。第２の配線基板１１の下面は、第２の半導体チップ１０の上面にアンダーフィル材８を介して接着されている。第２の半導体チップ１０の電極パッド２は、バンプ電極４を介して、第２の配線基板１１の接続パッド６ｄに電気的に接続されている。図２に示すように、第２の配線基板１１の下側中央部の接続パッド６ｄは、配線１６ｂを介して第２の配線基板１１の上側端部の接続パッド６ｃに電気的に接続されている。第２の配線基板１１の上側両端部の接続パッド６ｃはワイヤ１２を介して、第１の配線基板５の両端部の接続パッド６ｂにそれぞれ電気的に接続されている。第２の配線基板１１の両面には、接続パッド６ｃ，６ｄ以外の部分に、絶縁性のソルダレジストが設けられている。
第１の配線基板５の上方には、第１の半導体チップ３，第２の半導体チップ１０，ワイヤ１２等を覆うように封止部１３が形成されている。
また、図３に示すように、第１の配線基板５のランド７に設けられた外部端子９は格子状に配列されている。外部端子９は、直径約０．３５ｍｍの略球形に形成され、０．５ｍｍピッチで第１の配線基板５の中央領域に寄せて配置されている。
上述のように、本実施形態に係る半導体装置１では、第１の半導体チップ３の電極パッド２から、外部端子９が設けられた第１の配線基板５の下面まで、ワイヤを用いることなくバンプ電極４および接続パッド６ａを介して鉛直方向に直線的に電気的に接続されている。さらに、外部端子９が電極パッド２の直下近傍の中央領域に寄せて配置されているので、外部端子９と第１の半導体チップ３の電極パッド２とが短い距離で電気的に接続されている。このように、半導体装置１は、第１の半導体チップ３の電極パッド２と外部端子９とが短い距離で電気的に接続されることにより、電気的特性の向上が図られている。
また、半導体装置１は、第２の配線基板１１の接続パッド６ｃが上側両端部に配置されているため、第１の配線基板５の両端部の接続パッド６ｂと接続パッド６ｃとが近い位置にある。そのため、半導体装置１は、第１の配線基板５の接続パッド６ｂと第２の配線基板１１の接続パッド６ｃとを電気的に接続しているワイヤ１２は長さが短縮されている。このようにして、半導体装置１は電気的特性の向上が図られている。
なお、第１の配線基板５のランド７をさらに中央に寄せた位置に配置させることにより、外部端子９をさらに第１の配線基板５の中央部の接続パッド６ａに近い位置に配置させることができるため、半導体装置の電気的特性をさらに向上させることができる。また、外部端子９をさらに小さくすることにより、第１の配線基板５のランド７をさらに高密度に配置させることができるため、半導体装置の性能をさらに向上させることができる。
また、半導体装置１は、短いワイヤ１２が用いられているため、ワイヤ１２同士が接触することや、ワイヤ１２が半導体チップ３，１０の端部に接触することが抑制されており、信頼性の向上が図られている。さらに、半導体装置１では、ワイヤ１２が半導体チップ３，１０の端部に接触することが抑制されていることにより、第１の配線基板５の両端部の接続パッド６ｂは半導体チップ３，１０の端部に寄せた位置に配置させることができる。そのため、半導体装置１は、接続パッド６ｂを半導体チップ３，１０の端部に寄せた分だけ、第１の配線基板５が小型化されている。
また、半導体装置１には、外部端子９として直径約０．３５ｍｍの小さい半田ボールが用いられているため、外部端子９のランド７に対する接合面積が小さい。また外部端子９が第１の配線基板５の下面の中央領域に寄せて配置されているため、外部端子９が配置されている領域の面積が小さい。これにより、半導体装置１は、第１の半導体チップ３と第１の配線基板５との熱膨張係数の差などが原因で生じる第１の配線基板５の反りなどの影響によって、第１の配線基板５から外部端子９が外れるなどの不具合の発生が抑制されており、信頼性の向上が図られている。
また、半導体装置１は、第２の半導体チップ１０上に、第２の半導体チップ１０よりも封止部１３を形成している樹脂材料との密着性の良い第２の配線基板１１が設けられている。さらに、第２の配線基板１１は第１の配線基板５と同様の素材で同様の厚さに形成されていることにより、両基板の間には熱膨張量などの差が生じにくいため、半導体装置１の反りなどの発生が抑制されている。このようにして、半導体装置１は信頼性の向上が図られている。
また、半導体装置１では外部端子９が第１の配線基板５の下面の中央領域に寄せて配置されているため、半導体装置１は第１の配線基板５の下面に外部端子９が配置されていない広い空き領域を有している。そのため、半導体装置１が二次実装される際に、その空き領域にチップコン等の部品を取り付けることができ、そうすることにより半導体装置１が組み込まれた装置等の小型化を図ることができる。
次に、図４〜６を参照して、本実施形態に係る半導体装置１の製造方法について説明する。
まず、図４を参照して、本実施形態に係る半導体装置１の第２の半導体チップ１０から上の部分を製造する工程について説明する。
図４は本実施形態に係る半導体装置の第２の半導体チップから上の部分の製造過程における側断面図である。図２に示すように、第２の配線基板１１には複数の接続パッド６ｃ，６ｄおよび所定の回路が設けられている。
まず、図４（ａ）に示すように、半導体ウエハ１４に設けられた電極パッド２上にワイヤバンプによりバンプ電極４が形成される。次に、図４（ｂ）に示すように、半導体ウエハ１４上に、バンプ電極４の近傍以外の部分をマスク処理した状態でアンダーフィル材８が塗布されることにより、バンプ電極４の近傍のみにアンダーフィル材８が選択的に配置される。次に、図４（ｃ）に示すように、第２の配線基板１１が半導体ウエハ１４上に、アンダーフィル材８を押しつぶすように押圧されることによりフリップチップ接続されて実装される。
図４（ｃ）に示す状態において、半導体ウエハ１４上のバンプ電極４と第２の配線基板１１の接続パッド６ｄとは電気的に接続されており、アンダーフィル材８は半導体ウエハ１４と第２の配線基板１１との間に延ばされて広がっている。また、図２に示すように、第２の配線基板１１には開口部１５が形成されていることにより、アンダーフィル材８が広がる際に内部にボイドが発生することが防止されている。
その後、図４（ｄ）に示すように、半導体ウエハ１４はダイシングされることにより個々に分離される。半導体装置１は、このようにウエハレベルで製造されることにより、製造効率の向上および製造コストの低減が図られている。なお、第２の配線基板１１は、第２の半導体チップ１０よりも小さく形成されており、第２の配線基板１１の上面の、第２の半導体チップ１０のダイシングによる切断面から内側に５０μｍの距離にある位置より内側に収まるように配置されている。これにより、第２の半導体チップ１０がダイシングされる際に、ダイシングブレードが第２の配線基板１１に接触することを抑制できる。このようにして、半導体装置１は製造歩留りの向上が図られている。
次に、図５を参照して、本実施形態に係る半導体装置１の第１の半導体チップ３から下の部分を製造する工程について説明する。
図５は本実施形態に係る半導体装置の第１の半導体チップから下の部分の製造過程における側断面図である。第１の配線基板５には、第２の配線基板１１と同様に、複数の接続パッド６ａ，６ｂおよび所定の回路が設けられている。
まず、図５（ａ）に示すように、半導体ウエハ１４に設けられた電極パッド２上にワイヤバンプによりバンプ電極４が形成される。次に、図５（ｂ）に示すように、第１の配線基板５の中央部の接続パッド６ａの近傍以外の部分をマスク処理した状態でアンダーフィル材８が塗布されることにより、第１の配線基板５の中央部の接続パッド６ａの近傍のみにアンダーフィル材８が選択的に配置される。その後、半導体ウエハ１４はダイシングされることにより個々に分離される。次に、図５（ｃ）に示すように、第１の半導体チップ３が、第１の配線基板５上に、アンダーフィル材８を押しつぶすように押圧されることによりフリップチップ接続されて実装される。
図５（ｃ）に示す状態において、第１の配線基板５の接続パッド６ａと第１の半導体チップ３のバンプ電極４とは電気的に接続されており、アンダーフィル材８は第１の配線基板５と第１の半導体チップ３との間に延ばされて広がっている。
次に、図６を参照して、本実施形態に係る半導体装置１の第１の半導体チップ３と第２の半導体チップ１０とが接着されて、半導体装置１が完成するまでの工程について説明する。
図６は本実施形態に係る半導体装置の製造過程における側断面図である。
まず、図６（ａ）に示すように、第１の半導体チップ３に第２の半導体チップ１０がＤＡＦを介して接着されることにより、半導体装置１の第１の半導体チップ３から下の部分に、第２の半導体チップ１０から上の部分が取り付けられる。
その後、図６（ｂ）に示すように、第１の配線基板５の接続パッド６ｂと第２の配線基板１１の接続パッド６ｄとが、ワイヤ１２によって電気的に接続される。次に、図６（ｃ）に示すように、第１の配線基板５上に、半導体装置１の第１の配線基板５より上の部分を覆うように封止部１３が形成される。次に、図６（ｄ）に示すように、第１の配線基板５の下面の各ランド７にそれぞれ外部端子９が取り付けられる。その後、図６（ｅ）に示すように、第１の配線基板５および封止部１３がダイシングされることにより個々に分離され、半導体装置１が完成する。
（第２の実施形態）
図７は、本発明の第２の実施形態に係る半導体装置のバンプ電極およびその周辺部分の拡大側断面図である。本実施形態に係る半導体装置１ａは、第１の配線基板５ａおよび第２の配線基板１１ａに接続開口部１７ａが形成されている。第１の半導体チップ３ａおよび第２の半導体チップ１０ａのバンプ電極４ａは、第１の配線基板５ａおよび第２の配線基板１１ａの各接続開口部１７ａに入り込んだ状態で、それぞれ接続パッド６ｅに電気的に接続されている。なお、本実施形態に係る半導体装置１ａは、バンプ電極およびその周辺部分以外の構成は第１の実施形態に係る半導体装置１と同様である。
半導体装置１ａは、第１の半導体チップ３ａのバンプ電極４ａが、第１の配線基板５ａの接続開口部１７ａに入り込んだ状態で接続パッド６ｅに接続されていることにより、第１の半導体チップ３ａの電極パッド２ａから、外部端子９ａが設けられた第１の配線基板５ａの下面まで、さらに短い距離で電気的に接続されている。このようにして、半導体装置１ａは電気的特性の向上が図られている。
また、半導体装置１ａは、接続開口部１７ａ内にメッキ膜１８が形成されることにより、バンプ電極４ａと接続パッド６ｅとの接触抵抗の低減が図られている。メッキ膜１８は、たとえば、銅（Ｃｕ），ニッケル（Ｎｉ），金（Ａｕ）の３層にメッキ処理が施されることにより形成される。
また、半導体装置１ａは、接続開口部１７ａにバンプ電極４ａが入り込んでいる分だけ薄型化されている。
（第３の実施形態）
図８は、本発明の第３の実施形態に係る半導体装置の側断面図である。本実施形態の半導体装置１ｂでは、第２の配線基板１１ｂの配線に、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）実装などに用いられるフィルムリードを用いている。なお、本実施形態に係る半導体装置１ｂは、第２の配線基板１１ｂの配線以外の構成は第１の実施形態に係る半導体装置１と同様である。
半導体装置１ｂでは、フィルムリード１９が第２の半導体チップ１０ｂのバンプ電極４ｂにインナーリードボンディングされている。このインナーリードボンディングは、高精度に複数の半導体装置について一括して行うことが可能であり、半導体装置１ｂは、フィルムリードを用いることによって量産性の向上が図られている。なお、インナーリードボンディングされるために第２の配線基板１１ｂには接続開口部１７ｂが形成されているが、接続開口部１７ｂはインナーリードボンディングの際に溶剤が蒸発することなどにより発生するガスを半導体装置１ｂの外に逃がす働きもする。
（第４の実施形態）
図９は、本発明の第４の実施形態に係る半導体装置の側断面図である。本実施形態に係る半導体装置１ｃは、第１の半導体チップ３ｃおよび第２の半導体チップ１０ｃを有している。また、半導体装置１ｃは上部に配線基板を備えていない。なお、本実施形態に係る半導体装置１ｃは、半導体チップ３ｃ，１０ｃの構成および上部に配線基板を備えていないこと以外の構成は第１の実施形態に係る半導体装置１と同様である。
半導体装置１ｃの第１の半導体チップ３ｃと第２の半導体チップ１０ｃとは種類および大きさの異なる半導体チップである。このように、半導体装置１ｃによれば、第１の実施形態に係る半導体装置１と同様に電気的特性の向上が図れ、種類の異なる半導体チップを一体として機能させることができるため、高機能のシステムインパッケージを実現することができる。また、半導体チップの大きさをさまざまに変更することができるため、半導体装置の多様な設計が可能である。
また、半導体装置１ｃは、第２の半導体チップ１０ｃの封止部１３ｃへの密着性が十分に確保できているため、上部の配線基板を省くことにより、製造コストの低減が図られている。
（第５の実施形態）
図１０は、本発明の第４の実施形態に係る半導体モジュールの部分側断面図である。本実施形態に係る半導体モジュールは、上段および下段の２段に構成されており、上段および下段にそれぞれ本発明の第１の実施形態に係る少なくとも１つの半導体装置１を有している。この半導体モジュールは、下段の半導体装置１の上面に、上段の半導体装置１の下面の空き領域が近接するように配置されている。
この半導体モジュールは、半導体装置１を２段に構成し、２次元的に並べるよりも高密度に配置されることにより小型化が図られている。また、図１１に示すように、半導体モジュールの上段の半導体装置１は、下段の半導体装置１の上面に上段の半導体装置１の下面の空き領域が当接して積載されていてもよい。
なお、本実施形態の半導体モジュールは２段に構成されているが、半導体モジュールの許容される高さに応じて２段より多く配置させることにより、半導体モジュールの、同じ実装面積での高性能化を図ることができる。
以上述べたように、本実施形態に係る半導体モジュールによれば、電気的特性の向上が図られた半導体装置１が高密度に実装された半導体モジュールを提供することができる。
本発明の第１の実施形態に係る半導体装置の側断面図である。 図１に示した半導体装置の上面図である。 図１等に示した半導体装置の下面図である。 図１等に示した半導体装置の第２の半導体チップから上の部分の製造過程における側断面図である。 図１等に示した半導体装置の第１の半導体チップから下の部分の製造過程における側断面図である。 図１等に示した半導体装置の製造過程における側断面図である。 本発明の第２の実施形態に係る半導体装置のバンプ電極およびその周辺の拡大側断面図である。 本発明の第３の実施形態に係る半導体装置の側断面図である。 本発明の第４の実施形態に係る半導体装置の側断面図である。 本発明の第５の実施形態に係る半導体モジュールの部分側断面図である。 本発明の第５の実施形態に係る半導体モジュールの部分側断面図である。
符号の説明
１，１ａ，１ｂ，１ｃ 半導体装置
２，２ａ 電極パッド
３，３ａ，３ｃ 第１の半導体チップ
４，４ａ，４ｂ バンプ電極
５，５ａ 第１の配線基板
６ａ，６ｂ，６ｃ，６ｄ，６ｅ 接続パッド
７ ランド
８ アンダーフィル材
９，９ａ 外部端子
１０，１０ａ，１０ｂ，１０ｃ 第２の半導体チップ
１１，１１ａ，１１ｂ 第２の配線基板
１２ ワイヤ
１３，１３ｃ 封止部
１４ 半導体ウエハ
１５ 開口部
１６ａ，１６ｂ 配線
１７ａ，１７ｂ 接続開口部
１８ メッキ膜
１９ フィルムリード

Claims (8)

  1. 一方の面に複数の外部端子を備えた第１の配線基板と、該第１の配線基板の他方の面に一方の面が実装された第１の半導体チップと、該第１の半導体チップの他方の面に一方の面が実装された第２の半導体チップと、を有する半導体装置において、
    前記第１の配線基板の前記他方の面には、前記第１の半導体チップの前記一方の面に電気的に接続された第１の接続部と、前記第１の半導体チップの端部に近接して配置された第２の接続部と、が設けられ、前記第１の接続部および前記第２の接続部は前記外部端子に電気的に接続されており、
    前記第２の半導体チップの他方の面の端部に当接または近接して配置され、前記第２の半導体チップの前記他方の面に電気的に接続された第３の接続部と、前記第２の接続部と前記第３の接続部とを電気的に接続している導線と、をさらに有することを特徴とする半導体装置。
  2. 前記外部端子および前記第１の接続部が前記第１の配線基板の中央領域に配置されている、請求項１に記載の半導体装置。
  3. 前記第２の半導体チップの前記他方の面に第２の配線基板が実装されており、前記第２の配線基板に前記第３の接続部が配置されている、請求項１または２に記載の半導体装置。
  4. 前記第１の配線基板と前記第２の配線基板とは、素材および厚さが実質的に同一である、請求項３に記載の半導体装置。
  5. 前記第２の配線基板はフィルムリードにより配線されている、請求項３または４に記載の半導体装置。
  6. 前記第１の半導体チップはバンプ電極を有し、前記第１の接続部は接続開口部を有し、前記バンプ電極の少なくとも一部が前記接続開口部に入り込んだ状態で、前記第１の接続部と前記バンプ電極とが電気的に接続されている、請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記接続開口部にはメッキ膜が形成されている、請求項６に記載の半導体装置。
  8. 請求項２に記載の半導体装置を複数有し、一の前記半導体装置の前記第１の配線基板の前記一方の面の前記中央領域以外の部分が、他の前記半導体装置の前記第２の半導体チップの前記他方の面側の外面に当接または近接して、少なくとも２段に配置された半導体モジュール。
JP2008010513A 2008-01-21 2008-01-21 半導体装置およびこれを有する半導体モジュール Expired - Fee Related JP5543071B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008010513A JP5543071B2 (ja) 2008-01-21 2008-01-21 半導体装置およびこれを有する半導体モジュール
US12/349,809 US7969019B2 (en) 2008-01-21 2009-01-07 Module with stacked semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008010513A JP5543071B2 (ja) 2008-01-21 2008-01-21 半導体装置およびこれを有する半導体モジュール

Publications (2)

Publication Number Publication Date
JP2009176763A true JP2009176763A (ja) 2009-08-06
JP5543071B2 JP5543071B2 (ja) 2014-07-09

Family

ID=40875820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010513A Expired - Fee Related JP5543071B2 (ja) 2008-01-21 2008-01-21 半導体装置およびこれを有する半導体モジュール

Country Status (2)

Country Link
US (1) US7969019B2 (ja)
JP (1) JP5543071B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022515802A (ja) * 2018-12-29 2022-02-22 広東美的制冷設備有限公司 高集積パワーモジュール及び電気器具

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2003086760A (ja) * 2001-09-12 2003-03-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP2006286782A (ja) * 2005-03-31 2006-10-19 Elpida Memory Inc 配線基板、半導体装置、及び半導体装置の製造方法
JP2006294824A (ja) * 2005-04-08 2006-10-26 Elpida Memory Inc 積層型半導体装置
JP2006324665A (ja) * 2005-05-16 2006-11-30 Stats Chippac Ltd オフセット集積回路パッケージオンパッケージ積層システム
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4094074B2 (ja) 1996-03-22 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路装置
JP2001085609A (ja) 1999-09-17 2001-03-30 Hitachi Ltd 半導体装置およびその製造方法
AU2002352783A1 (en) * 2001-11-20 2003-06-10 The Regents Of The University Of California Methods of fabricating highly conductive regions in semiconductor substrates for radio frequency applications
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
JP2007287906A (ja) * 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026155A1 (fr) * 1999-10-01 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2003086760A (ja) * 2001-09-12 2003-03-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP2006286782A (ja) * 2005-03-31 2006-10-19 Elpida Memory Inc 配線基板、半導体装置、及び半導体装置の製造方法
JP2006294824A (ja) * 2005-04-08 2006-10-26 Elpida Memory Inc 積層型半導体装置
JP2006324665A (ja) * 2005-05-16 2006-11-30 Stats Chippac Ltd オフセット集積回路パッケージオンパッケージ積層システム
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022515802A (ja) * 2018-12-29 2022-02-22 広東美的制冷設備有限公司 高集積パワーモジュール及び電気器具
JP7174856B2 (ja) 2018-12-29 2022-11-17 広東美的制冷設備有限公司 高集積パワーモジュール及び電気器具

Also Published As

Publication number Publication date
US7969019B2 (en) 2011-06-28
US20090184430A1 (en) 2009-07-23
JP5543071B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
KR100610170B1 (ko) 반도체 장치 및 그 제조 방법
US6731009B1 (en) Multi-die assembly
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
US20060108666A1 (en) Semiconductor device and method of fabricating the same
KR20080094251A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US20130026658A1 (en) Wafer level chip scale package for wire-bonding connection
JP2002110898A (ja) 半導体装置
JP2006344824A (ja) 半導体装置および半導体装置の製造方法
US20090146314A1 (en) Semiconductor Device
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JP2012033613A (ja) 半導体装置および半導体装置の製造方法
JP5543071B2 (ja) 半導体装置およびこれを有する半導体モジュール
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
EP3182449A1 (en) Semiconductor package
US20170040289A1 (en) Semiconductor package
JP2006202997A (ja) 半導体装置およびその製造方法
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
US11670574B2 (en) Semiconductor device
KR100199287B1 (ko) 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP)
TWI575619B (zh) 半導體封裝結構及其製作方法
US20090014874A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
CN115954329A (zh) 扇出型封装结构及其制造方法
JP5367542B2 (ja) 電気コネクタ
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5543071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees