JP2006324665A - オフセット集積回路パッケージオンパッケージ積層システム - Google Patents

オフセット集積回路パッケージオンパッケージ積層システム Download PDF

Info

Publication number
JP2006324665A
JP2006324665A JP2006136747A JP2006136747A JP2006324665A JP 2006324665 A JP2006324665 A JP 2006324665A JP 2006136747 A JP2006136747 A JP 2006136747A JP 2006136747 A JP2006136747 A JP 2006136747A JP 2006324665 A JP2006324665 A JP 2006324665A
Authority
JP
Japan
Prior art keywords
package
offset
integrated circuit
base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006136747A
Other languages
English (en)
Other versions
JP4402074B2 (ja
JP2006324665A5 (ja
Inventor
Il Kwon Shim
イル・クウォン・シム
Byung Joon Han
ビョン・ジュン・ハン
Seng Guan Chow
セン・グアン・チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of JP2006324665A publication Critical patent/JP2006324665A/ja
Publication of JP2006324665A5 publication Critical patent/JP2006324665A5/ja
Application granted granted Critical
Publication of JP4402074B2 publication Critical patent/JP4402074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

【課題】ここの集積回路の実際の故障モードを検査でき、集積回路の密度および小型化を高める手段を提供する。
【解決手段】ベース基板１０４を設けることと、コンタクトパッド１１９をベース基板１０４上に形成することと、第１の集積回路１１０をベース基板１０４上に取付けることと、ベースパッケージ本体１１６を第１の集積回路１１０を囲むように形成することと、オフセット基板１２２を設けることと、第２の集積回路１２８をオフセット基板１２２上に取付けることと、オフセット基板１２２をベースパッケージ本体１１６上に置き、オフセット基板１２２をコンタクトパッド１１９に結合することとを含むオフセット集積回路パッケージオンパッケージ積層システム１００が提供される。
【選択図】図１

Description

関連出願の相互参照
この出願は、２００５年５月１６日に出願された米国仮特許出願連続番号第６０／５９４，８８４号の利益を主張する。
この出願は、「オフセット集積回路パッケージオンパッケージ積層システム（Offset Integrated Circuit Package-on-Package Stacking System）」と題される、シム（Shim）らによって同時に出願された米国特許出願に関連する主題を含む。関連出願はスタッツ・チップパック・リミテッド（STATS ChipPAC Ltd.）に譲渡され、事件番号２７−１７３によって識別される。
技術分野
この発明は概して集積回路パッケージシステムに関し、より特定的には、積み重ねられたパッケージを有する集積回路パッケージシステムのためのシステムに関する。
背景技術
集積回路を他の回路と接続するために、集積回路をリードフレームまたは基板に取付けることが一般的である。各々の集積回路は、極めて高純度の金またはアルミニウムのワイヤを使用してリードフレームのリードフィンガーパッドに個々に接続されるボンディングパッドを有する。このアセンブリは、次いで、成形されたプラスチックまたはセラミックの本体にアセンブリを個々に封入することによってパッケージ化されて、集積回路パッケージを作る。
集積回路パッケージング技術では、単一の回路板または回路基板に取付けられる集積回路の数の増加がみられてきた。新しいパッケージングの設計は、集積回路の物理的な大きさおよび形状などの形状要因の点でよりコンパクトであり、集積回路の密度全体の大幅な増加をもたらしている。しかしながら、集積回路の密度は、個々の集積回路を基板に取付けるのに利用可能な「リアルエステート」によって制限され続ける。ＰＣ、計算サーバ、および記憶サーバなどのより大きな形状要因のシステムであっても、同一の「リアルエステート」またはより小さな「リアルエステート」の中により多くの集積回路が必要となる。携帯電話、デジタルカメラ、音楽プレーヤ、ＰＤＡ、およびロケーションベースの装置などの携帯型個人用電子機器の必要性は、特に切実であり、集積回路の密度の必要性をさらに推し進めてきた。
この集積回路の密度の増加は、２つ以上の集積回路がパッケージ化され得るマルチチップパッケージの発展を招いてきた。各々のパッケージは、個々の集積回路、および集積回路が周囲の回路に電気的に接続されることを可能にする相互接続線の１つ以上の層に機械的な支持をもたらす。現在のマルチチップパッケージは、通常マルチチップモジュールとも称されるが、典型的には、別個の集積回路構成要素の組が直接に取付けられるＰＣＢ基板から成る。このようなマルチチップパッケージは、集積回路の密度および小型化を高め、信号伝搬速度を向上させ、集積回路全体の大きさおよび重量を低減し、性能を向上させ、コストを下げることがわかってきた。これらはすべて、コンピュータ業界の第一義的な目標である。
マルチチップパッケージはさらに、垂直に配置されていようと、水平に配置されていようと、問題を提示する可能性がある。なぜなら、マルチチップパッケージは通常、集積回
路および集積回路の接続部が検査され得る前に予め組立てられなければならないからである。したがって、集積回路がマルチチップモジュールにおいて取付けられ、接続されるとき、個々の集積回路および接続部は個々に検査されることができず、より大きな回路に組立てられる前に品質保証チップ（「known-good-die」）（「ＫＧＤ」）を識別することが不可能である。その結果、従来のマルチチップパッケージは組立プロセスの歩留りの問題を招く。したがって、ＫＧＤを識別しないこの製造プロセスは信頼性の低いものになり、組立ての欠陥を被りやすい。
さらに、典型的なマルチチップパッケージにおいて垂直に積み重ねられた集積回路は、水平に配置された集積回路パッケージの問題以上に問題を提示する可能性があり、これはさらに製造プロセスを複雑にする。個々の集積回路の実際の故障モードを検査し、したがって実際の故障モードを判断することはより困難である。さらに、基板および集積回路は、組立または検査の間に損傷を受けることが多く、これは製造プロセスを複雑にし、コストを増大させる。垂直に積み重ねられた集積回路の問題は利点よりも大きい可能性がある。
したがって、改良されたパッケージング方法、システム、および設計の必要性が依然として残されている。家庭用電子機器の小型化および限られた空間により精巧な機能を求める需要を考慮して、これらの問題に対する解決策が見出されることが益々重要である。商業的な競争圧力の益々の増加、顧客の期待の高まり、および市場において意義のある製品の差別化のための機会が減少していることを考慮して、これらの問題に対する解決策が見出されることが益々重要である。さらに、コストを節約し、効率を高め、このような競争圧力に対処する必要性が益々増大することにより、これらの問題に対する解決策が見出されなければならないという重大な必要性にさらなる緊急性が加わる。
これらの問題に対する解決策は長く求められてきたが、先行技術の開発は如何なる解決策も教示または提案せず、したがって、これらの問題に対する解決策は長く当業者に発見されて来なかった。
発明の開示
この発明は、ベース基板を設けることと、コンタクトパッドをベース基板上に形成することと、第１の集積回路をベース基板上に取付けることと、ベースパッケージ本体を第１の集積回路を囲むように形成することと、オフセット基板を設けることと、第２の集積回路をオフセット基板上に取付けることと、オフセット基板をベースパッケージ本体上に置くことを含む、オフセット基板をコンタクトパッドに結合することとを含むオフセット集積回路パッケージオンパッケージ積層システムを提供する。
この発明の特定の実施例は、上述の実施例に加えてまたは上述の実施例の代わりに他の局面を有する。この局面は、添付の図面を参照して取り入れられるときに以下の詳細な説明を読むことによって当業者に明らかになる。
発明を実施するための最良の形態
以下の実施例は、当業者がこの発明をなし、使用することができるように十分詳細に記載される。この開示に基づいて他の実施例が明らかであろうということが理解されるべきであり、この発明の範囲から逸脱することなくプロセスまたは機械的な変更がなされ得ることが理解されるべきである。
以下の記載では、この発明を完全に理解できるようにするために多くの具体的な詳細が与えられる。しかしながら、この発明はこれらの具体的な詳細がなくても実施され得ることが明らかである。この発明を曖昧にするのを避けるために、いくつかの周知の回路、システムの構成、およびプロセスのステップは詳細に開示されない。
同様に、この装置の実施例を示す図面は半概略的であり、一定の比例に応じて描かれているわけではなく、特に、寸法のうちのいくつかは表示を明確にするためのものであり、図面を描く際に大幅に誇張されて示される。さらに、共通のいくつかの特徴を有する複数の実施例が開示され、記載される場合には、それらの記載、説明、および理解を明確にし、容易にするために、同様および同一の特徴はそれぞれ、同一の参照番号を用いて通常は記載される。
本明細書において使用される「水平な」という用語は、向きにかかわらず、パッケージ基板の面または表面に平行な面として規定される。「垂直な」という用語は、今まさに規定された水平位置に直交する方向を指す。「上方に」、「下方に」、「底部」、「上部」、「側」（「側壁」におけるように）、「より高い」、「より低い」、「より上の」、「真上に」、および「真下に」などの用語は、水平面に対して規定される。「上に（on）」という用語は、要素間に直接的な接触があることを意味する。本明細書において使用される「処理する」という用語は、記載される構造を形成する際に必要な材料のスタンピング、鍛造、パターニング、露光、現像、エッチング、洗浄、および／もしくは除去またはレーザトリミングを含む。
ここで図１を参照して、この発明の実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００の断面図が示される。オフセット集積回路パッケージオンパッケージ積層システム１００の断面図は、ベース上部面１０６およびベース底部面１０８を備えるベース基板１０４を有する、ボールグリッドアレイパッケージなどのベースパッケージ１０２を示す。第１の集積回路１１０は、ダイ接着材料などの接着剤１１２でベース上部面１０６に取付けられる。第１の集積回路１１０は、ボンドワイヤ、はんだバンプ、はんだコラム、またはスタッドバンプなどの電気的な相互接続部１１４によってベース上部面１０６に結合される。成形材料などのベースパッケージ本体１１６は、第１の集積回路１１０、電気的な相互接続部１１４、およびベース上部面１０６の一部を囲むように射出成形される。はんだボール、はんだコラムインターポーザまたはスタッドバンプなどのシステム相互接続部１１８は、システムの次のレベル（図示せず）に取付けるためにベース底部面１０８に取付けられる。コンタクトパッド１１９のアレイは、ベースパッケージ本体１１６の周りの領域に分散される。
上部面１２４および底部面１２６を備えるオフセット基板１２２を有するオフセットパッケージ１２０は、オフセット位置でベースパッケージ１０２に取付けられる。オフセットパッケージ１２０は、接着剤１１２で上部面１２４に取付けられた第２の集積回路１２８を有する。第２の集積回路１２８は、電気的な相互接続部１１４によって上部面１２４に結合される。成形材料などのオフセットパッケージ本体１３０は、第２の集積回路１２８、上部面１２４、および電気的な相互接続部１１４を覆って射出成形される。システム相互接続部１１８は、オフセット基板１２２の底部面１２６に取付けられる。オフセットパッケージ１２０はベースパッケージ１０２に取付けられ、その結果、オフセット基板１２２の底部面１２６はベースパッケージ本体１１６およびシステム相互接続部１１８の上に置かれる。この構成は、印刷回路基板（図示せず）上で必要とされる空間を低減するが、オフセット集積回路パッケージオンパッケージ積層システム１００の一部の上に低いプロファイルを維持する。
ここで図２を参照して、この発明の実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００のためのベースパッケージ１０２の上面図が示される。図１のベースパッケージ１０２の上面図は、図１のベース上部面１０６上の、図１のベースパッケージ本体１１６を示し、ベース上部面１０６は、図１のコンタクトパッド１１９のアレイおよび受動構成要素２０４を有する。アウトライン２０６は、図１のオフセットパッケージ１２０によって覆われることになる領域を示す。コンタクトパッド１１９のアレイは、図１のオフセットパッケージ１２０の、図１のシステム相互接続部１１８と整列するように間隔をあけられる。コンタクトパッド１１９の非対称的なアレイは、オフセットパッケージ１２０がベースパッケージ本体１１６上に延在することを可能にする。
ここで図３を参照して、この発明の実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００の組立てられたパッケージ３００の上面図が示される。組立てられたパッケージ３００の上面図は、ベースパッケージ本体１１６、受動構成要素２０４、および上に取付けられたオフセットパッケージ１２０を有するベース上部面１０６を示す。切断線４−４は、図４における図面の位置を示す。
ここで図４を参照して、切断線４−４に沿った図３のオフセット集積回路パッケージオンパッケージ積層システム１００の断面図が示される。オフセット集積回路パッケージオンパッケージ積層システム１００の断面図は、上に取付けられたオフセットパッケージ１２０を有するベースパッケージ１０２を示す。オフセット基板１２２の底部面１２６はベースパッケージ本体１１６の上にある。ベースパッケージ本体１１６は、リフロープロセス中にシステム相互接続部１１８の崩壊を防ぐオフセットパッケージ１２０を支持する。
ここで図５を参照して、この発明の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システム５００の断面図が示される。オフセット集積回路パッケージオンパッケージ積層システム５００の断面図は、システム相互接続部１１８を介して電気的に結合されるオフセットパッケージ１２０を有するベースパッケージ１０２を示す。ダイ接着材料またはエポキシ樹脂などの隙間充填接着剤５０２が、ベースパッケージ本体１１６とオフセット基板１２２の底部面１２６との間に塗布される。隙間充填接着剤５０２の塗布は、パッケージ構造にさらなる機械的な安定性をもたらす。
ここで図６を参照して、この発明の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００のためのベースパッケージ６００の上面図が示される。ベースパッケージ６００の上面図は、ベースモールドキャップ６０４、システムコンタクト６０６のアレイ、およびアウトライン６０８を有するベース基板上部６０２を示し、アウトライン６０８は図１のオフセットパッケージ１２０を加えることによって覆われるであろう領域を示す。
ここで図７を参照して、この発明の別の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００のためのベースパッケージ７００の上面図が示される。ベースパッケージ７００の上面図は、ベースモールドキャップ７０４、ベースモールドキャップ７０４の周りに部分的に分散されるコンタクトパッド７０６のアレイを有するベース基板上部７０２を示す。アウトライン７０８は、図１のオフセットパッケージ１２０が加えられる場合に、それを加えることによって覆われるであろう領域を示す。コンタクトパッド７０６のアレイは、ベースパッケージ７００とオフセットパッケージ１２０との間に電気的なインターフェイスをもたらす。
ここで図８を参照して、この発明のさらに別の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００のためのベースパッケージ８００の上面図が示される。ベースパッケージ８００の上面図は、ベースモールドキャップ８０４、
システムコンタクトパッド８０６のアレイ、フリップチップ集積回路などの能動素子８０８、受動構成要素２０４、およびオフセットパッケージアウトライン８１０を有するベース基板上部８０２を示し、オフセットパッケージアウトライン８１０は図１のオフセットパッケージ１２０を加えることによって覆われるであろう領域を示す。オーバーラップ領域８１２は、ベースモールドキャップ８０４とオフセットパッケージ１２０との間の接触領域を示す。ベースモールドキャップ８０４の角はオフセットパッケージ１２０によって覆われることになり、オフセットパッケージ１２０はベースモールドキャップ８０４の上に置かれることになる。能動素子８０８はオフセットパッケージ１２０の下に置かれ、図１のオフセット基板１２２の、図１の底部面１２６と接触することはない。
ここで図９を参照して、この発明のさらに別の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システム１００のためのベースパッケージ９００の上面図が示される。ベースパッケージ９００の上面図は、ベースモールドキャップ９０４、システムコンタクトパッド９０６のアレイ、小さなアウトラインの集積回路などの図８の能動素子８０８、受動構成要素２０４、およびオフセットパッケージアウトライン９１０を有するベース基板上部９０２を示し、オフセットパッケージアウトライン９１０は図１のオフセットパッケージ１２０を加えることによって覆われるであろう領域を示す。オフセットパッケージ１２０は、オフセットパッケージがベースモールドキャップの端縁と整列された状態で、ベースモールドキャップ９０４の上に置かれることになる。能動素子８０８は、ベースパッケージ９００内の回路、システムコンタクトパッドのアレイ、またはそれらの組合せに電気的に接続される能動的な小さなアウトラインの集積回路構成要素であり得る。
ここで図１０を参照して、この発明の実施例に従ってオフセット集積回路パッケージオンパッケージ積層システム１００を製造するためのオフセット集積回路パッケージオンパッケージ積層システム１０００のフロー図が示される。システム１０００は、ブロック１００２においてベース基板を設けることと、ブロック１００４においてコンタクトパッドをベース基板上に形成することと、ブロック１００６において第１の集積回路をベース基板上に取付けることと、ブロック１００８においてベースパッケージ本体を第１の集積回路を囲むように形成することと、ブロック１０１０においてオフセット基板を設けることと、ブロック１０１２において第２の集積回路をオフセット基板上に取付けることと、ブロック１０１４においてオフセット基板をベースパッケージ本体上に置くことを含む、オフセット基板をコンタクトパッドに結合することとを含む。
より詳細には、この発明の実施例に従って、オフセット集積回路パッケージオンパッケージ積層システムを製造するためのシステムは以下のとおりに実行される。
１．システム相互接続部を有するベース基板を設けること。（図１）
２．コンタクトパッドをベース基板上に形成すること。（図１）
３．第１の集積回路をコンタクトパッドに結合することを含む、第１の集積回路をベース基板上に取付けること。（図１）
４．成形材料を射出することを含む、ベースパッケージ本体を第１の集積回路を囲むように形成すること。（図１）
５．システム相互接続部を設けることを含む、オフセット基板を設けること。（図１）
６．オフセットパッケージ本体を第２の集積回路を覆って形成することを含む、第２の集積回路をオフセット基板上に取付けること。（図１）
７．オフセット基板をベースパッケージ本体上に置くことを含む、オフセット基板をコンタクトパッドに結合すること。（図１）
このように、この発明は多くの局面を有することが分かってきた。
空間が限られている家庭用電子機器装置において、オフセット集積回路パッケージオンパッケージ積層システムは限られた空間により多くの機能を加えることができることが分かってきた。
原理的な局面は、この発明がさらなるパッケージの大きさを追加することなくさらなる構成要素をベース基板上に追加する柔軟性を有することである。
この発明のさらに別の重要な局面は、コストの低減、システムの単純化、および性能の向上という歴史的傾向をこの発明が有益に支持し、要求に応えることである。
この発明のこれらのおよび他の有益な局面は、その結果、技術の状態を少なくとも次のレベルにまで推し進める。
このように、この発明のオフセット集積回路パッケージオンパッケージ積層システムは、利用可能な空間を減少させてきた家庭用電子機器において集積回路の密度を増大させるための重要で、今まで知られておらず、利用できなかった解決策、機能、および機能的な局面を提供することが分かってきた。結果として生じるプロセスおよび構成は、単純明快なものであり、費用対効果が高く、複雑ではなく、非常に汎用性のある効果的なものであり、公知の技術を適合させることによって実現されることができ、したがって、従来の製造プロセスおよび技術と十分に互換性のあるオフセット集積回路パッケージオンパッケージ積層装置を効率的および経済的に製造することに容易に適合される。
この発明は具体的な最良の形態に関連して記載されてきたが、多くの代替例、修正例、および変形例が上の記載の観点で当業者に明らかであることが理解されるべきである。したがって、上の記載は、含まれる特許請求の範囲内のすべてのこのような代替例、修正例、および変形例を包含するように意図される。これまで本明細書に記載されたすべての事項、または添付の図面に示されたすべての事項は、例示的および非限定的な意味で解釈されるべきである。
この発明の実施例におけるオフセット集積回路パッケージオンパッケージ積層システムの断面図である。 この発明の実施例におけるオフセット集積回路パッケージオンパッケージ積層システムのためのベースパッケージの上面図である。 この発明の実施例におけるオフセット集積回路パッケージオンパッケージ積層システムの組立てられたパッケージの上面図である。 切断線４−４に沿った図３のオフセット集積回路パッケージオンパッケージ積層システムの断面図である。 この発明の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システムの断面図である。 この発明の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システムのためのベースパッケージの上面図である。 この発明の別の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システムのためのベースパッケージの上面図である。 この発明のさらに別の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システムのためのベースパッケージの上面図である。 この発明のさらに別の代替的な実施例におけるオフセット集積回路パッケージオンパッケージ積層システムのためのベースパッケージの上面図である。 この発明の実施例においてオフセット集積回路パッケージオンパッケージ積層システムを製造するためのオフセット集積回路パッケージオンパッケージ積層システムのフロー図である。
符号の説明
１０４ ベース基板
１１０ 第１の集積回路
１１６ ベースパッケージ本体
１１９ コンタクトパッド
１２２ オフセット基板
１２８ 第２の集積回路

Claims (10)

  1. オフセット集積回路パッケージオンパッケージ積層システム（１０００）であって、
    ベース基板（１０４）を設けることと、
    コンタクトパッド（１１９）を前記ベース基板（１０４）上に形成することと、
    第１の集積回路（１１０）を前記ベース基板（１０４）上に取付けることと、
    ベースパッケージ本体（１１６）を前記第１の集積回路（１１０）を囲むように形成することと、
    オフセット基板（１２２）を設けることと、
    第２の集積回路（１２８）を前記オフセット基板（１２２）上に取付けることと、
    前記オフセット基板（１２２）を前記ベースパッケージ本体（１１６）上に置くことを含む、前記オフセット基板（１２２）を前記コンタクトパッド（１１９）に結合することとを含む、システム（１０００）。
  2. 受動構成要素（２０４）、能動構成要素（８０８）、またはそれらの組合せを前記ベース基板（１０４）に取付けることをさらに含む、請求項１に記載のシステム（１０００）。
  3. オフセットパッケージ（１２０）がベースモールドキャップ（８０４）の角にある状態で、前記オフセットパッケージ（１２０）を前記ベース基板（１０４）に取付けることをさらに含む、請求項１に記載のシステム（１０００）。
  4. 前記ベースパッケージ本体（１１６）と前記オフセット基板（１２２）との間に隙間充填接着剤（５０２）を与えることをさらに含む、請求項１に記載のシステム（１０００）。
  5. オフセットパッケージ（１２０）がベースモールドキャップ（９０４）の１つの端縁と整列された状態で、前記オフセットパッケージ（１２０）を前記ベース基板（１０４）上に取付けることをさらに含む、請求項１に記載のシステム（１０００）。
  6. オフセット集積回路パッケージオンパッケージ積層システム（１００）であって、
    ベース基板（１０４）と、
    前記ベース基板（１０４）上に形成されるコンタクトパッド（１１９）と、
    前記ベース基板（１０４）上に取付けられる第１の集積回路（１１０）と、
    前記第１の集積回路（１１０）を囲むように成形されるベースパッケージ本体（１１６）と、
    オフセット基板（１２２）と、
    前記オフセット基板（１２２）上に取付けられる第２の集積回路（１２８）と、
    前記ベースパッケージ本体（１１６）上に置かれる前記オフセット基板（１２２）を含む、前記コンタクトパッド（１１９）に結合される前記オフセット基板（１２２）とを含む、システム（１００）。
  7. 前記ベース基板（１０４）に取付けられる受動構成要素（２０４）、能動構成要素（８０８）、またはそれらの組合せをさらに含む、請求項６に記載のシステム（１００）。
  8. オフセットパッケージ（１２０）がベースモールドキャップ（８０４）の角にある状態で前記ベース基板（１０４）上に取付けられる前記オフセットパッケージ（１２０）をさらに含む、請求項６に記載のシステム（１００）。
  9. 前記ベースパッケージ本体（１１６）と前記オフセット基板（１２２）との間に隙間充
    填接着剤（５０２）をさらに含む、請求項６に記載のシステム（１００）。
  10. オフセットパッケージ（１２０）がベースモールドキャップ（９０４）の１つの端縁と整列された状態で前記ベース基板（１０４）上に取付けられる前記オフセットパッケージ（１２０）をさらに含む、請求項６に記載のシステム（１００）。
JP2006136747A 2005-05-16 2006-05-16 オフセット集積回路パッケージオンパッケージ積層システムおよびその製造方法 Active JP4402074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59488405P 2005-05-16 2005-05-16
US11/383,403 US7518224B2 (en) 2005-05-16 2006-05-15 Offset integrated circuit package-on-package stacking system

Publications (3)

Publication Number Publication Date
JP2006324665A true JP2006324665A (ja) 2006-11-30
JP2006324665A5 JP2006324665A5 (ja) 2009-06-18
JP4402074B2 JP4402074B2 (ja) 2010-01-20

Family

ID=38038592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006136747A Active JP4402074B2 (ja) 2005-05-16 2006-05-16 オフセット集積回路パッケージオンパッケージ積層システムおよびその製造方法

Country Status (4)

Country Link
US (1) US7518224B2 (ja)
JP (1) JP4402074B2 (ja)
KR (1) KR101076062B1 (ja)
TW (1) TWI334639B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176763A (ja) * 2008-01-21 2009-08-06 Elpida Memory Inc 半導体装置およびこれを有する半導体モジュール

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090004171A (ko) * 2007-07-06 2009-01-12 삼성전자주식회사 반도체 패키지
US7812435B2 (en) * 2007-08-31 2010-10-12 Stats Chippac Ltd. Integrated circuit package-in-package system with side-by-side and offset stacking
US7872340B2 (en) * 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US8067828B2 (en) * 2008-03-11 2011-11-29 Stats Chippac Ltd. System for solder ball inner stacking module connection
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US7785925B2 (en) * 2008-12-19 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US7968995B2 (en) * 2009-06-11 2011-06-28 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR20120032293A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 패키지
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9936582B2 (en) * 2014-04-30 2018-04-03 Intel Corporation Integrated circuit assemblies with molding compound
US9871007B2 (en) 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
US10418312B2 (en) 2015-10-29 2019-09-17 Intel Corporation Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
US10631410B2 (en) 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
US11508663B2 (en) * 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
CN114144875A (zh) 2019-06-10 2022-03-04 马维尔以色列(M.I.S.L.)有限公司 具有顶侧存储器模块的ic封装

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5907903A (en) 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
US5748452A (en) 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6207474B1 (en) 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
JP3767246B2 (ja) 1999-05-26 2006-04-19 富士通株式会社 複合モジュール及びプリント回路基板ユニット
JP2001044362A (ja) 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP2001267473A (ja) 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
US6798057B2 (en) 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP4110992B2 (ja) 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4408636B2 (ja) 2003-02-28 2010-02-03 三洋電機株式会社 回路装置およびその製造方法
TW576549U (en) 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
JP3951966B2 (ja) 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
KR100546359B1 (ko) 2003-07-31 2006-01-26 삼성전자주식회사 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
US7095104B2 (en) * 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
JP2006186136A (ja) 2004-12-28 2006-07-13 Toshiba Corp 両面部品実装回路基板及びその製造方法
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7535086B2 (en) * 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176763A (ja) * 2008-01-21 2009-08-06 Elpida Memory Inc 半導体装置およびこれを有する半導体モジュール

Also Published As

Publication number Publication date
KR20060118363A (ko) 2006-11-23
TWI334639B (en) 2010-12-11
JP4402074B2 (ja) 2010-01-20
TW200703599A (en) 2007-01-16
KR101076062B1 (ko) 2011-10-21
US7518224B2 (en) 2009-04-14
US20070108581A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP4402074B2 (ja) オフセット集積回路パッケージオンパッケージ積層システムおよびその製造方法
JP5052037B2 (ja) オフセット集積回路パッケージオンパッケージ積層システム
TWI499032B (zh) 積體電路層疊封裝件堆疊系統
US8541872B2 (en) Integrated circuit package system with package stacking and method of manufacture thereof
US8198735B2 (en) Integrated circuit package with molded cavity
US7435619B2 (en) Method of fabricating a 3-D package stacking system
US8592973B2 (en) Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
JP2006324666A5 (ja)
US8466567B2 (en) Integrated circuit packaging system with stack interconnect and method of manufacture thereof
TWI478250B (zh) 具有可設置的積體電路晶粒之可設置的積體電路封裝件系統
US8395251B2 (en) Integrated circuit package to package stacking system
US8247894B2 (en) Integrated circuit package system with step mold recess
US7656017B2 (en) Integrated circuit package system with thermo-mechanical interlocking substrates
KR20090063090A (ko) 플래시-방지 구조체를 구비한 오프셋 적층형 집적회로 패키지 시스템
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US8203214B2 (en) Integrated circuit package in package system with adhesiveless package attach
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US8004073B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US8476135B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090501

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090501

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Ref document number: 4402074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250