KR20060118363A - 오프셋 집적 회로 패키지-온-패키지 적층 시스템 - Google Patents

오프셋 집적 회로 패키지-온-패키지 적층 시스템 Download PDF

Info

Publication number
KR20060118363A
KR20060118363A KR1020060043994A KR20060043994A KR20060118363A KR 20060118363 A KR20060118363 A KR 20060118363A KR 1020060043994 A KR1020060043994 A KR 1020060043994A KR 20060043994 A KR20060043994 A KR 20060043994A KR 20060118363 A KR20060118363 A KR 20060118363A
Authority
KR
South Korea
Prior art keywords
package
offset
integrated circuit
base
substrate
Prior art date
Application number
KR1020060043994A
Other languages
English (en)
Other versions
KR101076062B1 (ko
Inventor
심일권
한병준
쵸승관
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20060118363A publication Critical patent/KR20060118363A/ko
Application granted granted Critical
Publication of KR101076062B1 publication Critical patent/KR101076062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

오프셋 집적 회로 패키지-온-패키지 적층 방법(1000)이 제공되는바, 이 방법은 베이스 기판(104)을 제공하는 단계와; 상기 베이스 기판(104) 위에 컨택 패드(119)를 형성하는 단계와; 상기 베이스 기판(104) 위에 제 1 집적 회로(110)를 실장하는 단계와; 상기 제 1 집적 회로(110) 주위에 베이스 패키지 본체(116)를 형성하는 단계와; 오프셋 기판(122)을 제공하는 단계와; 상기 오프셋 기판(122) 위에 제 2 집적 회로(128)를 실장하는 단계와; 그리고 상기 베이스 패키지 본체(116) 위에 상기 오프셋 기판(122)을 배치하는 것을 비롯하여, 상기 오프셋 기판(122)을 상기 컨택 패드(119)에 결합하는 단계를 포함한다.
집적회로, 기판, 컨택 패드. 패키지-온-패키지, 실장, 적층

Description

오프셋 집적 회로 패키지-온-패키지 적층 시스템{OFFSET INTEGRATED CIRCUIT PACKAGE-ON-PACKAGE STACKING SYSTEM}
도 1은 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템의 단면도이다.
도 2는 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 위한 베이스 패키지의 평면도이다.
도 3은 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템의 조립된 패키지의 평면도이다.
도 4는 단면 라인(4--4)을 따라 절취한 도 3의 오프셋 집적 회로 패키지-온-패키지 적층 시스템의 단면도이다.
도 5는 본 발명의 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템의 단면도이다.
도 6은 본 발명의 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 위한 베이스 패키지의 평면도이다.
도 7은 본 발명의 다른 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 위한 베이스 패키지의 평면도이다.
도 8은 본 발명의 또 다른 대안적인 실시예인, 오프셋 집적 회로 패키지-온- 패키지 적층 시스템을 위한 베이스 패키지의 평면도이다.
도 9는 본 발명의 또 다른 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 위한 베이스 패키지의 평면도이다.
도 10은 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 제조하기 위한 오프셋 집적 회로 패키지-온-패키지 적층 시스템의 흐름도이다.
본 발명은 일반적으로 집적 회로 패키지 시스템들에 관한 것으로, 보다 구체적으로는 적층된 패키지들을 갖는 집적 회로 패키지 시스템들에 관한 것이다.
집적 회로를 다른 회로와 인터페이스하기 위해, 이를 리드 프레임 또는 기판상에 실장하는 것이 일반적이다. 각 집적 회로는 극히 정교한 금 또는 알루미늄 배선들을 사용하여 리드 프레임의 리드 핑거 패드들에 개별적으로 연결되는 본딩 패드들을 갖는다. 이후에, 어셈블리들은 집적 회로 패키지를 생성하기 위해 이들을 몰드 플라스틱 또는 세라믹 본체(ceramic body)들에 개별적으로 캡슐화함으로써 패키징된다.
집적 회로 패키징 기술은 단일 회로 보드 또는 기판상에 실장된 집적 회로들의 개수에서 증가를 보여왔다. 새로운 패키징 설계들은 물리적 크기 및 집적 회로의 형상과 같은 여러 형태 인자들(form factors)에서 더욱 컴팩트하며, 전체 집적 회로 밀도에서 큰 증가를 제공한다. 하지만, 집적 회로 밀도는 기판상에 개별 집적 회로들을 실장하는데에 이용가능한 "면적(real estate)"에 의해 계속적으로 제한된다. PC들, 컴퓨터 서버들, 및 저장 서버들과 같은 더욱 큰 형태 인자 시스템들은 동일하거나 보다 작은 "면적"에서 더 많은 집적 회로들을 필요로 한다. 특히, 휴대폰들, 디지털 카메라들, 음악 재생기들, PDA들, 및 위치-기반 디바이스들과 같은 휴대용 개인 전자기기들에 대한 수요들은 집적 회로 밀도 증가에 대한 필요성을 더욱 촉진시켰다.
이러한 집적 회로 밀도 증가는 하나 이상의 집적 회로가 패키징될 수 있는 멀티-칩 패키지들의 개발로 이어지게 되었다. 각 패키지는 개별 집적 회로들 및 집적 회로들이 주위 회로와 전기적으로 연결되게 하는 배선 라인들의 하나 이상의 층들에 대한 기계적인 지원을 제공한다. 현재의 멀티-칩 패키지들(또한 일반적으로 멀티-칩 모듈들로 불린다)은 전형적으로, 개별 집적 회로 세트가 직접적으로 부착되는 PCB 기판으로 구성된다. 이러한 멀티-칩 패키지들은 집적 회로 밀도 및 소형화를 증가시키며, 신호 전송 속도를 개선시키며, 전체 집적 회로 크기 및 무게를 감소시키며, 성능을 개선시키며, 그리고 비용들을 낮추는 것으로 밝혀졌는바, 이들 모두는 컴퓨터 산업계의 주된 목표가 된다.
멀티-칩 패키지들은 수직 또는 수평으로 배열되어 있든지 간에 또한 문제점들을 나타낼 수 있는데, 이는 집적 회로 및 집적 회로 연결들을 테스트하기에 일러 이들을 사전-조립해야 하기 때문이다. 따라서, 집적 회로들이 멀티-칩 모듈에서 실장되어 연결될 때, 개별 집적 회로들 및 연결들이 개별적으로 테스트될 수 없으며, 큰 회로들로 조립되기 이전에 KGD(known-good-die: 양품인 것으로 확인되는 다이)를 식별하는 것이 불가능하게 된다. 결과적으로, 종래 멀티-칩 패키지들은 어셈블리 공정이 양품률 문제들을 야기한다. 따라서, KGD를 식별하지 않는 이러한 제조 공정은 신뢰성이 떨어지며, 어셈블리 결함들이 발생하기 쉽다.
게다가, 전형적인 멀티-칩 패키지들에서 수직으로 적층된 집적 회로들은 수평으로 배열된 집적 회로 패키지들의 문제들을 넘어서는 문제점들을 나타낼 수 있는바, 이는 더욱 제조 공정을 복잡하게 한다. 개별 집적 회로들의 실질적인 장애 모드를 테스트하고, 이를 판정하는 것은 더욱 어렵게 된다. 게다가, 기판 및 집적 회로는 어셈블리 또는 테스트 동안에 종종 손상되는바, 이는 제조 공정을 복잡하게 하며 비용을 증가시킨다. 수직으로 적층된 집적 회로 문제들은 이득들보다 더 클 수 있다.
따라서, 개선된 패키징 방법, 시스템 및 설계들에 대한 필요성이 여전히 존재한다. 가전기기들의 소형화 및 제한된 공간에서 더욱 정교한 기능들의 구현을 요하는 수요의 관점에서, 이러한 문제점들에 대한 해답들을 찾는 것이 더욱 중요해지고 있다. 상업적 경쟁 압력의 증대, 소비자 기대들의 상승, 및 시장에서 의미있는 제품 차별화에 대한 기회 감소의 관점에서, 이러한 문제점들에 대한 해답들을 찾는 것은 더욱 중요해지고 있다. 게다가, 비용을 저감하고, 효율성들을 증대시키며, 그리고 이러한 경쟁 압력들을 충족시킬 것을 요하는 증대되는 요구는 이러한 문제점들에 대한 해결책을 찾아야 할 중요한 필요성에 더욱 큰 긴급성을 가중시키고 있다.
이러한 문제점들에 대한 해결책들이 오랫동안 강구되어 왔으나, 이전의 개발물들은 어떠한 솔루션들도 제시하거나 암시하지 않았으며, 따라서 이러한 문제점들에 대한 솔루션들은 오랫동안 기술분야의 당업자에게 파악되지 않았다.
본 발명은 베이스 기판을 제공하는 단계와; 베이스 기판상에 컨택 패드를 형성하는 단계와, 상기 베이스 기판상에 제 1 집적 회로를 실장하는 단계와; 상기 제 1 집적 회로 주위에 베이스 패키지 본체를 형성하는 단계와; 오프셋 기판을 제공하는 단계와; 상기 오프셋 기판상에 제 2 집적 회로를 실장하는 단계와; 그리고 상기 오프셋 기판을 상기 베이스 패키지 본체상에 배치하는 것을 비롯하여, 상기 오프셋 기판을 상기 컨택 패드에 결합하는 단계를 포함하는 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 제공한다.
본 발명의 여러 실시예들은 상술된 내용 이외에 또는 내용에 추가하여 다른 양상들을 갖는다. 이 양상들은 첨부 도면들을 참조로 한 하기의 상세한 설명을 읽음으로써 기술분야의 당업자에게 자명하게 될 것이다.
하기 실시예들은 기술분야의 당업자들이 본 발명을 제조하고 사용할 수 있도록 충분히 상세하게 설명된다. 다른 실시예들은 본 개시에 기초하여 자명할 것이며, 본 발명의 범주를 벗어남이 없이 그 공정 또는 기계적 변경들이 이루어질 수 있을 것이다.
하기 설명에서, 본 발명의 철저한 이해를 돕기 위해 여러가지의 특정 세부사 항들이 제공된다. 하지만, 본 발명이 이러한 특정 상세사항들 없이 실시될 수 있으이 자명하다. 본 발명을 불분명하게 하는 것을 피하기 위해, 여러가지 잘-알려진 회로들, 시스템 구성들, 및 공정 단계들은 상세히 설명하지 않는다.
디바이스의 실시예들을 도시하는 도면들은 세미-다이어그램으로서, 척도로 표시되지 않았으며, 특히, 치수들의 일부는 표현의 명확성을 위한 것이며, 도면들에서 크게 확대 도시되어 있다. 게다가, 실시예들의 예시, 설명 및 이해의 명확성 및 용이를 위해 공통적인 여러 특징들을 갖는 복수의 실시예들이 개시되고 설명되며, 서로간에 유사하거나 동일한 구성들은 보통 동일한 참조번호들로 설명된다.
본원에서 사용되는 용어 "수평"은 그 방향에 관계없이 패키지 기판의 평면 또는 표면에 평행한 평면으로서 정의된다. 용어 "수직"은 위에서 정의된 바와 같이 수평에 수직인 방향을 의미한다. "위", "아래", "바닥부", "상부", ("측벽"에서와 같이") "측부", "하부"와 같은 용어들은 수평면의 관점에서 정의된다. "상에"라는 용어는 요소들 사이에 직접적인 컨택이 있음을 의미한다. 본원에서 사용되는 용어 "프로세싱"은 설명된 구조를 성형함에 있어서 요구되는 스탬핑(stamping), 포징(forging), 패터닝, 노광, 현상, 식각, 클리닝, 및/또는 물질의 제거 또는 레이저 트리밍(laser trimming)을 포함한다.
도 1을 참조하면, 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 단면도가 도시된다. 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 단면도는 베이스 상면(106) 및 베이스 바닥면(108)과 함께 베이스 기판(104)을 갖는 볼 그리드 어레이 패키지와 같은 베이스 패키지(102)를 도시 한다. 제 1 집적 회로(110)가 다이 부착 물질과 같은 접착제(112)로 베이스 상면(106)상에 실장된다. 제 1 집적 회로(110)는 본드 배선들, 솔더 범프(solder bump)들, 솔더 칼럼(solder column)들 또는 스터드 범프(stud bump)들과 같은 전기 배선들(114)에 의해 베이스 상면(106)에 결합된다. 몰딩 화합물(molding compound)과 같은 베이스 패키지 본체(116)는 제 1 집적 회로(110), 전기 배선들(114) 및 베이스 상면(106)의 일부 주위에서 주입몰딩된다. 솔더 볼들, 솔더 칼럼 인터포저(interposer)들 또는 스터드 범퍼들과 같은 시스템 배선들(118)이 후속 레벨의 시스템(미도시)에 부착을 위해 베이스 바닥면(108)에 부착된다. 컨택 패드(119)의 어레이가 베이스 패키지 본체(116) 주위의 영역에 분포된다.
상면(124) 및 바닥면(126)을 갖는 오프셋 기판(122)을 구비하는 오프셋 패키지(120)가 베이스 패키지(120) 상의 오프셋 위치에 실장된다. 오프셋 패키지(120)는 접착제(112)로 상면(124)상에 실장된 제 2 집적 회로(128)를 갖는다. 제 2 집적 회로(128)가 전기 배선들(114)에 의해 상면(124)에 결합된다. 몰딩 화합물과 같은 오프셋 패키지 본체(130)가 제 2 집적 회로(128), 상면(124) 및 전기 배선들(114) 위에 주입몰딩된다. 시스템 배선들(118)은 오프셋 기판(122)의 바닥면(126)에 부착된다. 오프셋 패키지(120)는 베이스 패키지(102) 상에 실장되며, 이에 따라 오프셋 기판(122)의 바닥면(126)은 베이스 패키지 본체(116)와 시스템 배선들(118)상에 놓인다. 이러한 구성은 PCB(미도시)상에서 요구되는 공간을 감소시킴과 아울러 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 일부 위에 낮은 프로파일을 유지해 준다.
도 2를 참조하면, 본 발명의 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)을 위한 베이스 패키지(102)의 평면도가 도시된다. 도 1의 베이스 패키지(102)의 평면도는 도 1의 컨택 패드 어레이 및 수동 소자(204)와 함께 도 1의 베이스 최상부 표면(106)상의 도 1의 베이스 패키지 본체(116)를 도시한다. 아웃라인(206)은 도 1의 오프셋 패키지(120)에 의해 커버될 영역을 나타낸다. 컨택 패드(119)의 어레이는 도 1의 오프셋 패키지(120)의 도 1의 시스템 배선들(118)로 정렬되도록 이격된다. 컨택 패드(119)의 비대칭 어레이는 오프셋 패키지(120)가 베이스 패키지 본체(116)를 통해 연장될 수 있게 한다.
도 3은, 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 조립된 패키지(300)의 평면도를 나타낸다. 조립된 패키지(300)의 평면도는 베이스 패키지 본체(116)를 갖는 베이스 상면(106), 수동 소자(204) 및 그 위에 실장된 오프셋 패키지(120)를 도시한다. 단면 라인(4-4)은 도 4를 바라보는 위치를 나타낸다.
도 4는 단면 라인(4-4)을 따라 절취된 도 3의 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 단면도이다. 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 단면도는 오프셋 패키지(120)가 실장되어 있는 베이스 패키지(102)를 도시한다. 오프셋 기판(122)의 바닥면(126)은 베이스 패키지 본체(116) 위에 놓인다. 베이스 패키지 본체(116)는 리플로우 공정 동안 오프셋 패키지(120)를 지지하여, 시스템 배선(118)의 붕괴(collapse)를 막는다.
도 5는, 본 발명의 다른 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(500)의 단면도이다. 오프셋 집적 회로 패키지-온-패키지 적층 시스템(500)의 단면도는 시스템 배선(118)을 통해 전기적으로 결합된 오프셋 패키지(120)를 갖는 베이스 패키지(102)를 도시한다. 다이 부착 물질 또는 에폭시 수지 등의 캡 필러 접착제(502)가 베이스 패키지 본체(116)와 오프셋 기판(112)의 바닥면(126) 사이에 도포된다. 갭 필러 접착제(502)의 도포는 패키지 구조에 부가적인 기계적 안정성을 제공한다.
도 6은 본 발명의 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 베이스 패키지(600)의 평면도이다. 베이스 패키지(600)의 평면도는, 베이스 몰드 캡(604)을 갖는 베이스 기판 상부(substrate top)(602), 시스템 컨택 어레이(606) 및 도 1의 오프셋 패키지(120)의 부가에 의해 덮여지는 영역을 나타내는 아웃라인(608)을 도시한다.
도 7은, 본 발명의 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 베이스 패키지(700)의 평면도이다. 베이스 패키지(700)의 평면도는, 베이스 몰드 캡(704), 베이스 몰드 캡(704) 주위에 부분적으로 분포되는 컨택 패드(706) 어레이를 갖는 베이스 기판 상부(702)를 도시한다. 아웃라인(708)은, 도 1의 오프셋 패키지(120)가 부가되는 경우 이에 의해 덮여지는 영역을 나타낸다.
도 8은, 본 발명의 또 다른 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 베이스 패키지(800)의 평면도이다. 베이스 패키지(800)의 평면도는 베이스 몰드 캡(804)을 갖는 베이스 기판 상부(802), 시스템 컨택 패드(806) 어레이, 플립 칩 집적 회로 등의 능동 소자(808), 수동 소자(204) 및 도 1의 오프 셋 패키지(120)의 부가에 의해 덮여지는 영역을 나타내는 오프셋 패키지 아웃라인(810)을 도시한다. 오버랩 영역(812)은 베이스 몰드 캡(804)과 오프셋 패키지(120) 간의 컨택 영역을 나타낸다. 베이스 몰드 캡(804)의 코너부는 베이스 몰드 캡(804) 위에 위치하는 오프셋 패키지(120)에 의해 덮여진다. 능동 소자(808)는 오프셋 패키지(120)의 바로 아래에 배치되고, 도 1의 오프셋 기판(122)의 바닥면(126)과는 접촉하지 않는다.
도 9는, 본 발명의 또 다른 대안적인 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)의 베이스 패키지(900)의 평면도이다. 베이스 패키지(900)의 평면도는 베이스 몰드 캡(904)을 갖는 베이스 기판 상부(902), 시스템 컨택 패드(906) 어레이, 작은 아웃라인 집적 회로 등의 도 8의 능동 소자(808), 수동 소자(204) 및 도 1의 오프셋 패캐지(120)의 부가에 의해 덮여지는 영역을 나타내는 오프셋 패키지 아웃라인(910)을 도시한다. 오프셋 패키지(120)는 베이스 몰드 캡(904) 위에 위치하게 되며, 오프셋 패키지가 베이스 몰드 캡의 에지와 정렬된다. 능동 소자(808)는 능동의 작은 아웃라인 집적 회로 소자로서, 베이스 패키지(900), 시스템 컨택 패드 어레이 또는 그 결합 내의 회로에 전기적으로 연결된다.
도 10은 본 발명의 일 실시예인, 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)을 제조하기 위한 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000)의 흐름도를 나타낸다. 방법(1000)은 블럭(1002)에서 베이스 기판을 제공하는 단계와, 블럭(1004)에서 베이스 기판 위에 컨택 패드를 형성하는 단계와; 블럭(1006)에서 베이스 기판 위에 제 1 집적 회로를 실장하는 단계와; 블럭(1008)에서 제 1 집 적 회로 주위에 베이스 패키지 본체를 형성하는 단계와; 블럭(1010)에서 오프셋 기판을 제공하는 단계와; 블럭(1012)에서 오프셋 기판 위에 제 2 집적 회로를 실장하는 단계와; 그리고 블럭(1014)에서 베이스 패키지 본체 위에 오프셋 기판을 배치하는 것을 비롯하여, 컨택 패드에 오프셋 기판을 결합하는 단계를 포함한다.
보다 상세하게, 본 발명의 일 실시예에 따른 오프셋 집적 회로 패키지-온-패키지 적층 시스템을 제조하기 위한 방법은 다음과 같다:
1. 시스템 배선을 갖는 베이스 기판을 제공한다(도 1).
2. 베이스 기판 위에 컨택 패드를 형성한다(도 1).
3. 제 1 집적 회로를 컨택 패드에 결합시키는 것을 비롯하여, 베이스 기판 위에 제 1 집적 회로를 실장한다(도 1).
4. 몰딩 화합물을 주입하는 것을 비롯하여, 제 1 집적 회로 주위에 베이스 패키지 본체를 형성한다(도 1).
5. 시스템 배선을 제공하는 것을 비롯하여, 오프셋 기판을 제공한다(도 1).
6. 제 2 집적 회로 위에 오프셋 패키지 본체를 형성하는 것을 비롯하여, 오프셋 기판 위에 제 2 집적 회로를 실장한다(도 1).
7. 베이스 패키지 본체 위에 오프셋 기판을 배치하는 것을 비롯하여, 컨택 캐드에 오프셋 기판을 결합한다(도 1).
이에 따라, 본 발명은 다양한 양상을 가짐이 밝혀졌다.
공간이 중요한 가전 디바이스들에 있어서, 오프셋 집적 회로 패키지-온-패키지 적층 시스템은 제한된 공간에 보다 많은 기능을 부가할 수 있음이 밝혀졌다.
주요 양상은, 본 발명이 추가의 패키지 사이즈를 부가하지 않으면서도 베이스 기판 위에 추가의 소자들을 부가할 수 있는 유연성을 갖는다는 것이다.
본 발명의 다른 중요한 양상은, 본 발명이 비용 감소, 시스템 단순화 및 성능 증가의 역사적 경향에 유익하게 부응 및 서비스한다는 것이다.
그 결과로서, 본 발명의 상기 및 기타 유용한 양상들은 기술 상태를 적어도 차세대 수준으로 진보시킨다.
따라서, 본 발명의 오프셋 집적 회로 패키지-온-패키지 적층 시스템은, 중요하고 지금까지 알려지지 않은 이용할 수 없었던 솔루션, 성능, 및 이용가능한 공간을 감소시킨 가전 장치에 있어서의 집적 회로 밀도를 증가시키기 위한 기능적인 양상들을 제공한다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 복잡하지 않고, 상당히 다용도이고, 효율적이고, 공지된 기술을 채택하여 구현될 수 있으며, 이에 따라 종래의 제조 공정 및 기술과 완전히 호환가능한 오프셋 집적 회로 패키지-온-패키지 적층 디바이스를 효율적이고 경제적으로 제조하는 데에 용이하게 채택될 수 있다.
이해될 사항으로서, 비록 본 발명은 특정의 최상의 모드와 관련하여 설명하였지만, 상기 설명에 비추어 많은 대안들, 수정들 및 변경들이 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항의 범위 내에 포함되는 이러한 모든 대안들, 수정들 및 변경들은 포괄한다. 여기에서 지금까지 설명되었거나 첨부 도면들에 나타낸 모든 사항들은 예시적이고 비한정적인 의미로 해석되어야 한다.
상기 설명한 바와 같이, 본 발명의 오프셋 집적 회로 패키지-온-패키지 적층 시스템은, 추가적인 패키지 사이즈를 부가하지 않으면서 베이스 기판 위에 추가적인 소자들을 부가하는 유연성을 갖고, 비용 감소, 시스템 단순화 및 성능 증가의 역사적 경향에 유익하게 부응 및 서비스하며, 가전 장치에 있어서의 집적 회로 밀도를 증가시킬 수 있는 효과를 갖는다.

Claims (10)

  1. 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000)으로서,
    베이스 기판(104)을 제공하는 단계와;
    상기 베이스 기판(104) 위에 컨택 패드(119)를 형성하는 단계와;
    상기 베이스 기판(104) 위에 제 1 집적 회로(110)를 실장하는 단계와;
    상기 제 1 집적 회로(110) 주위에 베이스 패키지 본체(116)를 형성하는 단계와;
    오프셋 기판(122)을 제공하는 단계와;
    상기 오프셋 기판(122) 위에 제 2 집적 회로(128)를 실장하는 단계와; 그리고
    상기 베이스 패키지 본체(116) 위에 상기 오프셋 기판(122)을 배치하는 것을 비롯하여, 상기 컨택 패드(119)에 상기 오프셋 기판(122)을 결합하는 단계를 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000).
  2. 제 1 항에 있어서,
    상기 베이스 기판(104) 위에 수동 소자(204), 능동 소자(808) 또는 이들의 조합을 실장하는 단계를 더 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000).
  3. 제 1 항에 있어서,
    오프셋 패키지(120)가 베이스 몰드 캡(804)의 코너 위에 놓이는 상태로, 상기 베이스 기판(104) 위에 상기 오프셋 패키지(120)를 실장하는 단계를 더 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000).
  4. 제 1 항에 있어서,
    상기 베이스 패키지 본체(116)와 상기 오프셋 기판(122) 사이에 갭 필러 접착제(502)를 제공하는 단계를 더 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000).
  5. 제 1 항에 있어서,
    오프셋 패키지(120)가 베이스 몰드 캡(904)의 하나의 에지와 정렬되는 상태로, 상기 베이스 기판(104) 위에 상기 오프셋 패키지(120)를 실장하는 단계를 더 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 방법(1000).
  6. 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100)으로서,
    베이스 기판(104)과;
    상기 베이스 기판(104) 위에 형성되는 컨택 패드(119)와;
    상기 베이스 기판(104) 위에 실장되는 제 1 집적 회로(110)와;
    상기 제 1 집적 회로(110) 주위에 몰딩되는 베이스 패키지 본체(116)와;
    오프셋 기판(122)과; 그리고
    상기 오프셋 기판(122) 위에 실장되는 제 2 집적 회로(128)를 포함하고,
    상기 오프셋 기판(122)은 상기 컨택 패드(119)에 결합되고, 상기 베이스 패키지 본체(116) 위에 배치되는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100).
  7. 제 6 항에 있어서,
    상기 베이스 기판(104) 위에 실장되는 수동 소자(204), 능동 소자(808) 또는 이들의 조합을 더 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100).
  8. 제 6 항에 있어서,
    상기 베이스 기판(104) 위에 실장되는 오프셋 패키지(120)를 더 포함하고, 상기 오프셋 패키지(120)는 베이스 몰드 캡(804)의 코너에 놓이는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100).
  9. 제 6 항에 있어서,
    상기 베이스 패키지 본체(116)와 상기 오프셋 기판(122) 사이에 갭 필러 접착제(502)를 더 포함하는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100).
  10. 제 6 항에 있어서,
    상기 베이스 기판(104) 위에 실장되는 오프셋 패키지(120)를 더 포함하고, 상기 오프셋 패키지(120)는 베이스 몰드 캡(904)의 하나의 에지와 정렬되는 것을 특징으로 하는 오프셋 집적 회로 패키지-온-패키지 적층 시스템(100).
KR1020060043994A 2005-05-16 2006-05-16 오프셋 집적 회로 패키지-온-패키지 적층 시스템 KR101076062B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US59488405P 2005-05-16 2005-05-16
US60/594,884 2005-05-16
US11/383,403 US7518224B2 (en) 2005-05-16 2006-05-15 Offset integrated circuit package-on-package stacking system
US11/383,403 2006-05-15

Publications (2)

Publication Number Publication Date
KR20060118363A true KR20060118363A (ko) 2006-11-23
KR101076062B1 KR101076062B1 (ko) 2011-10-21

Family

ID=38038592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043994A KR101076062B1 (ko) 2005-05-16 2006-05-16 오프셋 집적 회로 패키지-온-패키지 적층 시스템

Country Status (4)

Country Link
US (1) US7518224B2 (ko)
JP (1) JP4402074B2 (ko)
KR (1) KR101076062B1 (ko)
TW (1) TWI334639B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090004171A (ko) * 2007-07-06 2009-01-12 삼성전자주식회사 반도체 패키지
US7872340B2 (en) * 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7812435B2 (en) * 2007-08-31 2010-10-12 Stats Chippac Ltd. Integrated circuit package-in-package system with side-by-side and offset stacking
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
JP5543071B2 (ja) * 2008-01-21 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびこれを有する半導体モジュール
US8067828B2 (en) * 2008-03-11 2011-11-29 Stats Chippac Ltd. System for solder ball inner stacking module connection
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US7785925B2 (en) * 2008-12-19 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US7968995B2 (en) * 2009-06-11 2011-06-28 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR20120032293A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 패키지
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US10163877B2 (en) * 2011-11-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. System in package process flow
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
GB2539137B (en) * 2014-04-30 2019-04-03 Intel Corp Integrated circuit assemblies with molding compound
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
CN108140615B (zh) 2015-10-29 2022-01-25 英特尔公司 使能对用于半导体封装的硅桥的在线测试的保护环设计
US10631410B2 (en) 2016-09-24 2020-04-21 Apple Inc. Stacked printed circuit board packages
US11508663B2 (en) * 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11581292B2 (en) 2019-06-10 2023-02-14 Marvell Israel (M.I.S.L) Ltd. IC package with top-side memory module

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5907903A (en) 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
US5748452A (en) 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6207474B1 (en) 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
JP3767246B2 (ja) 1999-05-26 2006-04-19 富士通株式会社 複合モジュール及びプリント回路基板ユニット
JP2001044362A (ja) 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の実装構造および実装方法
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
JP2001267473A (ja) 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP4601892B2 (ja) * 2002-07-04 2010-12-22 ラムバス・インコーポレーテッド 半導体装置および半導体チップのバンプ製造方法
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
US6798057B2 (en) 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP4110992B2 (ja) 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4408636B2 (ja) 2003-02-28 2010-02-03 三洋電機株式会社 回路装置およびその製造方法
TW576549U (en) 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
JP3951966B2 (ja) 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
KR100546359B1 (ko) 2003-07-31 2006-01-26 삼성전자주식회사 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
US7095104B2 (en) * 2003-11-21 2006-08-22 International Business Machines Corporation Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
JP2006186136A (ja) 2004-12-28 2006-07-13 Toshiba Corp 両面部品実装回路基板及びその製造方法
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7420269B2 (en) * 2006-04-18 2008-09-02 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7535086B2 (en) * 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system

Also Published As

Publication number Publication date
TWI334639B (en) 2010-12-11
US7518224B2 (en) 2009-04-14
US20070108581A1 (en) 2007-05-17
KR101076062B1 (ko) 2011-10-21
JP2006324665A (ja) 2006-11-30
TW200703599A (en) 2007-01-16
JP4402074B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
KR101130330B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US7535086B2 (en) Integrated circuit package-on-package stacking system
US9230898B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8198735B2 (en) Integrated circuit package with molded cavity
US7368319B2 (en) Stacked integrated circuit package-in-package system
US7312519B2 (en) Stacked integrated circuit package-in-package system
US7741707B2 (en) Stackable integrated circuit package system
US8609463B2 (en) Integrated circuit package system employing multi-package module techniques
US8541872B2 (en) Integrated circuit package system with package stacking and method of manufacture thereof
US8592973B2 (en) Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US20090072375A1 (en) Integrated circuit package system with multi-chip module
US8749040B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8247894B2 (en) Integrated circuit package system with step mold recess
US7566966B2 (en) Integrated circuit package-on-package system with anti-mold flash feature
US20090057862A1 (en) Integrated circuit package-in-package system with carrier interposer
KR20080081125A (ko) 인터포저를 구비한 집적 회로 패키지 시스템
US8674516B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US20090236704A1 (en) Integrated circuit package system with isolated leads
KR20090063090A (ko) 플래시-방지 구조체를 구비한 오프셋 적층형 집적회로 패키지 시스템
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US8426955B2 (en) Integrated circuit packaging system with a stack package and method of manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 9