KR20080081125A - 인터포저를 구비한 집적 회로 패키지 시스템 - Google Patents

인터포저를 구비한 집적 회로 패키지 시스템 Download PDF

Info

Publication number
KR20080081125A
KR20080081125A KR1020080019809A KR20080019809A KR20080081125A KR 20080081125 A KR20080081125 A KR 20080081125A KR 1020080019809 A KR1020080019809 A KR 1020080019809A KR 20080019809 A KR20080019809 A KR 20080019809A KR 20080081125 A KR20080081125 A KR 20080081125A
Authority
KR
South Korea
Prior art keywords
interposer
integrated circuit
circuit package
cavity
encapsulation
Prior art date
Application number
KR1020080019809A
Other languages
English (en)
Other versions
KR101510412B1 (ko
Inventor
셍 구안 초우
심일권
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080081125A publication Critical patent/KR20080081125A/ko
Application granted granted Critical
Publication of KR101510412B1 publication Critical patent/KR101510412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적 회로 패키지 시스템(1100)이 제공되며, 이 시스템(1100)은, 캐버티(210)를 갖는 캡슐화부(208) 및 상기 캐버티(210)에 의해 노출되는 제 1 인터포저(212)를 가지고 있는 장착가능한 집적 회로 시스템(206)을 제공하는 것과; 개별 디바이스(216)를 단지 적층시키기 위해 상기 제 1 인터포저(212) 위에 제 2 인터포저(214)를 장착하는 것과, 상기 제 2 인터포저(214)는 상기 캡슐화부(208)와 상기 캐버티(210) 위에 위치하고; 그리고 상기 제 2 인터포저(214) 위에 전기적 컴포넌트(216)를 장착하는 것을 포함한다.
집적 회로, 패키징, 인터포저, 캐버티

Description

인터포저를 구비한 집적 회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH INTERPOSER}
관련 출원의 상호-참조
본 출원은 미국 가특허출원 일련번호 제60/892,851호(2007.03.03. 출원)에 대해 우선권을 주장한다.
본 발명은 일반적으로 집적 회로 패키지 시스템(integrated circuit package system)에 관한 것으로, 특히 인터포저(interposer)를 구비한 집적 회로 패키지 시스템에 관한 것이다.
스마트 폰, PDA(Personal Digital Assistants), 위치 기반 디바이스, 디지털 카메라, 뮤직 플레이어, 컴퓨터, 운송과 같은 전자 디바이스는 우리의 일상 생활의 일부가 되고 있다. 이러한 전자 디바이스의 핵심 컴포넌트는 집적 회로 디바이스이다. 이러한 작은 집적 회로는 일상 생활에서 다양한 환경뿐만 아니라 잠재적으로 기기에 손상을 줄 수 있는 상황에서 그 기능을 수행해야만 한다. 보호, 인터커넥션(interconnction), 장착을 위해 의도된 많고 다양한 타입의 패키징이 집적 회로 디바이스를 위해 개발되어오고 있다.
집적 회로 다이는 종래에 플라스틱 패키지로 둘러싸이는데, 이 플라스틱 패키지는 혹독한 환경으로부터 보호를 제공하고 인쇄 회로 기판(Printed Circuit Board, PCB)과 같은 밑에 놓이는 기판과 집적 회로 다이 사이의 전기적 인터커넥션을 가능하게 한다. 이러한 패키지의 구성요소로는 리드 프레임 혹은 기판, 집적 회로 다이, 집적 회로 다이를 리드 프레임 혹은 기판에 부착시키는 본딩 물질, 집적 회로 다이 상의 패드들을 리드 프레임 혹은 기판에 전기적으로 연결하는 본딩 와이어 혹은 다른 커넥터가 있다. 이 패키지는 또한 컴포넌트들을 덮고 패키지의 외부를 형성하는 플라스틱 또는 다른 절연 물질을 포함할 수 있다.
웨이퍼 제조시에 회로 밀도를 증가시키고 그 기능을 강화시키기 위해 트랜지스터 또는 커패시터 피처 크기를 감소시키려는 노력이 존재한다. 서브-미크론 라인 폭을 갖는 디바이스 기하학적 구조가 일반적이며, 그래서 개개의 칩들은 일상적으로 수백만 개의 전자 디바이스들을 포함한다. 피처 크기를 감소시킴으로써 매우 성공적으로 전자 시스템을 개선해 왔고, 장래에 계속적인 개발이 예측되고 있다. 그러나, 후속적인 피처 크기에서의 감소에 있어 중요한 문제에 직면하게 되었다. 이러한 문제로는 결함 밀도 제어(defect density control), 광학 시스템 분해능 한계(optical system resolution limits), 프로세싱 물질 및 장비의 이용가능도가 있다. 따라서, 강화된 시스템 성능에 대한 끊임없는 요구를 충족시키기 위한 방법으로서 반도체 패키징에 대한 관심이 점점 더 높아지고 있다.
종래 설계의 단점으로는 마더보드의 장착 표면 상에서의 패키지의 상대적으로 큰 풋프린트(footprint)가 있다. 풋프린트는 일반적으로 패키지의 최대 치수, 즉, 패키지의 최대 x-y 치수를 나타낸다. 장착 공간이 매우 중요한 애플리케이션, 예를 들어 페이저, 휴대가능 전화기, 개인용 컴퓨터에서, 무엇보다도 큰 풋프린트는 바람직하지 않다. 패키지 내에 회로의 양을 증가시키기 위해, 하지만 패키지가 회로 보드상에서 더 이상의 많은 공간을 차지하지 않도록 패키지의 면적을 증가시키지 않을 목적으로, 제조자들은 단일 패키지 내에 두 개 혹은 그 이상의 다이를 적층시켜오고 있다. 불행하게도, 전기적 인터커넥션을 위한 충분한 오버랩, 패키지 상부의 커다란 풋프린트, 증가된 디바이스 집접도, 사전-테스트, 및 인터커넥션 길이는 이전의 패키지 설계에서 처리 곤란한 사항이었다.
따라서, 면적 및 부피를 개선하기 위한 집적 회로 패키지 시스템에 대한 필요성이 여전히 존재하고 있다. 시장에서의 의미 있는 상품 차별화에 대한 기회의 감소 및 점점 커지고 있는 소비자의 기대감과 함께, 계속적인 상업적 경쟁의 압력하에서, 이러한 문제에 대한 해답을 찾는 것은 매우 중요하다. 추가적으로, 비용을 절감하고 효율 및 성능을 개선하며 경쟁적 압력에 대처할 필요성 있기 때문에 이러한 문제점에 대한 해답을 찾기 위한 필요성이 매우 절실해 지고 있다.
이러한 문제점에 대한 해법을 오랫동안 찾아오고 있지만, 이전의 개발 단계에서는 어떠한 해법도 설명하거나 제시하지 못하여 왔고, 따라서 본 발명의 기술분야에서 숙련된 기술을 가진 자들은 이러한 문제점에 대한 해법을 지금까지 모르고 있다.
집적 회로 패키지 시스템(integrated circuit package system)이 제공되며, 이 시스템은 캐버티(cavity)를 갖는 캡슐화부(encapsulation) 및 상기 캐버티에 의해 노출되는 제 1 인터포저(interposer)를 가지고 있는 장착가능한 집적 회로 시스템을 제공하는 것과; 개별 디바이스를 단지 적층시키기 위해 상기 제 1 인터포저 위에 상기 제 2 인터포저를 장착하는 것과, 상기 제 2 인터포저는 상기 캡슐화부와 상기 캐버티 위에 위치하고; 그리고 상기 제 2 인터포저 위에 전기적 컴포넌트를 장착하는 것을 포함한다.
본 발명의 어떤 실시예들은 상기 언급된 것에 추가되거나 상기 언급된 것을 대신하는 다른 실시형태를 갖는다. 이러한 실시형태는 첨부되는 도면을 참조하여 다음의 상세한 설명으로부터 본 발명의 기술분야에서 숙련된 기술을 가지고 있는 자들에게는 명백한 것이다.
다음의 실시예들은 본 발명의 기술분야에서 숙련된 기술을 가진 자들이 본 발명을 만들고 사용할 수 있도록 매우 상세하게 설명된다. 이해해야만 하는 것으로, 본 개시 내용에 근거하는 다른 실시예들이 명백해 지며, 그리고 본 발명의 범위를 벗어남이 없이 시스템, 프로세스 또는 기계적 변경이 만들어질 수 있다.
다음의 설명에서, 본 발명을 완전한 이해할 수 있도록 수많은 특정 세부사항들이 제공된다. 그러나, 명백한 것은 본 발명은 이러한 특정 세부사항 없이도 실시 될 수 있다. 본 발명을 모호하게 하지 않도록, 일부 잘 알려진 회로, 시스템 구성 및 프로세스 단계들은 세부적으로 설명되지 않는다. 마찬가지로, 이 시스템의 실시예들을 도시하고 있는 도면은 부분적으로 도시되었으며, 일정 비율로 도시된 것이 아니고, 특히 몇 개의 치수는 설명을 명확하게 하기 위해서, 도면에서 크게 과장되게 도시되기도 한다. 일반적으로 본 발명은 임의의 배향으로 동작될 수 있다.
추가로, 복수의 실시예들이 개시되고 설명되며, 이것들은 도식화와 그 설명 및 이해를 쉽게 그리고 명확하게 하기 위해, 일부 특징을 공통으로 가지고 있으며, 서로 유사하거나 동일한 특징들은 통상 동일한 참조 번호와 함께 설명된다. 실시예들은 제 1 실시예, 제 2 실시예, 등으로 번호가 부여되어 있는데, 이것은 설명의 편의를 위한 것이며, 어떤 다른 중요한 의미를 갖는 것이 아니며 또한 본 발명을 한정하려는 것도 아니다.
설명을 위해, 본 명세서에서 사용되는 용어 "수평'은 평면 또는 그 배향에 상관없이 집적 회로의 표면에 평행한 평면으로 정의된다. 용어 "수직"은 방금 정의된 수평과 수직인 방향을 말한다. "위에", "아래에", "하부', "상부", "측면"("측벽"에서 처럼), "더 높은", "더 낮은", "위쪽", "위에', 및 "아래에"와 같은 용어는 수평 평면에 대하여 정의된다. 용어 "상에(on)"는 소자들 간의 집적 접촉을 말한다. 본 명세서에서 사용되는 용어 "프로세싱"은 물질의 증착, 패터닝, 노출, 현상, 에칭, 세정, 몰딩, 및/또는 물질의 제거 혹은 설명된 구조를 형성함에 있어 필요로 하는 것들을 포함한다. 본 명세서에서 사용되는 용어 "시스템"은 이 용어가 사용되는 문맥에 따라서는 본 발명의 방법 및 장치를 의미하는 것이며 이것을 말하 는 것이다.
이제 도 1을 참조하면, 본 발명의 제 1 실시예에 따른 집적 회로 패키지 시스템(100)의 밑면도가 도시되어 있다. 이 밑면도는 베이스 기판(base substrate)(102), 예를 들어 래미네이트 기판(laminated substrate), 그리고 외부 인터커넥션부(interconnctions)(104), 예를 들어 솔더 볼(solder ball)들을 도시하고 있으며, 이 외부 인터커넥션부(104)는 베이스 기판(102)에 부착되어 있다.
예시적 목적으로, 집적 회로 패키지 시스템(100)이 도시되며, 외부 인터커넥션부(104)는 등간격으로 이격되어 있다. 하지만, 이해할 것으로, 집적 회로 패키지 시스템(100)은 그 일부 장소가 점유되지 않을 수 있고, 그래서 집적 회로 패키지 시스템(100)은 등간격으로 이격되지 않은 외부 인터커넥션부(104)를 가질 수 있다.
이제 도 2를 참조하면, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(100)의 단면도가 도시된다. 이 단면도는 캐버티(210)를 가진 캡슐화부(208)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(210)에 의해 노출되는 제 1 인터포저(212)를 가지고 있는 장착가능한 집적 회로 시스템(206)을 도시하고 있다. 제 2 인터포저(214)(예를 들어, 래미네이트 기판)는 캡슐화부(208)와 캐버티(210) 위에 장착된다. 제 2 인터포저(214)는 제 1 인터포저(212)와 연결된다. 전자 컴포넌트(216)(예를 들어, 플립 칩)가 제 2 인터포저(214) 위에 장착된다.
장착가능한 집적 회로 시스템(206)은, 이 예에서, 베이스 기판(102)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(218)와 수동 디바이스(220)를 포함한 다. 제 1 내부 인터커넥션부(222)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(218)의 제 1 인터포저(212)와 베이스 기판(102)을 연결한다. 캡슐화부(208)는 베이스 기판(102) 위에 위치하여 집적 회로 패키지(218), 제 1 내부 인터커넥션부(222), 및 수동 디바이스(220)를 덮는다.
집적 회로 패키지(218)는 집적 회로 다이(224)를 포함한다. 집적 회로 다이(224)는 비-활성 사이드(226)와 활성 사이드(228)를 포함하고, 여기서 활성 사이드(228)는 그 위에 제조되는 능동 회로를 포함한다. 비-활성 사이드(226)는 제 1 인터포저(212)와 접착물(230)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 1 내부 인터커넥션부(222)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(218)의 제 1 인터포저(212)와 베이스 기판(102)을 연결할 수 있다. 외부 인터커넥션부(104)는 베이스 기판(102) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
제 2 인터포저(214)는 전기적 커넥터(232)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(214)는 제 1 인터포저(212)와 전기적 커넥터(232)를 사용하여 연결된다.
이 예에서, 전자 컴포넌트(216)는 제 2 인터포저(214) 위에 장착된다. 전자 컴포넌트는 기능적으로 테스트되어 온 "KGD(Known Good Device)"일 수 있다.
본 발명이 제 2 인터포저를 사용함으로써 높이가 감소된 집적 회로 패키지 온 패키지 시스템을 제공한다는 것을 알 수 있을 것이다. 제 2 인터포저는 재분포 층(redistribution layer)과 비아들을 갖도록 구성되어 제 2 인터포저 아래의 집적 회로와 제 2 인터포저 위의 전자 컴포넌트 간의 전기적 연결을 형성시킨다.
본 발명에서 또한 알 수 있는 것으로, 제 2 인터포저는 집적 회로 시스템 또는 전자 컴포넌트 중 어느 하나에 사전에 접착될 수 있어, 최종 조립 이전에 이들이 테스트되도록 할 수 있다. 이러한 특징으로 인해 제조 비용이 감소될 수 있고 그리고 신뢰도가 증가할 수 있다.
이제 도 3을 참조하면, 본 발명의 제 2 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 집적 회로 패키지 시스템(300)의 단면도가 도시된다. 이 단면도는 캐버티(310)를 가진 캡슐화부(308)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(310)에 의해 노출되는 제 1 인터포저(312)를 가지고 있는 장착가능한 집적 회로 시스템(306)을 도시하고 있다. 제 2 인터포저(314)(예를 들어, 래미네이트 기판)는 캡슐화부(308)와 캐버티(310) 위에 장착된다. 제 2 인터포저(314)는 제 1 인터포저(312)와 연결된다. 전자 컴포넌트(316)(예를 들어, 플립 칩)가 제 2 인터포저(314) 위에 장착된다.
장착가능한 집적 회로 시스템(306)은, 이 예에서, 베이스 기판(102)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(318)와 수동 디바이스(320)를 포함한다. 제 1 내부 인터커넥션부(322)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(318)의 제 1 인터포저(312)와 베이스 기판(302)을 연결한다. 캡슐화부(308)는 베이스 기판(302) 위에 위치하여 집적 회로 패키지(318), 제 1 내부 인터커넥션부(322), 및 수동 디바이스(320)를 덮는다.
예를 들어, 집적 회로 패키지(318)는 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package, WLCSP), 재분포 층(Redistributed Layer RDL) 다이 또는 플립 칩일 수 있다. 집적 회로 패키지(318)는 제 1 인터포저(312)를 포함한다. 집적 회로 패키지(318)는 베이스 기판(302)에 접착물(330)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 1 내부 인터커넥션부(322)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 제 1 인터포저(312)와 베이스 기판(302)을 연결할 수 있다. 외부 인터커넥션부(304)는 베이스 기판(302) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
제 2 인터포저(314)는 전기적 커넥터(332)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(314)는 제 1 인터포저(312)와 전기적 커넥터(332)를 사용하여 연결된다.
이 예에서, 전자 컴포넌트(316)는 제 2 인터포저(314) 위에 장착된다. 전자 컴포넌트는 기능적으로 테스트되어 온 "KGD(Known Good Device)"일 수 있다.
이제 도 4를 참조하면, 본 발명의 제 3 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(400)의 단면도가 도시된다. 이 단면도는 캐버티(410)를 가진 캡슐화부(408)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(410)에 의해 노출되는 제 1 인터포저(412)를 가지고 있는 장착가능한 집적 회로 시스템(406)을 도시하고 있다. 제 2 인터포저(414)(예를 들어, 래미네이트 기판)는 캡슐화부(408)와 캐버티(410) 위에 장착된다. 제 2 인터포저(414)는 제 1 인터포저(412)와 연결된다. 전자 컴포넌트(416)(예를 들어, 플립 칩)가 제 2 인터포저(414) 위에 장착된다.
장착가능한 집적 회로 시스템(406)은, 이 예에서, 베이스 기판(402)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(418)와 수동 디바이스(420)를 포함한다. 제 1 내부 인터커넥션부(422)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(418)의 제 1 인터포저(412)와 베이스 기판(402)을 연결한다. 캡슐화부(408)는 베이스 기판(402) 위에 위치하여 집적 회로 패키지(418), 제 1 내부 인터커넥션부(422), 및 수동 디바이스(420)를 덮는다.
집적 회로 패키지(418)는 집적 회로 다이(424)를 포함한다. 집적 회로 다이(424)는 비-활성 사이드(426)와 활성 사이드(428)를 포함하고, 여기서 활성 사이드(428)는 그 위에 제조되는 능동 회로를 포함한다. 비-활성 사이드(426)는 베이스 기판(402)과 접착물(430)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 2 내부 인터커넥션부(434)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 활성 사이드(428)와 베이스 기판(402)을 연결할 수 있다. 내부 캡슐화부(436)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버)가 베이스 기판(402) 위에 위치하여 집적 회로 다이(424)와 제 2 내부 인터커넥션부(434)를 덮는다.
제 1 인터포저(412)가 제 2 접착물(439)을 사용하여 접적 회로 패키지(418)의 내부 캡슐화부(436) 위에 장착된다. 제 2 인터포저(414)는 전기적 커넥터(432)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(414)는 제 1 인터포저(412)와 전기적 커넥터(432)를 사용하여 연결된다. 이 예에서, 전자 컴포넌 트(416)는 제 2 인터포저(414) 위에 장착된다. 외부 인터커넥션부(404)는 베이스 기판(402) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
이제 도 5를 참조하면, 본 발명의 제 4 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(500)의 단면도가 도시된다. 이 단면도는 캐버티(510)를 가진 캡슐화부(508)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(510)에 의해 노출되는 제 1 인터포저(512)를 가지고 있는 장착가능한 집적 회로 시스템(506)을 도시하고 있다. 제 2 인터포저(514)(예를 들어, 래미네이트 기판)는 캡슐화부(508)와 캐버티(510) 위에 장착된다. 제 2 인터포저(514)는 제 1 인터포저(512)와 연결된다. 전자 컴포넌트(516)(예를 들어, 플립 칩)가 제 2 인터포저(514) 위에 장착된다.
장착가능한 집적 회로 시스템(506)은, 이 예에서, 베이스 기판(502)(예를 들어, 래미네이트 기판) 위에 제 1 집적 회로 패키지(518), 제 2 집적 회로 패키지(538), 및 수동 디바이스(520)를 포함한다. 제 2 집적 회로 패키지(508)는 제 1 집적 회로 패키지(518) 위에 위치한다.
제 1 내부 인터커넥션부(522)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 제 2 집적 회로 패키지(538)의 제 1 인터포저(512)와 베이스 기판(502)을 연결한다. 캡슐화부(508)는 베이스 기판(502) 위에 위치하여 제 1 집적 회로 패키지(518), 제 2 집적 회로 패키지(538), 제 1 내부 인터커넥션부(522), 및 수동 디바이스(520)를 덮는다.
제 1 집적 회로 패키지(518)는 집적 회로 다이(524)를 포함한다. 집적 회로 다이(524)는 제 1 비-활성 사이드(526)와 제 1 활성 사이드(528)를 포함하고, 여기서 제 1 활성 사이드(528)는 그 위에 제조되는 능동 회로를 포함한다. 제 1 비-활성 사이드(526)는 베이스 기판(502)과 제 1 접착물(530)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 2 내부 인터커넥션부(534)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 제 1 활성 사이드(528)와 베이스 기판(502)을 연결할 수 있다. 내부 캡슐화부(536)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버)가 베이스 기판(502) 위에 위치하여 집적 회로 다이(524)와 제 2 내부 인터커넥션부(534)를 덮는다.
제 2 집적 회로 패키지(538)는 제 2 접착물(539)을 사용하여 제 1 집적 회로 패키지(518) 위에 장착된다. 제 2 집적 회로 패키지(538)는 제 2 집적 회로 다이(540)를 포함한다. 제 2 집적 회로 다이(540)는 제 2 비-활성 사이드(542)와 제 2 활성 사이드(544)를 포함하고, 여기서 제 2 활성 사이드(544)는 그 위에 제조되는 능동 회로를 포함한다. 제 2 비-활성 사이드(542)는 제 1 인터포저(512)와 제 3 접착물(546)을 이용하여 부착된다. 제 2 활성 사이드(544)는 제 3 내부 인터커넥션부(548)를 사용하여 제 1 인터포저(512)와 연결될 수 있다.
제 2 인터포저(514)는 전기적 커넥터(532)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(514)는 제 1 인터포저(512)와 전기적 커넥터(532)를 사용하여 연결된다. 외부 인터커넥션부(504)는 베이스 기판(502) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회 로 패키지 시스템)과 연결될 수 있다.
이제 도 6를 참조하면, 본 발명의 제 5 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(600)의 단면도가 도시된다. 이 단면도는 캐버티(610)를 가진 캡슐화부(608)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(610)에 의해 노출되는 제 1 인터포저(612)를 가지고 있는 장착가능한 집적 회로 시스템(606)을 도시하고 있다. 제 2 인터포저(614)(예를 들어, 래미네이트 기판)는 캡슐화부(608)와 캐버티(610) 위에 장착된다. 제 2 인터포저(614)는 제 1 인터포저(612)와 연결된다. 전자 컴포넌트(616)(예를 들어, 플립 칩 또는 패키지 집적 회로 디바이스)가 제 2 인터포저(614) 위에 장착된다.
예시적 목적으로, 집적 회로 패키지 시스템(600)이 단일 디바이스로서 전자 컴포넌트를 갖도록 도시되었지만, 이해할 것으로 집적 회로 패키지 시스템(600)은 다른 구성에서는 제 2 인터포저(614) 위에 여러 전자 컴포넌트들을 가질 수 있다. 예를 들어, 전자 컴포넌트(616)는 여러 컴포넌트를 나타낼 수 있다.
장착가능한 집적 회로 시스템(606)은, 이 예에서, 베이스 기판(602)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(618)와 수동 디바이스(620)를 포함한다. 제 1 내부 인터커넥션부(622)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(618)의 제 1 인터포저(612)와 베이스 기판(602)을 연결한다.
캡슐화부(608)는 베이스 기판(602) 위에 위치하여 집적 회로 패키지(618), 제 1 내부 인터커넥션부(622), 및 수동 디바이스(620)를 덮는다. 예시적 목적으로, 집적 회로 패키지 시스템(600)는 캡슐화부(608)가 베이스 기판(602)의 상부 사이드 위에 수직 측벽을 갖도록 도시되었지만, 이해할 것으로, 집적 회로 패키지 시스템(600)은 캡슐화부(608)에 대해 다른 구성을 가질 수도 있다. 예를 들어, 캡슐화부(608)는 베이스 기판(602)의 상부 사이드를 비-수직 측벽으로 부분적으로 덮을 수 있다.
집적 회로 패키지(618)는 집적 회로 다이(624)를 포함한다. 집적 회로 다이(624)는 비-활성 사이드(626)와 활성 사이드(628)를 포함하고, 여기서 활성 사이드(628)는 그 위에 제조되는 능동 회로를 포함한다. 비-활성 사이드(626)는 제 1 인터포저(612)와 접착물(630)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 2 내부 인터커넥션부(634)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 활성 사이드(628)와 베이스 기판(602)을 연결할 수 있다. 외부 인터커넥션부(604)는 베이스 기판(602) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
제 2 인터포저(614)는 전기적 커넥터(632)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(614)는 전기적 커넥터(632)를 이용하여 제 1 인터포저(612)와 연결된다. 또한, 예를 들어, 제 2 인터포저(614)는 캡슐화부(608)의 상부 사이드의 길이를 연장시키고, 그리고 후속 수동 디바이스(646)가 제 2 인터포저(614) 위에 장착된다.
이제 도 7를 참조하면, 본 발명의 제 6 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(700)의 단면도가 도시된다. 이 단면도는 캐버티(710)를 가진 캡슐화부(708)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(710)에 의해 노출되는 제 1 인터포저(712)를 가지고 있는 장착가능한 집적 회로 시스템(706)을 도시하고 있다. 제 2 인터포저(714)(예를 들어, 래미네이트 기판)는 캡슐화부(708)와 캐버티(710) 위에 장착된다. 제 2 인터포저(714)는 캐버티(710) 위에 슬롯(slot)(740)을 포함한다. 제 2 인터포저(714)는 제 1 인터포저(712)와 연결된다. 전자 컴포넌트(716)(예를 들어, 패키지 집적 회로 디바이스)가 제 2 인터포저(714) 위에 장착된다.
장착가능한 집적 회로 시스템(706)은, 이 예에서, 베이스 기판(702)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(718)와 수동 디바이스(720)를 포함한다. 제 1 내부 인터커넥션부(722)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(718)의 제 1 인터포저(712)와 베이스 기판(702)을 연결한다. 캡슐화부(708)는 베이스 기판(702) 위에 위치하여 집적 회로 패키지(718), 제 1 내부 인터커넥션부(722), 및 수동 디바이스(720)를 덮는다.
집적 회로 패키지(718)는 집적 회로 다이(724)를 포함한다. 집적 회로 다이(724)는 비-활성 사이드(726)와 활성 사이드(728)를 포함하고, 여기서 활성 사이드(728)는 그 위에 제조되는 능동 회로를 포함한다. 비-활성 사이드(726)는 제 1 인터포저(712)와 접착물(730)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 2 내부 인터커넥션부(734)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 활성 사이드(728)와 제 1 인터포저(712)를 연결할 수 있다. 외부 인터커넥션부(704)는 베이스 기판(702) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있 다.
제 2 인터포저(714)는 전기적 커넥터(732)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(714)는 전기적 커넥터(732)를 이용하여 제 1 인터포저(712)와 연결된다. 언더필(underfill)(742)이 전기적 커넥터(732)를 둘러싸고, 캐버티(710)를 채우고, 그리고 전자 컴포넌트(716)의 컴포넌트 커넥터(744)를 둘러싼다. 언더필(742)은 또한 슬롯(740)을 채운다. 슬롯(740)은 언더필(742)의 흐름을 위해 사용될 있다. 후속 수동 디바이스(746)가 또한 제 2 인터포저(714) 위에 장착된다.
이제 도 8를 참조하면, 본 발명의 제 7 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(800)의 단면도가 도시된다. 이 단면도는 캐버티(810)를 가진 캡슐화부(808)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(810)에 의해 노출되는 제 1 인터포저(812)를 가지고 있는 장착가능한 집적 회로 시스템(806)을 도시하고 있다. 제 2 인터포저(814)(예를 들어, 래미네이트 기판)는 캡슐화부(808)와 캐버티(810) 위에 장착된다. 제 2 인터포저(814)는 캐버티(810) 위에 그리고 캐버티(810)의 측 벽을 따라 있는 슬롯(840)을 포함한다. 제 2 인터포저(814)는 제 1 인터포저(812)와 연결된다. 전자 컴포넌트(816)(예를 들어, 플립 칩)가 제 2 인터포저(814) 위에 장착된다.
장착가능한 집적 회로 시스템(806)은, 이 예에서, 베이스 기판(802)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(818)와 수동 디바이스(820)를 포함한다. 제 1 내부 인터커넥션부(822)(예를 들어, 본드 와이어 혹은 리본 본드 와이 어)는 집적 회로 패키지(818)의 제 1 인터포저(812)와 베이스 기판(802)을 연결한다. 캡슐화부(808)는 베이스 기판(802) 위에 위치하여 집적 회로 패키지(818), 제 1 내부 인터커넥션부(822), 및 수동 디바이스(820)를 덮는다.
집적 회로 패키지(818)는 집적 회로 다이(824)를 포함한다. 집적 회로 다이(824)는 비-활성 사이드(826)와 활성 사이드(828)를 포함하고, 여기서 활성 사이드(828)는 그 위에 제조되는 능동 회로를 포함한다. 비-활성 사이드(826)는 제 1 인터포저(812)와 접착물(830)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다. 제 2 내부 인터커넥션부(834)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 활성 사이드(828)와 제 1 인터포저(812)를 연결할 수 있다. 외부 인터커넥션부(804)는 베이스 기판(802) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
제 2 인터포저(814)는 전기적 커넥터(832)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(814)는 전기적 커넥터(832)를 이용하여 제 1 인터포저(812)와 연결된다. 언더필(842)이 전기적 커넥터(832)를 둘러싸고, 캐버티(810)를 채우고, 그리고 전자 컴포넌트(816)의 컴포넌트 커넥터(844)를 둘러싼다. 언더필(842)은 캡슐화부(예를 들어 캡슐화부(808))로서 사용될 수 없도록 점성도가 낮은 물질을 포함한다. 슬롯(840)은 언더필(842)의 흐름을 위해 사용될 있다. 후속 수동 디바이스(846)가 또한 제 2 인터포저(814) 위에 장착된다.
이제 도 9를 참조하면, 본 발명의 제 8 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(900)의 단면도가 도시된다. 이 단면도는 캐버티(910)를 가진 캡슐화부(908)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(910)에 의해 노출되는 제 1 인터포저(912)를 가지고 있는 장착가능한 집적 회로 시스템(906)을 도시하고 있다. 제 2 인터포저(914)(예를 들어, 래미네이트 기판)는 캡슐화부(908)와 캐버티(910) 위에 장착된다. 제 2 인터포저(914)는 제 1 인터포저(912)와 연결된다. 전자 컴포넌트(916)(예를 들어, 플립 칩)가 제 2 인터포저(914) 위에 장착된다.
장착가능한 집적 회로 시스템(906)은, 이 예에서, 베이스 기판(902)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(918)와 수동 디바이스(920)를 포함한다. 제 1 내부 인터커넥션부(922)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(918)의 제 1 인터포저(912)와 베이스 기판(902)을 연결한다.
집적 회로 패키지(918)는 집적 회로 다이(924)를 포함한다. 집적 회로 다이(924)는 비-활성 사이드(926)와 활성 사이드(928)를 포함하고, 여기서 활성 사이드(928)는 그 위에 제조되는 능동 회로를 포함한다. 비-활성 사이드(926)는 캐리어(carrier)(952)(예를 들어, 래미네이트 기판)와 접착물(930)(예를 들어, 다이-부착 접착제)을 이용하여 부착된다.
제 1 인터포저(912)(예를 들어, 래미네이트 기판)가 집적 회로 패키지(918) 위에 장착되고 그리고 내부 커넥터(948)(예를 들어, 솔더 볼)를 이용하여 집적 회로 패키지(918)와 연결된다. 후속 수동 디바이스(946)가 또한 제 1 인터포저(912) 아래에 장착된다.
제 2 인터포저(914)는 전기적 커넥터(932)(예를 들어, 솔더 볼)를 포함한다. 예를 들어, 제 2 인터포저(914)는 전기적 커넥터(932)를 이용하여 제 1 인터포저(912)와 연결된다. 제 2 인터포저(914)는 캡슐화부(908)의 상부 사이드의 길이를 연장시킬 수 있다. 또 다른 후속 수동 디바이스(950)가 제 2 인터포저(914) 위에 장착된다.
캡슐화부(908)는 베이스 기판(902) 위에 위치하여 집적 회로 패키지(918), 제 1 내부 인터커넥션부(922), 수동 디바이스(920), 및 후속 수동 디바이스(946)를 덮는다. 외부 인터커넥션부(904)는 베이스 기판(902) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
이제 도 10를 참조하면, 본 발명의 제 9 실시예에 따른, 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템(1000)의 단면도가 도시된다. 이 단면도는 캐버티(1010)를 가진 캡슐화부(1008)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버) 및 캐버티(1010)에 의해 노출되는 제 1 인터포저(1012)를 가지고 있는 장착가능한 집적 회로 시스템(1006)을 도시하고 있다. 제 2 인터포저(1014)(예를 들어, 래미네이트 기판)는 접착물(1030)을 이용하여 캡슐화부(1008) 위에 그리고 캐버티(1010) 위에 장착된다. 제 2 인터포저(1014)는 캐버티(1010) 위에 슬롯(1040)을 포함한다. 전자 컴포넌트(1016)(예를 들어, 패키지 집적 회로 디바이스)가 제 2 인터포저(1014) 위에 장착된다.
장착가능한 집적 회로 시스템(1006)은, 이 예에서, 베이스 기판(1002)(예를 들어, 래미네이트 기판) 위에 집적 회로 패키지(1018)와 수동 디바이스(1020)를 포함한다. 제 1 내부 인터커넥션부(1022)(예를 들어, 본드 와이어 혹은 리본 본드 와이어)는 집적 회로 패키지(1018)의 제 1 인터포저(1012)와 베이스 기판(1002)을 연결한다. 제 2 내부 인터커넥션부(1034)는 슬롯(1040)을 통해 제 1 인터포저(1012)의 중앙 본드 패드와 제 2 인터포저(1014)를 연결한다. 캡슐화부(1008)(예를 들어, 에폭시 몰딩 화합물을 포함하는 커버)는 베이스 기판(1002) 위에 위치하여 집적 회로 패키지(1018), 제 1 내부 인터커넥션부(1022), 및 수동 디바이스(1020)를 덮는다. 캐버티 커버(1048)(예를 들어 글롭 톱 물질(glob top material)을 포함하는 커버)는 슬롯(1040)과 캐버티(1010)를 채워 제 2 내부 인터커넥션부(1034)를 덮는다.
후속 수동 디바이스(1046)가 또한 제 2 인터포저(1014) 위에 장착된다. 외부 인터커넥션부(1004)는 베이스 기판(1002) 아래에 부착될 수 있어, 다음 시스템 레벨(미도시)(예를 들어, 인쇄 회로 기판 혹은 또 다른 집적 회로 패키지 시스템)과 연결될 수 있다.
이제 도 11을 참조하면, 본 발명의 실시예에 따른 집적 회로 패키지 시스템(100)의 제조를 위한 집적 회로 패키지 시스템의 흐름도(1100)가 도시된다. 이 시스템(1100)은 블럭(1102)에서, 캐버티를 그 안에 갖는 캡슐화부 및 이 캐버티에 의해 노출되는 제 1 인터포저를 가지고 있는 장착가능한 집적 회로 시스템을 제공하는 것과; 블럭(1104)에서, 개별 디바이스를 단지 적층시키기 위해 제 1 인터포저 위에 제 2 인터포저를 장착하는 것과, 여기서 제 2 인터포저는 캡슐화부 및 캐버티 위에 위치하고; 그리고, 블럭(1106)에서, 제 2 인터포저 위에 전기적 컴포넌트를 장착하는 것을 포함한다.
그러나 본 발명의 또 다른 중요한 실시형태는 비용을 감소시키고, 시스템을 단순화시키고, 성능을 증가시키려는 시대적 경향을 매우 잘 지원할 수 있고 그 역할을 한다.
본 발명의 이러한 값진 실시형태들 및 다른 실시형태들은 결과적으로 적어도 다음 레벨로 기술 상태를 진보시킨다.
따라서, 본 발명의 집적 회로 패키지 시스템은 중요하고 그리고 지금까지 알려지지 않았으며 이용가능하지 않은 해법, 성능을 제공하며, 그리고 수율을 개선하고, 신뢰도를 증가시키며, 회로 시스템의 비용을 감소시키기 위한 기능적 실시형태를 제공하고 있다는 것을 알게 될 것이다. 결과적인 프로세스 및 구성은 직접적이며, 비용 효율적이고, 복잡하지 않고, 용도가 다양하며, 정확하고, 감도가 좋고, 효율적이며, 그리고 손쉽게 그리고 효율적으로 그리고 경제적으로 제조, 애플리케이션 및 그 사용을 위해 공지된 컴포넌트들을 조절함으로써 구현될 수 있다.
본 발명이 특정된 최상의 모드와 함께 설명되었지만, 이해할 것으로, 많은 대안물, 수정물, 변형물이 상기 설명으로부터 본 발명의 기술분야에서 숙련된 기술을 가지는 자들에게는 명백한 것이다. 따라서, 본 발명은 첨부되는 특허청구범위 내에 있는 이러한 모든 대안물, 수정물, 변형물을 포함하도록 의도된 것이다. 지금까지 첨부되는 도면에서 도시되거나 혹은 본 명세서에서 설명된 모든 것들은 예시적으로 그리고 비한정적으로 해석되어야만 한다.
도 1은 본 발명의 제 1 실시예에 따른 집적 회로 패키지 시스템의 밑면도이다.
도 2는 도 1의 라인 2--2를 따라 절단된 집적 회로 패키지 시스템의 단면도이다.
도 3은 본 발명의 제 2 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 4는 본 발명의 제 3 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 5는 본 발명의 제 4 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 6은 본 발명의 제 5 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 7은 본 발명의 제 6 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 8은 본 발명의 제 7 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 9는 본 발명의 제 8 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 10은 본 발명의 제 9 실시예에 따른, 도 1의 라인 2--2을 따라 절단된 도 1의 밑면도에 의해 예시된 집적 회로 패키지 시스템의 단면도이다.
도 11은 본 발명의 실시예에 따른 집적 회로 패키지 시스템의 제조를 위한 집적 회로 패키지 시스템의 흐름도이다.

Claims (10)

  1. 집적 회로 패키징 방법(1100)으로서,
    캐버티(210)를 갖는 캡슐화부(208) 및 상기 캐버티(210)에 의해 노출되는 제 1 인터포저(212)를 가지고 있는 장착가능한 집적 회로 시스템(206)을 제공하는 단계와;
    개별 디바이스(216)를 단지 적층시키기 위해 상기 제 1 인터포저(212) 위에 제 2 인터포저(214)를 장착하는 단계와, 여기서 상기 제 2 인터포저(214)는 상기 캡슐화부(208) 및 상기 캐버티(210) 위에 위치하고; 그리고
    상기 제 2 인터포저(214) 위에 전기적 컴포넌트(216)를 장착하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 방법(1100).
  2. 제 1 항에 있어서,
    상기 캡슐화부(1008) 및 상기 캐버티(1010) 위의 상기 제 2 인터포저(1014)를 접착물(1030)로 부착하는 단계를 더 포함하는 특징으로 하는 집적 회로 패키징 방법(1100).
  3. 제 1 항에 있어서,
    상기 제 2 인터포저(714)를 장착하는 단계는 상기 제 2 인터포저(714)가 상기 캐버티(710) 위에 홀(740)을 갖도록 장착하는 것을 포함하는 것을 특징으로 하 는 집적 회로 패키징 방법(1100).
  4. 제 1 항에 있어서,
    상기 제 2 인터포저(214)의 홀(740)을 통해 언더필(742)을 인가하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 방법(1100).
  5. 제 1 항에 있어서,
    상기 제 1 인터포저(212) 위에 상기 제 2 인터포저(214)를 장착하는 단계는 상기 제 2 인터포저(214)를 상기 제 1 인터포저(212)와 연결시키는 것을 포함하는 것을 특징으로 하는 집적 회로 패키징 방법(1100).
  6. 집적 회로 패키지 시스템(100)으로서,
    캐버티(210)를 갖는 캡슐화부(208) 및 상기 캐버티(210)에 의해 노출되는 제 1 인터포저(212)를 가지고 있는 장착가능한 집적 회로 시스템(206)과;
    개별 디바이스(216)를 단지 적층하기 위해 상기 제 1 인터포저(212) 위에 위치하는 제 2 인터포저(214)와, 여기서 상기 제 2 인터포저(214)는 상기 캡슐화부(208)와 상기 캐버티(210) 위에 위치하며; 그리고
    상기 제 2 인터포저(214) 위에 위치하는 전기적 컴포넌트(216)를 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(100).
  7. 제 6 항에 있어서,
    상기 제 2 인터포저(1014)와 상기 제 1 인터포저(1012) 사이에 접착물(1030)을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(1000).
  8. 제 6 항에 있어서,
    상기 제 2 인터포저(714)는 상기 캐버티(710) 위에 위치하는 홀(740)을 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  9. 제 6 항에 있어서,
    상기 제 2 인터포저(714)의 홀(740) 내에 언더필(742)을 더 포함하는 것을 특징으로 하는 집적 회로 패키지 시스템(700).
  10. 제 6 항에 있어서,
    상기 제 2 인터포저(214)는 상기 제 1 인터포저(212)와 연결되는 것을 특징으로 하는 집적 회로 패키지 시스템(100).
KR20080019809A 2007-03-03 2008-03-03 인터포저를 구비한 집적 회로 패키지 시스템 KR101510412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89285107P 2007-03-03 2007-03-03
US60/892,851 2007-03-03

Publications (2)

Publication Number Publication Date
KR20080081125A true KR20080081125A (ko) 2008-09-08
KR101510412B1 KR101510412B1 (ko) 2015-04-08

Family

ID=39732487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080019809A KR101510412B1 (ko) 2007-03-03 2008-03-03 인터포저를 구비한 집적 회로 패키지 시스템

Country Status (3)

Country Link
US (1) US8685792B2 (ko)
KR (1) KR101510412B1 (ko)
TW (1) TWI479642B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916956B2 (en) 2012-06-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8110905B2 (en) * 2007-12-17 2012-02-07 Stats Chippac Ltd. Integrated circuit packaging system with leadframe interposer and method of manufacture thereof
US9236319B2 (en) * 2008-02-29 2016-01-12 Stats Chippac Ltd. Stacked integrated circuit package system
US7750454B2 (en) * 2008-03-27 2010-07-06 Stats Chippac Ltd. Stacked integrated circuit package system
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9543269B2 (en) * 2011-03-22 2017-01-10 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
WO2012126377A1 (en) 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8389329B2 (en) * 2011-05-31 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US8716065B2 (en) * 2011-09-23 2014-05-06 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8698297B2 (en) 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US20130181359A1 (en) * 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
WO2014128795A1 (ja) * 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
DE102015104995B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
KR102372300B1 (ko) 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9953931B1 (en) * 2016-10-25 2018-04-24 Advanced Semiconductor Engineering, Inc Semiconductor device package and a method of manufacturing the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11145621B2 (en) * 2018-06-06 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR20200121126A (ko) * 2019-04-15 2020-10-23 삼성전자주식회사 반도체 패키지
US12009351B2 (en) * 2021-11-12 2024-06-11 Advanced Semiconductor Engineering, Inc. Plurality of semiconductor devices between stacked substrates

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617193B1 (en) 1997-04-30 2003-09-09 Hitachi Chemical Company, Ltd. Semiconductor device, semiconductor device substrate, and methods of fabricating the same
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6504241B1 (en) 1998-10-15 2003-01-07 Sony Corporation Stackable semiconductor device and method for manufacturing the same
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6734540B2 (en) 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6603072B1 (en) 2001-04-06 2003-08-05 Amkor Technology, Inc. Making leadframe semiconductor packages with stacked dies and interconnecting interposer
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
US20050218528A1 (en) * 2004-03-31 2005-10-06 Beatty John J Capillary underfill channel
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8026129B2 (en) * 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
US7288835B2 (en) 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
TWI339436B (en) 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916956B2 (en) 2012-06-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple die packaging interposer structure and method
KR101476894B1 (ko) * 2012-06-29 2014-12-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중 다이 패키징 인터포저 구조 및 방법

Also Published As

Publication number Publication date
TWI479642B (zh) 2015-04-01
KR101510412B1 (ko) 2015-04-08
US20080211084A1 (en) 2008-09-04
TW200837926A (en) 2008-09-16
US8685792B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
KR20080081125A (ko) 인터포저를 구비한 집적 회로 패키지 시스템
US7354800B2 (en) Method of fabricating a stacked integrated circuit package system
US8999754B2 (en) Integrated circuit package with molded cavity
US8021924B2 (en) Encapsulant cavity integrated circuit package system and method of fabrication thereof
KR101745585B1 (ko) 듀얼측 연결을 구비한 집적회로 패키지 시스템 및 이의 제조방법
US8633059B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US7659609B2 (en) Integrated circuit package-in-package system with carrier interposer
TWI464812B (zh) 具有倒裝晶片之積體電路封裝件系統
US8143098B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US20070235215A1 (en) Multiple flip-chip integrated circuit package system
US8749040B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US20100038781A1 (en) Integrated circuit packaging system having a cavity
US20100133534A1 (en) Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof
US7911070B2 (en) Integrated circuit packaging system having planar interconnect
KR20060118363A (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20090063090A (ko) 플래시-방지 구조체를 구비한 오프셋 적층형 집적회로 패키지 시스템
US7750451B2 (en) Multi-chip package system with multiple substrates
KR20130000319A (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US7968995B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9748203B2 (en) Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US20130075916A1 (en) Integrated circuit packaging system with external wire connection and method of manufacture thereof
US20100078828A1 (en) Integrated circuit package system with mounting structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190322

Year of fee payment: 5