KR20130000319A - 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 - Google Patents

수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR20130000319A
KR20130000319A KR1020120051050A KR20120051050A KR20130000319A KR 20130000319 A KR20130000319 A KR 20130000319A KR 1020120051050 A KR1020120051050 A KR 1020120051050A KR 20120051050 A KR20120051050 A KR 20120051050A KR 20130000319 A KR20130000319 A KR 20130000319A
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
vertical
package
connectors
Prior art date
Application number
KR1020120051050A
Other languages
English (en)
Other versions
KR101964389B1 (ko
Inventor
병준 한
인상 윤
조현 배
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20130000319A publication Critical patent/KR20130000319A/ko
Application granted granted Critical
Publication of KR101964389B1 publication Critical patent/KR101964389B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

집적 회로 패키징 시스템을 제조하는 방법이 제공되며, 이 방법은 제 1 기판을 제공하는 단계와; 상기 제 1 기판의 주변부를 따라 수직 상호연결들을 부착하는 단계와; 상기 제 1 기판 위에 집적 회로를 장착하는 단계와, 여기서 상기 집적 회로는 상기 수직 상호연결들에 의해 둘러싸이고; 그리고 상기 수직 상호연결들 및 상기 집적 회로 상에 제 2 기판을 직접 장착하는 단계를 포함한다.

Description

수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH VERTICAL INTERCONNECTS AND METHOD OF MANUFACTURE THEREOF}
본 발명은 일반적으로 집적 회로 패키징 시스템(integrated circuit packaging system)에 관한 것으로, 특히 상호연결(interconnect)들을 갖는 집적 회로 패키징 시스템에 관한 것이다.
컴퓨터 산업의 지속적인 목표는 컴포넌트(component)들을 더 소형화시키고, 집적 회로(Integrated Circuit, "IC")들의 패키징 밀도(packaging density)를 더 높이고, 성능을 더 높이며, 그리고 비용을 더 낮추는 것이다. 반도체 패키지 구조들은 소형화 추세로 계속 발전하고 있고, 그 안에 패키징되는 컴포넌트들의 밀도도 계속 증가하고 있으며 이로부터 제조되는 제품의 크기도 계속 작아지고 있다. 이러한 것은 정보 통신 제품들에 대해 항상 존재하는 크기의 감소, 두께의 감소, 비용의 감소, 그리고 이와 더불어 성능의 증가를 계속적으로 요구하는 수요가 증가하고 있기 때문이다.
소형화를 위한 이러한 증가하는 요건들은, 예를 들어, 휴대용 정보 통신 디바이스들(예를 들어, 셀룰러 폰(cellular phone)들, 핸즈 프리 셀룰러 폰 헤드셋(hands-free cellular phone headset)들, PDA(Personal Data Assistant)들, 캠코더들, 노트북 컴퓨터들, 등과 같은 것)에서 특히 주목할 만하다. 이러한 디바이스들 모두는 이들의 휴대성을 향상시키기 위해 계속 더 작아지고 더 얇아지고 있다. 따라서, 이러한 디바이스들에 통합되는 대규모 IC(Large-Scale IC, "LSI") 패키지들도 더 작아지고 더 얇아질 것이 필요하다. LSI를 하우징하고 보호하는 패키지 구성도 역시 이들이 더 작아지고 더 얇아질 것을 요구한다.
가전제품에 대한 요건들도 집적 회로 패키지 내에 더 많은 집적 회로들을 요구하고 있지만 역설적으로 이렇게 증가된 집적 회로 콘텐츠를 위한 시스템 내의 물리적 공간은 더 줄어들고 있다. 또 다른 요건으로는, 계속되는 비용 감소 요구가 있다. 일부 기술들은 각각의 집적 회로 내에 더 많은 기능들을 집적시키는 것을 주목적으로 한다. 다른 기술들은 단일 패키지 내에 이러한 집적 회로들을 적층시키는 것을 목적으로 한다. 이러한 방법들이 집적 회로 내에 더 많은 기능들을 제공하지만, 이들이 집적화 및 비용 감소를 위한 요건들에 완전히 대처하고 있지는 못하다.
따라서, 집적화, 공간 절약, 및 저비용의 제조를 제공하는 집적 회로 패키징 시스템에 대한 필요가 여전히 존재한다. 집적 회로, 특히 휴대용 전자 제품의 밀도를 증가시키기 위한 필요성이 계속 증가한다는 점에서, 이러한 문제에 대한 해결책을 찾는 것은 점점 더 중요하다. 계속 증가하는 상업적 경쟁 압력과 더불어, 소비자의 기대가 커지고 아울러 시장에서의 의미 있는 제품 차별화에 대한 기회가 줄어든다는 점을 고려하면, 이러한 문제들에 대한 해법을 찾는 것은 중요하다. 추가적으로, 비용을 절감하고, 효율 및 성능을 향상시키고, 그리고 경쟁 압력에 대처하기 위한 필요성 때문에 이러한 문제들에 대한 해법을 찾아야 할 중요한 필요성이 더욱더 긴급하게 요구된다.
이러한 문제들에 대한 해결안을 오랫동안 찾아왔지만, 이전의 개발들은 어떠한 해결안도 제시하거나 제안하지 못했고, 따라서 이러한 문제들은 오랫동안 관련 기술분야에서 숙련된 자들에 의해 해결되지 않고 있다.
본 발명은 집적 회로 패키징 시스템(integrated circuit packaging system)을 제조하는 방법을 제공하며, 이 방법은, 제 1 기판을 제공하는 단계와; 상기 제 1 기판의 주변부(periphery)를 따라 수직 상호연결(vertical interconnect)들을 부착하는 단계와; 상기 제 1 기판 위에 집적 회로를 장착하는 단계와, 여기서 상기 집적 회로는 상기 수직 상호연결들에 의해 둘러싸이고; 그리고 상기 수직 상호연결들 및 상기 집적 회로 상에 제 2 기판을 직접 장착하는 단계를 포함한다.
본 발명은 집적 회로 패키징 시스템을 제공하며, 이 시스템은 제 1 기판과; 상기 제 1 기판의 주변부를 따라 부착된 수직 상호연결들과; 상기 제 1 기판 위에 장착되어 상기 수직 상호연결들에 의해 둘러싸인 집적 회로와; 그리고 상기 수직 상호연결들 및 상기 집적 회로 상에 직접 장착된 제 2 기판을 포함한다.
본 발명의 어떤 실시예들은 앞서 언급된 것들에 추가하여 혹은 이러한 것들 대신에 다른 단계 혹은 구성요소들을 갖는다. 이러한 단계 혹은 구성요소들은, 첨부되는 도면을 참조하여 기술되는 다음의 상세한 설명을 숙지하는 경우 본 발명의 기술분야에서 숙련된 기술을 갖는 자들에게 명백해질 것이다.
도 1은 본 발명의 제 1 실시예에서의 집적 회로 패키징 시스템의 단면도를 나타내며, 이 도면은 도 2의 절취선 1--1을 따라 절단된 단면도이다.
도 2는 집적 회로 패키징 시스템의 상부 평면도이다.
도 3은 집적 회로 패키징 시스템의 일부를 나타낸 상세 도면이다.
도 4는 제조 단계 중 기판 제공 단계에서의 집적 회로 패키징 시스템의 단면도를 나타낸다.
도 5는 제 1 장착 단계에서의 도 4의 구조를 나타낸다.
도 6은 도포 단계에서의 도 5의 구조를 나타낸다.
도 7은 제 2 장착 단계에서의 도 6의 구조를 나타낸다.
도 8은 본 발명의 제 2 실시예에서의 집적 회로 패키징 시스템의 단면도이다.
도 9는 제조 단계 중 기판 제공 단계에서의 집적 회로 패키징 시스템의 단면도를 나타낸다.
도 10은 제 1 장착 단계에서의 도 9의 구조를 나타낸다.
도 11은 제 2 장착 단계에서의 도 10의 구조를 나타낸다.
도 12는 몰딩 단계에서의 도 11의 구조를 나타낸다.
도 13은 본 발명의 제 3 실시예에서의 집적 회로 패키징 시스템의 단면도이다.
도 14는 본 발명의 제 4 실시예에서의 집적 회로 패키징 시스템의 단면도이다.
도 15는 본 발명의 제 5 실시예에서의 집적 회로 패키징 시스템의 단면도이다.
도 16은 본 발명의 제 6 실시예에서의 집적 회로 패키징 시스템의 단면도이다.
도 17은 본 발명의 또 다른 실시예에서의 집적 회로 패키징 시스템의 제조 방법을 나타낸 흐름도이다.
다음의 실시예들은 본 발명의 기술분야에서 숙련된 자들로 하여금 본 발명을 만들고 사용할 수 있도록 매우 상세히 설명된다. 본 개시 내용을 기반으로 하여 다른 실시예들이 존재할 수 있음은 명백하며 본 발명의 범위를 벗어남이 없이 시스템, 프로세스 혹은 기계적 변경이 행해질 수 있음을 이해해야 한다.
아래의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 수많은 특정 세부내용들이 제시된다. 그러나, 본 발명이 이러한 특정 세부내용 없이도 실시될 수 있음은 명백하다. 본 발명을 모호하게 하지 않도록 하기 위해, 일부 공지된 회로, 시스템 구성, 및 프로세스 단계는 상세히 개시되지 않는다.
시스템의 실시예를 나타내는 도면들은 준도식적이며 아울러 일정 비율로 도시되지 않았고, 특히 일부 치수는 명확한 설명을 위한 것으로 도면에서 과장되어 보여진다. 마찬가지로, 설명의 편의상 도면에서 관점들은 유사한 방향을 보여주고 있지만, 도면에 도시된 것은 대부분의 경우 임의적인 것이다. 일반적으로, 본 발명은 어느 방향에서도 동작될 수 있다.
일부 특징들을 공통적으로 갖는 복수의 실시예들이 개시되고 설명되는 경우, 예시, 설명 및 그 이해의 명료함 및 용이함을 위해, 서로 유사한 특징 및 동일한 특징은 유사한 참조 번호를 통해 일반적으로 설명된다. 실시예들은 제 1 실시예, 제 2 실시예 등으로 번호가 부여되는데, 이것은 설명의 편의를 위한 것이지, 어떤 다른 중요도를 갖도록 의도된 것이 아니며, 본 발명에 대해 한정적 의미가 부여되도록 의도된 것도 아니다.
설명의 목적으로, 본 명세서에서 사용되는 바와 같은 용어 "수평"은 그 방향에 상관없이 집적 회로의 활성 표면(active surface)의 평면에 평행한 평면으로서 정의된다. 용어 "수직"은 수평에 대해 직교하는 방향을 말하는 것으로서 단지 정의된다. "위에", "아래에", "하부", "상부", (측벽에서와 같은) "측면", "상위", "하위", "위쪽", "위" 및 "아래"와 같은 용어들은 도면에 도시된 바와 같이 수평면에 대해 정의된다.
용어 "상에"의 의미는 소자들 간의 접촉이 존재함을 의미한다. 용어 "상에 직접"의 의미는 하나의 소자와 또 다른 하나의 소자 사이에 중간 소자 없이 직접적인 접촉이 존재함을 의미한다.
용어 "활성 면(active side)"은, 능동 회로(active circuitry)가 제조되는, 다이, 모듈, 패키지 혹은 전자 구조의 면을 말하거나, 또는 다이, 모듈, 패키지 혹은 전자 구조 내에서 능동 회로로의 연결을 위한 소자들을 갖는, 다이, 모듈, 패키지 혹은 전자 구조의 면을 말한다. 본 명세서에서 사용되는 바와 같은 용어 "프로세싱(processing)"은, 설명되는 구조를 형성함에 있어 요구되는 것으로서, 물질 혹은 포토레지스트의 증착, 패터닝, 노광, 현상, 에칭, 세정 및/또는 물질 혹은 포토레지스트의 제거를 포함한다.
이제 도 1을 참조하면, 본 발명의 제 1 실시예에서의 집적 회로 패키징 시스템(100)의 단면도가 제시되고, 이 도면은 도 2의 절취선 1--1을 따라 절단된 단면도이다. 집적 회로 패키징 시스템(100)은 구리(Cu) 필러(pillar)를 사용하는 증진된 팬-인 패키지-온-패키지 베이스(fan-in package-on-package base)(FiPoPb) 패키지 또는 몰드(mold) 없는 팬-인 패키지-온-패키지 베이스 패키지를 포함할 수 있다.
집적 회로 패키징 시스템(100)은 베이스 패키지(base package)(102)를 포함할 수 있는바, 베이스 패키지(102)는 반도체 패키지로서 정의된다. 베이스 패키지(102)는 제 1 기판(104)을 포함할 수 있는바, 제 1 기판(104)은 제 1 기판 하부 면(substrate bottom side)(106)과, 그리고 제 1 기판 하부 면(106)의 반대편에 있는 제 1 기판 상부 면(substrate top side)(108)을 갖는다. 제 1 기판(104)은 집적 회로의 장착 및 연결을 위한 지지 구조(support structure)로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결(electrical connection)들을 제공하는 것을 포함한다.
베이스 패키지(102)는 비수평 면(non-horizontal side)들(112)을 갖는 수직 상호연결들(110)을 포함할 수 있다. 수직 상호연결들(110)은 제 1 기판 상부 면(108) 상에 직접 부착될 수 있다. 수직 상호연결들(110) 각각은 바람직하게는, 공통 물질로 형성될 수 있고, 이에 따라 단일의 통합 구조(single integral structure)로서 형성되는 특징을 가질 수 있다.
수직 상호연결들(110)은, 장착과 연결을 위해 사용되는, 전기적으로 전도성의 구조들로서 정의된다. 비수평 면들(112)은 수직 상호연결들(110)의 측면 경계를 형성하는 면들로서 정의된다.
예를 들어, 비수평 면들(112)은 제 1 기판 상부 면(108)에 수직으로 부착될 수 있다. 또한, 예를 들어, 비수평 면들(112)은 서로 평행할 수 있다.
예를 들어, 비수평 면들(112)은 평면 혹은 곡면을 포함할 수 있다. 또 다른 예로서, 수직 상호연결들(110)은 서로 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(110)은 서로 동일한 수직 높이를 가질 수 있다.
베이스 패키지(102)는 집적 회로(114)를 포함할 수 있고, 집적 회로(114)는 집적 회로 비활성 면(integrated circuit inactive side)(116)과, 그리고 집적 회로 비활성 면(116)의 반대편에 있는 집적 회로 활성 면(integrated circuit active side)(118)을 갖는다. 집적 회로(114)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 집적 회로(114)는 제 1 기판(104) 위에 장착될 수 있고, 이 경우 집적 회로 활성 면(118)과 제 1 기판 상부 면(108)은 서로 마주보게 된다.
베이스 패키지(102)는 집적 회로 활성 면(118)과 제 1 기판 상부 면(108)에 부착되는 커넥터(connector)들(120)을 포함할 수 있다. 커넥터들(120)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
베이스 패키지(102)는 집적 회로 활성 면(118)과 제 1 기판 상부 면(108) 사이에 채워지는 언더필(underfill)(122)을 포함할 수 있다. 언더필(122)은 커넥터들(120)을 보호하기 위해 커넥터들(120) 상에 직접 도포될 수 있다.
수직 상호연결들(110) 각각은 커넥터들(120) 각각의 수직 높이와 집적 회로(114)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(110) 각각은 커넥터들(120) 각각의 수직 높이와 집적 회로(114)의 수직 높이를 합한 높이와 동일한 수직 높이를 가질 수 있다. 수직 상호연결들(110) 각각의 상부 확장부(top extent)의 평면은, 집적 회로 비활성 면(116)의 평면과 동일 평면에 있을 수 있다.
수직 상호연결들(110)은 감소된 혹은 세밀한 피치(pitch)를 제공할 수 있다. 와이어 본딩(Wire Bonding)(W/B) 상호연결은 팬-인 패키지-온-패키지 베이스 패키지들에서 필요하지 않다. 제조 비용은 수직 상호연결들(110)을 사용하여 감소될 수 있는데, 왜냐하면 수직 상호연결들(110)은 z-상호연결 및 언더필을 포함하여 수 개의 프로세스들 없이 형성될 수 있기 때문이다.
수직 상호연결들(110) 각각의 수직 높이는 수직 상호연결들(110) 각각의 하부 확장부(bottom extent)와 상부 확장부(top extent) 간의 수직 거리로서 정의된다. 집적 회로(114)의 수직 높이는 집적 회로 비활성 면(116)과 집적 회로 활성 면(118) 간의 수직 거리로서 정의된다.
커넥터들(120) 각각의 수직 높이는 커넥터들(120) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 커넥터들(120) 각각의 수직 높이는 집적 회로 활성 면(118)과 제 1 기판 상부 면(108) 간의 수직 거리를 나타낼 수 있다.
베이스 패키지(102)는 제 2 기판(124)을 포함할 수 있고, 제 2 기판(124)은 제 2 기판 하부 면(126)과, 그리고 제 2 기판 하부 면(126)의 반대편에 있는 제 2 기판 상부 면(128)을 갖는다. 수직 상호연결들(110)의 수직 두께는 집적 회로(114) 위에 제 2 기판(124)을 적층시키기 위한 높이를 제공하기 위해 조정 혹은 제어될 수 있다.
휘어짐(warpage)은 제 1 기판(104) 및 제 2 기판(124)을 갖는 이중 면 기판(dual side substrate)을 사용하여 제어될 수 있다. 휘어짐은 또한, 제 1 기판(104) 및 제 2 기판(124)에 직접 부착된 수직 상호연결들(110)로 제어될 수 있다.
제 2 기판(124)은 수직 상호연결들(110)과 집적 회로(114) 위에 장착될 수 있다. 제 2 기판 하부 면(126)은 수직 상호연결들(110)과 집적 회로 비활성 면(116) 상에 직접 장착될 수 있다. 제 2 기판(124)은 집적 회로의 장착 및 연결을 위한 지지 구조(support structure)로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
제 2 기판(124)은 제 1 기판(104)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 제 2 기판(124)은 제 1 기판(104)의 수평 길이와 동일한 수평 길이를 가질 수 있다. 제 2 기판(124)의 수평 길이 및 제 1 기판(104)의 수평 길이는 제 2 기판(124)의 비수평 면들 간의 수평 거리 및 제 1 기판(104)의 비수평 면들 간의 수평 거리로서 각각 정의된다.
수직 상호연결들(110)은 제 1 기판(104)과 제 2 기판(124)에 결합 혹은 부착될 수 있다. 예를 들어, 수직 상호연결들(110)은 제 1 기판(104)에, 혹은 제 2 기판(124)에, 혹은 이들 모두에, 솔더 온 패드(Solder On Pad, SOP)로, 혹은 각각의 수직 상호연결들(110) 상의 솔더 캡(solder cap)으로, 혹은 전도성 페이스트(conductive paste)로, 부착될 수 있다.
베이스 패키지(102)는 제 2 기판 상부 면(128) 위에 장착되는 컴포넌트(144)를 포함할 수 있다. 컴포넌트(144)는 반도체 디바이스로서 정의된다. 예를 들어, 컴포넌트(144)는 수동 컴포넌트를 포함하는 반도체 디바이스를 나타낼 수 있다. 구체적인 예로서, 컴포넌트(144)는 커패시터 혹은 저항을 나타낼 수 있다.
베이스 패키지(102)는, 제 1 기판(104)과 외부 시스템(미도시) 간의 전기적 연결을 제공하기 위해, 제 1 기판 하부 면(106)에 부착되는 베이스 상호연결(base interconnect)들(146)을 포함할 수 있다. 베이스 상호연결들(146)은 전기적으로 전도성의 커넥터들로서 정의된다.
집적 회로 패키징 시스템(100)은 베이스 패키지(102) 위에 장착되는 스택 패키지(stack package)(148)를 포함할 수 있는바, 스택 패키지(148)는 반도체 패키지로서 정의된다. 예를 들어, 스택 패키지(148)는 멀티-칩-패키지(Multi-Chip-Package, MCP) 혹은 메모리를 포함하는 반도체 패키지를 나타낼 수 있다.
스택 패키지(148)는 스택 기판(150)을 포함할 수 있고, 스택 기판(150)은, 스택 기판 하부 면(152)과, 그리고 스택 기판 하부 면(152)의 반대편에 있는 스택 기판 상부 면(154)을 갖는다.
스택 기판(150)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다. 예를 들어, 스택 기판(150)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있는바, 이러한 것으로는 인쇄 회로 보드(Printed Circuit Board, PCB), 적층 기판(laminated substrate), 혹은 세라믹 기판이 있다.
스택 패키지(148)는 베이스 패키지(102)의 수평 길이의 반보다 더 큰 수평 길이를 가질 수 있다. 스택 패키지(148)는 베이스 패키지(102)의 수평 길이보다 더 작은 수평 길이를 가질 수 있다.
스택 패키지(148)는 제 1 부착 층(158)으로 스택 기판(150)에 부착되는 제 1 디바이스(156)를 포함할 수 있다. 제 1 디바이스(156)는 제 1 디바이스 커넥터들(160)로 스택 기판 상부 면(154)에 전기적으로 연결될 수 있다.
스택 패키지(148)는 제 2 부착 층(164)으로 제 1 디바이스(156)에 부착되는 제 2 디바이스(162)를 포함할 수 있다. 제 2 디바이스(162)는 제 2 디바이스 커넥터들(166)로 스택 기판 상부 면(154)에 전기적으로 연결될 수 있다.
스택 패키지(148)는 스택 밀봉부(stack encapsulation)(168)를 포함할 수 있는바, 이 스택 밀봉부(168)는, 스택 기판(150), 제 1 디바이스(156), 제 1 부착 층(158), 제 1 디바이스 커넥터들(160), 제 2 디바이스(162), 제 2 부착 층(164), 및 제 2 디바이스 커넥터들(166) 위에 위치한다. 스택 패키지(148)는 스택 기판 하부 면(152)과 제 2 기판 상부 면(128)에 부착되는 스택 커넥터들(170)을 포함할 수 있는바, 이 스택 커넥터들(170)은 스택 기판(150)과 제 2 기판(124) 간에 전기적 연결을 제공한다.
스택 커넥터들(170)은 전기적으로 전도성의 커넥터들로서 정의된다. 스택 커넥터들(170)은 전도성 볼(conductive ball)들, 전도성 컬럼(conductive column)들, 혹은 전도성 스터드(conductive stud)들을 포함하는 전기적 커넥터들을 나타낼 수 있다. 스택 커넥터들(170)은 금속 물질 혹은 금속 합금을 포함하는 전도성 물질로 형성될 수 있다. 예를 들어, 스택 커넥터들(170)은 솔더 볼들을 포함하는 전기적 커넥터들을 나타낼 수 있다.
집적 회로 패키징 시스템(100)은, 모뎀, 무선 주파수(Radio Frequency, RF), 메모리, 그래픽, 및 인터넷을 포함하는 복수의 기능들이 통합된 패키지 통합체를 포함할 수 있다. 집적 회로 패키징 시스템(100)은 스택 패키지들(이들 각각은 한정된 기능을 가짐)을 하나의 패키지에 포함할 수 있다. 집적 회로 패키징 시스템(100)은 구리(Cu) 필러들을 사용하여 패키지 크기 감소 및 비용 혁신을 제공하는 방법을 포함할 수 있다.
집적 회로 패키징 시스템(100)은 수요자 시장 요구에 의해 다수의 입력/출력(I/O) 혹은 다양한 패키지들을 갖는 패키징 시스템에 응용가능하다. 집적 회로 패키징 시스템(100)은 기존에 양산된 패키지들(off-the-shelf package)들을 포함할 수 있고, 그리고 나머지 영역을 (커패시터 및 파워 모듈이 부착된 컴포넌트들을 갖는) SiP(System-in-a-Package)으로서 활용할 수 있다. 사전 세정(pre-cleaning), 솔더 볼 부착(solder ball attachment), 디플럭스(de-flux)를 포함하는 프로세스들의 수가 감소되고, 솔더 볼 및 플럭스(flux)를 포함하는 물질로 인해, 패키지 비용은 감소될 수 있다.
수직 상호연결들(110) 및 집적 회로 비활성 면(116) 바로 위에 제 2 기판(124)이 있기 때문에 패키지 두께 및 크기가 상당량 감소되고, 그럼으로써 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지, 적층된 패키지들의 총 두께, 및 제조 비용이 커지는 문제들이 해결된다는 것이 밝혀졌다.
수직 상호연결들(110) 각각이 커넥터들(120) 각각의 수직 높이와 집적 회로(114)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 갖기 때문에, 패키지 높이 프로파일(package height profile)이 감소된다는 것이 또한 밝혀졌다.
단일의 통합 구조로 형성되는 수직 상호연결들(110) 각각이 구조적 일체성(structural integrity)을 제공한다는 것이 예기치 않게 발견됐다.
커다란 솔더 볼 직경 및 솔더 볼 마운터(solder ball mounter)의 장비 용량으로 인한, 예를 들어, 폭이 더 넓은 기판 영역과의 상호연결을 위해 솔더 볼들을 사용하는 것과 같은 그러한 커다란 상호연결 피치 혹은 크기 때문에, 패키지 크기 및 두께를 감소시킴에 있어 제약이 있는 다른 패키지-온-패키지 패키지들과 비교하여 볼 때, 본 발명의 수직 상호연결들(110)이 피치 및 크기의 감소를 제공한다는 것이 예기치 않게 판명됐다.
제 2 기판(124) 및 제 1 기판(104)에 부착된 수직 상호연결들(110)이 휘어짐을 없애주고, 이것은 결과적으로 신뢰성을 개선시킨다는 것을 예기치 않게 알게 되었다.
이제 도 2를 참조하면, 집적 회로 패키징 시스템(100)의 상부 평면도가 제시된다. 이 상부 평면도는 도 1의 제 2 기판(124), 도 1의 컴포넌트(144), 및 도 1의 스택 패키지(148)가 없는 상태의 집적 회로 패키징 시스템(100)을 도시한다.
언더필(122)이 제 1 기판(104) 상에 직접 형성될 수 있다. 언더필(122)은 집적 회로(114)의 둘레를 넘어 연장하는 둘레, 즉 집적 회로(114)의 둘레보다 더 큰 둘레를 갖도록 형성될 수 있다.
집적 회로(114)는 수직 상호연결들(110)로 이루어진 주변부 어레이(peripheral array)로 둘러싸여 있을 수 있다. 이러한 주변부 어레이는 제 1 기판(104)의 둘레에 인접하여 형성되는 수직 상호연결들(110)의 복수의 열(row)들로서 정의된다. 수직 상호연결들(110)은 제 1 기판(104)의 주변부를 따라 형성 혹은 부착될 수 있다.
예시적 목적으로, 수직 상호연결들(110)은 원형 형상으로 도시되었지만, 수직 상호연결들(110)의 형상이 임의의 다른 형상일 수 있음을 이해해야 한다. 예를 들어, 수직 상호연결들(110)은 직사각형 형상을 포함할 수 있다.
수직 상호연결들(110)이 균일하게 혹은 균등하게 분포되어 힘이 퍼지게 함으로써 휘어짐이 제거되기 때문에 수직 상호연결들(110)이 신뢰성을 개선시킨다는 것이 밝혀졌다.
이제 도 3을 참조하면, 집적 회로 패키징 시스템(100)의 일부를 나타낸 상세 도면이 제시된다. 집적 회로 패키징 시스템(100)은, 제 1 높이(302), 제 2 높이(304), 제 3 높이(306), 제 4 높이(308) 및 제 5 높이(310)를 가질 수 있으며, 이들은 집적 회로 패키징 시스템(100)의 총 높이를 나타낸다.
제 1 높이(302)는 베이스 상호연결들(146) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 예를 들어, 제 1 높이(302)는, 베이스 상호연결들(146) 각각의 수직 높이로서 도시되어 있는, 하부 솔더 볼 높이를 나타낼 수 있다.
제 2 높이(304)는 제 1 기판 하부 면(106)과 제 1 기판 상부 면(108) 간의 수직 거리로서 정의된다. 예를 들어, 제 2 높이(304)는, 제 1 기판(104)의 수직 높이로서 도시되어 있는, 하부 기판 두께를 나타낼 수 있다.
제 3 높이(306)는 제 1 기판 상부 면(108)과 제 2 기판 상부 면(128) 간의 수직 거리로서 정의된다. 제 3 높이(306)는, 수직 상호연결들(110) 각각의 수직 거리와 제 2 기판(124)의 수직 거리를 합한 것을 나타낼 수 있다. 제 3 높이(306)는 또한, 집적 회로(114)의 수직 거리와, 커넥터들(120) 각각의 수직 거리와, 제 2 기판(124)의 수직 거리를 합한 것을 나타낼 수 있다. 예를 들어, 제 3 높이(306)는 밀봉부(선택적인 것임)의 하부 확장부와 상부 확장부 간의 수직 거리와 같은, 하부 몰드 캡 두께를 가질 수 있다.
제 4 높이(308)는 스택 커넥터들(170) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 예를 들어, 제 4 높이(308)는, 스택 커넥터들(170) 각각의 수직 높이로서 도시되어 있는, 상부 패키지 (PKG) 장착을 위한 볼 높이를 나타낼 수 있다.
제 5 높이(310)는 스택 기판 하부 면(152)과 스택 밀봉부(168)의 상부 확장부 간의 수직 거리로서 정의된다. 예를 들어, 제 5 높이(310)는 기판과 몰드 캡(mold cap)을 포함하는 상부 패키지의 두께를 나타낼 수 있는바, 이것은 스택 기판(150)의 수직 높이와 스택 밀봉부(168)의 수직 높이를 합한 것으로서 도시되어 있다.
예를 들어, 집적 회로 패키징 시스템(100)은 11 밀리미터(㎜) × 11 밀리미터(㎜), 즉 121 평방미터(㎟)의 패키지 치수를 가질 수 있는바, 이것은 몰딩된 레이저 패키지(Molded Laser Package, MLP)에 대한 14 밀리미터 × 14 밀리미터, 즉 196 평방미터의 패키지 치수와 비교해서 감소된 것이며, 또는 다른 팬-인 패키지-온-패키지(FiPoP) 패키지들에 대한 12 밀리미터 × 12 밀리미터, 즉 144 평방미터의 패키지 치수와 비교해서 감소된 것이다.
구체적인 예로서, 베이스 상호연결들(146) 각각은 대략 0.18 밀리미터의 제 1 높이(302)를 가질 수 있다. 구체적인 예로서, 베이스 상호연결들(146) 각각은 대략 0.25 밀리미터의 볼 직경(ball diameter)을 가질 수 있고, 대략 0.40 밀리미터의 볼 피치(ball pitch)를 가질 수 있다.
몰딩된 레이저 패키지의 기판 두께는 휘어짐 제어로 인해 제 2 높이(304)보다 더 클 수 있다. 구체적인 예로서, 제 1 기판(104)은 대략 0.24 밀리미터의 제 2 높이(304)를 가질 수 있고, 이것은 몰딩된 레이저 패키지 혹은 패키지-온-패키지에서의 대략 0.30 밀리미터의 기판 두께와 비교하여 감소된 높이다.
구체적인 예로서, 제 3 높이(306)는 다른 팬-인 패키지-온-패키지 패키지들의 대응하는 높이인 0.33 밀리미터와 비교하여, 대략 0.28 밀리미터일 수 있다.
제 2 기판 상부 면(128)으로서 도시되어 있는 팬-인 패키지-온-패키지 베이스 패키지의 상부와, 팬-인 패키지-온-패키지 상부 패키지의 하부 간의, 갭(gap)은 또 다른 패키징 시스템에서의 해당 간격보다 더 작을 수 있다. 구체적인 예로서, 스택 커넥터들(170) 각각은 대략 0.06 밀리미터의 제 4 높이(308)를 가질 수 있고, 볼 크기는 대략 0.20 밀리미터를 가질 수 있는바, 이와 비교하여 몰딩된 레이저 패키지의 볼 높이는 대략 0.34 밀리미터이고, 볼 크기는 대략 0.325 밀리미터이다.
또 다른 구체적인 예로서, 스택 커넥터들(170) 각각은 대략 0.06 밀리미터의 제 4 높이(308)를 가질 수 있고, 볼 크기는 대략 0.20 밀리미터를 가질 수 있고, 이와 비교하여 다른 팬-인 패키지-온-패키지 패키지들의 볼 높이는 대략 0.12 밀리미터이고, 볼 크기는 대략 0.25 밀리미터이다. 구체적인 예로서 또한, 제 5 높이(310)는 대략 0.48 밀리미터일 수 있고, 이 경우 제 2 기판(124)의 두께는 대략 0.13 밀리미터이다.
집적 회로 패키징 시스템(100)은 등가의 몰딩된 레이저 패키지보다 더 얇을 수 있다. 구체적인 예로서, 집적 회로 패키징 시스템(100)의 총 높이는 대략 1.24 밀리미터일 수 있는바, 이와 비교하여 몰딩된 레이저 패키지의 총 높이는 대략 1.30 밀리미터이고, 다른 팬-인 패키지-온-패키지 패키지의 총 높이는 대략 1.35 밀리미터이다. 또 다른 구체적인 예로서, 집적 회로 패키징 시스템(100)은, 스택 패키지(148)로서 도시되어 있는 상부 패키지에 대해 기존에 양산된 패키지를 포함할 수 있다.
이제 도 4를 참조하면, 제조 단계 중 기판 제공 단계에서의 집적 회로 패키징 시스템(100)의 단면도가 제시된다. 집적 회로 패키징 시스템(100)은 베이스 패키지(102)를 포함할 수 있다.
베이스 패키지(102)에 대한 제 1 기판(104)이 제공될 수 있다. 예를 들어, 제 1 기판(104)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있다. 구체적인 예로서, 제 1 기판(104)은 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판을 포함하는 지지 구조를 나타낼 수 있다. 또 다른 구체적인 예로서, 제 1 기판(104)은 베이스 기판을 나타낼 수 있다.
베이스 패키지(102)는 제 1 기판 상부 면(108) 상에 직접 장착되는 수직 상호연결들(110)을 포함할 수 있다. 수직 상호연결들(110)은 제 1 기판(104)의 주변부에 인접하여 장착될 수 있다.
예를 들어, 수직 상호연결들(110)은 전도성 필러(conductive pillar), 전도성 포스트(conductive post), 혹은 전도성 컬럼(conductive column)을 포함하는 전기적 커넥터들을 나타낼 수 있다. 또한, 예를 들어, 수직 상호연결들(110)은 금속 물질 혹은 금속 합금을 포함하는 전기적으로 전도성의 물질로 형성될 수 있다. 더욱이, 예를 들어, 수직 상호연결들(110)과 제 1 기판(104)은 함께 공급 혹은 제공될 수 있다. 구체적인 예로서, 수직 상호연결들(110)은 구리(Cu) 필러들을 나타낼 수 있다.
수직 상호연결들(110) 각각의 수직 높이는, 도 1의 제 2 기판 하부 면(126)이 후속 단계에서 도 1의 수직 상호연결들(110)과 집적 회로 비활성 면(116) 상에 직접 장착될 수 있도록, 제어될 수 있다. 수직 상호연결들(110) 각각의 수직 높이는 마스크 층(미도시)의 도포로 제어될 수 있다. 마스크 층은 제거 프로세스에 대해 견디는 구조로서 정의된다. 예를 들어, 마스크 층은 드라이 필름 레지스트(Dry Film Resist, DFR) 혹은 레지스트 마스크를 포함하는 구조를 나타낼 수 있다.
마스크 층은 제 1 기판 상부 면(108) 상에 직접 증착 혹은 도포될 수 있다. 마스크 층은, 마스크 층이 제 1 기판 상부 면(108)의 일부분들을 노출시키는 개구들의 패턴을 포함할 수 있도록, 패터닝될 수 있다. 전기적으로 전도성의 물질을 이러한 개구들 내에 채우기 위해 도금 프로세스가 수행될 수 있는바, 이로 인해 제 1 기판 상부 면(108) 바로 위에 수직 상호연결들(110)이 형성된다. 전기적으로 전도성의 물질이 마스크 층의 상부 표면까지 채워질 수 있다. 마스크 층은 제거될 수 있고 제 1 기판 상부 면(108)의 일부분들은 노출되게 된다.
수직 상호연결들(110) 각각의 수직 높이는 마스크 층의 수직 두께(이것은 마스크 층의 하부 표면으로부터 마스크 층의 상부 표면까지의 수직 거리로서 정의됨)와 거의 동일할 수 있다. 구체적인 예로서, 수직 상호연결들(110) 각각의 수직 높이는 마스크 층의 수직 두께와 동일할 수 있다. 또 다른 구체적인 예로서, 수직 상호연결들(110)의 상부 확장부들의 평면들과 마스크 층의 상부 표면의 평면은 서로 동일 평면 상에 있을 수 있다.
이제 도 5를 참조하면, 제 1 장착 단계에서의 도 4의 구조가 제시된다. 베이스 패키지(102)는 제 1 기판(104) 위에 장착되는 집적 회로(114)를 포함할 수 있다. 집적 회로 활성 면(118)이 커넥터들(120)을 사용하여 제 1 기판 상부 면(108)에 부착될 수 있다. 예를 들어, 집적 회로(114)는, 플립 칩(flip chip), 집적 회로 다이(integrated circuit die), 혹은 와이어본드 집적 회로(wirebond integrated circuit)를 포함하는 반도체 디바이스를 나타낼 수 있다.
예를 들어, 커넥터들(120)은 전도성 범프(conductive bump)들, 전도성 볼들, 혹은 전도성 스터드들을 포함하는 전기적 커넥터들을 나타낼 수 있다. 또한, 예를 들어, 커넥터들(120)은 금속 물질 혹은 금속 합금을 포함하는 전기적으로 전도성의 물질로 형성될 수 있다. 구체적인 예로서, 커넥터들(120)은 솔더 범프들을 포함하는 전기적 커넥터들을 나타낼 수 있다.
이제 도 6을 참조하면, 도포 단계에서의 도 5의 구조가 제시된다. 베이스 패키지(102)는 집적 회로 활성 면(118)과 제 1 기판 상부 면(108) 사이에 도포되는 언더필(122)을 포함할 수 있다. 언더필(122)은 커넥터들(120)을 덮을 수 있다.
이제 도 7을 참조하면, 제 2 장착 단계에서의 도 6의 구조가 제시된다. 베이스 패키지(102)는 수직 상호연결들(110)과 집적 회로(114) 위에 장착되는 제 2 기판(124)을 포함할 수 있다. 구체적인 예로서, 제 2 기판(124)은 수직 상호연결들(110)과 집적 회로(114) 상에 직접 장착 혹은 부착될 수 있다.
예를 들어, 제 2 기판(124)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있다. 구체적인 예로서, 제 2 기판(124)은 인터포저(interposer), 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판을 포함하는 지지 구조를 나타낼 수 있다.
후속 단계에서, 도 1의 베이스 상호연결들(146)이 제 1 기판 하부 면(106)에 부착될 수 있다. 베이스 상호연결들(146)은 전도성 볼들, 전도성 컬럼들, 혹은 전도성 스터드들을 포함하는 전기적 전도체들을 나타낼 수 있다. 베이스 상호연결들(146)은 금속 물질 혹은 금속 합금을 포함하는 전도성 물질로 형성될 수 있다. 예를 들어, 베이스 상호연결들(146)은 솔더 볼들을 포함하는 전기적 전도체들을 나타낼 수 있다.
이제 도 8을 참조하면, 본 발명의 제 2 실시예에서의 집적 회로 패키징 시스템(800)의 단면도가 제시된다. 집적 회로 패키징 시스템(800)은 구리(Cu) 필러를 사용하는 증진된 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지 또는 몰딩된 언더필(molded underfill)을 갖는 NG 팬-인 패키지-온-패키지 베이스 패키지를 포함할 수 있다.
집적 회로 패키징 시스템(800)은 베이스 패키지(802)를 포함할 수 있는바, 베이스 패키지(802)는 반도체 패키지로서 정의된다. 베이스 패키지(802)는 제 1 기판(804)을 포함할 수 있는바, 제 1 기판(804)은 제 1 기판 하부 면(806)과, 그리고 제 1 기판 하부 면(806)의 반대편에 있는 제 1 기판 상부 면(808)을 갖는다. 제 1 기판(804)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
베이스 패키지(802)는 비수평 면들(812)을 갖는 수직 상호연결들(810)을 포함할 수 있다. 수직 상호연결들(810)은 제 1 기판 상부 면(808) 상에 직접 부착될 수 있다. 수직 상호연결들(810)은, 장착과 연결을 위해 사용되는, 전기적으로 전도성의 구조들로서 정의된다. 비수평 면들(812)은 수직 상호연결들(810)의 측면 경계를 형성하는 면들로서 정의된다.
예를 들어, 비수평 면들(812)은 제 1 기판 상부 면(808)에 수직으로 부착될 수 있다. 또한, 예를 들어, 비수평 면들(812)은 서로 평행할 수 있다.
예를 들어, 비수평 면들(812)은 평면 혹은 곡면을 포함할 수 있다. 또 다른 예로서, 수직 상호연결들(810)은 서로 거의 동일한 수직 높이를 가질 수 있다.
베이스 패키지(802)는 집적 회로(814)를 포함할 수 있고, 집적 회로(814)는 집적 회로 비활성 면(816)과, 그리고 집적 회로 비활성 면(816)의 반대편에 있는 집적 회로 활성 면(818)을 갖는다. 집적 회로(814)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 집적 회로(814)는 제 1 기판(804) 위에 장착될 수 있고, 이 경우 집적 회로 활성 면(818)과 제 1 기판 상부 면(808)은 서로 마주보게 된다.
베이스 패키지(802)는 집적 회로 활성 면(818)과 제 1 기판 상부 면(808)에 부착되는 커넥터들(820)을 포함할 수 있다. 커넥터들(820)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
수직 상호연결들(810) 각각은 커넥터들(820) 각각의 수직 높이와 집적 회로(814)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(810) 각각은 커넥터들(820) 각각의 수직 높이와 집적 회로(814)의 수직 높이를 합한 높이와 동일한 수직 높이를 가질 수 있다.
수직 상호연결들(810) 각각의 수직 높이는 수직 상호연결들(810) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 집적 회로(814)의 수직 높이는 집적 회로 비활성 면(816)과 집적 회로 활성 면(818) 간의 수직 거리로서 정의된다.
커넥터들(820) 각각의 수직 높이는 커넥터들(820) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 커넥터들(820) 각각의 수직 높이는 집적 회로 활성 면(818)과 제 1 기판 상부 면(808) 간의 수직 거리를 나타낼 수 있다.
베이스 패키지(802)는 제 2 기판(824)을 포함할 수 있고, 제 2 기판(824)은 제 2 기판 하부 면(826)과, 그리고 제 2 기판 하부 면(826)의 반대편에 있는 제 2 기판 상부 면(828)을 갖는다. 제 2 기판(824)은 수직 상호연결들(810)과 집적 회로(814) 위에 장착될 수 있다. 제 2 기판 하부 면(826)은 수직 상호연결들(810)과 집적 회로 비활성 면(816) 바로 위에 있을 수 있다. 제 2 기판(824)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
제 2 기판(824)은 제 1 기판(804)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 제 2 기판(824)은 제 1 기판(804)의 수평 길이와 동일한 수평 길이를 가질 수 있다. 제 2 기판(824)의 수평 길이 및 제 1 기판(804)의 수평 길이는 제 2 기판(824)의 비수평 면들 간의 수평 거리 및 제 1 기판(104)의 비수평 면들 간의 수평 거리로서 각각 정의된다.
수직 상호연결들(810)은 제 1 기판(804)과 제 2 기판(824)에 결합 혹은 부착될 수 있다. 예를 들어, 수직 상호연결들(810)은 제 1 기판(804)에, 혹은 제 2 기판(824)에, 혹은 이들 모두에, 솔더 온 패드(SOP)로, 혹은 각각의 수직 상호연결들(810) 상의 솔더 캡으로, 혹은 전도성 페이스트로, 부착될 수 있다.
베이스 패키지(802)는 밀봉부(830)를 포함할 수 있는바, 이 밀봉부(830)는 집적 회로를 밀봉하여 기계적 보호 및 환경적 보호를 제공하기 위한 반도체 패키지의 패키지 커버(package cover)로서 정의된다. 밀봉부(830)는 제 1 기판(804)과 제 2 기판(824) 사이에 형성될 수 있다. 밀봉부(830)는 수직 상호연결들(810), 집적 회로(814), 및 커넥터들(820)을 부분적으로 덮을 수 있다.
베이스 패키지(802)는, 제 1 기판(804)과 외부 시스템(미도시) 간의 전기적 연결을 제공하기 위해, 제 1 기판 하부 면(806)에 부착되는 베이스 상호연결들(846)을 포함할 수 있다. 베이스 상호연결들(846)은 전기적으로 전도성의 커넥터들로서 정의된다.
수직 상호연결들(810) 및 집적 회로 비활성 면(816) 바로 위에 제 2 기판(824)이 있기 때문에 패키지 두께 및 크기가 상당량 감소되고, 그럼으로써 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지, 적층된 패키지들의 총 두께, 및 제조 비용이 커지는 문제들이 해결된다는 것이 밝혀졌다.
수직 상호연결들(810) 각각이 커넥터들(820) 각각의 수직 높이와 집적 회로(814)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 갖기 때문에, 패키지 높이 프로파일이 감소된다는 것이 또한 밝혀졌다.
단일의 통합 구조로 형성되는 수직 상호연결들(810) 각각이 구조적 일체성을 제공한다는 것이 예기치 않게 발견됐다.
커다란 솔더 볼 직경 및 솔더 볼 마운터의 장비 용량으로 인한, 예를 들어, 폭이 더 넓은 기판 영역과의 상호연결을 위해 솔더 볼들을 사용하는 것과 같은 그러한 커다란 상호연결 피치 혹은 크기 때문에, 패키지 크기 및 두께를 감소시킴에 있어 제약이 있는 다른 패키지-온-패키지 패키지들과 비교하여 볼 때, 본 발명의 수직 상호연결들(810)이 피치 및 크기의 감소를 제공한다는 것이 예기치 않게 판명됐다.
제 2 기판(824) 및 제 1 기판(804)에 부착된 수직 상호연결들(810)이 휘어짐을 없애주고, 이것은 결과적으로 신뢰성을 개선시킨다는 것을 예기치 않게 알게 되었다.
수직 상호연결들(810)을 부분적으로 덮는 밀봉부(830)가 수직 상호연결들(810)의 강인한 구조적 일체성(robust structural integrity)을 제공한다는 것을 예기치 않게 확인했다.
제 1 기판(804)과 제 2 기판(824) 사이에 형성되는 밀봉부(830)가 휘어짐을 제거한다는 것이 예기치 않게 확인됐다.
이제 도 9를 참조하면, 제조 단계 중 기판 제공 단계에서의 집적 회로 패키징 시스템(800)의 단면도가 제시된다. 집적 회로 패키징 시스템(800)은 베이스 패키지(802)를 포함할 수 있다.
베이스 패키지(802)에 대한 제 1 기판(804)이 제공될 수 있다. 예를 들어, 제 1 기판(804)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있다. 구체적인 예로서, 제 1 기판(804)은 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판을 포함하는 지지 구조를 나타낼 수 있다. 또 다른 구체적인 예로서, 제 1 기판(804)은 베이스 기판을 나타낼 수 있다.
베이스 패키지(802)는 제 1 기판 상부 면(808) 상에 직접 장착되는 수직 상호연결들(810)을 포함할 수 있다. 수직 상호연결들(810)은 제 1 기판(804)의 주변부에 인접하여 장착될 수 있다.
예를 들어, 수직 상호연결들(810)은 전도성 필러, 전도성 포스트, 혹은 전도성 컬럼을 포함하는 전기적 커넥터들을 나타낼 수 있다. 또한, 예를 들어, 수직 상호연결들(810)은 금속 물질 혹은 금속 합금을 포함하는 전기적으로 전도성의 물질로 형성될 수 있다. 더욱이, 예를 들어, 수직 상호연결들(810)과 제 1 기판(804)은 함께 제공 혹은 공급될 수 있다. 구체적인 예로서, 수직 상호연결들(810)은 구리(Cu) 필러들을 나타낼 수 있다.
수직 상호연결들(810) 각각의 수직 높이는, 도 8의 제 2 기판 하부 면(826)이 후속 단계에서 도 8의 수직 상호연결들(810)과 집적 회로 비활성 면(816) 상에 직접 장착될 수 있도록, 제어될 수 있다. 수직 상호연결들(810) 각각의 수직 높이는 마스크 층(미도시)의 도포로 제어될 수 있다. 마스크 층은 제거 프로세스에 대해 견디는 구조로서 정의된다. 예를 들어, 마스크 층은 드라이 필름 레지스트(DFR) 혹은 레지스트 마스크를 포함하는 구조를 나타낼 수 있다.
마스크 층은 제 1 기판 상부 면(808) 상에 직접 증착 혹은 도포될 수 있다. 마스크 층은, 마스크 층이 제 1 기판 상부 면(808)의 일부분들을 노출시키는 개구들의 패턴을 포함할 수 있도록, 패터닝될 수 있다. 전기적으로 전도성의 물질을 이러한 개구들 내에 채우기 위해 도금 프로세스가 수행될 수 있는바, 이로 인해 제 1 기판 상부 면(808) 바로 위에 수직 상호연결들(810)이 형성된다. 전기적으로 전도성의 물질이 마스크 층의 상부 표면까지 채워질 수 있다. 마스크 층은 제거될 수 있고 제 1 기판 상부 면(808)의 일부분들은 노출되게 된다.
수직 상호연결들(810) 각각의 수직 높이는 마스크 층의 수직 두께(이것은 마스크 층의 하부 표면으로부터 마스크 층의 상부 표면까지의 수직 거리로서 정의됨)와 거의 동일할 수 있다. 구체적인 예로서, 수직 상호연결들(810) 각각의 수직 높이는 마스크 층의 수직 두께와 동일할 수 있다. 또 다른 구체적인 예로서, 수직 상호연결들(810)의 상부 확장부들의 평면들과 마스크 층의 상부 표면의 평면은 서로 동일 평면 상에 있을 수 있다.
이제 도 10을 참조하면, 제 1 장착 단계에서의 도 9의 구조가 제시된다. 베이스 패키지(802)는 제 1 기판(804) 위에 장착되는 집적 회로(814)를 포함할 수 있다. 집적 회로 활성 면(818)이 커넥터들(820)을 사용하여 제 1 기판 상부 면(808)에 부착될 수 있다. 예를 들어, 집적 회로(814)는, 플립 칩, 집적 회로 다이, 혹은 와이어본드 집적 회로를 포함하는 반도체 디바이스를 나타낼 수 있다.
예를 들어, 커넥터들(820)은 전도성 범프들, 전도성 볼들, 혹은 전도성 스터드들을 포함하는 전기적 커넥터들을 나타낼 수 있다. 또한, 예를 들어, 커넥터들(820)은 금속 물질 혹은 금속 합금을 포함하는 전기적으로 전도성의 물질로 형성될 수 있다. 구체적인 예로서, 커넥터들(820)은 솔더 범프들을 포함하는 전기적 커넥터들을 나타낼 수 있다.
이제 도 11을 참조하면, 제 2 장착 단계에서의 도 10의 구조가 제시된다. 베이스 패키지(802)는 수직 상호연결들(810)과 집적 회로(814) 위에 장착되는 제 2 기판(824)을 포함할 수 있다. 제 2 기판(824)은 수직 상호연결들(810)과 집적 회로(814) 상에 직접 부착될 수 있다. 예를 들어, 제 2 기판(824)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있다. 구체적인 예로서, 제 2 기판(824)은 인터포저, 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판을 포함하는 지지 구조를 나타낼 수 있다.
이제 도 12를 참조하면, 몰딩 단계에서의 도 11의 구조가 제시된다. 베이스 패키지(802)는 밀봉부(830)를 포함할 수 있다. 밀봉부(830)는 제 1 기판 상부 면(808), 수직 상호연결들(810), 집적 회로(814), 커넥터들(820), 및 제 2 기판 하부 면(826)을 부분적으로 덮을 수 있다. 예를 들어, 밀봉부(830)는 몰딩된 언더필을 포함하는 패키지 커버를 나타낼 수 있다.
후속 단계에서, 도 8의 베이스 상호연결들(846)은 제 1 기판 하부 면(806)에 부착될 수 있다. 베이스 상호연결들(846)은 전도성 볼들, 전도성 컬럼들, 혹은 전도성 스터드들을 포함하는 전기적 커넥터들을 나타낼 수 있다. 베이스 상호연결들(846)은 금속 물질 혹은 금속 합금을 포함하는 전도성 물질로 형성될 수 있다. 예를 들어, 베이스 상호연결들(846)은 솔더 볼들을 포함하는 전기적 커넥터들을 나타낼 수 있다.
이제 도 13을 참조하면, 본 발명의 제 3 실시예에서의 집적 회로 패키징 시스템(1300)의 단면도가 제시된다. 집적 회로 패키징 시스템(1300)은 구리(Cu) 필러를 사용하는 증진된 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지 또는 휘어짐을 제어하기 위해 구리 필러를 사용하는 몰딩된 팬-인 패키지-온-패키지 베이스 패키지를 포함할 수 있다.
집적 회로 패키징 시스템(1300)은 베이스 패키지(1302)를 포함할 수 있는바, 베이스 패키지(1302)는 반도체 패키지로서 정의된다. 베이스 패키지(1302)는 제 1 기판(1304)을 포함할 수 있는바, 제 1 기판(1304)은 제 1 기판 하부 면(1306)과, 그리고 제 1 기판 하부 면(1306)의 반대편에 있는 제 1 기판 상부 면(1308)을 갖는다. 제 1 기판(1304)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
베이스 패키지(1302)는 비수평 면들(1312)을 갖는 수직 상호연결들(1310)을 포함할 수 있다. 수직 상호연결들(1310)은 제 1 기판 상부 면(1308) 상에 직접 부착될 수 있다. 수직 상호연결들(1310)은, 장착과 연결을 위해 사용되는, 전기적으로 전도성의 구조들로서 정의된다. 비수평 면들(1312)은 수직 상호연결들(1310)의 측면 경계를 형성하는 면들로서 정의된다.
예를 들어, 비수평 면들(1312)은 제 1 기판 상부 면(1308)에 수직으로 부착될 수 있다. 또한, 예를 들어, 비수평 면들(1312)은 서로 평행할 수 있다.
예를 들어, 비수평 면들(1312)은 평면 혹은 곡면을 포함할 수 있다. 또 다른 예로서, 수직 상호연결들(1310)은 서로 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1310)은 서로 동일한 수직 높이를 가질 수 있다.
베이스 패키지(1302)는 집적 회로(1314)를 포함할 수 있고, 집적 회로(1314)는 집적 회로 비활성 면(1316)과, 그리고 집적 회로 비활성 면(1316)의 반대편에 있는 집적 회로 활성 면(1318)을 갖는다. 집적 회로(1314)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 집적 회로(1314)는 제 1 기판(1304) 위에 장착될 수 있고, 이 경우 집적 회로 활성 면(1318)과 제 1 기판 상부 면(1308)은 서로 마주보게 된다.
베이스 패키지(1302)는 집적 회로 활성 면(1318)과 제 1 기판 상부 면(1308)에 부착되는 커넥터들(1320)을 포함할 수 있다. 커넥터들(1320)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
베이스 패키지(1302)는 집적 회로 활성 면(1318)과 제 1 기판 상부 면(1308) 사이에 채워지는 언더필(1322)을 포함할 수 있다. 언더필(1322)은 커넥터들(1320)을 보호하기 위해 커넥터들(1320) 상에 직접 도포될 수 있다.
수직 상호연결들(1310) 각각은 커넥터들(1320) 각각의 수직 높이와 집적 회로(1314)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1310) 각각은 커넥터들(1320) 각각의 수직 높이와 집적 회로(1314)의 수직 높이를 합한 높이와 동일한 수직 높이를 가질 수 있다.
수직 상호연결들(1310) 각각의 수직 높이는 수직 상호연결들(1310) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 집적 회로(1314)의 수직 높이는 집적 회로 비활성 면(1316)과 집적 회로 활성 면(1318) 간의 수직 거리로서 정의된다.
커넥터들(1320) 각각의 수직 높이는 커넥터들(1320) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 커넥터들(1320) 각각의 수직 높이는 집적 회로 활성 면(1318)과 제 1 기판 상부 면(1308) 간의 수직 거리를 나타낼 수 있다.
베이스 패키지(1302)는 제 2 기판(1324)을 포함할 수 있고, 제 2 기판(1324)은 제 2 기판 하부 면(1326)과, 그리고 제 2 기판 하부 면(1326)의 반대편에 있는 제 2 기판 상부 면(1328)을 갖는다. 제 2 기판(1324)은 수직 상호연결들(1310)과 집적 회로(1314) 위에 장착될 수 있다. 제 2 기판 하부 면(1326)은 수직 상호연결들(1310)과 집적 회로 비활성 면(1316) 바로 위에 있을 수 있다. 제 2 기판(1324)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
제 2 기판(1324)은 제 1 기판(1304)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 제 2 기판(1324)은 제 1 기판(1304)의 수평 길이와 동일한 수평 길이를 가질 수 있다. 제 2 기판(1324)의 수평 길이 및 제 1 기판(1304)의 수평 길이는 제 2 기판(1324)의 비수평 면들 간의 수평 거리 및 제 1 기판(1304)의 비수평 면들 간의 수평 거리로서 각각 정의된다.
수직 상호연결들(1310)은 제 1 기판(1304)과 제 2 기판(1324)에 결합 혹은 부착될 수 있다. 예를 들어, 수직 상호연결들(1310)은 제 1 기판(1304)에, 혹은 제 2 기판(1324)에, 혹은 이들 모두에, 솔더 온 패드(SOP)로, 혹은 각각의 수직 상호연결들(1310) 상의 솔더 캡으로, 혹은 전도성 페이스트로, 부착될 수 있다.
베이스 패키지(1302)는 밀봉부(1330)를 포함할 수 있는바, 이 밀봉부(1330)는 집적 회로를 밀봉하여 기계적 보호 및 환경적 보호를 제공하기 위한 반도체 패키지의 패키지 커버로서 정의된다. 밀봉부(1330)는 제 1 기판(1304)과 제 2 기판(1324) 사이에 형성될 수 있다. 밀봉부(1330)는 제 1 기판 상부 면(1308), 수직 상호연결들(1310), 집적 회로(1314), 언더필들(1322), 및 제 2 기판 하부 면(1326)을 부분적으로 덮을 수 있다.
베이스 패키지(1302)는, 제 1 기판(1304)과 외부 시스템(미도시) 간의 전기적 연결을 제공하기 위해, 제 1 기판 하부 면(1306)에 부착되는 베이스 상호연결들(1346)을 포함할 수 있다. 베이스 상호연결들(1346)은 전기적으로 전도성의 커넥터들로서 정의된다.
수직 상호연결들(1310) 및 집적 회로 비활성 면(1316) 바로 위에 제 2 기판(1324)이 있기 때문에 패키지 두께 및 크기가 상당량 감소되고, 그럼으로써 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지, 적층된 패키지들의 총 두께, 및 제조 비용이 커지는 문제들이 해결된다는 것이 밝혀졌다.
수직 상호연결들(1310) 각각이 커넥터들(1320) 각각의 수직 높이와 집적 회로(1314)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 갖기 때문에, 패키지 높이 프로파일이 감소된다는 것이 또한 밝혀졌다.
단일의 통합 구조로 형성되는 수직 상호연결들(1310) 각각이 구조적 일체성을 제공한다는 것이 예기치 않게 발견됐다.
커다란 솔더 볼 직경 및 솔더 볼 마운터의 장비 용량으로 인한, 예를 들어, 폭이 더 넓은 기판 영역과의 상호연결을 위해 솔더 볼들을 사용하는 것과 같은 그러한 커다란 상호연결 피치 혹은 크기 때문에, 패키지 크기 및 두께를 감소시킴에 있어 제약이 있는 다른 패키지-온-패키지 패키지들과 비교하여 볼 때, 본 발명의 수직 상호연결들(1310)이 피치 및 크기의 감소를 제공한다는 것이 예기치 않게 판명됐다.
제 2 기판(1324) 및 제 1 기판(1304)에 부착된 수직 상호연결들(1310)이 휘어짐을 없애주고, 이것은 결과적으로 신뢰성을 개선시킨다는 것을 예기치 않게 알게 되었다.
수직 상호연결들(1310)을 부분적으로 덮는 밀봉부(1330)가 수직 상호연결들(1310)의 강인한 구조적 일체성을 제공한다는 것을 예기치 않게 확인했다.
제 1 기판(1304)과 제 2 기판(1324) 사이에 형성되는 밀봉부(1330)가 휘어짐을 제거한다는 것이 예기치 않게 확인됐다.
이제 도 14를 참조하면, 본 발명의 제 4 실시예에서의 집적 회로 패키징 시스템(1400)의 단면도가 제시된다. 집적 회로 패키징 시스템(1400)은 구리(Cu) 필러를 사용하는 증진된 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지 또는 몰드 없는 NG 팬-인 패키지-온-패키지 베이스 패키지를 포함할 수 있다. 집적 회로 패키징 시스템(1400)은 또한, 메모리, 모뎀 및 로직을 갖는 얇은 3-티어(tier) 팬-인 패키지-온-패키지 패키징 시스템을 나타낼 수도 있다.
집적 회로 패키징 시스템(1400)은 베이스 패키지(1402)를 포함할 수 있는바, 베이스 패키지(1402)는 반도체 패키지로서 정의된다. 베이스 패키지(1402)는 제 1 기판(1404)을 포함할 수 있는바, 제 1 기판(1404)은 제 1 기판 하부 면(1406)과, 그리고 제 1 기판 하부 면(1406)의 반대편에 있는 제 1 기판 상부 면(1408)을 갖는다. 제 1 기판(1404)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
베이스 패키지(1402)는 비수평 면들(1412)을 갖는 수직 상호연결들(1410)을 포함할 수 있다. 수직 상호연결들(1410)은 제 1 기판 상부 면(1408) 상에 직접 부착될 수 있다. 수직 상호연결들(1410)은, 장착과 연결을 위해 사용되는, 전기적으로 전도성의 구조들로서 정의된다. 비수평 면들(1412)은 수직 상호연결들(1410)의 측면 경계를 형성하는 면들로서 정의된다.
예를 들어, 비수평 면들(1412)은 제 1 기판 상부 면(1408)에 수직으로 부착될 수 있다. 또한, 예를 들어, 비수평 면들(1412)은 서로 평행할 수 있다.
예를 들어, 비수평 면들(1412)은 평면 혹은 곡면을 포함할 수 있다. 또 다른 예로서, 수직 상호연결들(1410)은 서로 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1410)은 서로 동일한 수직 높이를 가질 수 있다.
베이스 패키지(1402)는 제 1 집적 회로(1414)를 포함할 수 있고, 제 1 집적 회로(1414)는 제 1 집적 회로 비활성 면(1416)과, 그리고 제 1 집적 회로 비활성 면(1416)의 반대편에 있는 제 1 집적 회로 활성 면(1418)을 갖는다. 제 1 집적 회로(1414)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 제 1 집적 회로(1414)는 제 1 기판(1404) 위에 장착될 수 있고, 이 경우 제 1 집적 회로 활성 면(1418)과 제 1 기판 상부 면(1408)은 서로 마주보게 된다.
베이스 패키지(1402)는 제 1 집적 회로 활성 면(1418)과 제 1 기판 상부 면(1408)에 부착되는 제 1 커넥터들(1420)을 포함할 수 있다. 제 1 커넥터들(1420)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
베이스 패키지(1402)는 제 1 집적 회로 활성 면(1418)과 제 1 기판 상부 면(1408) 사이에 채워지는 제 1 언더필(1422)을 포함할 수 있다. 제 1 언더필(1422)은 제 1 커넥터들(1420)을 보호하기 위해 제 1 커넥터들(1420) 상에 직접 도포될 수 있다.
수직 상호연결들(1410) 각각은 제 1 커넥터들(1420) 각각의 수직 높이와 집적 회로(1414)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1410) 각각은 제 1 커넥터들(1420) 각각의 수직 높이와 제 1 집적 회로(1414)의 수직 높이를 합한 높이와 동일한 수직 높이를 가질 수 있다.
수직 상호연결들(1410) 각각의 수직 높이는 수직 상호연결들(1410) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 제 1 집적 회로(1414)의 수직 높이는 제 1 집적 회로 비활성 면(1416)과 제 1 집적 회로 활성 면(1418) 간의 수직 거리로서 정의된다.
제 1 커넥터들(1420) 각각의 수직 높이는 제 1 커넥터들(1420) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 제 1 커넥터들(1420) 각각의 수직 높이는 제 1 집적 회로 활성 면(1418)과 제 1 기판 상부 면(1408) 간의 수직 거리를 나타낼 수 있다.
베이스 패키지(1402)는 제 2 기판(1424)을 포함할 수 있고, 제 2 기판(1424)은 제 2 기판 하부 면(1426)과, 그리고 제 2 기판 하부 면(1426)의 반대편에 있는 제 2 기판 상부 면(1428)을 갖는다. 제 2 기판(1424)은 수직 상호연결들(1410)과 제 1 집적 회로(1414) 위에 장착될 수 있다. 제 2 기판 하부 면(1426)은 수직 상호연결들(1410)과 제 1 집적 회로 비활성 면(1416) 바로 위에 있을 수 있다. 제 2 기판(1424)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
제 2 기판(1424)은 제 1 기판(1404)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 제 2 기판(1424)은 제 1 기판(1404)의 수평 길이와 동일한 수평 길이를 가질 수 있다. 제 2 기판(1424)의 수평 길이 및 제 1 기판(1404)의 수평 길이는 제 2 기판(1424)의 비수평 면들 간의 수평 거리 및 제 1 기판(1404)의 비수평 면들 간의 수평 거리로서 각각 정의된다.
수직 상호연결들(1410)은 제 1 기판(1404)과 제 2 기판(1424)에 결합 혹은 부착될 수 있다. 예를 들어, 수직 상호연결들(1410)은 제 1 기판(1404)에, 혹은 제 2 기판(1424)에, 혹은 이들 모두에, 솔더 온 패드(SOP)로, 혹은 각각의 수직 상호연결들(1410) 상의 솔더 캡으로, 혹은 전도성 페이스트로, 부착될 수 있다.
베이스 패키지(1402)는 제 2 집적 회로(1434)를 포함할 수 있고, 제 2 집적 회로(1434)는 제 2 집적 회로 비활성 면(1436)과, 그리고 제 2 집적 회로 비활성 면(1436)의 반대편에 있는 제 2 집적 회로 활성 면(1438)을 갖는다. 제 2 집적 회로(1434)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 제 2 집적 회로(1434)는 제 2 기판(1424) 위에 장착될 수 있고, 이 경우 제 2 집적 회로 활성 면(1438)과 제 2 기판 상부 면(1428)은 서로 마주보게 된다.
베이스 패키지(1402)는 제 2 집적 회로 활성 면(1438)과 제 2 기판 상부 면(1428)에 부착되는 제 2 커넥터들(1440)을 포함할 수 있다. 제 2 커넥터들(1440)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
베이스 패키지(1402)는 제 2 집적 회로 활성 면(1438)과 제 2 기판 상부 면(1428) 사이에 채워지는 제 2 언더필(1442)을 포함할 수 있다. 제 2 언더필(1442)은 제 2 커넥터들(1440)을 보호하기 위해 제 2 커넥터들(1440) 상에 직접 도포될 수 있다.
베이스 패키지(1402)는 제 2 기판 상부 면(1428) 위에 장착되는 컴포넌트(1444)를 포함할 수 있다. 컴포넌트(1444)는 반도체 디바이스로서 정의된다. 컴포넌트(1444)는 제 2 집적 회로(1434)에 인접할 수 있다. 예를 들어, 컴포넌트(1444)는 수동 컴포넌트를 포함하는 반도체 디바이스를 나타낼 수 있다. 구체적인 예로서, 컴포넌트(1444)는 커패시터 혹은 저항을 나타낼 수 있다.
베이스 패키지(1402)는, 제 1 기판(1404)과 외부 시스템(미도시) 간의 전기적 연결을 제공하기 위해, 제 1 기판 하부 면(1406)에 부착되는 베이스 상호연결들(1446)을 포함할 수 있다. 베이스 상호연결들(1446)은 전기적으로 전도성의 커넥터들로서 정의된다.
집적 회로 패키징 시스템(1400)은 베이스 패키지(1402) 위에 장착되는 스택 패키지(1448)를 포함할 수 있는바, 스택 패키지(1448)는 반도체 패키지로서 정의된다. 스택 패키지(1448)는 스택 기판(1450)을 포함할 수 있고, 스택 기판(1450)은, 스택 기판 하부 면(1452)과, 그리고 스택 기판 하부 면(1452)의 반대편에 있는 스택 기판 상부 면(1454)을 갖는다.
스택 기판(1450)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다. 예를 들어, 스택 기판(1450)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있는바, 이러한 것으로는 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판이 있다.
스택 패키지(1448)는 베이스 패키지(1402)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 스택 패키지(1448)는 베이스 패키지(1402)의 수평 길이와 동일한 수평 길이를 가질 수 있다.
스택 패키지(1448)는 제 1 부착 층(1458)으로 스택 기판(1450)에 부착되는 제 1 디바이스(1456)를 포함할 수 있다. 제 1 디바이스(1456)는 제 1 디바이스 커넥터들(1460)로 스택 기판 상부 면(1454)에 전기적으로 연결될 수 있다.
스택 패키지(1448)는 제 2 부착 층(1464)으로 제 1 디바이스(1456)에 부착되는 제 2 디바이스(1462)를 포함할 수 있다. 제 2 디바이스(1462)는 제 2 디바이스 커넥터들(1466)로 스택 기판 상부 면(1454)에 전기적으로 연결될 수 있다.
스택 패키지(1448)는 스택 밀봉부(1468)를 포함할 수 있는바, 이 스택 밀봉부(1468)는, 스택 기판(1450), 제 1 디바이스(1456), 제 1 부착 층(1458), 제 1 디바이스 커넥터들(1460), 제 2 디바이스(1462), 제 2 부착 층(1464), 및 제 2 디바이스 커넥터들(1466) 위에 위치한다. 스택 패키지(1448)는 스택 기판 하부 면(1452)과 제 2 기판 상부 면(1428)에 부착되는 스택 커넥터들(1470)을 포함할 수 있는바, 이 스택 커넥터들(1470)은 스택 기판(1450)과 제 2 기판(1424) 간에 전기적 연결을 제공한다.
스택 커넥터들(1470)은 전기적으로 전도성의 커넥터들로서 정의된다. 스택 커넥터들(1470)은 전도성 볼들, 전도성 컬럼들, 혹은 전도성 스터드들을 포함하는 전기적 커넥터들을 나타낼 수 있다. 스택 커넥터들(1470)은 금속 물질 혹은 금속 합금을 포함하는 전도성 물질로 형성될 수 있다. 예를 들어, 스택 커넥터들(1470)은 솔더 볼들을 포함하는 전기적 커넥터들을 나타낼 수 있다.
제 2 집적 회로(1434) 및 컴포넌트(1444)는 스택 커넥터들(1470)로 이루어진 주변부 어레이로 둘러싸여 있을 수 있다. 이러한 주변부 어레이는 스택 기판(1450)의 둘레에 인접하여 형성되는 스택 커넥터들(1470)의 복수의 열들로서 정의된다.
수직 상호연결들(1410) 및 제 1 집적 회로 비활성 면(1416) 바로 위에 제 2 기판(1424)이 있기 때문에 패키지 두께 및 크기가 상당량 감소되고, 그럼으로써 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지, 적층된 패키지들의 총 두께, 및 제조 비용이 커지는 문제들이 해결된다는 것이 밝혀졌다.
수직 상호연결들(1410) 각각이 제 1 커넥터들(1420) 각각의 수직 높이와 제 1 집적 회로(1414)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 갖기 때문에, 패키지 높이 프로파일이 감소된다는 것이 또한 밝혀졌다.
단일의 통합 구조로 형성되는 수직 상호연결들(1410) 각각이 구조적 일체성을 제공한다는 것이 예기치 않게 발견됐다.
커다란 솔더 볼 직경 및 솔더 볼 마운터의 장비 용량으로 인한, 예를 들어, 폭이 더 넓은 기판 영역과의 상호연결을 위해 솔더 볼들을 사용하는 것과 같은 그러한 커다란 상호연결 피치 혹은 크기 때문에, 패키지 크기 및 두께를 감소시킴에 있어 제약이 있는 다른 패키지-온-패키지 패키지들과 비교하여 볼 때, 본 발명의 수직 상호연결들(1410)이 피치 및 크기의 감소를 제공한다는 것이 예기치 않게 판명됐다.
제 2 기판(1424) 및 제 1 기판(1404)에 부착된 수직 상호연결들(1410)이 휘어짐을 없애주고, 이것은 결과적으로 신뢰성을 개선시킨다는 것을 예기치 않게 알게 되었다.
이제 도 15를 참조하면, 본 발명의 제 5 실시예에서의 집적 회로 패키징 시스템(1500)의 단면도가 제시된다. 집적 회로 패키징 시스템(1500)은 구리(Cu) 필러를 사용하는 증진된 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지 또는 몰드 없는 NG 팬-인 패키지-온-패키지 베이스 패키지를 포함할 수 있다. 집적 회로 패키징 시스템(1500)은 또한, 다이렉트 패키지 상호연결(direct package interconnection)을 갖는 패키징 시스템을 나타낼 수도 있다.
집적 회로 패키징 시스템(1500)은 베이스 패키지(1502)를 포함할 수 있는바, 베이스 패키지(1502)는 반도체 패키지로서 정의된다. 베이스 패키지(1502)는 제 1 기판(1504)을 포함할 수 있는바, 제 1 기판(1504)은 제 1 기판 하부 면(1506)과, 그리고 제 1 기판 하부 면(1506)의 반대편에 있는 제 1 기판 상부 면(1508)을 갖는다. 제 1 기판(1504)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
베이스 패키지(1502)는 비수평 면들(1512)을 갖는 수직 상호연결들(1510)을 포함할 수 있다. 수직 상호연결들(1510)은 제 1 기판 상부 면(1508) 상에 직접 부착될 수 있다. 수직 상호연결들(1510)은, 장착과 연결을 위한 전기적으로 전도성의 구조들로서 정의된다. 비수평 면들(1512)은 수직 상호연결들(1510)의 측면 경계를 형성하는 면들로서 정의된다.
예를 들어, 비수평 면들(1512)은 제 1 기판 상부 면(1508)에 수직으로 부착될 수 있다. 또한, 예를 들어, 비수평 면들(1512)은 서로 평행할 수 있다.
예를 들어, 비수평 면들(1512)은 평면 혹은 곡면을 포함할 수 있다. 또 다른 예로서, 수직 상호연결들(1510)은 서로 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1510)은 서로 동일한 수직 높이를 가질 수 있다.
베이스 패키지(1502)는 제 1 집적 회로(1514)를 포함할 수 있고, 제 1 집적 회로(1514)는 제 1 집적 회로 비활성 면(1516)과, 그리고 제 1 집적 회로 비활성 면(1516)의 반대편에 있는 제 1 집적 회로 활성 면(1518)을 갖는다. 제 1 집적 회로(1514)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 제 1 집적 회로(1514)는 제 1 기판(1504) 위에 장착될 수 있고, 이 경우 제 1 집적 회로 활성 면(1518)과 제 1 기판 상부 면(1508)은 서로 마주보게 된다.
베이스 패키지(1502)는 제 1 집적 회로 활성 면(1518)과 제 1 기판 상부 면(1508)에 부착되는 제 1 커넥터들(1520)을 포함할 수 있다. 제 1 커넥터들(1520)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
베이스 패키지(1502)는 제 1 집적 회로 활성 면(1518)과 제 1 기판 상부 면(1508) 사이에 채워지는 제 1 언더필(1522)을 포함할 수 있다. 제 1 언더필(1522)은 제 1 커넥터들(1520)을 보호하기 위해 제 1 커넥터들(1520) 상에 직접 도포될 수 있다.
수직 상호연결들(1510) 각각은 제 1 커넥터들(1520) 각각의 수직 높이와 제 1 집적 회로(1514)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1510) 각각은 제 1 커넥터들(1520) 각각의 수직 높이와 제 1 집적 회로(1514)의 수직 높이를 합한 높이와 동일한 수직 높이를 가질 수 있다.
수직 상호연결들(1510) 각각의 수직 높이는 수직 상호연결들(1510) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 제 1 집적 회로(1514)의 수직 높이는 제 1 집적 회로 비활성 면(1516)과 제 1 집적 회로 활성 면(1518) 간의 수직 거리로서 정의된다.
제 1 커넥터들(1520) 각각의 수직 높이는 제 1 커넥터들(1520) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 제 1 커넥터들(1520) 각각의 수직 높이는 제 1 집적 회로 활성 면(1518)과 제 1 기판 상부 면(1508) 간의 수직 거리를 나타낼 수 있다.
베이스 패키지(1502)는, 제 1 기판(1504)과 외부 시스템(미도시) 간의 전기적 연결을 제공하기 위해, 제 1 기판 하부 면(1506)에 부착되는 베이스 상호연결들(1546)을 포함할 수 있다. 베이스 상호연결들(1546)은 전기적으로 전도성의 커넥터들로서 정의된다.
집적 회로 패키징 시스템(1500)은 베이스 패키지(1502) 위에 장착되는 스택 패키지(1548)를 포함할 수 있는바, 스택 패키지(1548)는 반도체 패키지로서 정의된다. 스택 패키지(1548)는 제 2 기판(1550)을 포함할 수 있고, 제 2 기판(1550)은, 제 2 기판 하부 면(1552)과, 그리고 제 2 기판 하부 면(1552)의 반대편에 있는 제 2 기판 상부 면(1554)을 갖는다.
제 2 기판(1550)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다. 예를 들어, 제 2 기판(1550)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있는바, 이러한 것으로는 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판이 있다.
제 2 기판(1550)은 수직 상호연결들(1510)과 제 1 집적 회로(1514) 위에 장착될 수 있다. 제 2 기판 하부 면(1552)은 수직 상호연결들(1510)과 제 1 집적 회로 비활성 면(1516) 바로 위에 있을 수 있다. 제 2 기판(1550)은 수직 상호연결들(1510)로 제 1 기판(1504)에 전기적으로 연결될 수 있다.
제 2 기판(1550)은 제 1 기판(1504)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 제 2 기판(1550)은 제 1 기판(1504)의 수평 길이와 동일한 수평 길이를 가질 수 있다. 제 2 기판(1550)의 수평 길이 및 제 1 기판(1504)의 수평 길이는 제 2 기판(1550)의 비수평 면들 간의 수평 거리 및 제 1 기판(1504)의 비수평 면들 간의 수평 거리로서 각각 정의된다.
수직 상호연결들(1510)은 제 1 기판(1504)과 제 2 기판(1550)에 결합 혹은 부착될 수 있다. 예를 들어, 수직 상호연결들(1510)은 제 1 기판(1504)에, 혹은 제 2 기판(1550)에, 혹은 이들 모두에, 솔더 온 패드(SOP)로, 혹은 각각의 수직 상호연결들(1510) 상의 솔더 캡으로, 혹은 전도성 페이스트로, 부착될 수 있다.
스택 패키지(1548)는 베이스 패키지(1502)의 수평 길이와 거의 동일한 수평 길이를 가질 수 있다. 구체적인 예로서, 스택 패키지(1548)는 베이스 패키지(1502)의 수평 길이와 동일한 수평 길이를 가질 수 있다.
스택 패키지(1548)는 제 1 부착 층(1558)으로 제 2 기판(1550)에 부착되는 제 1 디바이스(1556)를 포함할 수 있다. 제 1 디바이스(1556)는 제 1 디바이스 커넥터들(1560)로 제 2 기판 상부 면(1554)에 전기적으로 연결될 수 있다.
스택 패키지(1548)는 제 2 부착 층(1564)으로 제 1 디바이스(1556)에 부착되는 제 2 디바이스(1562)를 포함할 수 있다. 제 2 디바이스(1562)는 제 2 디바이스 커넥터들(1566)로 제 2 기판 상부 면(1554)에 전기적으로 연결될 수 있다. 스택 패키지(1548)는 스택 밀봉부(1568)를 포함할 수 있는바, 이 스택 밀봉부(1568)는, 제 2 기판(1550), 제 1 디바이스(1556), 제 1 부착 층(1558), 제 1 디바이스 커넥터들(1560), 제 2 디바이스(1562), 제 2 부착 층(1564), 및 제 2 디바이스 커넥터들(1566) 위에 위치한다.
수직 상호연결들(1510) 및 제 1 집적 회로 비활성 면(1516) 바로 위에 제 2 기판(1550)이 있기 때문에 패키지 두께 및 크기가 상당량 감소되고, 그럼으로써 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지, 적층된 패키지들의 총 두께, 및 제조 비용이 커지는 문제들이 해결된다는 것이 밝혀졌다.
수직 상호연결들(1510) 각각이 제 1 커넥터들(1520) 각각의 수직 높이와 제 1 집적 회로(1514)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 갖기 때문에, 패키지 높이 프로파일이 감소된다는 것이 또한 밝혀졌다.
단일의 통합 구조로 형성되는 수직 상호연결들(1510) 각각이 구조적 일체성을 제공한다는 것이 예기치 않게 발견됐다.
커다란 솔더 볼 직경 및 솔더 볼 마운터의 장비 용량으로 인한, 예를 들어, 폭이 더 넓은 기판 영역과의 상호연결을 위해 솔더 볼들을 사용하는 것과 같은 그러한 커다란 상호연결 피치 혹은 크기 때문에, 패키지 크기 및 두께를 감소시킴에 있어 제약이 있는 다른 패키지-온-패키지 패키지들과 비교하여 볼 때, 본 발명의 수직 상호연결들(1510)이 피치 및 크기의 감소를 제공한다는 것이 예기치 않게 판명됐다.
제 2 기판(1550) 및 제 1 기판(1504)에 부착된 수직 상호연결들(1510)이 휘어짐을 없애주고, 이것은 결과적으로 신뢰성을 개선시킨다는 것을 예기치 않게 알게 되었다.
이제 도 16을 참조하면, 본 발명의 제 6 실시예에서의 집적 회로 패키징 시스템(1600)의 단면도가 제시된다. 집적 회로 패키징 시스템(100)은 구리(Cu) 필러를 사용하는 증진된 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지를 포함할 수 있다.
집적 회로 패키징 시스템(1600)은 베이스 패키지(1602)를 포함할 수 있는바, 베이스 패키지(1602)는 반도체 패키지로서 정의된다. 베이스 패키지(1602)는 제 1 기판(1604)을 포함할 수 있는바, 제 1 기판(1604)은 제 1 기판 하부 면(1606)과, 그리고 제 1 기판 하부 면(1606)의 반대편에 있는 제 1 기판 상부 면(1608)을 갖는다. 제 1 기판(1604)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
베이스 패키지(1602)는 비수평 면들(1612)을 갖는 수직 상호연결들(1610)을 포함할 수 있다. 수직 상호연결들(1610)은 제 1 기판 상부 면(1608) 상에 직접 부착될 수 있다. 수직 상호연결들(1610)은, 장착과 연결을 위한 전기적으로 전도성의 구조들로서 정의된다. 비수평 면들(1612)은 수직 상호연결들(1610)의 측면 경계를 형성하는 면들로서 정의된다.
예를 들어, 비수평 면들(1612)은 제 1 기판 상부 면(1608)에 수직으로 부착될 수 있다. 또한, 예를 들어, 비수평 면들(1612)은 서로 평행할 수 있다.
예를 들어, 비수평 면들(1612)은 평면 혹은 곡면을 포함할 수 있다. 또 다른 예로서, 수직 상호연결들(1610)은 서로 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1610)은 서로 동일한 수직 높이를 가질 수 있다.
베이스 패키지(1602)는 집적 회로(1614)를 포함할 수 있고, 집적 회로(1614)는 집적 회로 비활성 면(1616)과, 그리고 집적 회로 비활성 면(1616)의 반대편에 있는 집적 회로 활성 면(1618)을 갖는다. 집적 회로(1614)는, 능동 회로들이 형성되도록 상호연결된 다수의 집적화된 트랜지스터들을 구비한 반도체 디바이스로서 정의된다. 집적 회로(1614)는 제 1 기판(1604) 위에 장착될 수 있고, 이 경우 집적 회로 활성 면(1618)과 제 1 기판 상부 면(1608)은 서로 마주보게 된다.
베이스 패키지(1602)는 집적 회로 활성 면(1618)과 제 1 기판 상부 면(1608)에 부착되는 커넥터들(1620)을 포함할 수 있다. 커넥터들(1620)은 집적 회로를 또 다른 시스템 레벨에 연결하기 위한 전기적으로 전도성의 커넥터들로서 정의된다.
베이스 패키지(1602)는 집적 회로 활성 면(1618)과 제 1 기판 상부 면(1608) 사이에 채워지는 언더필(1622)을 포함할 수 있다. 언더필(1622)은 커넥터들(1620)을 보호하기 위해 커넥터들(1620) 상에 직접 도포될 수 있다.
수직 상호연결들(1610) 각각은 커넥터들(1620) 각각의 수직 높이와 집적 회로(1614)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 가질 수 있다. 구체적인 예로서, 수직 상호연결들(1610) 각각은 커넥터들(1620) 각각의 수직 높이와 집적 회로(1614)의 수직 높이를 합한 높이와 동일한 수직 높이를 가질 수 있다.
수직 상호연결들(1610) 각각의 수직 높이는 수직 상호연결들(1610) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 집적 회로(1614)의 수직 높이는 집적 회로 비활성 면(1616)과 집적 회로 활성 면(1618) 간의 수직 거리로서 정의된다.
커넥터들(1620) 각각의 수직 높이는 커넥터들(1620) 각각의 하부 확장부와 상부 확장부 간의 수직 거리로서 정의된다. 커넥터들(1620) 각각의 수직 높이는 집적 회로 활성 면(1618)과 제 1 기판 상부 면(1608) 간의 수직 거리를 나타낼 수 있다.
베이스 패키지(1602)는 제 2 기판(1624)을 포함할 수 있고, 제 2 기판(1624)은 제 2 기판 하부 면(1626)과, 그리고 제 2 기판 하부 면(1626)의 반대편에 있는 제 2 기판 상부 면(1628)을 갖는다. 제 2 기판(1624)은 수직 상호연결들(1610)과 집적 회로(1614) 위에 장착될 수 있다. 제 2 기판 하부 면(1626)은 수직 상호연결들(1610)과 집적 회로 비활성 면(1616) 바로 위에 있을 수 있다. 제 2 기판(1624)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다.
제 2 기판(1624)은 제 1 기판(1604)보다 더 작을 수 있는바, 이 경우 제 2 기판(1624)의 수평 길이는 제 1 기판(1604)의 수평 길이보다 더 작다. 제 2 기판(1624)의 수평 길이는 제 1 기판(1604)의 수평 길이의 반보다 더 클 수 있다. 제 2 기판(1624)의 수평 길이 및 제 1 기판(1604)의 수평 길이는 제 2 기판(1624)의 비수평 면들 간의 수평 거리 및 제 1 기판(1604)의 비수평 면들 간의 수평 거리로서 각각 정의된다.
수직 상호연결들(1610)은 제 1 기판(1604)과 제 2 기판(1624)에 결합 혹은 부착될 수 있다. 예를 들어, 수직 상호연결들(1610)은 제 1 기판(1604)에, 혹은 제 2 기판(1624)에, 혹은 이들 모두에, 솔더 온 패드(SOP)로, 혹은 각각의 수직 상호연결들(1610) 상의 솔더 캡으로, 혹은 전도성 페이스트로, 부착될 수 있다.
베이스 패키지(1602)는 밀봉부(1630)를 포함할 수 있는바, 이 밀봉부(1630)는 집적 회로를 밀봉하여 기계적 보호 및 환경적 보호를 제공하기 위한 반도체 패키지의 패키지 커버로서 정의된다. 밀봉부(1630)는 제 1 기판(1604)과 제 2 기판(1624) 위에 형성될 수 있다.
밀봉부(1630)는 제 1 기판 상부 면(1608), 수직 상호연결들(1610), 집적 회로(1614), 언더필(1622) 및 제 2 기판 하부 면(1626)을 부분적으로 덮을 수 있다. 예를 들어, 밀봉부(1630)는 몰딩된 언더필을 포함하는 패키지 커버를 나타낼 수 있다.
밀봉부(1630)는 밀봉부(1630)의 상부 중앙 부분에 밀봉부 캐버티(encapsulation cavity)(1632)를 포함할 수 있다. 제 2 기판 상부 면(1628)의 일부가 이러한 밀봉부 캐버티(1632)로부터 노출될 수 있다.
베이스 패키지(1602)는, 제 1 기판(1604)과 외부 시스템(미도시) 간의 전기적 연결을 제공하기 위해, 제 1 기판 하부 면(1606)에 부착되는 베이스 상호연결들(1646)을 포함할 수 있다. 베이스 상호연결들(1646)은 전기적으로 전도성의 커넥터들로서 정의된다.
집적 회로 패키징 시스템(1600)은 베이스 패키지(1602) 위에 장착되는 스택 패키지(1648)를 포함할 수 있는바, 스택 패키지(1648)는 반도체 패키지로서 정의된다. 스택 패키지(1648)는 스택 기판(1650)을 포함할 수 있고, 스택 기판(1650)은, 스택 기판 하부 면(1652)과, 그리고 스택 기판 하부 면(1652)의 반대편에 있는 스택 기판 상부 면(1654)을 갖는다.
스택 기판(1650)은 집적 회로의 장착 및 연결을 위한 지지 구조로서 정의되는바, 이러한 장착 및 연결은 지지 구조를 통한 전기적 연결들을 제공하는 것을 포함한다. 예를 들어, 스택 기판(1650)은 복수 층 지지 구조를 포함하는 지지 구조를 나타낼 수 있는바, 이러한 것으로는 인쇄 회로 보드(PCB), 적층 기판, 혹은 세라믹 기판이 있다.
스택 패키지(1648)는 베이스 패키지(1602)의 수평 길이의 반보다 더 큰 수평 길이를 가질 수 있다. 스택 패키지(1648)는 베이스 패키지(1602)의 수평 길이보다 작은 수평 길이를 가질 수 있다.
스택 패키지(1648)는 제 1 부착 층(1658)으로 스택 기판(1650)에 부착되는 제 1 디바이스(1656)를 포함할 수 있다. 제 1 디바이스(1656)는 제 1 디바이스 커넥터들(1660)로 스택 기판 상부 면(1654)에 전기적으로 연결될 수 있다.
스택 패키지(1648)는 제 2 부착 층(1664)으로 제 1 디바이스(1656)에 부착되는 제 2 디바이스(1662)를 포함할 수 있다. 제 2 디바이스(1662)는 제 2 디바이스 커넥터들(1666)로 스택 기판 상부 면(1654)에 전기적으로 연결될 수 있다.
스택 패키지(1648)는 스택 밀봉부(1668)를 포함할 수 있는바, 이 스택 밀봉부(1668)는, 스택 기판(1650), 제 1 디바이스(1656), 제 1 부착 층(1658), 제 1 디바이스 커넥터들(1660), 제 2 디바이스(1662), 제 2 부착 층(1664), 및 제 2 디바이스 커넥터들(1666) 위에 위치한다. 스택 패키지(1648)는 스택 기판 하부 면(1652)과 제 2 기판 상부 면(1628)에 부착되는 스택 커넥터들(1670)을 포함할 수 있는바, 이 스택 커넥터들(1670)은 스택 기판(1650)과 제 2 기판(1624) 간에 전기적 연결을 제공한다.
스택 커넥터들(1670)은 전기적으로 전도성의 커넥터들로서 정의된다. 스택 커넥터들(1670)은 밀봉부 캐버티(1632) 내에서 제 2 기판 상부 면(1628)에 부착될 수 있다.
스택 커넥터들(1670)은 전도성 볼들, 전도성 컬럼들, 혹은 전도성 스터드들을 포함하는 전기적 커넥터들을 나타낼 수 있다. 스택 커넥터들(1670)은 금속 물질 혹은 금속 합금을 포함하는 전도성 물질로 형성될 수 있다. 예를 들어, 스택 커넥터들(1670)은 솔더 볼들을 포함하는 전기적 커넥터들을 나타낼 수 있다.
수직 상호연결들(1610) 및 집적 회로 비활성 면(1616) 바로 위에 제 2 기판(1624)이 있기 때문에 패키지 두께 및 크기가 상당량 감소되고, 그럼으로써 팬-인 패키지-온-패키지 베이스(FiPoPb) 패키지, 적층된 패키지들의 총 두께, 및 제조 비용이 커지는 문제들이 해결된다는 것이 밝혀졌다.
수직 상호연결들(1610) 각각이 커넥터들(1620) 각각의 수직 높이와 집적 회로(1614)의 수직 높이를 합한 높이와 거의 동일한 수직 높이를 갖기 때문에, 패키지 높이 프로파일이 감소된다는 것이 또한 밝혀졌다.
단일의 통합 구조로 형성되는 수직 상호연결들(1610) 각각이 구조적 일체성을 제공한다는 것이 예기치 않게 발견됐다.
커다란 솔더 볼 직경 및 솔더 볼 마운터의 장비 용량으로 인한, 예를 들어, 폭이 더 넓은 기판 영역과의 상호연결을 위해 솔더 볼들을 사용하는 것과 같은 그러한 커다란 상호연결 피치 혹은 크기 때문에, 패키지 크기 및 두께를 감소시킴에 있어 제약이 있는 다른 패키지-온-패키지 패키지들과 비교하여 볼 때, 본 발명의 수직 상호연결들(1610)이 피치 및 크기의 감소를 제공한다는 것이 예기치 않게 판명됐다.
제 2 기판(1624) 및 제 1 기판(1604)에 부착된 수직 상호연결들(1610)이 휘어짐을 없애주고, 이것은 결과적으로 신뢰성을 개선시킨다는 것을 예기치 않게 알게 되었다.
이제 도 17을 참조하면, 본 발명의 또 다른 실시예에서의 집적 회로 패키징 시스템의 제조 방법(1700)을 나타낸 흐름도가 제시된다. 이 방법(1700)은, 블록(1702)에서, 제 1 기판을 제공하는 단계와; 블록(1704)에서, 제 1 기판의 주변부를 따라 수직 상호연결들을 부착하는 단계와; 블록(1706)에서, 제 1 기판 위에 집적 회로를 장착하는 단계와, 여기서 집적 회로는 수직 상호연결들에 의해 둘러싸이고; 그리고 블록(1708)에서, 수직 상호연결들 및 집적 회로 상에 제 2 기판을 직접 장착하는 단계를 포함한다.
이에 따라, 본 발명의 집적 회로 패키징 시스템은, 상호연결들을 갖는 집적 회로 패키징 시스템에 대해 지금까지 알려지지 않았고 아울러 이용가능하지 않았던 중요한 해법, 능력 및 기능적 실시형태들을 제공한다는 것이 밝혀졌다. 결과적으로 이러한 방법, 프로세스, 장치, 디바이스, 물품, 및/또는 시스템은, 간단하고, 비용 효율적이며, 복잡하지 않고, 용도가 매우 다양하고, 효과적이며, 그리고 알려진 기술의 변경을 통해 놀랍고 진보적으로 구현될 수 있는바, 이에 따라 종래의 제조 방법들 혹은 프로세스들 및 기술들과 완전히 호환가능한 집적 회로 패키징 시스템을 효율적으로 그리고 경계적으로 제조하는데 매우 적합하다.
본 발명의 또 다른 중요한 측면은, 본 발명이, 비용 절감, 시스템 간소화 및 성능 증진이라는 시대적 경향을 가치있게 지원하고 이에 기여한다는 것이다.
본 발명의 이러한 가치있는 실시형태 및 다른 가치있는 실시형태는 결과적으로 기술의 상태를 적어도 다음 레벨로 더 진보되게 한다.
본 발명이 비록 특정의 최상의 모드와 연계되어 설명되었지만, 많은 대안물, 수정물 및 변형물이 앞서 설명된 내용에 비추어 본 발명의 기술분야에서 숙련된 자들에게는 명백하게 됨을 이해해야 한다. 따라서, 본 발명은 첨부된 특허청구범위 내에 있는 이러한 모든 대안물, 수정물 및 변형물을 포괄하도록 의도되었다. 첨부된 도면에 도시되고 본 명세서에서 지금까지 설명된 모든 내용들은 예시적인 것이며 비한정적 의미로 해석돼야 한다.

Claims (10)

  1. 집적 회로 패키징 시스템(integrated circuit packaging system)을 제조하는 방법으로서,
    제 1 기판을 제공하는 단계와;
    상기 제 1 기판의 주변부(periphery)를 따라 수직 상호연결(vertical interconnect)들을 부착하는 단계와;
    상기 제 1 기판 위에 집적 회로를 장착하는 단계와, 여기서 상기 집적 회로는 상기 수직 상호연결들에 의해 둘러싸이고; 그리고
    상기 수직 상호연결들 및 상기 집적 회로 상에 제 2 기판을 직접 장착하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템을 제조하는 방법.
  2. 제1항에 있어서,
    상기 집적 회로를 장착하는 단계는, 상기 집적 회로의 집적 회로 비활성 면(integrated circuit inactive side)이 상기 수직 상호연결들 각각의 상부 확장부(top extent)와 동일 평면 상에 있도록 상기 집적 회로를 상기 제 1 기판 위에 장착하는 것을 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템을 제조하는 방법.
  3. 제1항에 있어서,
    상기 수직 상호연결들을 부착하는 단계는, 상기 수직 상호연결들을 상기 제 1 기판에 수직이 되도록 부착하는 것을 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템을 제조하는 방법.
  4. 제1항에 있어서,
    상기 수직 상호연결들을 부착하는 단계는, 서로 거의 동일한 수직 높이를 갖는 상기 수직 상호연결들을 상기 제 1 기판 상에 직접 부착하는 것을 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템을 제조하는 방법.
  5. 제1항에 있어서,
    상기 수직 상호연결들을 부분적으로 덮는 밀봉부(encapsulation)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템을 제조하는 방법.
  6. 집적 회로 패키징 시스템으로서,
    제 1 기판과;
    상기 제 1 기판의 주변부를 따라 부착된 수직 상호연결들과;
    상기 제 1 기판 위에 장착되어 상기 수직 상호연결들에 의해 둘러싸인 집적 회로와; 그리고
    상기 수직 상호연결들 및 상기 집적 회로 상에 직접 장착된 제 2 기판을 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템.
  7. 제6항에 있어서,
    상기 집적 회로는 집적 회로 비활성 면을 포함하고, 상기 집적 회로 비활성 면은 상기 수직 상호연결들 각각의 상부 확장부와 동일 평면 상에 있는 것을 특징으로 하는 집적 회로 패키징 시스템.
  8. 제6항에 있어서,
    상기 수직 상호연결들은 상기 제 1 기판에 수직인 것을 특징으로 하는 집적 회로 패키징 시스템.
  9. 제6항에 있어서,
    상기 수직 상호연결들은 서로 거의 동일한 수직 높이를 갖는 것을 특징으로 하는 집적 회로 패키징 시스템.
  10. 제6항에 있어서,
    상기 수직 상호연결들을 부분적으로 덮는 밀봉부를 더 포함하는 것을 특징으로 하는 집적 회로 패키징 시스템.
KR1020120051050A 2011-06-22 2012-05-14 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 KR101964389B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/166,802 2011-06-22
US13/166,802 US8674516B2 (en) 2011-06-22 2011-06-22 Integrated circuit packaging system with vertical interconnects and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20130000319A true KR20130000319A (ko) 2013-01-02
KR101964389B1 KR101964389B1 (ko) 2019-07-31

Family

ID=47361108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120051050A KR101964389B1 (ko) 2011-06-22 2012-05-14 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8674516B2 (ko)
KR (1) KR101964389B1 (ko)
SG (1) SG186536A1 (ko)
TW (1) TWI536523B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768102B2 (en) * 2012-03-21 2017-09-19 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with support structure and method of manufacture thereof
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US9190367B1 (en) * 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
WO2017189224A1 (en) 2016-04-26 2017-11-02 Linear Technology Corporation Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
KR20170138644A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치
CN107022650A (zh) * 2017-04-27 2017-08-08 西南民族大学 基于恒温隔绝式荧光PCR平台的猪Delta冠状病毒检测试剂盒及应用
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080004356A (ko) * 2006-07-04 2008-01-09 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법
KR20100108296A (ko) * 2009-03-26 2010-10-06 스태츠 칩팩, 엘티디. 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP3917946B2 (ja) 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
JP2007287906A (ja) 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
TWI312561B (en) 2006-10-27 2009-07-21 Advanced Semiconductor Eng Structure of package on package and method for fabricating the same
KR100849210B1 (ko) 2006-12-22 2008-07-31 삼성전자주식회사 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US9355962B2 (en) 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080004356A (ko) * 2006-07-04 2008-01-09 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법
KR20100108296A (ko) * 2009-03-26 2010-10-06 스태츠 칩팩, 엘티디. 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof

Also Published As

Publication number Publication date
TWI536523B (zh) 2016-06-01
SG186536A1 (en) 2013-01-30
US20120326331A1 (en) 2012-12-27
TW201301463A (zh) 2013-01-01
KR101964389B1 (ko) 2019-07-31
US8674516B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
KR101413220B1 (ko) 인터포저를 포함하는 반도체 패키지 및 반도체 패키지의 제조방법
US9230898B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US8624370B2 (en) Integrated circuit packaging system with an interposer and method of manufacture thereof
US8633059B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
US8970044B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR20080081125A (ko) 인터포저를 구비한 집적 회로 패키지 시스템
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20060118364A (ko) 오프셋 집적회로 패키지-온-패키지 적층 시스템
US20100244024A1 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US20090236720A1 (en) Integrated circuit package system with step mold recess
KR20090045107A (ko) 실장 상호연결부를 구비한 실장식 집적 회로 패키지 시스템
KR20090063090A (ko) 플래시-방지 구조체를 구비한 오프셋 적층형 집적회로 패키지 시스템
WO2012052611A1 (en) Device with mold cap and method thereof
US8421203B2 (en) Integrated circuit packaging system with foldable substrate and method of manufacture thereof
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US20170294407A1 (en) Passive element package and semiconductor module comprising the same
US20130249073A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
US20100123230A1 (en) Integrated circuit packaging system having bumped lead and method of manufacture thereof
US20110233748A1 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US8420448B2 (en) Integrated circuit packaging system with pads and method of manufacture thereof
US20120299168A1 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant