KR101863850B1 - 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 - Google Patents

이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 Download PDF

Info

Publication number
KR101863850B1
KR101863850B1 KR1020110050240A KR20110050240A KR101863850B1 KR 101863850 B1 KR101863850 B1 KR 101863850B1 KR 1020110050240 A KR1020110050240 A KR 1020110050240A KR 20110050240 A KR20110050240 A KR 20110050240A KR 101863850 B1 KR101863850 B1 KR 101863850B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
contact
packaging system
lead
package carrier
Prior art date
Application number
KR1020110050240A
Other languages
English (en)
Other versions
KR20110130365A (ko
Inventor
레자 아르젠티 파가일라
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20110130365A publication Critical patent/KR20110130365A/ko
Application granted granted Critical
Publication of KR101863850B1 publication Critical patent/KR101863850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

집적회로 패키징 시스템의 제조 방법은, 집적회로를 패키지 캐리어 위에 실장하는 단계; 봉지를 내부에 있는 집적회로와 함께 패키지 캐리어 상으로 프레스하는 단계; 수평 커버와 일체인 수직 필라를 구비한 도전성 프레임을 봉지재를 통과시켜 집적회로 위에 실장하되, 수직 필라는 패키지 캐리어 상에 그리고 수평 커버는 봉지 상에 실장하는 단계; 및 수평 커버로부터 콘택을 형성하는 단계를 포함한다.

Description

이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH DUAL SIDE CONNECTION AND METHOD OF MANUFACTURE THEREOF}
본 발명은 대체로 집적회로 패키징 시스템에 관한 것이고, 특히 이중 측부 연결부를 구비한 집적회로 패키징 시스템에 관한 것이다.
컴포넌트들의 소형화, 집적회로("IC")들의 고밀도 패키징, 고성능화, 및 저비용화는 컴퓨터 산업에서 계속적으로 추구되는 목표이다. 반도체 패키지 구조는 지속적으로 소형화되고 있어, 상기 패키지 구조 내에 패키징되는 컴포넌트들의 밀도는 증가되고 상기 패키지 구조로부터 제조되는 제품들의 크기는 감소되고 있다. 이는 지속적인 성능 향상과 함께 크기, 두께 및 비용의 지속적인 감소를 위해 전자 장치 설계자들과 제조자들에 대한 지속적으로 증가되는 요구에 따른 응답이다 .
이러한 소형화에 대한 필요성의 증가는 예를 들어 휴대폰, 휴대폰용 핸즈프리 헤드셋, 개인용 휴대 단말기("PDA"), 캠코더, 노트북 컴퓨터 등과 같은 휴대용 정보통신 디바이스들에서 특히 두드러진다. 이 디바이스들은 모두 그 휴대성 향상을 위해 지속적으로 소형화되고 그리고 박형화되고 있다. 따라서, 이 디바이스들에 내장된 대규모 집적회로("LSI") 패키지들은 소형화되고 박형화될 필요가 있다. LSI를 수용하고 보호하는 패키지 구성들 역시 소형화되고 박형화될 필요가 있다.
가전 제품들에 필요한 요건은 집적회로 패키지 내에 더 많은 집적회로들이 있을 것을 요구하는 한편, 역설적으로 집적회로의 양의 증가에도 불구하고 시스템 내에 더 작은 물리적 공간을 제공할 것을 요구한다. 지속적인 저비용화는 또 다른 요건이다. 어떤 기술들은 기본적으로 각 집적회로에 더 많은 기능을 집적하는 데 초점을 맞추고 있다. 다른 기술들은 이러한 집적회로들을 단일 패키지로 적층시키는 데 초점을 맞추고 있다. 이러한 접근 방법들은 집적회로 내에 더 많은 기능을 제공하지만, 성능, 집적도 및 저비용화에 대한 요건을 충분히 처리하고 있지 못하다.
따라서 칩의 상호접속을 개선하고 공간을 절약할 수 있는 집적회로 패키징 시스템에 대한 요구는 여전하다. 점점 커지는 소비자 기대와 시장에서 의미 있는 제품 차별화를 위한 기회의 감소와 함께 계속 증가되는 상업적 경쟁 압력의 관점에서, 이러한 문제들에 대한 해답을 알아내는 것은 매우 중요하다. 또한, 경쟁 압력에 응하도록 비용을 감소시키고 신뢰성과 제품 수율을 개선할 필요성은 이러한 문제들에 대한 해답을 알아낼 필요성을 더욱 시급하게 만든다.
이러한 문제들에 대한 해결책이 오랫동안 탐구되어 왔지만, 본 발명 이전의 개발품들은 어떠한 해결책도 교시하거나 제시하지 않았으며, 따라서 당업자들은 이러한 문제점에 대한 해결책을 오랫동안 발견할 수 없었다.
본 발명의 목적은 칩의 상호접속을 개선하고 공간을 절약할 수 있는 집적회로 패키징 시스템을 제공하는 데 있다.
본 발명은, 집적회로를 패키지 캐리어 위에 실장하는 단계; 봉지(encapsulation)를 내부에 있는 집적회로와 함께 패키지 캐리어 상으로 프레스하는 단계; 수평 커버와 일체인 수직 필라를 구비한 도전성 프레임을 봉지재를 통과시켜 집적회로 위에 실장하되, 수직 필라는 패키지 캐리어 상에 그리고 수평 커버는 봉지 상에 실장하는 단계; 및 수평 커버로부터 콘택을 형성하는 단계를 포함하는 집적회로 패키징 시스템의 제조 방법을 제공한다.
본 발명은 패키지 캐리어; 패키지 캐리어 위의 집적회로; 패키지 캐리어 상에 있으며 내부에 집적회로가 형성된 봉지; 및 콘택과 일체인 수직 필라를 구비하되, 수직 필라가 봉지를 관통하여 패키지 캐리어 상에 있고 콘택은 봉지 상에서 집적회로 위에 있는 구성으로 된 지지 단자로서, 상기 콘택은 봉지와 도전성 프레임이 프레스됨으로써 형성되는 특성을 갖는 지지 단자를 포함하는 집적회로 패키징 시스템을 제공한다.
본 발명의 어떤 실시예는 상술한 것에 더하여 또는 그를 대체하여 다른 단계 또는 요소를 구비한다. 그러한 단계나 요소는 첨부 도면을 참조하여 하기의 상세한 설명을 읽으면 당업자에게 자명해질 것이다.
본 발명에 따르면, 칩의 상호접속을 개선하고 공간을 절약할 수 있는 집적회로 패키징 시스템을 제공할 수 있다.
도 1은 본 발명의 제1 실시예의 집적회로 패키징 시스템을 도시한 평면도이다.
도 2는 도 1의 2-2선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 3은 제조 과정 중 집적회로 부착 단계에 있는 집적회로 패키징 시스템을 도시한 단면도이다.
도 4는 도 3의 구조물이 경화 단계에 있는 것을 도시한 도면이다.
도 5는 도 3의 구조물이 패터닝 단계에 있는 것을 도시한 도면이다.
도 6은 본 발명의 제2 실시예의 집적회로 패키징 시스템을 도시한 평면도이다.
도 7은 도 6의 7-7선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 8은 본 발명의 제3 실시예의 집적회로 패키징 시스템을 도시한 평면도이다.
도 9는 도 8의 9-9선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 10은 도 1의 평면도로 예시된 바와 같은 본 발명의 제4 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 11은 도 6의 평면도로 예시된 바와 같은 본 발명의 제5 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 12는 도 1의 평면도로 예시된 바와 같은 본 발명의 제6 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 13은 본 발명의 제7 실시예의 집적회로 패키징 시스템을 도시한 평면도이다.
도 14는 도 13의 14-14선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 15는 본 발명의 제8 실시예의 집적회로 패키징 시스템을 도시한 평면도이다.
도 16은 도 15의 16-16선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 17은 본 발명의 제9 실시예의 집적회로 패키징 시스템을 도시한 평면도이다.
도 18은 도 17의 18-18선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 19는 도 1의 평면도로 예시된 바와 같은 본 발명의 제10 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 20은 본 발명의 또 다른 실시예에 따른 집적회로 패키징 시스템의 제조 방법을 도시한 흐름도이다.
당업자들이 본 발명을 사용하고 실시할 수 있도록, 본 발명의 실시예들을 상세하게 기재하였다. 본 명세서의 기재 사항을 기초로 하여 다른 실시예들이 이루어질 수 있다는 점을 이해해야 하며, 본 발명의 범위를 일탈하지 않으면서도 시스템, 공정 또는 기계적 구성의 변경이 이루어질 수 있다는 것도 이해해야 한다.
이하에서, 본 발명을 완전하게 이해할 수 있도록 많은 특정의 세부 사항들을 기재하였다. 그러나 이러한 특정의 세부 사항들이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 회로, 시스템 구성 및 공정 단계들에 대해서는 상세하게 기재하지 않았다.
본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니고, 특히 표현을 명료하게 할 목적으로 일부 치수들은 도면 내에서 과장되게 표현되어 있다. 이와 유사하게, 도면의 개시를 용이하게 하기 위해 일반적으로 동일한 방향으로 개시하였지만, 도면 내의 이러한 도시는 대부분이 임의적이다. 일반적으로 본 발명은 임의의 방향에서 작동할 수 있다.
몇몇 특징부들을 공통적으로 갖는 다수의 실시예들을 기재하고 설명하는 경우, 예시, 설명 및 이해의 명료함과 용이함을 위하여 서로 유사하고 동일한 특징부들은 대체로 유사한 도면 부호로 나타낼 것이다. 실시예들에 제1 실시예, 제2 실시예 등과 같이 번호를 매긴 것은 기재의 편의를 위한 것으로, 이것이 별다른 의미를 갖는 것은 아니며 또한 본 발명을 제한하기 위한 것도 아니다.
설명을 목적으로, 본 명세서에서는 그 방향과는 무관하게, "수평"이라는 용어를 사용하여 베이스 패키지의 표면 또는 평면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위"(above), "아래"(below), "저부"(bottom), "상단"(top), "측부"(side)("측벽"으로도 사용), "높은"(higher), "낮은"(lower), "상부"(upper), "위"(over) 및 "아래"(under)와 같은 용어들은, 도면에 도시한 바와 같이, 수평면과 관련되어 규정된다.
"상"(on)란 용어는 구성요소들이 직접 접촉하고 있음을 의미한다. "상에 직접"(directly on)이란 용어는 구성요소와 다른 구성 요소가 중간에 개재되는 또 다른 구성 요소 없이 직접 접촉하고 있음을 의미한다.
"활성 측부"(active side)란 용어는 다이, 모듈, 패키지 또는 전자 구조물의 측부 중에서 그 위에 활성 회로가 구비되어 있거나 또는 다이, 모듈, 패키지 또는 전자 구조물 내의 활성 회로망에 접속하기 위한 구성 요소들을 구비한 측부를 말한다. 본 명세서에 사용되고 있는 "공정"(processing)이란 용어는, 전술한 구조물들을 형성하는 데에 필요로 하는, 재료 또는 포토레지스트의 적층, 패터닝, 노출, 현상, 에칭, 세척 및/또는 상기 재료 또는 포토레지스트의 제거를 포함한다.
이제 도 1을 참조하면, 여기에는 본 발명의 제1 실시예의 집적회로 패키징 시스템(100)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(100)은 식각 프레임들과 수직 상호접속부(제트(z)-상호접속부라고도 함)들을 구비한 양면 전극 패키지온패키지(dual-faced Package-on-Package(PoP)) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다.
집적회로 패키징 시스템(100)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 봉지(124)를 포함할 수 있다. 집적회로 패키징 시스템(100)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 지지 단자(126)를 포함할 수 있다.
지지 단자(126)는 외부 시스템들에 전기적으로 연결되는 지지 단자(126)의 부분으로 정해진 리드(128)를 포함할 수 있다. 리드(128)는 구체적으로는 본드 핑거(bond finger), 리드 핑거(lead finger) 또는 콘택 패드(contact pad)일 수 있다.
예시적인 목적으로 리드(128)가 사각 형상으로 도시되었지만, 리드(128)는 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 리드(128)는 정사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(126)는, 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 지지 단자(126)의 부분으로 정해진 콘택(130)을 포함할 수 있다. 예를 들어, 콘택(130)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(130)은 재분배 리드(redistribution lead)일 수 있다.
콘택(130)은 다수의 리드(128)에 인접하고 이들 사이에 있는 영역 어레이(area array)에 형성될 수 있다. 콘택(130)은 리드(128)에 연결될 수 있다.
예시적인 목적으로 콘택(130)이 전 영역 어레이(full area array)에 있는 것으로 도시되었지만, 콘택(130)은 다른 구성으로 형성될 수 있다. 예를 들어, 콘택(130)은 리드(128)에 인접한 주변 어레이에 형성될 수 있다.
또한, 예시적인 목적으로 콘택(130)이 원 형상으로 도시되었지만, 콘택(130)은 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 콘택(130)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(126)는 리드(128)와 콘택(130) 간의 전기적 연결부로 정해진 트레이스(134)를 포함할 수 있다. 예를 들어, 트레이스(134)는 신호 트레이스 또는 와이어일 수 있다.
트레이스(134)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 트레이스(134)는 여러 가지 다른 길이들로 형성될 수 있다. 트레이스(134)의 길이는 리드(128)와 콘택(130)의 위치들, 리드(128)와 콘택(130) 간의 거리, 트레이스(134)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
리드(128)는 열 지어서 형성될 수 있다. 예시적인 목적으로 리드(128)가 봉지(124)의 비수평 측부(144)들을 따라 2열로 도시되었지만, 리드(128)는 다른 구성으로 형성될 수 있다. 예를 들어, 리드(128)는 비수평 측부(144)들을 따라 4열로 형성될 수 있다.
리드(128)는 비수평 측부(144)들로부터 소정 거리로 떨어져 형성될 수 있다. 리드(128)는 비수평 측부(144)들과 소정 거리로 떨어져 있는 측부 및 트레이스(134)와 연결된 반대측부가 형성될 수 있다.
도 2를 참조하면, 여기에는 도 1의 2-2선을 따라 취한 집적회로 패키징 시스템의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)은 패키지 캐리어(202)를 포함할 수 있다. 패키지 캐리어(202)는 완제품의 부품으로 시스템에 사용될 디바이스들과 집적회로들을 실장시키고 연결시키기 위한 것이다.
패키지 캐리어(202)는 구체적으로는 기판이다. 예를 들어, 패키지 캐리어(202)는 라미네이트 기판 또는 세라믹 기판일 수 있다.
패키지 캐리어(202)는 제1 측부(204) 및 제1 측부(204)의 반대쪽에 있는 제2 측부(206)를 포함할 수 있다. 패키지 캐리어(202)는 제1 측부(204)에 캐리어 패드(208), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다.
집적회로(214), 구체적으로는 플립 칩(flip-chip), 집적회로 다이, 반도체 디바이스 또는 칩이 제1 측부(204) 위에 실장될 수 있다. 내부 커넥터(220), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 측부(204)와 집적회로(214)에 전기적으로 연결될 수 있다. 내부 커넥터(220)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
봉지(124)가 제1 측부(204) 위에 형성되어 집적회로(214)와 내부 커넥터(220)를 덮을 수 있다. 지지 단자(126)는 리드(128), 콘택(130) 및 트레이스(134)를 포함할 수 있다. 콘택(130)은 봉지(124) 상에서 집적회로(214) 위에 있을 수 있다.
지지 단자(126)는 집적회로 패키징 시스템(100)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 수직 필라(vertical pillar)(235)를 포함할 수 있다. 수직 필라(235)는 리드(128)에 연결될 수 있다.
수직 필라(235)는 리드(128), 콘택(130) 및 트레이스(134)와 일체일 수 있다. 즉, 수직 필라(235), 리드(128), 콘택(130) 및 트레이스(134)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
수직 필라(235)는 봉지(124)를 통과하여 실장될 수 있다. 수직 필라(235)는 캐리어 패드(208) 상에 실장될 수 있다. 수직 필라(235)는 콘택(130) 및 트레이스(134)와 직교하는 수직 구조물로 형성될 수 있다.
수직 필라(235)는 봉지(124)의 비수평 측부(144)들에 인접해 있을 수 있다. 수직 필라(235)는 비수평 측부(144)들과 소정 거리로 떨어져 있을 수 있다. 수직 필라(235)는 봉지(124)에 의해 감싸이거나 덮일 수 있다.
이제 도 3을 참조하면, 여기에는 제조 과정 중 프레스 단계에 있는 집적회로 패키징 시스템(100)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)은 패키지 캐리어(202)와, 내부 상호접속부(220)로 패키지 캐리어에 부착된 집적회로(214)를 포함할 수 있다.
예시적인 목적으로 집적회로 패키징 시스템(100)이 집적회로(214)가 패키지 캐리어(202) 위에 실장된 것으로 도시되었지만, 패키지 캐리어 위에는 임의의 수의 그리고 임의의 유형의 컴포넌트들이 있을 수 있다. 예를 들어, 집적회로 패키징 시스템(100)은 패키지 캐리어(202) 위에 실장된 능동 디바이스(active device)와 수동 디바이스(passive device)를 포함할 수 있다.
집적회로 패키징 시스템(100)은 제조 단계에서 봉지(124)를 포함할 수 있다. 봉지(124)는, 경화성, 유동성 및 열전도성인 특성을 갖는 재료로 정해진 관통성 봉지재(penetrable encapsulant)로 형성될 수 있다. 관통성 봉지재는 구체적으로 관통성 필름 접착제, 비 상태(B-stage) 와이어인필름(WIF: wire in film) 접착제, 점성 겔 또는 임의의 다른 관통성 봉지재 재료일 수 있다.
도전성 프레임(304)은 물리적 지지와 전기적 연결을 제공하는 구조물로 정해진다. 도전성 프레임(304)은 금속, 금속 합금 또는 도전체로 형성될 수 있다. 예를 들어, 도전성 프레임(304)은 롤러 구리 시트 또는 리드 프레임으로 형성될 수 있다.
도전성 프레임(304)은 수직 필라(235)와 외부 시스템들을 실장하기 위한 보호와 지지를 제공하는 도전성 재료로 된 고체 층(solid layer)으로 정해진 수평 커버(306)를 포함할 수 있다. 예를 들어, 수평 커버(306)는 후속 공정 단계에서 식각되거나 패터닝될 수 있는 재료를 포함할 수 있다. 수직 필라(235)는 수평 커버(306)에 직교하게 연결될 수 있다.
도전성 프레임(304)은 수직 필라(235)가 수평 커버(306)와 일체이도록 형성될 수 있다. 즉, 도전성 프레임(304)은 수직 필라(235)와 수평 커버(306)가 단일의 일체형 구조 또는 고형 구조(solid structure)로 형성될 수 있다.
화살표로 도시된 바와 같이, 봉지(124)와 그 위의 도전성 프레임(304)은 프레스 방법에 의해 형성될 수 있다. 프레스 방법은 도전성 프레임(304)을 실장하고 봉지(124)를 형성하도록 가열하고 압력을 가하는 방법을 말한다. 프레스 방법은 사출 성형법을 제외할 수 있다.
프레스 방법은 봉지(124)가 패키지 캐리어(202) 상으로 가압되도록 도전성 프레임(304)과 봉지(124)에 하향 압력을 가하는 데 사용될 수 있다. 예를 들어, 프레스 방법은 가열-프레스 공정, 열압착 또는 열과 압력을 포함하는 임의의 봉지 공정을 포함할 수 있다.
프레스 방법은 수직 필라(235)가 봉지(124)를 통과하여 패키지 캐리어(202) 상으로 가압되게 할 수 있다. 수평 커버(306)는 봉지(124) 상에서 집적회로(214) 위에 있을 수 있다.
봉지(124)는 내부에 있는 집적회로(214)와 함께 패키지 캐리어(202) 상으로 프레스될 수 있다. 프레스 방법에 의해서, 봉지(124)가 유동하여 패키지 캐리어(202)와 도전성 프레임(304) 사이의 공간을 채움으로써, 집적회로(214)와 내부 상호접속부(220)를 덮을 수 있다.
일례로, 프레스 방법은 대략 섭씨 200도(℃)의 온도에서 행해질 수 있다. 또 다른 예로, 프레스 방법은 대략 5 메가파스칼(MPa)의 압력으로 행해질 수 있다.
패키지 캐리어(202)와 수직 필라(235) 사이의 봉지(124)로 수직 필라(235)를 캐리어 패드(208)에 연결하거나 결합할 때 오염을 방지할 수 있다. 예를 들어, 수직 필라(235)와 캐리어 패드(208)를 결합시키기 전에 (예컨대, 플라즈마로) 세정하거나 또는 청정 환경(예컨대, 진공 챔버)에서 결합 공정을 행함으로써 평평한 저부면을 갖는 수직 필라(235)와 평평한 상단면을 갖는 캐리어 패드(208)에 의한 오염을 방지할 수 있다.
도전성 프레임(304)을 실장하기 전에, 부착 층(미도시), 구체적으로는 접착성 페이스트, 에폭시 또는 접착제가 캐리어 패드(208) 상에 침착될 수 있다. 도전성 프레임(304)이 실장된 상태에서, 수직 필라(235)는 부착 층으로 캐리어 패드(208)에 연결될 수 있다.
이제 도 4를 참조하면, 여기에는 도 3의 구조물이 경화 단계에 있는 것이 도시되어 있다. 수평 커버(306)가 봉지(124) 상에 있고 수직 필라(235)가 캐리어 패드(208)에 연결된 상태에서, 봉지(124)는 경화법으로 추가 처리될 수 있다.
경화 방법은 봉지(124)를 고화시키거나 굳히는 공정을 포함할 수 있다. 봉지(124)가 경화되면 집적회로(214)와 내부 커넥터(220)는 감싸져서 보호될 수 있다. 또한 봉지(124)가 경화되면 집적회로(214)와 패키지 캐리어(202) 간의 부착성 및 수직 필라(235)와 캐리어 패드(208) 간의 부착성 또는 접합성도 강화될 수 있다.
이제 도 5를 참조하면, 여기에는 도 3의 구조물이 패터닝 단계에 있는 것이 도시되어 있다. 지지 단자(126)는 도 3의 수평 커버(306)로부터 형성될 수 있다. 구체적으로는 패터닝 공정이 수평 커버(306)로부터 리드(128), 콘택(130) 및 트레이스(134)를 형성하는 데 사용될 수 있다.
패터닝 공정은 리소그래피, 식각 방법들 또는 임의의 제거 공정들을 포함할 수 있다. 예를 들어, 패터닝 공정은 식각, 스탬핑(stamping), 절단, 화학 밀링 또는 이들의 임의로 조합을 포함할 수 있다.
패터닝 공정에 이어서, 백엔드(back-end) 공정이 행해질 수 있다. 예를 들어, 백엔드 공정은 마킹(marking)과 개별화(singulation)를 포함할 수 있다.
패터닝 공정 후에, 리드(128), 콘택(130) 및 트레이스(134)가 형성될 수 있다. 봉지(124), 리드(128), 콘택(130) 및 트레이스(134)는 봉지(124)와 그 위에 있는 도 3의 도전성 프레임(304)이 앞에서 설명한 프레스 단계에서 프레스됨으로써 형성되는 특성을 갖고 형성될 수 있다.
리드(128), 콘택(130) 및 트레이스(134)는 일반적으로 사출 성형 도중에 발견되는 하향의 몰드 체이스 힘(mold chase downward force)으로부터 생기는 특유의 압입부들 또는 마크들을 구비하지 않는다. 리드(128), 콘택(130) 및 트레이스(134)는 완전히 봉지(124) 위에 있으며 봉지(124) 내에 있지 않다.
봉지(124)는 수평 커버(306)로부터 리드(128), 콘택(130) 및 트레이스(134)를 형성하는 패터닝 단계로부터 야기되는 봉지(124)는 제거 특성들을 가질 수 있다. 예를 들어, 이러한 제거 특성으로 식각된 표면, 화학 잔류물 또는 화학 처리된 표면을 들 수 있다.
집적회로 패키징 시스템(100)이 신뢰성을 향상시킨다는 것이 밝혀졌다. 지지 단자(126)는 수평 커버(306)와 일체인 수직 필라(235)를 구비한 도전성 프레임(304)으로부터 형성된다. 봉지(124)와 그 위에 프레스된 지지 단자(126)를 이용하여, 외부 시스템들을 위에 신뢰성 있게 실장시킬 수 있는 튼튼한 구조물이 제공되고 이에 의해 신뢰성이 향상된다.
또한 집적회로 패키징 시스템(100)이 저항이 감소된 상호접속 구조물을 제공한다는 것도 밝혀졌다. 리드(128), 콘택(130) 및 트레이스(134)와 일체화된 수직 필라(235)를 구비한 지지 단자(126)는 저항이 감소된 상호접속 구조물을 제공한다.
이제 도 6을 참조하면, 여기에는 본 발명의 제2 실시예의 집적회로 패키징 시스템(600)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(600)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 봉지(624)를 포함할 수 있다.
집적회로 패키징 시스템(600)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 지지 단자(626)를 포함할 수 있다. 지지 단자(626)는 외부 시스템들에 전기적으로 연결되는 지지 단자(626)의 부분으로 정해진 리드(628)를 포함할 수 있다.
예시적인 목적으로 리드(628)가 사각 형상으로 도시되었지만, 리드(628)는 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 리드(628)는 정사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(626)는 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 지지 단자(626)의 부분으로 정해진 콘택(630)을 포함할 수 있다. 예를 들어, 콘택(630)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(630)은 재분배 리드일 수 있다.
콘택(630)은 다수의 리드(628)에 인접하고 이들 사이에 있는 영역 어레이에 형성될 수 있다. 콘택(630)은 리드(628)에 연결될 수 있다.
예시적인 목적으로 콘택(630)이 전 영역 어레이(full area array)에 있는 것으로 도시되었지만, 콘택(630)은 다른 구성으로 형성될 수 있다. 예를 들어, 콘택(630)은 리드(628)에 인접한 주변 어레이에 형성될 수 있다.
또한, 예시적인 목적으로 콘택(630)이 원 형상으로 도시되었지만, 콘택(630)은 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 콘택(630)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(626)는 리드(628)와 콘택(630) 간의 전기적 연결부로 정해진 트레이스(634)를 포함할 수 있다. 예를 들어, 트레이스(634)는 신호 트레이스 또는 와이어일 수 있다.
트레이스(634)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 트레이스(634)는 여러 가지 다른 길이들로 형성될 수 있다. 트레이스(634)의 길이는 리드(628)와 콘택(630)의 위치들, 리드(628)와 콘택(630) 간의 거리, 트레이스(634)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
리드(628)는 열 지어서 형성될 수 있다. 예시적인 목적으로 리드(628)가 봉지(624)의 비수평 측부(644)들을 따라 2열로 도시되었지만, 리드(628)는 다른 구성으로 형성될 수 있다. 예를 들어, 리드(628)는 비수평 측부(644)들을 따라 4열로 형성될 수 있다.
리드(628)는 비수평 측부(644)들로부터 소정 거리로 떨어져 형성될 수 있다. 리드(628)는 비수평 측부(644)들과 소정 거리로 떨어져 있는 측부 및 트레이스(634)와 연결된 반대측부가 형성될 수 있다.
이제 도 7을 참조하면, 여기에는 도 6의 7-7선을 따라 취한 집적회로 패키징 시스템(600)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(600)은 패키지 캐리어(702)를 포함할 수 있다. 패키지 캐리어(702)는 완제품의 부품으로 시스템에 사용될 디바이스들과 집적회로들을 실장시키고 연결시키기 위한 것이다.
패키지 캐리어(702)는 구체적으로는 기판이다. 예를 들어, 패키지 캐리어(702)는 라미네이트 기판 또는 세라믹 기판일 수 있다.
패키지 캐리어(702)는 제1 측부(704) 및 제1 측부(704)의 반대쪽에 있는 제2 측부(706)를 포함할 수 있다. 패키지 캐리어(702)는 제1 측부(704)에 캐리어 패드(708), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다.
집적회로(714), 구체적으로는 플립 칩, 집적회로 다이, 반도체 디바이스 또는 칩이 제1 측부(704) 위에 실장될 수 있다. 내부 커넥터(720), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 측부(704)와 집적회로(714)에 전기적으로 연결될 수 있다. 내부 커넥터(720)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
봉지(724)가 제1 측부(704) 위에 형성되어 집적회로(714)와 내부 커넥터(720)를 덮을 수 있다. 지지 단자(626)는 리드(628), 콘택(630) 및 트레이스(634)를 포함할 수 있다. 콘택(630)은 봉지(624) 상에서 집적회로(714) 위에 있을 수 있다.
지지 단자(626)는 집적회로 패키징 시스템(600)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 수직 필라(735)를 포함할 수 있다. 수직 필라(735)는 리드(628)에 연결될 수 있다.
수직 필라(735)는 리드(628), 콘택(630) 및 트레이스(634)와 일체일 수 있다. 즉, 수직 필라(735), 리드(628), 콘택(630) 및 트레이스(634)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
수직 필라(735)는 봉지(624)를 통과하여 실장될 수 있다. 수직 필라(735)는 캐리어 패드(708) 상에 실장될 수 있다. 수직 필라(735)는 콘택(630) 및 트레이스(634)와 직교하는 수직 구조물로 형성될 수 있다.
수직 필라(735)는 도 6의 비수평 측부(644)들에 있을 수 있다. 수직 필라(735)는 비수평 측부(644)들에서 봉지(624)로부터 부분적으로 노출될 수 있다. 노출된 측부들을 구비함으로써, 수직 필라(735)는 소켓 연결을 위해 유용할 수 있다.
이제 도 8을 참조하면, 본 발명의 제3 실시예의 집적회로 패키징 시스템(800)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(800)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 봉지(824)를 포함할 수 있다.
집적회로 패키징 시스템(800)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 지지 단자(826)를 포함할 수 있다. 지지 단자(826)는 외부 시스템들에 전기적으로 연결되는 지지 단자(826)의 부분으로 정해진 리드(828)를 포함할 수 있다.
지지 단자(826)는, 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 지지 단자(826)의 부분으로 정해진 콘택(830)을 포함할 수 있다. 콘택(830)은 리드(828)에 연결될 수 있다.
예를 들어, 콘택(830)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(830)은 재분배 리드일 수 있다.
지지 단자(826)는 리드(828)와 콘택(830) 간의 전기적 연결부로 정해진 트레이스(834)를 포함할 수 있다. 예를 들어, 트레이스(834)는 신호 트레이스 또는 와이어일 수 있다.
트레이스(834)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 트레이스(834)는 여러 가지 다른 길이들로 형성될 수 있다. 트레이스(834)의 길이는 리드(828)와 콘택(830)의 위치들, 리드(828)와 콘택(830) 간의 거리, 트레이스(834)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
집적회로 패키징 시스템(800)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 추가 지지 단자(836)를 포함할 수 있다. 추가 지지 단자(836)는 외부 시스템들에 전기적으로 연결되는 추가 지지 단자(836)의 부분으로 정해진 추가 리드(838)를 포함할 수 있다.
추가 지지 단자(836)는 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 추가 지지 단자(836)의 부분으로 정해진 추가 콘택(840)을 포함할 수 있다. 추가 콘택(840)은 추가 리드(838)에 연결될 수 있다.
예를 들어 추가 콘택(840)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 추가 콘택(840)은 팬아웃 상호접속부(fan-out interconnect) 또는 재분배 리드일 수 있다.
추가 지지 단자(836)는 추가 리드(838)와 추가 콘택(840) 사이의 전기 연결부로 정해진 추가 트레이스(842)를 포함할 수 있다. 예를 들어, 추가 트레이스(842)는 신호 트레이스 또는 와이어일 수 있다.
추가 트레이스(842)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 추가 트레이스(842)는 여러 가지 다른 길이들로 형성될 수 있다. 추가 트레이스(842)의 길이는 추가 리드(838)와 추가 콘택(840)의 위치들, 추가 리드(838)와 추가 콘택(840) 간의 거리, 추가 트레이스(842)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
리드(828)와 추가 리드(838)는 열 지어서 형성될 수 있다. 예시적인 목적으로 리드(828)와 추가 리드(838)가 봉지(824)의 비수평 측부(844)들을 따라 2열로 도시되었지만, 리드(828)와 추가 리드(838)는 다른 구성으로 형성될 수 있다. 예를 들어, 리드(828)와 추가 리드(838)는 비수평 측부(144)들을 따라 4열로 형성될 수 있다.
리드(828)와 추가 리드(838)는 비수평 측부(144)들로부터 소정 거리로 떨어져 형성될 수 있다. 리드(828)는 비수평 측부(844)들과 소정 거리로 떨어져 있는 측부 및 트레이스(834)와 연결된 반대측부가 형성될 수 있다. 추가 리드(838)는 비수평 측부(844)들과 소정 거리로 떨어져 있는 추가 측부 및 추가 트레이스(842)와 연결된 반대측 추가 측부가 형성될 수 있다.
예시적인 목적으로 리드(828)와 추가 리드(838)가 사각 형상으로 도시되었지만, 리드(828)와 추가 리드(838)는 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 리드(828)와 추가 리드(838)는 정사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
콘택(830)은 다수의 리드(828)에 인접하고 이들 사이에 있는 영역 어레이에 형성될 수 있다. 추가 콘택(840)은 비수평 측부(844)들에 인접하게 그리고 비수평 측부(844)들과 다수의 리드(828) 및 추가 리드(838) 사이에 열 지어서 형성될 수 있다.
예시적인 목적으로 콘택(830)이 전 영역 어레이(full area array)에 있는 것으로 도시되었지만, 콘택(830)은 다른 구성으로 형성될 수 있다. 예를 들어, 콘택(830)은 리드(828) 및 추가 리드(838)에 인접한 주변 어레이에 형성될 수 있다.
또한, 예시적인 목적으로 추가 콘택(840)이 2열로 도시되었지만, 추가 콘택(840)은 다른 구성으로 형성될 수 있다. 예를 들어, 추가 콘택(840)은 비수평 측부(844)들에 인접한 그리고 비수평 측부(844)들과 다수의 리드(828) 및 추가 리드(838) 사이에 있는 주변 영역에 형성될 수 있다.
또한, 예시적인 목적으로 콘택(830)과 추가 콘택(840)이 원 형상으로 도시되었지만, 콘택(830)과 추가 콘택(840)은 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 콘택(830)과 추가 콘택(840)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
이제 도 9를 참조하면, 도 8의 9-9선을 따라 취한 집적회로 패키징 시스템(800)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(800)은 패키지 캐리어(902)를 포함할 수 있다. 패키지 캐리어(902)는 완제품의 부품으로 시스템에 사용될 디바이스들과 집적회로들을 실장시키고 연결시키기 위한 것이다.
패키지 캐리어(902)는 구체적으로는 기판이다. 예를 들어, 패키지 캐리어(902)는 라미네이트 기판 또는 세라믹 기판일 수 있다. 또한 일례로서, 패키지 캐리어(902)는 리세스된 기판(recessed substrate)일 수 있다.
패키지 캐리어(902)는 제1 측부(904) 및 제1 측부(904)의 반대쪽에 있는 제2 측부(906)를 포함할 수 있다. 패키지 캐리어(902)는 제1 측부(904)에 캐리어 패드(908), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다.
집적회로(914), 구체적으로는 플립 칩, 집적회로 다이, 반도체 디바이스 또는 칩이 제1 측부(904) 위에 실장될 수 있다. 내부 커넥터(920), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 측부(904)와 집적회로(914)에 전기적으로 연결될 수 있다. 내부 커넥터(920)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
봉지(824)가 제1 측부(904) 위에 형성되어 집적회로(914)와 내부 커넥터(920)를 덮을 수 있다. 지지 단자(826)는 리드(828), 콘택(830) 및 트레이스(834)를 포함할 수 있다. 콘택(830)은 봉지(824) 상에서 집적회로(914) 위에 있을 수 있다.
지지 단자(826)는 집적회로 패키징 시스템(800)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 수직 필라(935)를 포함할 수 있다. 수직 필라(935)는 리드(828)에 연결될 수 있다.
수직 필라(935)는 리드(828), 콘택(830) 및 트레이스(834)와 일체일 수 있다. 즉, 수직 필라(935), 리드(828), 콘택(830) 및 트레이스(834)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
수직 필라(935)는 봉지(824)를 통과하여 실장될 수 있다. 수직 필라(935)는 캐리어 패드(908) 상에 실장될 수 있다. 수직 필라(935)는 콘택(830) 및 트레이스(834)와 직교하는 수직 구조물로 형성될 수 있다.
수직 필라(935)는 봉지(824)의 비수평 측부(844)들에 인접해 있을 수 있다. 수직 필라(935)는 비수평 측부(844)들과 소정 거리로 떨어져 있을 수 있다. 수직 필라(935)는 봉지(844)에 의해 감싸이거나 덮일 수 있다.
추가 콘택(840)은 비수평 측부(844)들에 인접해 있을 수 있다. 추가 콘택(840)은 비수평 측부(844)들과 리드(828) 사이에 있을 수 있다. 추가 콘택(840)은 봉지(824) 상에 있을 수 있다.
이제 도 10을 참조하면, 여기에는 도 1의 평면도로 예시된 바와 같은 본 발명의 제4 실시예의 집적회로 패키징 시스템(1000)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1000)은 도 2의 패키지 캐리어(202)의 형성을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1000)은 제1 측부(1004), 제2 측부(1006) 및 캐리어 패드(1008)를 구비한 패키지 캐리어(1002)를 포함할 수 있다. 패키지 캐리어(1002)가 제1 측부(1004)에 공동으로 정해진 오목부(1012)를 포함할 수 있다는 점을 제외하면, 패키지 캐리어(1002)는 도 2의 패키지 캐리어(202)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1000)은 집적회로(1014), 내부 상호접속부(1020) 및 봉지(1024)를 포함할 수 있다. 집적회로 패키징 시스템(1000)은 리드(1028), 콘택(1030), 트레이스(1034) 및 수직 필라(1035)를 구비한 지지 단자(1026)를 포함할 수 있다. 집적회로(1014), 내부 상호접속부(1020), 봉지(1024) 및 지지 단자(1026)는 각각 도 2의 집적회로(214), 도 2의 내부 상호접속부(220), 도 1의 봉지(124) 및 도 1의 지지 단자(126)와 유사한 방식으로 형성될 수 있다.
집적회로(1014)는 오목부(1012) 내에 실장될 수 있다. 내부 상호접속부(1020)는 패키지 캐리어(1002)와 오목부(1012) 내의 집적회로(1014)에 전기적으로 연결될 수 있다.
이제 도 11을 참조하면, 여기에는 도 6의 평면도로 예시된 바와 같은 본 발명의 제5 실시예의 집적회로 패키징 시스템(1100)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1100)은 언더필(underfill) 재료의 추가를 제외하면 도 6의 집적회로 패키징 시스템(600)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1100)은 제1 측부(1104), 제2 측부(1106) 및 캐리어 패드(1108)를 구비한 패키지 캐리어(1102)를 포함할 수 있다. 집적회로 패키징 시스템(1100)은 집적회로(1114)와 내부 상호접속부(1120)를 포함할 수 있다. 패키지 캐리어(1102), 집적회로(1114) 및 내부 상호접속부(1120)는 각각 도 7의 패키지 캐리어(702), 도 7의 집적회로(714) 및 도 7의 내부 상호접속부(720)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1100)은 패키지 캐리어(1102)와 집적회로(1114) 사이의 공간에 형성된 언더필(1122), 구체적으로는 에폭시 수지 또는 임의의 언더필 수지 재료를 포함할 수 있다. 예를 들어, 언더필(1122)은 도포 공정(dispensing process)에 의해 형성될 수 있다.
언더필(1122)은 내부 상호접속부(1120)를 보호할 수 있다. 언더필(1122)의 형성 후에, 집적회로(1114)는 높이가 낮아지도록 얇아질 수 있다. 집적회로 패키징 시스템(1100)은 봉지(1124)와, 리드(1128), 콘택(1130), 트레이스(1134) 및 수직 필라(1135)를 구비한 지지 단자(1126)를 포함할 수 있다. 봉지(1124)와 지지 단자(1126)는 각각 도 6의 봉지(624) 및 도 6의 지지 단자(626)와 유사한 방식으로 형성될 수 있다. 봉지(1124)는 언더필(1122)을 덮을 수 있다.
이제 도 12를 참조하면, 여기에는 도 1의 평면도로 예시된 바와 같은 본 발명의 제6 실시예의 집적회로 패키징 시스템(1200)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1200)이 양면 봉지(double-sided encapsulation)를 포함할 수 있다는 점을 제외하면, 집적회로 패키징 시스템(1200)은 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1200)은 제1 측부(1204), 제2 측부(1206) 및 캐리어 패드(1208)를 구비한 패키지 캐리어(1202)를 포함할 수 있다. 패키지 캐리어(1202)가 제2 측부(1206)에 제2 캐리어 패드(1210), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다는 점을 제외하면, 패키지 캐리어(1202)는 도 2의 패키지 캐리어(202)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1200)은 제1 집적회로(1214)와 제1 내부 상호접속부(1220)를 포함할 수 있다. 제1 집적회로(1214)와 제1 내부 상호접속부(1220)는 각각 도 2의 집적회로(214) 및 도 2의 내부 상호접속부(220)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1200)은 제1 봉지(1224)와, 제1 리드(1228), 제1 콘택(1230), 제1 트레이스(1234) 및 제1 수직 필라(1235)를 구비한 제1 지지 단자(1226)를 포함할 수 있다. 제1 봉지(1224)와 제1 지지 단자(1226)는 각각 도1의 봉지(124) 및 도 1의 지지 단자(126)와 유사한 방식으로 형성될 수 있다.
제1 집적회로(1226)는 제1 측부(1204) 위에 실장될 수 있다. 제1 콘택(1230)은 도 3의 수평 커버(306)로부터 형성될 수 있다.
제2 집적회로(1248), 구체적으로는 집적회로 다이, 반도체 디바이스 또는 칩이 제2 측부(1206) 위에 실장될 수 있다. 제2 내부 상호접속부(1250), 구체적으로는 볼, 범프 또는 전기 커넥터가 제2 측부(1206)와 제2 집적회로(1248)에 전기적으로 연결될 수 있다. 제2 내부 상호접속부(1250)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
집적회로 패키징 시스템(1200)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 제2 봉지(1252)를 포함할 수 있다. 제2 봉지(1252)는 제2 측부(1206) 위에 형성되어, 제2 집적회로(1248)와 제2 내부 상호접속부(1250)를 덮을 수 있다.
집적회로 패키징 시스템(1200)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 제2 지지 단자(1254)를 포함할 수 있다. 제2 지지 단자(1254)는 제1 측부(1204)의 반대쪽에 있는 제2 측부(1206) 위에 실장될 수 있다.
제2 지지 단자(1254)는 외부 시스템들에 전기적으로 연결되는 제2 지지 단자(1254)의 부분으로 정해진 제2 리드(1256)를 포함할 수 있다. 제2 리드(1256)는 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드일 수 있다.
제2 지지 단자(1254)는 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 지지 단자(1254)의 부분으로 정해진 제2 콘택(1258)을 포함할 수 있다. 예를 들어, 제2 콘택(1258)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(1258)은 재분배 리드일 수 있다.
제2 콘택(1258)은 다수의 제2 리드(1256)에 인접하고 이들 사이에 있는 영역 어레이에 형성될 수 있다. 제2 콘택(1258)은 제2 리드(1256)에 연결될 수 있다.
제2 지지 단자(1254)는 제2 리드(1256)와 제2 콘택(1258) 간의 전기적 연결부로 정해진 제2 트레이스(1260)를 포함할 수 있다. 예를 들어, 제2 트레이스(1260)는 신호 트레이스 또는 와이어일 수 있다.
제2 트레이스(1260)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 제2 트레이스(1260)는 여러 가지 다른 길이들로 형성될 수 있다. 제2 트레이스(1260)의 길이는 제2 리드(1256)와 제2 콘택(1258)의 위치들, 제2 리드(1256)와 제2 콘택(1258) 간의 거리, 제2 트레이스(1260)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
제2 리드(1256)는 제2 봉지(1252)의 제2 비수평 측부(1262)들을 따라 열 지어서 형성될 수 있다. 제2 리드(1256)는 제2 비수평 측부(1262)들과 소정 거리 떨어져 형성될 수 있다. 제2 리드(1256)는 제2 비수평 측부(1262)들과 소정 거리 떨어져 있는 측부와 제2 트레이스(1260)에 연결되는 반대측부가 형성될 수 있다.
제2 콘택(1258)은 제2 봉지(1252) 상에 형성될 수 있다. 제2 콘택(1258)은 제2 집적회로(1248) 위에 있을 수 있다.
제2 지지 단자(1254)는 집적회로 패키징 시스템(1200)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 제2 수직 필라(1261)를 포함할 수 있다. 제2 수직 필라(1261)는 제2 리드(1256)에 연결될 수 있다.
제2 수직 필라(1261)는 제2 리드(1256), 제2 콘택(1258) 및 제2 트레이스(1260)와 일체일 수 있다. 즉, 제2 수직 필라(1261), 제2 리드(1256), 제2 콘택(1258) 및 제2 트레이스(1260)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
제2 수직 필라(1261)는 제2 봉지(1252)를 통과하여 실장될 수 있다. 제2 수직 필라(1261)는 제2 캐리어 패드(1210) 상에 실장될 수 있다. 제2 수직 필라(1261)는 제2 콘택(1258) 및 제2 트레이스(1260)와 직교하는 수직 구조물로 형성될 수 있다.
제2 수직 필라(1261)는 제2 봉지(1252)의 제2 비수평 측부(1262)들에 인접해 있을 수 있다. 제2 수직 필라(1261)는 제2 비수평 측부(1262)들과 소정 거리로 떨어져 있을 수 있다. 제2 수직 필라(1261)는 제2 봉지(1252)에 의해 감싸이거나 덮일 수 있다.
이제 도 13을 참조하면, 여기에는 본 발명의 제7 실시예의 집적회로 패키징 시스템(1300)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(1300)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 제2 봉지(1352)를 포함할 수 있다. 예를 들어, 제2 봉지(1352)는 다층 봉지(multi-level encapsulation)일 수 있다.
집적회로 패키징 시스템(1300)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 제2 지지 단자(1354)를 포함할 수 있다. 제2 지지 단자(1354)는 외부 시스템들에 전기적으로 연결되는 제2 지지 단자(1354)의 부분으로 정해진 제2 리드(1356)를 포함할 수 있다.
예시적인 목적으로 제2 리드(1356)가 사각 형상으로 도시되었지만, 제2 리드(1356)는 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 제2 리드(1356)는 정사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
제2 지지 단자(1354)는 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 제2 지지 단자(1354)의 부분으로 정해진 제2 콘택(1358)을 포함할 수 있다. 예를 들어, 제2 콘택(1358)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(1358)은 재분배 리드일 수 있다.
제2 콘택(1358)은 다수의 제2 리드(1356)에 인접하고 이들 사이에 있는 영역 어레이에 형성될 수 있다. 제2 콘택(1358)은 제2 리드(1356)에 연결될 수 있다.
예시적인 목적으로 제2 콘택(1358)이 전 영역 어레이(full area array)에 있는 것으로 도시되었지만, 제2 콘택(1358)은 다른 구성으로 형성될 수 있다. 예를 들어, 제2 콘택(1358)은 제2 리드(1356)에 인접한 주변 어레이에 형성될 수 있다.
또한, 예시적인 목적으로 제2 콘택(1358)이 원 형상으로 도시되었지만, 제2 콘택(1358)은 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 제2 콘택(1358)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
제2 지지 단자(1354)는 제2 리드(1356)와 제2 콘택(1358) 간의 전기적 연결부로 정해진 제2 트레이스(1360)를 포함할 수 있다. 예를 들어, 제2 트레이스(1360)는 신호 트레이스 또는 와이어일 수 있다.
제2 트레이스(1360)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 제2 트레이스(1360)는 여러 가지 다른 길이들로 형성될 수 있다. 제2 트레이스(1360)의 길이는 제2 리드(1356)와 제2 콘택(1358)의 위치들, 제2 리드(1356)와 제2 콘택(1358) 간의 거리, 제2 트레이스(1360)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
제2 리드(1356)는 열 지어서 형성될 수 있다. 예시적인 목적으로 제2 리드(1356)가 제2 봉지(1352)의 비수평 측부(1362)들을 따라 2열로 도시되었지만, 제2 리드(1356)는 다른 구성으로 형성될 수 있다. 예를 들어, 제2 리드(1356)는 비수평 측부(13624)들을 따라 4열로 형성될 수 있다.
제2 리드(1356)는 제2 비수평 측부(1362)들로부터 소정 거리로 떨어져 있을 수 있다. 제2 리드(1356)는 제2 비수평 측부(1362)들과 소정 거리로 떨어져 있는 측부와 제2 트레이스(1360)에 연결되는 반대측부가 형성될 수 있다.
이제 도 14를 참조하면, 여기에는 도 13의 14-14선을 따라 취한 집적회로 패키징 시스템(1300)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1300)은 패키지 캐리어(1402)를 포함할 수 있다. 패키지 캐리어(1402)는 완제품의 부품으로 시스템에 사용될 디바이스들과 집적회로들을 실장시키고 연결시키기 위한 것이다.
패키지 캐리어(1402)는 구체적으로는 기판이다. 예를 들어, 패키지 캐리어(1402)는 라미네이트 기판 또는 세라믹 기판일 수 있다.
패키지 캐리어(1402)는 제1 측부(1404) 및 제1 측부(1404)의 반대쪽에 있는 제2 측부(1406)를 포함할 수 있다. 패키지 캐리어(1402)는 제1 측부(1404)에 캐리어 패드(1408), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다.
제1 집적회로(1414), 구체적으로는 플립 칩, 집적회로 다이, 반도체 디바이스 또는 칩이 제1 측부(1404) 위에 실장될 수 있다. 제1 내부 커넥터(1420), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 측부(1404)와 제1 집적회로(1414)에 전기적으로 연결될 수 있다. 제1 내부 커넥터(1420)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
집적회로 패키징 시스템(1300)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 제1 봉지(1424)를 포함할 수 있다. 제1 봉지(1424)는 제1 측부(1404) 위에 형성되어 제1 집적회로와 제1 내부 상호접속부(1420)를 덮을 수 있다.
집적회로 패키징 시스템(1300)은 제1 리드(1428), 제1 콘택(1430), 제1 트레이스(1434) 및 제1 수직 필라(1435)를 구비한 제1 지지 단자(1426)를 포함할 수 있다. 제1 지지 단자(1426)는 도 1의 지지 단자(126)와 유사한 방식으로 형성될 수 있다. 예를 들어, 제1 콘택(1430)은 도 3의 수평 커버(306)로부터 형성될 수 있다.
제2 집적회로(1448), 구체적으로는 플립 칩, 집적회로 다이, 반도체 디바이스 또는 칩이 제1 콘택(1430) 위에 실장될 수 있다. 제2 내부 상호접속부(1450), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 콘택(1430)과 제2 집적회로(1448)에 전기적으로 연결될 수 있다. 제2 내부 상호접속부(1450)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
제2 봉지(1352)가 제1 지지 단자(1426) 위에 형성되어 제2 집적회로(1448)와 제2 내부 상호접속부(1450)를 덮을 수 있다. 제2 지지 단자(1354)는 제1 지지 단자(1426)와 제2 봉지(1352) 위에 실장될 수 있다.
제2 지지 단자(1354)는 제2 리드(1356), 제2 콘택(1358) 및 제2 트레이스(1360)를 포함할 수 있다. 제2 콘택(1358)은 제2 봉지(1352) 상에서 제2 집적회로(1448) 위에 있을 수 있다.
제2 지지 단자(1354)는 집적회로 패키징 시스템(1300)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 제2 수직 필라(1461)를 포함할 수 있다. 제2 수직 필라(1461)는 제2 리드(1356)에 연결될 수 있다.
제2 수직 필라(1461)는 제2 리드(1356), 제2 콘택(1358) 및 제2 트레이스(1360)와 일체일 수 있다. 즉, 제2 수직 필라(1461), 제2 리드(1356), 제2 콘택(1358) 및 제2 트레이스(1360)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
제2 수직 필라(1461)는 제2 봉지(1352)를 통과하여 실장될 수 있다. 제2 수직 필라(1461)는 제1 리드(1428) 상에 실장될 수 있다. 제2 수직 필라(1461)는 제2 콘택(1358) 및 제2 트레이스(1360)와 직교하는 수직 구조물로 형성될 수 있다.
제1 지지 단자(1426)의 제1 리드(1428)는 부착 층(미도시), 구체적으로는 접착성 페이스트, 에폭시, 솔더 또는 도전성 재료로 제2 지지 단자(1354)의 제2 수직 필라(1461)에 연결될 수 있다. 부착 층은 제1 지지 단자(1456)와 제2 지지 단자(1354)를 전기적으로 연결하도록 도전성일 수 있다.
대안적으로, 제1 지지 단자(1426)와 제2 지지 단자(1354)는 본딩(bonding)될 수 있다. 예를 들어, 제1 지지 단자(1426)와 제2 지지 단자(1354)는 제2 지지 단자(1354)를 제2 지지 단자(1426) 상으로 프레스하는 것에 의해 열압착 본딩으로 본딩될 수 있다.
제2 수직 필라(1461)는 제2 봉지(1352)의 제2 비수평 측부(1362)들에 인접해 있을 수 있다. 제2 수직 필라(1461)는 제2 비수평 측부(1362)들과 소정 거리로 떨어져 있을 수 있다. 제2 수직 필라(1461)는 제2 봉지(1352)에 의해 감싸이거나 덮일 수 있다.
이제 도 15를 참조하면, 여기에는 본 발명의 제8 실시예의 집적회로 패키징 시스템(1500)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(1500)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 지지 단자(1526)를 포함할 수 있다.
지지 단자(1526)는 외부 시스템들에 전기적으로 연결되는 지지 단자(1526)의 부분으로 정해진 리드(1528)를 포함할 수 있다. 리드(1528)는 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드일 수 있다.
예시적인 목적으로 리드(1528)가 사각 형상으로 도시되었지만, 리드(1528)는 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 리드(1528)는 정사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(1526)는, 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 지지 단자(1526)의 부분으로 정해진 콘택(1530)을 포함할 수 있다. 예를 들어, 콘택(1530)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(1530)은 재분배 리드일 수 있다.
콘택(1530)은 다수의 리드(1528)에 인접하고 이들 사이에 있는 영역 어레이에 형성될 수 있다. 콘택(1530)은 리드(1528)에 연결될 수 있다.
예시적인 목적으로 콘택(1530)이 전 영역 어레이에 있는 것으로 도시되었지만, 콘택(1530)은 다른 구성으로 형성될 수 있다. 예를 들어, 콘택(1530)은 리드(1528)에 인접한 주변 어레이에 형성될 수 있다.
또한, 예시적인 목적으로 콘택(1530)이 원 형상으로 도시되었지만, 콘택(1530)은 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 콘택(1530)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(1526)는 리드(1528)와 콘택(1530) 간의 전기적 연결부로 정해진 트레이스(1534)를 포함할 수 있다. 예를 들어, 트레이스(1534)는 신호 트레이스 또는 와이어일 수 있다.
트레이스(1534)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 트레이스(1534)는 여러 가지 다른 길이들로 형성될 수 있다. 트레이스(1534)의 길이는 리드(1528)와 콘택(1530)의 위치들, 리드(1528)와 콘택(1530) 간의 거리, 트레이스(1534)를 형성하는 데 사용되는 라우팅 영역 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
집적회로 패키징 시스템(1500)은 전기적으로 절연하고 보호하는 레지스트(resist) 재료(1546)를 포함할 수 있다. 레지스트 재료(1546)는 지지 단자(1526)에 인접하게 도포될 수 있다. 예를 들어, 레지스트 재료(1546)는 패터닝 공정, 재료의 증착 또는 임의의 공정 방법으로 도포될 수 있다.
예를 들어, 레지스트 재료(1546)는 솔더로 인해 작은 브리지(bridge)가 발생하는 것을 방지하도록 전기적으로 절연시킬 수 있다. 또한, 일례로서, 레지스트 재료(1456)는 솔더 레지스트, 폴리이미드(PI: polyimide), 에폭시 수지 또는 임의의 절연물을 포함할 수 있다.
이제 도 16을 참조하면, 여기에는 도 15의 16-16선을 따라 취한 집적회로 패키징 시스템(1500)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1500)은 패키지 캐리어(1602)를 포함할 수 있다. 패키지 캐리어(1602)는 완제품의 부품으로 시스템에 사용될 디바이스들과 집적회로들을 실장시키고 연결시키기 위한 것이다.
패키지 캐리어(1602)는 구체적으로는 기판이다. 예를 들어, 패키지 캐리어(202)는 라미네이트 기판 또는 세라믹 기판일 수 있다.
패키지 캐리어(1602)는 제1 측부(1604) 및 제1 측부(1604)의 반대쪽에 있는 제2 측부(1606)를 포함할 수 있다. 패키지 캐리어(1602)는 제1 측부(1604)에 캐리어 패드(1608), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다.
집적회로(1614), 구체적으로는 플립 칩, 집적회로 다이, 반도체 디바이스 또는 칩이 제1 측부(1604) 위에 실장될 수 있다. 내부 커넥터(1620), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 측부(1604)와 집적회로(1614)에 전기적으로 연결될 수 있다. 내부 커넥터(1620)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
집적회로 패키징 시스템(1500)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 봉지(1624)를 포함할 수 있다. 봉지(1624)는 제1 측부(1604) 위에 형성되어 집적회로(1614)와 내부 커넥터(1620)를 덮을 수 있다.
지지 단자(1526)는 리드,(1528), 콘택(1530) 및 트레이스(1534)를 포함할 수 있다. 콘택(1530)은 봉지(1624) 상에서 집적회로(1614) 위에 있을 수 있다.
지지 단자(1526)는 집적회로 패키징 시스템(1500)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 수직 필라(1635)를 포함할 수 있다. 수직 필라(1635)는 리드(1528)에 연결될 수 있다.
수직 필라(1635)는 리드(1528), 콘택(1530) 및 트레이스(1534)와 일체일 수 있다. 즉, 수직 필라(1635), 리드(1528), 콘택(1530) 및 트레이스(1534)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
수직 필라(1635)는 봉지(1624)를 통과하여 실장될 수 있다. 수직 필라(1635)는 캐리어 패드(1608) 상에 실장될 수 있다. 수직 필라(1635)는 콘택(1530) 및 트레이스(1534)와 직교하는 수직 구조물로 형성될 수 있다.
리드(1528)는 봉지(1624)의 비수평 측부(1544)들을 따라 열 지어서 형성될 수 있다. 리드(1528)는 비수평 측부(1544)들과 소정 거리 떨어져 형성될 수 있다. 리드(1528)는 비수평 측부(1544)들과 소정 거리 떨어져 있는 측부와 트레이스(1534)에 연결되는 반대측부가 형성될 수 있다.
수직 필라(1635)는 봉지(1624)의 비수평 측부(1544)들에 인접해 있을 수 있다. 수직 필라(1635)는 비수평 측부(1544)들과 소정 거리로 떨어져 있을 수 있다. 수직 필라(1635)는 봉지(1544)에 의해 감싸이거나 덮일 수 있다.
레지스트 재료(1546)는 봉지(1624) 위에 도포될 수 있다. 레지스트 재료(1546)는 봉지(1624)의 일부분을 덮도록 도포될 수 있다. 레지스트 재료(1546)는 리드(1528), 콘택(1530) 및 트레이스(1534)를 포함하는 지지 단자(1526)에 인접하게 도포될 수 있다.
집적회로 패키징 시스템(1500)이 신뢰성을 더 향상시킨다는 것이 밝혀졌다. 봉지(1624) 위에 그리고 지지 단자(1526)에 인접하게 도포된 레지스트 재료(1526)는 전기 쇼트를 방지하도록 전기적으로 절연시킨다. 레지스트 재료는 또한 산화와 부식을 방지함으로써, 신뢰성을 더 향상시킨다.
이제 도 17을 참조하면, 여기에는 본 발명의 제9 실시예의 집적회로 패키징 시스템(1700)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(1700)은 전기 컴포넌트들을 밀봉하고 기계적으로 그리고 환경적으로 보호하는 반도체 패키지의 커버로 정해진 봉지(1724)를 포함할 수 있다.
집적회로 패키징 시스템(1700)은 외부 시스템들(미도시)을 물리적으로 지지하고 이 외부 시스템들에 전기적으로 연결되는 도전성 구조물을 구비한 상호접속부로 정해진 지지 단자(1726)를 포함할 수 있다. 지지 단자(1726)는 외부 시스템들에 전기적으로 연결되는 지지 단자(1726)의 부분으로 정해진 리드(1728)를 포함할 수 있다. 리드(1728)는 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드일 수 있다.
예시적인 목적으로 리드(1728)가 사각 형상으로 도시되었지만, 리드(1728)는 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 리드(1728)는 정사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(1726)는 외부 시스템들을 실장 지지하고 이 외부 시스템들에 전기적으로 연결되는 지지 단자(1726)의 부분으로 정해진 콘택(1730)을 포함할 수 있다. 예를 들어, 콘택(1730)은 리드, 콘택 패드 또는 전기 콘택일 수 있다. 또한 일례로서 콘택(1730)은 재분배 리드일 수 있다.
콘택(1730)은 다수의 리드(1728)에 인접하고 이들 사이에 있는 영역 어레이에 형성될 수 있다. 콘택(1730)은 리드(1728)에 연결될 수 있다.
예시적인 목적으로 콘택(1730)이 전 영역 어레이에 있는 것으로 도시되었지만, 콘택(1730)은 다른 구성으로 형성될 수 있다. 예를 들어, 콘택(1730)은 리드(1728)에 인접한 주변 어레이에 형성될 수 있다.
또한, 예시적인 목적으로 콘택(1730)이 원 형상으로 도시되었지만, 콘택(1730)은 여러 가지 다른 형상들로 형성될 수 있다. 예를 들어, 콘택(1730)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
콘택(1730)은 외부 시스템들을 집적회로 패키징 시스템(1700) 위에 실장시키고 부착시키는 지지 구조물이 마련될 수 있는 홈(1732)을 포함할 수 있다. 홈(1732)은 구체적으로는 공동 또는 오목부이다. 예를 들어, 홈(1732)을 구비한 콘택(1730)에 콘택(1730) 상에 실장되는 상단 패키지 범프들이 더 잘 접촉될 수 있다.
예시적인 목적으로 홈(1732)이 원 형상으로 도시되었지만, 홈(1732)은 다른 형상으로 형성될 수 있다. 예를 들어, 홈(1732)은 정사각형, 사각형, 삼각형, 다각형, 평행 사변형 또는 마름모 형상을 가질 수 있다.
지지 단자(1726)는 리드(1728)와 콘택(1730) 간의 전기적 연결부로 정해진 트레이스(1734)를 포함할 수 있다. 예를 들어, 트레이스(1734)는 신호 트레이스 또는 와이어일 수 있다.
트레이스(1734)는 여러 가지 다른 구성들로 형성될 수 있다. 예를 들어, 트레이스(1734)는 여러 가지 다른 길이들로 형성될 수 있다. 트레이스(1734)의 길이는 리드(1728)와 콘택(1730)의 위치들, 리드(1728)와 콘택(1730) 간의 거리, 트레이스(1734)를 형성하는 데 사용되는 라우팅 영역 또는 이들의 조합에 기초하여 미리 정해질 수 있다.
리드(1728)는 열 지어서 형성될 수 있다. 예시적인 목적으로 리드(1728)가 봉지(1724)의 비수평 측부(1744)들을 따라 2열로 도시되었지만, 리드(1728)는 다른 구성으로 형성될 수 있다. 예를 들어, 리드(1728)는 비수평 측부(1744)들을 따라 4열로 형성될 수 있다.
리드(1728)는 비수평 측부(1744)들로부터 소정 거리로 떨어져 형성될 수 있다. 리드(1728)는 비수평 측부(1744)들과 소정 거리로 떨어져 있는 측부 및 트레이스(1734)와 연결된 반대측부가 형성될 수 있다.
이제 도 18을 참조하면, 여기에는 도 17의 18-18선을 따라 취한 집적회로 패키징 시스템(1700)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1700)은 패키지 캐리어(1802)를 포함할 수 있다. 패키지 캐리어(1802)는 완제품의 부품으로 시스템에 사용될 디바이스들과 집적회로들을 실장시키고 연결시키기 위한 것이다.
패키지 캐리어(1802)는 구체적으로는 기판이다. 예를 들어, 패키지 캐리어(1802)는 라미네이트 기판 또는 세라믹 기판일 수 있다.
패키지 캐리어(1802)는 제1 측부(1804) 및 제1 측부(1804)의 반대쪽에 있는 제2 측부(1806)를 포함할 수 있다. 패키지 캐리어(1802)는 제1 측부(1804)에 캐리어 패드(1808), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다.
집적회로(1814), 구체적으로는 플립 칩, 집적회로 다이, 반도체 디바이스 또는 칩이 제1 측부(1804) 위에 실장될 수 있다. 내부 커넥터(1820), 구체적으로는 볼, 범프 또는 전기 커넥터가 제1 측부(1804)와 집적회로(1814)에 전기적으로 연결될 수 있다. 내부 커넥터(1820)는 솔더, 금속 합금 또는 도전성 재료로 형성될 수 있다.
봉지(1724)가 제1 측부(1804) 위에 형성되어 집적회로(1814)와 내부 커넥터(1820)를 덮을 수 있다. 지지 단자(1726)는 리드(1728), 홈(1732)을 구비한 콘택(1730) 및 트레이스(1734)를 포함할 수 있다. 홈(1732)은 외부 시스템들을 콘택(1730) 위에 실장되고 부착되도록 지지부할 수 있다. 콘택(1730)은 봉지(1724) 상에서 집적회로(1714) 위에 있을 수 있다.
지지 단자(1726)는 집적회로 패키징 시스템(1700)의 수평면들을 전기적으로 연결하는 도전성 부분으로 정해진 수직 필라(1835)를 포함할 수 있다. 수직 필라(1835)는 리드(1728)에 연결될 수 있다.
수직 필라(1835)는 리드(1728), 콘택(1730) 및 트레이스(1734)와 일체일 수 있다. 즉, 수직 필라(1835), 리드(1728), 콘택(1730) 및 트레이스(1734)는 단일의 일체형 구조물 또는 고형 구조물로부터 형성되는 특징을 구비한 공통의 재료로 형성될 수 있다.
수직 필라(1835)는 봉지(1724)를 통과하여 실장될 수 있다. 수직 필라(1835)는 캐리어 패드(1808) 상에 실장될 수 있다. 수직 필라(1835)는 콘택(1730) 및 트레이스(1734)와 직교하는 수직 구조물로 형성될 수 있다.
수직 필라(1835)는 봉지(1724)의 비수평 측부(1744)들에 인접해 있을 수 있다. 수직 필라(1835)는 비수평 측부(1744)들과 소정 거리로 떨어져 있을 수 있다. 수직 필라(1835)는 봉지(1744)에 의해 감싸이거나 덮일 수 있다.
집적회로 패키징 시스템(1700)이 신뢰성을 향상시킨다는 것이 밝혀졌다. 홈(1734)을 구비한 콘택(1730)이 외부 시스템들이 실장되고 부착되는 견고한 구조를 제공함으로써, 외부 시스템들에 대한 연결성을 향상시킨다.
이제 도 19를 참조하면, 본 발명의 제10 실시예의 집적회로 패키징 시스템(1900)의 평면도가 도시되어 있다. 집적회로 패키징 시스템(1900)은 도 2의 집적회로(214)의 형성을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1900)은 제1 측부(1904), 제2 측부(1906) 및 캐리어 패드(1908)를 구비한 패키지 캐리어(1902)를 포함할 수 있다. 패키지 캐리어(1902)는 도 2의 패키지 캐리어(202)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1900)은 집적회로(1914)를 포함할 수 있다. 집적회로(1914)가 집적회로(1914)를 외부 컴포넌트들에 연결하도록 마련된 전기적 연결부로 정해진 실리콘 관통 비아(1916)를 포함할 수 있다는 점을 제외하면, 집적회로(1914)는 집적회로(214)와 유사한 방식으로 형성될 수 있다.
실리콘 관통 비아(1916)는 구체적으로는 도전성 재료로 형성된 전기 채널일 수 있다. 예를 들어 실리콘 관통 비아(1916)는 구리(Cu), 금속 또는 금속 합금으로 형성될 수 있다.
집적회로 패키징 시스템(1900)은 내부 상호접속부(1920)를 포함할 수 있다. 내부 상호접속부(1920)는 도 2의 내부 상호접속부(220)와 유사한 방식으로 형성될 수 있다.
제2 내부 상호접속부(1921), 구체적으로는 스터드(stud), 필라, 포스트, 볼, 범프 또는 커넥터가 집적회로(1914) 상에 형성될 수 있다. 제2 내부 상호접속부(1921)는 실리콘 관통 비아(1916)에 전기적으로 연결될 수 있다. 제2 내부 상호접속부(1921)는 솔더, 금속, 합금 또는 도전성 재료로 형성될 수 있다.
집적회로 패키징 시스템(1900)은 봉지(1924)를 포함할 수 있다. 봉지(1924)는 도 1의 봉지(124)와 유사한 방식으로 형성될 수 있다.
봉지(1924)는 제2 내부 상호접속부(1921)의 일부분을 덮을 수 있다. 제2 내부 상호접속부(1921)는 봉지(1924)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(1900)은 리드(1928), 콘택(1930), 트레이스(1934) 및 수직 필라(1935)를 구비한 지지 단자(1926)를 포함할 수 있다. 지지 단자(1926)는 도 1의 지지 단자(126)와 유사한 방식으로 형성될 수 있다.
콘택(1930)은 제2 내부 상호접속부(1921) 상에 실장될 수 있다. 콘택(1930)은 제2 내부 상호접속부(1921)에 전기적으로 연결될 수 있다. 제2 내부 상호접속부(1921)로 실리콘 관통 비아(1916)에 전기적으로 연결된 콘택(1930)은 외부 컴포넌트들이 집적 회로(1914)와 직접 통신할 수 있게 한다.
이제 도 20을 참조하면, 여기에는 본 발명의 또 다른 실시예에 따른 집적회로 패키징 시스템(100)의 제조 방법의 흐름도가 도시되어 있다. 상기 방법(2000)은 블록(2002)의 집적회로를 패키지 캐리어 위에 실장하는 단계; 블록(2004)의 봉지를 내부에 있는 집적회로와 함께 패키지 캐리어 상으로 프레스하는 단계; 블록(2006)의 수평 커버와 일체인 수직 필라를 구비한 도전성 프레임을 봉지를 통과시켜 집적회로 위에 실장하되, 수직 필라는 패키지 캐리어 상에 그리고 수평 커버는 봉지 상에 실장하는 단계; 블록(2008)의 수평 커버로부터 콘택을 형성하는 단계를 포함한다.
본 발명은 봉지로 덮이는 임의의 방식 및 유형의 컴포넌트를 갖는 구조물을 구비한 집적회로 패키징 시스템을 포함할 수 있고, 앞에서 설명한 실시예들에 한정되지는 않는다. 또한, 집적회로 패키징 시스템 상에 실장된 외부 시스템들은 임의의 방식을 갖는 임의의 컴포넌트일 수 있다.
방법, 공정, 장치, 디바이스, 제품 및/또는 시스템은 간단하고, 비용 효과가 크고, 복잡하지 않으며, 범용성이 높고 효과적이고, 공지된 기술들을 부가하는 것에 의해 놀랍고도 비자명하게 실시될 수 있으며, 이에 따라 통상의 제조 방법 또는 공정 및 기술과 완전히 병용 가능한 패키지 시스템의 패키지를 효율적이고 경제적으로 제조하기 위하여 용이하게 구성된다.
본 발명의 다른 중요한 측면은 본 발명이 비용을 저감하고, 시스템을 단순화하고 성능을 증가시키는 역사적인 트렌드를 지원하고 제공하는 데 유용하다는 점이다.
본 발명의 이러한 측면 및 다른 유용한 측면들은 결과적으로 현재의 기술을 적어도 다음 레벨까지 발전시킨다.
본 발명을 특정한 최선의 실시예와 관련하여 설명하였지만, 상술한 본 발명의 상세한 설명을 고려하여 당업자가 여러 가지로 변경, 개조 및 변형을 행할 수 있다는 점을 이해할 수 있을 것이다. 따라서 본 발명은 첨부된 청구범위의 기술적 범위 내에 속하는 이러한 모든 변경, 개조 및 변형을 포함하는 것으로 이해되어야 한다. 본 명세서에서 개시되고 첨부 도면에 도시된 모든 사항들은 예시적이고 비제한적인 의미로 해석되어야 한다.

Claims (10)

  1. 집적회로 패키징 시스템 제조 방법으로서,
    캐리어 패드를 갖는 패키지 캐리어 위에 집적회로를 실장하는 단계;
    상기 패키지 캐리어 및 상기 집적회로 상에서 봉지재를 프레스하는 단계;
    수평 커버와 일체인 수직 필라를 구비한 도전성 프레임을 상기 봉지재를 통과시켜 프레스하되, 상기 수직 필라는 상기 캐리어 패드와 콘택하고, 상기 도전성 프레임은 상기 집적회로 위에 놓이고, 상기 수평 커버는 상기 봉지재 상에 놓이도록 프레스하는 단계;
    상기 수직 필라, 상기 캐리어 패드, 상기 패키지 캐리어 및 상기 집적회로 상의 상기 봉지재를 경화시키는 단계; 및
    상기 수평 커버로부터 콘택을 형성하는 단계
    를 포함하고,
    상기 콘택은 상기 캐리어 패드에 전기적으로 연결되는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  2. 제1항에 있어서,
    집적회로를 패키지 캐리어 위에 실장하는 단계는 집적회로를 패키지 캐리어의 오목부 내에 실장하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  3. 제1항에 있어서,
    패키지 캐리어와 집적회로 사이에 언더필을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  4. 제1항에 있어서,
    콘택을 형성하는 단계는 수평 커버로부터 제1 콘택을 형성하는 단계와, 제2 콘택을 패키지 캐리어 위에 그리고 제1 콘택의 반대쪽에 실장하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  5. 제1항에 있어서,
    콘택을 형성하는 단계는 수평 커버로부터 제1 콘택을 형성하는 단계를 포함하고;
    집적회로 패키징 시스템 제조 방법은 제2 콘택을 제1 콘택 위에 실장하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  6. 집적회로 패키징 시스템으로서,
    캐리어 패드를 갖는 패키지 캐리어;
    상기 패키지 캐리어 위의 집적회로;
    상기 패키지 캐리어 및 상기 집적회로 상의 봉지재;
    콘택 및 리드(lead)와 일체인 수직 필라를 구비한 지지 단자, 상기 콘택 및 리드는 상기 봉지재의 완전히 위에(completely above) 놓이고, 상기 수직 필라는 상기 봉지재를 관통하여 상기 캐리어 패드 상에 직접 놓이며, 상기 콘택은 상기 봉지재 상에 그리고 상기 집적회로 위에 놓이고, 상기 콘택은 상기 캐리어 패드에 전기적으로 연결되고, 상기 봉지재는 상기 수직 필라, 상기 캐리어 패드, 상기 패키지 캐리어 상에서 경화되며; 그리고
    상기 패키지 캐리어 위에서 제 2 콘택을 갖는 제 2 지지 단자
    를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  7. 제6항에 있어서,
    패키지 캐리어는 홈을 구비하며,
    집적회로는 홈 내에 있는 것을 특징으로 하는 집적회로 패키징 시스템.
  8. 제6항에 있어서,
    패키지 캐리어와 집적회로 사이에 있는 언더필을 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  9. 제6항에 있어서,
    지지 단자는 제1 콘택과 일체인 제1 수직 필라를 구비한 제1 지지 단자를 포함하되, 상기 제1 콘택이 봉지 상에서 집적회로 위에 있으며;
    집적회로 패키징 시스템은 패키지 캐리어 위에서 제1 콘택과 반대쪽에 있는 제2 콘택을 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  10. 제6항에 있어서,
    지지 단자는 제1 콘택과 일체인 제1 수직 필라를 구비한 제1 지지 단자를 포함하되, 상기 제1 콘택이 봉지 상에서 집적회로 위에 있으며;
    집적회로 패키징 시스템은 제1 콘택 위에 있는 제2 콘택을 추가로 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
KR1020110050240A 2010-05-27 2011-05-26 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 KR101863850B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/789,203 2010-05-27
US12/789,203 US8482115B2 (en) 2010-05-27 2010-05-27 Integrated circuit packaging system with dual side connection and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20110130365A KR20110130365A (ko) 2011-12-05
KR101863850B1 true KR101863850B1 (ko) 2018-06-01

Family

ID=45021404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110050240A KR101863850B1 (ko) 2010-05-27 2011-05-26 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8482115B2 (ko)
KR (1) KR101863850B1 (ko)
TW (1) TWI538123B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI538112B (zh) * 2013-11-01 2016-06-11 南茂科技股份有限公司 一種引線框架之封裝結構及其製造方法
TWI563612B (en) * 2014-04-28 2016-12-21 Powertech Technology Inc Thermally-enhanced semiconductor 3d package-on-package stacked device
KR102337876B1 (ko) 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
US9601467B1 (en) 2015-09-03 2017-03-21 Invensas Corporation Microelectronic package with horizontal and vertical interconnections
KR102384863B1 (ko) 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017973A1 (en) * 2004-04-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
US20090166886A1 (en) * 2007-12-27 2009-07-02 Kim Youngjoon Mountable integrated circuit package system with intra-stack encapsulation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US20060275952A1 (en) 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
JP3941877B2 (ja) 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
US7535086B2 (en) 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
US20080203557A1 (en) 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
US20090057903A1 (en) 2007-03-29 2009-03-05 Yoshio Okayama Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
US8067307B2 (en) 2008-02-26 2011-11-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8270176B2 (en) 2008-08-08 2012-09-18 Stats Chippac Ltd. Exposed interconnect for a package on package system
US7843047B2 (en) 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017973A1 (en) * 2004-04-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル
US20090166886A1 (en) * 2007-12-27 2009-07-02 Kim Youngjoon Mountable integrated circuit package system with intra-stack encapsulation

Also Published As

Publication number Publication date
US20110291257A1 (en) 2011-12-01
KR20110130365A (ko) 2011-12-05
TWI538123B (zh) 2016-06-11
US8482115B2 (en) 2013-07-09
TW201222740A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
US8378477B2 (en) Integrated circuit packaging system with film encapsulation and method of manufacture thereof
KR101749284B1 (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
KR101814081B1 (ko) 패키지-온-패키지를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
KR101424777B1 (ko) 집적 회로 패키지 시스템
US8633059B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US20060216868A1 (en) Package structure and fabrication thereof
US20120217659A1 (en) Integrated circuit package with molded cavity
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US8513057B2 (en) Integrated circuit packaging system with routable underlayer and method of manufacture thereof
US7911070B2 (en) Integrated circuit packaging system having planar interconnect
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
TWI445102B (zh) 具有封裝件整合之積體電路封裝件系統
US20080315406A1 (en) Integrated circuit package system with cavity substrate
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
US20130249073A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
US8623711B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9093364B2 (en) Integrated circuit packaging system with exposed vertical interconnects and method of manufacture thereof
KR20110132530A (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
US11699631B2 (en) Semiconductor device and manufacturing method thereof
US8420448B2 (en) Integrated circuit packaging system with pads and method of manufacture thereof
US20140335655A1 (en) Integrated circuit package system with mounting structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant