TWI637536B - 電子封裝結構及其製法 - Google Patents

電子封裝結構及其製法 Download PDF

Info

Publication number
TWI637536B
TWI637536B TW106106409A TW106106409A TWI637536B TW I637536 B TWI637536 B TW I637536B TW 106106409 A TW106106409 A TW 106106409A TW 106106409 A TW106106409 A TW 106106409A TW I637536 B TWI637536 B TW I637536B
Authority
TW
Taiwan
Prior art keywords
package structure
electronic package
carrier
manufacturing
cladding layer
Prior art date
Application number
TW106106409A
Other languages
English (en)
Other versions
TW201832378A (zh
Inventor
邱志賢
蔡宗賢
鍾興隆
黃承文
沈芳賢
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106106409A priority Critical patent/TWI637536B/zh
Priority to CN201710149096.1A priority patent/CN108511352A/zh
Priority to US15/590,174 priority patent/US20180247886A1/en
Publication of TW201832378A publication Critical patent/TW201832378A/zh
Application granted granted Critical
Publication of TWI637536B publication Critical patent/TWI637536B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種電子封裝結構之製法係先於一承載件上設置電子元件與一包含複數電性連接墊與支撐部之導電架，再以包覆層包覆該電子元件與該導電架之支撐部，並使該電性連接墊外露於該包覆層，俾透過該導電架之設計，以增加製程效率及降低製作成本。本發明復提供該電子封裝結構。

Description

電子封裝結構及其製法
本發明係有關一種封裝技術，尤指一種半導體封裝件及其製法。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品之開發亦朝向高密度、高性能以及輕、薄、短、小之趨勢，各態樣的堆疊封裝(package on package，簡稱PoP)也因而配合推陳出新，以期能符合輕薄短小與高密度的要求。
目前晶片封裝結構越來越複雜化，當多晶片封裝成同一電子裝置時，常會使用堆疊方式，亦即在一基板之同一面電性接合至少一晶片與複數錫球(或銅核球或其混合結構)，再於錫球上設置另一基板或封裝結構，以形成堆疊結構，其中，所述錫球不僅可作為電性接點(I/O)，同時也能形成支撐件(stand off)以支撐該另一基板或封裝結構。
第1圖係為習知封裝堆疊結構1之剖面示意圖，其封裝基板11上側設有半導體元件10及複數銲錫球13，以藉由該銲錫球13堆疊中介基板(interposer)12，而下側設有用以接置電子裝置(如電路板，圖略)之銲球17，並於該封 裝基板11與該中介基板12之間形成封裝膠體14，以包覆該半導體元件10與銲錫球13。
惟，習知封裝堆疊結構1中，當該封裝基板11上之半導體元件10之高度過高時，所需之銲錫球13高度需隨之增高，且該銲錫球13之體積亦會相對增加，如此，於該封裝基板11之單位面積上可放置之銲錫球13之數量(即I/O數量)將相對減少。
再者，業界雖有以電鍍銅柱取代銲錫球13的方式改良上述問題，但電鍍銅柱的電鍍製程價格相對高昂，故不符合低成本之需求。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑒於上述習知技術之缺失，本發明提供一種電子封裝結構，係包括：承載件；電子元件，係設置且電性連接該承載件；導電架，係包含有複數電性連接墊以及設於該承載件上且連結該電性連接墊之複數支撐部；以及包覆層，係形成於該承載件上以包覆該電子元件與該導電架之支撐部，且令該電性連接墊外露出該包覆層。
本發明復提供一種電子封裝結構之製法，係包括：設置至少一電子元件與至少一導電架於一承載件上，其中，該導電架包含有一外圍部、連結該外圍部之複數連接部以及設於該承載件上且連結該連接部之複數第一支撐部；形成包覆層於該承載件上，以包覆該電子元件與導電架；以 及移除該外圍部，且令該連接部與該第一支撐部保留於該包覆層中。
前述之製法中，該導電架復具有連接及支撐該外圍部之第二支撐部。例如，復包括於移除該外圍部時，一併移除該第二支撐部。
前述之製法中，該連接部與該外圍部係一體成形。
前述之電子封裝結構及其製法中，該承載件係具有相對之第一側與第二側，且於該第一側與該第二側之至少一者上設有該電子元件。
前述之電子封裝結構及其製法中，該電子元件與該導電架係電性連接該承載件。
前述之電子封裝結構及其製法中，該電子元件之部分表面係外露出該包覆層。
前述之電子封裝結構及其製法中，該連接部與該支撐部係一體成形。
前述之電子封裝結構及其製法中，該連接部與該支撐部間係彎曲呈一角度。
前述之電子封裝結構及其製法中，該連接部係包含複數電性連接墊。例如，該連接部復包含散熱片，且該電性連接墊係位於該散熱片周圍。
前述之電子封裝結構及其製法中，復包括於形成該包覆層之前，形成金屬層於該連接部上。例如，該金屬層係外露於該包覆層。
由上可知，本發明之電子封裝結構及其製法，主要藉 由將包含有複數連接部(電性連接墊)與支撐部之導電架設於該承載件上，且令該連接部(電性連接部)外露於該包覆層以作為電性接點(I/O)，取代習知之銲錫球或銅柱，故相較於習知技術，本發明之製程工時更快且製作成本更低。
1‧‧‧封裝堆疊結構
10‧‧‧半導體元件
11‧‧‧封裝基板
12‧‧‧中介基板
13‧‧‧銲錫球
14‧‧‧封裝膠體
17‧‧‧銲球
2,3‧‧‧電子封裝結構
20‧‧‧承載件
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧線路層
21‧‧‧第一電子元件
210,221‧‧‧導電凸塊
22,22’‧‧‧第二電子元件
22a‧‧‧作用面
22b‧‧‧非作用面
220‧‧‧電極墊
222‧‧‧銲線
23‧‧‧第一包覆層
24‧‧‧第二包覆層
24a‧‧‧第一表面
24b‧‧‧第二表面
24c,250c‧‧‧側面
25‧‧‧導電架
250,250’‧‧‧連接部
250a‧‧‧電性連接墊
250b‧‧‧散熱片
251‧‧‧第一支撐部
252‧‧‧第二支撐部
253‧‧‧外圍部
26‧‧‧導電元件
36‧‧‧金屬層
360‧‧‧墊部
361‧‧‧片部
37‧‧‧支撐件
θ‧‧‧角度
S‧‧‧切割路徑
第1圖係為習知封裝堆疊結構之剖面示意圖；第2A至2D圖係為本發明之電子封裝結構之製法之第一實施例的剖面示意圖；第2D’及2D”圖係為對應第2D圖之其它不同實施態樣之示意圖；第3A至3C圖係為本發明之電子封裝結構之製法之第二實施例的剖面示意圖；以及第4A及4B圖係為對應第2B圖之導電架之不同實施例的上視平面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術 內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之電子封裝結構2之製法的剖面示意圖。
如第2A圖所示，提供一承載件20，且可選擇性於該承載件20上設置至少一第一電子元件21，並可選擇性以一第一包覆層23包覆該第一電子元件21。
所述之承載件20係具有相對之第一側20a與第二側20b。於本實施例中，該承載件20係為如具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其具有複數線路層200(圖中僅呈現外部線路，內部線路則省略)，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載件20亦可為其它承載晶片之承載件，如導線架(leadframe)、有機板材(organic material)、半導體板材(silicon)、陶瓷板材(ceramic)或其他具有金屬佈線(routing)之載板，並不限於上述。
所述之第一電子元件21係設於該承載件20之第一側20a上。於本實施例中，該第一電子元件21係為主動元件(如第2A圖右側編號21之元件)、被動元件(如第2A圖左側或如第2D”圖編號21之元件)或其二者組合等，其 中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第一電子元件21係藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該線路層200上並電性連接該線路層200；或者，該第一電子元件21可藉由複數銲線(圖略)以打線方式電性連接該線路層200；亦或透過如導電膠或銲錫等導電材料(圖略)電性連接該線路層200。然而，有關該第一電子元件21電性連接該承載件20之方式不限於上述。
所述之第一包覆層23係形成於該承載件20之第一側20a上以包覆該第一電子元件21。於本實施例中，形成該第一包覆層23之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材(molding compound)。然而，有關該第一包覆層23之材質不限於上述。
如第2B圖所示，於該承載件20之第二側20b上設有相互分隔之至少一第二電子元件22與至少一導電架(frame)25。
所述之第二電子元件22係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。於本實施例中，該第二電子元件22係具有相對之作用面22a及非作用面22b，該作用面22a具有複數電極墊220，其藉由複數如銲錫材料之導電凸塊221以覆晶方式設於該承載件20上並電性連接該線路層200；於其它實施例中，如第2D”圖所示，該 第二電子元件22可藉由複數銲線222以打線方式電性連接該線路層200。然而，有關該第二電子元件22電性連接該承載件20之方式不限於上述。
所述之導電架25係具有一外圍部253、複數連結該外圍部253且向內凸伸之連接部250、複數設於該承載件20上且連結該連接部250之第一支撐部251、以及複數設於該承載件20上且連結該外圍部253之第二支撐部252。
於本實施例中，如第4A圖所示，該外圍部253、該些第二支撐部252、該些第一支撐部251與該些連接部250係一體成形，且該些第一支撐部251係用以支撐該連接部250於該承載件20之第二側20b上，而該些第二支撐部252係用以支撐該外圍部253於該承載件20之第二側20b上。
另外，如第4A圖所示，該導電架25之外圍部253之平面形狀係可例如為”口”字形之封閉形狀，亦或例如為”匚”字形之非封閉形狀。
再者，如第4A圖所示，該連接部250係包含有複數電性連接墊250a；或者，於其它實施例中，如第2D”及4B圖所示，該連接部250’復包含一連結至該外圍部253之散熱片250b。
又，該第一支撐部251係結合至該線路層200上，且該連接部250能依需求設計形狀，如圓形、橢圓形或任何幾何圖形，並不限於第4A及4B圖所示之矩形。
另外，形成該導電架25之材質係如金、銀、銅(Cu)、鎳(Ni)、鐵(Fe)、鋁(Al)、不銹鋼(Sus)等金屬材或其它導電 材，故該導電架25可將金屬件沖壓成型或彎折成型等易於加工之方式製作。例如，將鐵片沖壓或彎折以形成該些外圍部253、連接部250、第一支撐部251與第二支撐部252(第4A圖所示之粗線係表示彎折處)。具體地，如第2B圖所示，該連接部250與該第一支撐部251係彎曲呈一角度θ(如約90度角)，該外圍部253與該第二支撐部252亦彎曲呈一約90度角之角度θ，使該導電架25之剖面呈類似「n」字形。
如第2C圖所示，形成一第二包覆層24於該承載件20之第二側20b上以包覆該第二電子元件22與該導電框25，且令該導電框25之連接部250與該外圍部253之上表面外露於該第二包覆層24。
所述之第二包覆層24係具有相對之第一表面24a與第二表面24b，使該第二包覆層24之第一表面24a結合至該承載件20之第二側20b上。
於本實施例中，該第二包覆層24係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材(molding compound)，其可用壓合(lamination)或模壓(molding)之方式形成於該承載件20之第二側20b上。
再者，係藉由研磨方式或雷射方式移除該第二包覆層24之第二表面24b之部分材質，且該第二包覆層24之第二表面24b(上表面)可齊平該連接部250之上表面與該外圍部253之上表面。或者，可於形成該第二包覆層24時，同 時使該第二包覆層24之第二表面24b齊平該導電框25之表面，因而不需移除該第二包覆層24之第二表面24b之部分材質。
又，於其它實施例中，該第二電子元件22’之非作用面22b可外露(或齊平)於該第二包覆層24之第二表面24b，如第2D’圖所示。
甚或於其它實施例中，該連接部250及外圍部253未外露於第二包覆層24，亦即，該導電架25僅係作為支撐該另一基板或封裝結構之支撐件(stand off)，而未提供電性接點(I/O)。
如第2D圖所示，移除該外圍部253與該第二支撐部252，且該連接部250與該第一支撐部251係保留於該第二包覆層24中。
於本實施例中，係沿該外圍部253之內緣作為切割路徑S進行切單製程，以得到該電子封裝結構2，且該連接部250之側面250c外露於該第二包覆層24之側面24c。
於另一實施例中，如第2D’圖所示，可省略製作該第一電子元件21與該第一包覆層23，並於該承載件20之第一側20a之線路層200上形成如銲球之導電元件26；或者，如第2D”圖所示，可省略於該承載件20之第一側20a上製作包覆層(如省略該第一包覆層23)，而僅於該承載件20之第二側20b上製作包覆層(如製作該第二包覆層24)，亦即單面壓模。
因此，本發明之電子封裝結構2之製法係藉由將該導 電架25設於該承載件20上，再移除該導電架25之外圍部253(與該第二支撐部252)，且令該導電架25之連接部250(即電性連接墊250a)外露於該第二包覆層24，以作為電性接點(I/O)，同時後續可利用該第一支撐件251以支撐另一基板或封裝結構，故相較於習知電鍍銅柱之方式，本發明組裝該導電架25之工時更快且製作成本更便宜。第3A至3C圖係為本發明之電子封裝結構3之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於新增金屬層，故以下僅說明相異處，而不再贅述相同處。
如第3A圖所示，接續第2B圖之製程，將一金屬層36結合至該導電架25之外圍部253與該連接部250。所述之金屬層36例如為導線架(Lead frames)或圖案化線路構造，其包含複數相分離且結合該連接部250與外圍部253之墊部360、及對應該第二電子元件22位置之一片部361，其中，該片部361係與該些墊部360相分離，且該些墊部360係圍繞該片部361之周圍。
於本實施例中，該承載件20之第一側20a上並未形成有該第一包覆層23。
再者，於製程時係先將該金屬層36形成於一如膠帶(tape)之支撐件37上，再將該金屬層36結合至該導電架25上。例如，以電鍍、沉積、塗佈等方式形成該金屬層36於該支撐件37或將如導線架之金屬層36設於該支撐件37上。
又，該片部361係作為散熱片，其可接觸該第二電子 元件22(圖未示)或未接觸該第二電子元件22。
另外，亦可先將該導電架25與該金屬層36相結合，如藉由沖壓(punching)、鍍覆(plating)等方式結合兩者(例如兩者皆為導線架型式)，再將該導電架25與該金屬層36一同設於該承載件20之第二側20b上。
如第3B圖所示，形成一第二包覆層24於該承載件20之第一側20a及該第二側20b與該金屬層36(或該支撐件37)之間，使該第二包覆層24包覆該第一電子元件21、第二電子元件22與該導電架25。
於本實施例中，於形成該第二包覆層24之模壓作業時，該金屬層36(與該支撐件37)會接觸用以形成該第二包覆層24之模具(圖略)，故該金屬層36(與該支撐件37)係作為模壓作業用的堅固平面(solid flat plane)。
如第3C圖所示，先移除該支撐件37，再沿如第3B圖所示之切割路徑S移除該外圍部253與該第二支撐部252，且該金屬層36、該連接部250與該第一支撐部251係保留於該第二包覆層24中，且令該金屬層36上表面外露於該第二包覆層24。
於本實施例中，該金屬層36之上表面係齊平該第二包覆層24之第二表面24b；於其它實施中，可於移除該支撐件37後，移除部分該金屬層36，使該金屬層36之表面低於該第二包覆層24之第二表面24b。應可理解地，於移除該支撐件37時，可一併移除全部該金屬層36，使該連接部250外露於該第二包覆層24。
本發明亦提供一種電子封裝結構2,3，其包括：一承載件20、至少一第一電子元件21、至少一第二電子元件22,22’、一導電架25以及一第二包覆層24。
所述之第一與第二電子元件21,22,22’係設於該承載件20上並電性連接該承載件20。
所述之導電架25係設於該承載件20上，其中，該導電架25包括有複數連接部250,250’與複數設於該承載件20上且連接與支撐該連接部250,250’之第一支撐部251。
所述之第二包覆層24係形成於該承載件20上以包覆該第二電子元件22與該導電架25之第一支撐部251，且令該連接部250,250’之上表面及側面外露於該第二包覆層24。
於一實施例中，該承載件20係具有相對之第一側20a與第二側20b，且於該第一側20a與該第二側20b之至少一者上設有該第一與第二電子元件21,22,22’。
於一實施例中，該第二電子元件22’係外露於該第二包覆層24。
於一實施例中，該連接部250,250’與該第一支撐部251係一體成形。
於一實施例中，該連接部250,250’與該第一支撐部251係彎曲呈一角度θ。
於一實施例中，該連接部250,250’係包含複數電性連接墊250a。又，該連接部250’復包含一散熱片250b。
於一實施例中，該電子封裝結構3復包括一形成於該 連接部250上之金屬層36，且該金屬層36係外露於該第二包覆層24。
綜上所述，本發明之電子封裝結構及其製法，係藉由將該導電架設於該承載件上，且該連接部外露於該第二包覆層，以取代習知之銲錫球或銅柱，故本發明之組裝工時更快且製作成本更便宜。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (24)

  1. 一種電子封裝結構，係包括：承載件；電子元件，係設置且電性連接至該承載件；導電架，係包含有複數電性連接墊、設於該承載件上且連結該電性連接墊之複數支撐部、一連結該複數電性連接墊之外圍部及連結該外圍部且設於該承載件上之另一支撐部，其中，該外圍部之平面形狀係為“口”字形之封閉形狀；以及包覆層，係形成於該承載件上以包覆該電子元件與該導電架之支撐部，且令該電性連接墊外露出該包覆層。
  2. 如申請專利範圍第1項所述之電子封裝結構，其中，該承載件係具有相對之第一側與第二側，且於該第一側與該第二側之至少一者上設有該電子元件。
  3. 如申請專利範圍第1項所述之電子封裝結構，其中，該導電架係電性連接該承載件。
  4. 如申請專利範圍第1項所述之電子封裝結構，其中，該電子元件之部分表面係外露於該包覆層。
  5. 如申請專利範圍第1項所述之電子封裝結構，其中，該電性連接墊與該支撐部係一體成形。
  6. 如申請專利範圍第1項所述之電子封裝結構，其中，該電性連接墊與該支撐部之間係呈彎曲。
  7. 如申請專利範圍第1項所述之電子封裝結構，復包含設 於該包覆層上之散熱片，且該電性連接墊係位於該散熱片周圍。
  8. 如申請專利範圍第1項所述之電子封裝結構，復包括形成於該電性連接墊上之金屬層。
  9. 如申請專利範圍第8項所述之電子封裝結構，其中，該金屬層係外露出該包覆層。
  10. 一種電子封裝結構之製法，係包括：設置至少一電子元件與至少一導電架於一承載件上，其中，該導電架包含有一外圍部、連結該外圍部之複數連接部以及設於該承載件上且連結該連接部之複數第一支撐部，其中，該外圍部之平面形狀係為“口”字形之封閉形狀；以及形成包覆層於該承載件上，以包覆該電子元件與導電架。
  11. 如申請專利範圍第10項所述之電子封裝結構之製法，復包括移除該外圍部，且令該連接部與該第一支撐部保留於該包覆層中。
  12. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該承載件係具有相對之第一側與第二側，且於該第一側與該第二側之至少一者上設有該電子元件。
  13. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該導電架係電性連接該承載件。
  14. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該電子元件之部分表面係外露於該包覆層。
  15. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該導電架復包含有連接及支撐該外圍部之第二支撐部。
  16. 如申請專利範圍第15項所述之電子封裝結構之製法，復包括於移除該外圍部時，一併移除該第二支撐部。
  17. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該連接部與該外圍部係一體成形。
  18. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該連接部、第一支撐部與外圍部係一體成形。
  19. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該連接部與該第一支撐部間係呈彎曲。
  20. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該連接部係包含複數電性連接墊。
  21. 如申請專利範圍第20項所述之電子封裝結構之製法，其中，該連接部復包含一散熱片，且令該電性連接墊位於該散熱片周圍。
  22. 如申請專利範圍第10項所述之電子封裝結構之製法，復包括於形成該包覆層之前，形成金屬層於該連接部上。
  23. 如申請專利範圍第22項所述之電子封裝結構之製法，其中，該金屬層係外露出該包覆層。
  24. 如申請專利範圍第10項所述之電子封裝結構之製法，其中，該連接部之部分表面係外露出該包覆層。
TW106106409A 2017-02-24 2017-02-24 電子封裝結構及其製法 TWI637536B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106106409A TWI637536B (zh) 2017-02-24 2017-02-24 電子封裝結構及其製法
CN201710149096.1A CN108511352A (zh) 2017-02-24 2017-03-14 电子封装结构及其制法
US15/590,174 US20180247886A1 (en) 2017-02-24 2017-05-09 Electronic package structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106106409A TWI637536B (zh) 2017-02-24 2017-02-24 電子封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201832378A TW201832378A (zh) 2018-09-01
TWI637536B true TWI637536B (zh) 2018-10-01

Family

ID=63246503

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106409A TWI637536B (zh) 2017-02-24 2017-02-24 電子封裝結構及其製法

Country Status (3)

Country Link
US (1) US20180247886A1 (zh)
CN (1) CN108511352A (zh)
TW (1) TWI637536B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710099B (zh) * 2020-04-16 2020-11-11 矽品精密工業股份有限公司 封裝結構及其製法
TWI798952B (zh) * 2021-11-22 2023-04-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479337B (en) * 2001-06-04 2002-03-11 Siliconware Precision Industries Co Ltd High heat dissipation efficiency stacked-die BGA chip package structure and manufacturing process
US20110291257A1 (en) * 2010-05-27 2011-12-01 Reza Argenty Pagaila Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN104425425A (zh) * 2013-09-09 2015-03-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073644B2 (ja) * 1993-12-28 2000-08-07 株式会社東芝 半導体装置
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
TWI250622B (en) * 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same
TWI284394B (en) * 2005-05-12 2007-07-21 Advanced Semiconductor Eng Lid used in package structure and the package structure of having the same
TW200743032A (en) * 2006-05-10 2007-11-16 Siliconware Precision Industries Co Ltd Semiconductor package and method for manufacturing the same
TWI311789B (en) * 2006-06-13 2009-07-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
TW200840000A (en) * 2007-03-16 2008-10-01 Advanced Semiconductor Eng Multi-chip package with a single die pad
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
US8618659B2 (en) * 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
CN105990265B (zh) * 2015-02-26 2019-04-05 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
KR20170014958A (ko) * 2015-07-31 2017-02-08 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479337B (en) * 2001-06-04 2002-03-11 Siliconware Precision Industries Co Ltd High heat dissipation efficiency stacked-die BGA chip package structure and manufacturing process
US20110291257A1 (en) * 2010-05-27 2011-12-01 Reza Argenty Pagaila Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN104425425A (zh) * 2013-09-09 2015-03-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN108511352A (zh) 2018-09-07
US20180247886A1 (en) 2018-08-30
TW201832378A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
TWI379394B (en) Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package
US8330267B2 (en) Semiconductor package
US20140367850A1 (en) Stacked package and method of fabricating the same
US8367473B2 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TWI385780B (zh) 晶片封裝結構及堆疊式晶片封裝結構
TWI480989B (zh) 半導體封裝件及其製法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201603215A (zh) 封裝結構及其製法
TWI474452B (zh) 基板、半導體封裝件及其製法
TW201628145A (zh) 電子封裝結構及其製法
TWI637536B (zh) 電子封裝結構及其製法
TWI471989B (zh) 半導體封裝件及其製法
US12074118B2 (en) Semiconductor device package and method for manufacturing the same
TWI771712B (zh) 封裝基板及其製造方法
TWI587465B (zh) 電子封裝件及其製法
TWI723414B (zh) 電子封裝件及其製法
TWI453872B (zh) 半導體封裝件及其製法
US20080135939A1 (en) Fabrication method of semiconductor package and structure thereof
TWI610402B (zh) 電子封裝結構及其製法
TWI645518B (zh) 封裝結構及其製法
TWI712134B (zh) 半導體裝置及製造方法
TWI612627B (zh) 電子封裝件及其製法
TWI596678B (zh) 半導體封裝結構及其製作方法
TWI680547B (zh) 半導體封裝結構及其製作方法
TWI401787B (zh) 封裝基板之製法