CN104425425A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN104425425A
CN104425425A CN201310409372.5A CN201310409372A CN104425425A CN 104425425 A CN104425425 A CN 104425425A CN 201310409372 A CN201310409372 A CN 201310409372A CN 104425425 A CN104425425 A CN 104425425A
Authority
CN
China
Prior art keywords
conduction rack
packaging body
chip
semiconductor package
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310409372.5A
Other languages
English (en)
Other versions
CN104425425B (zh
Inventor
杨俊洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310409372.5A priority Critical patent/CN104425425B/zh
Publication of CN104425425A publication Critical patent/CN104425425A/zh
Application granted granted Critical
Publication of CN104425425B publication Critical patent/CN104425425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体封装件包括封装体、芯片、第一导电架、第二导电架及线路层。芯片受到封装体包覆且具有主动面，主动面从封装体的下表面露出。第一导电架包括相连接的直立部及横向部，直立部从封装体的上表面延伸至封装体的下表面，横向部从直立部延伸至封装体的外侧面并具有外侧面及下表面，横向部的外侧面从封装体的外侧面露出，而横向部的下表面从封装体的下表面露出。第二导电架与第一导电架隔离且具有下表面，第二导电架的下表面从封装体的下表面露出。线路层横向地延伸于第二导电架的下表面与芯片的主动面之间，以电性连接第二导电架与芯片。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有导电架的半导体封装件及其制造方法。
背景技术
随着半导体封装件的功能要求愈来愈多，半导体封装件内部通常具有导通孔，以电性连接二层以上的线路层或半导体封装件相对二侧的电性面。然而，在制作导通孔须先以激光或刀具方式钻孔，然后费时地以电镀导电材料于孔内，因而导致制作工时及成本提高。
发明内容
本发明是有关于一种半导体封装件及其制造方法，可减少半导体封装件的制造工时。
根据本发明，提出一种半导体封装件。半导体封装件包括一封装体、一芯片、一第一导电架、一第二导电架及一第一线路层。封装体具有一外侧面及相对的一上表面与一下表面。芯片受到封装体包覆且具有一主动面，主动面从封装体的下表面露出。第一导电架包括相连接的一直立部及一横向部，直立部从封装体的上表面延伸至封装体的下表面，横向部从直立部延伸至封装体的外侧面并具有一外侧面及一下表面，横向部的外侧面从封装体的外侧面露出，而横向部的下表面从封装体的下表面露出。第二导电架与第一导电架隔离且具有一下表面，第二导电架的下表面从封装体的下表面露出。第一线路层横向地延伸于第二导电架的下表面与芯片的主动面之间，以电性连接第二导电架与芯片。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。设置一导电架于一载板上，导电架包括一第一导电架、一连接部与一第二导电架，连接部连接第一导电架与第二导电架，第一导电架包括相连接的一横向部及一直立部，横向部具有一下表面，横向部以其下表面设于载板上；设置一芯片于载板上，芯片具有一主动面，芯片以主动面设于载板上；形成一封装体包覆芯片及导电架，其中连接部的一上表面是被封装体包覆；移除连接部及部分封装体，以分离第一导电架与第二导电架；移除载板，以露出横向部的一下表面、第二导电架的一下表面及封装体的一下表面；形成一第一线路层延伸于第二导电架的下表面与芯片的该主动面之间，以电性连接第二导电架与芯片；以及，形成一切割道经过封装体及横向部，使封装体与横向部各形成一外侧面，其中横向部的外侧面从封装体的外侧面露出。
根据本发明，提出一种半导体封装件。半导体封装件包括一封装体、一芯片、一第一导电架、一第二导电架及一第一线路层。封装体具有一外侧面及相对的一上表面与一下表面。芯片受到封装体包覆且具有一主动面，主动面从封装体的上表面露出。第一导电架包括相连接的一直立部及一横向部，直立部从封装体的上表面延伸至封装体的下表面，横向部从直立部延伸至封装体的外侧面并具有一外侧面及一下表面，横向部的外侧面从封装体的外侧面露出，而横向部的下表面从封装体的下表面露出。第二导电架与第一导电架隔离且具有一下表面，第二导电架的下表面从封装体的下表面露出。第一线路层横向地延伸于第二导电架的上表面与芯片的主动面之间，以电性连接第二导电架与芯片。
为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依照本发明一实施例的半导体封装件的剖视图。
图1B绘示图1A的半导体封装件的俯视图。
图1C绘示图1A的半导体封装件的仰视图。
图2A绘示依照本发明另一实施例的半导体封装件的剖视图。
图2B绘示图2A的半导体封装件的俯视图。
图3A绘示依照本发明另一实施例的半导体封装件的剖视图。
图3B绘示图3A的俯视图。
图4绘示依照本发明另一实施例的半导体封装件的剖视图。
图5绘示依照本发明另一实施例的半导体封装件的剖视图。
图6绘示依照本发明另一实施例的半导体封装件的剖视图。
图7绘示依照本发明另一实施例的半导体封装件的剖视图。
图8绘示依照本发明另一实施例的半导体封装件的剖视图。
图9绘示依照本发明另一实施例的半导体封装件的剖视图。
图10绘示依照本发明另一实施例的半导体封装件的剖视图。
图11绘示依照本发明另一实施例的半导体封装件的剖视图。
图12A绘示依照本发明另一实施例的半导体封装件的剖视图。
图12B绘示图12A的半导体封装件的俯视图。
图13绘示依照本发明另一实施例的半导体封装件的剖视图。
图14A至14I绘示图1A的半导体封装件的制造过程图。
图15A至15B绘示图2A的半导体封装件的制造过程图。
图16A至16C绘示图3A的半导体封装件的制造过程图。
图17A至17B绘示图6的半导体封装件的制造过程图。
图18绘示图7的半导体封装件的制造过程图。
图19绘示图9的半导体封装件的制造过程图。
图20A至20D绘示图10的半导体封装件的制造过程图。
图21A至21F绘示图11的半导体封装件的制造过程图。
图22绘示图12A的半导体封装件的制造过程图。
图23绘示图13的半导体封装件的制造过程图。
主要元件符号说明：
10：载板
100、200、300、400、500、600、700、800、900、1000、1100、1200、1300：半导体封装件
110：芯片
110a：主动面
110b：背面
110s、120s、131s、132s：外侧面
111：接垫
112：图案
120：封装体
120b、130b、131b、132b、135b、140b：下表面
120u、131u、132u、135u、140u：上表面
120r：凹陷部
130’：导电架
130、930：第一导电架
131：横向部
132：直立部
130s1、140s1：侧面
135：连接部
140：第二导电架
145：表面保护层
150：第一线路层
151：第一走线
160：第一保护层
160a：第一开孔
170：电性接点
171：较大电性接点
172：较小电性接点
250：第二线路层
251：第二走线
252：图案走线
260：第二保护层
260a：第二开孔
411：主动元件
412、1210：被动元件
413：电性接点
680：黏贴层
690：散热片
980：覆盖层
1310：保护层
P1：切割道
具体实施方式
请参照图1A，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、表面保护层145、第一线路层150、第一保护层160及至少一电性接点170。
芯片110具有外侧面110s及相对的主动面110a与背面110b，其中背面110b例如是非主动面，然亦可为另一主动面。封装体120具有相对的上表面120u与下表面120b，封装体120包覆芯片110的外侧面110s，使芯片110的主动面110a与背面110b分别从封装体120的下表面120b与上表面120u露出。由于芯片110的背面110b从封装体120的上表面120u露出，可使芯片110的热量通过芯片110的背面110b对流至半导体封装件100的外。
封装体120可包括酚醛基树脂（Novolac-based resin）、环氧基树脂（epoxy-basedresin）、硅基树脂（silicone-based resin）或其他适当的包覆剂。封装体120亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体120，例如是压缩成型（compression molding）、液态封装型（liquid encapsulation）、注射成型（injection molding）或转注成型（transfer molding）。
第一导电架130例如是由铜、铝或其它种类金属制成。第一导电架130是另外形成后再整合于半导体封装件100的工艺中，因此不需在工艺中实施额外的鑚孔作业(如激光钻孔或机械钻孔)后再电镀金属，因此可减少半导体封装件100的制造工时及成本。ㄧ实施例中，第一导电架130是以冲压或折弯工法制成。
第一导电架130包括相连接的横向部131与直立部132，其中直立部132直向地从封装体120的上表面120u延伸至封装体120的下表面120b，而横向部131从直立部132横向地延伸至封装体120的外侧面120s。
第一导电架130受到封装体120的一部分的包覆。具体而言，横向部131具有外侧面131s，其未受到封装体120的包覆而从封装体120的外侧面120s露出，如此可使封装体120的热量通过露出的外侧面131s快速地传导至半导体封装件100的外。此外横向部131更具有下表面131b，其亦未受到封装体120的包覆而从封装体120的下表面120b露出。由于横向部131的设计，使第一导电架130提供一大面积的下表面130b（下表面130b包含下表面131b与132b），进而可使数个电性接点170的较大电性接点171形成于第一导电架130的下表面130b上。另一实施例中，形成于第一开孔160a的各电性接点170的尺寸亦可大致上相似，例如，较大电性接点171以较小电性接点172取代。
由于横向部131的外侧面131s与封装体120的外侧面120s是于同一切割工艺中形成，故其大致上对齐，如齐平。横向部131更具有上表面131u，而直立部132更具有外侧面132s，封装体120包覆横向部131的上表面131u与直立部132的外侧面132s。
本实施例中，横向部131与芯片110的主动面110a是位于半导体封装件100的同一侧。在半导体封装件100的工艺中，由于第一导电架130的下表面130b与芯片110的主动面110a是平贴于共平面的载板上，故第一导电架130的下表面130b与封装体120的下表面120b大致上对齐，如齐平。
第一导电架130的直立部132具有相对的上表面132u与下表面132b，其分别从封装体120的上表面120u与下表面120b露出。直立部132例如是柱状或无折弯部的直立片状结构。如此，直向延伸的直立部132与横向延伸的横向部131的结构共同构成一具有L形剖面的第一导电架130。
第二导电架140例如是由铜、铝或其它种类金属制成。第二导电架140与第一导电架130在整合于半导体封装件100的工艺前是一体成形结构；在整合于半导体封装件100的工艺后，经由采用切割技术分离成第二导电架140与第一导电架130，使第二导电架140与第一导电架130电性隔离。第二导电架140例如是柱状或无折弯部的直立片状结构，其结构可类似或相异于第一导电架130的直立部132。
第二导电架140与第一导电架130隔离且具有相对的上表面140u与下表面140b，第二导电架140的上表面140u与下表面140b分别从封装体120的上表面120u与下表面120u露出。本实施例中，第二导电架140的下表面140b与封装体120的下表面120b大致上对齐，如齐平。
由于第二导电架140的上表面140u、直立部132的上表面132u、封装体120的上表面120u与芯片110的上表面110u是于同一平面化工艺中形成，故其大致上对齐，如齐平。
表面保护层145形成于第一导电架130的上表面132u与第二导电架140的上表面140u，以保护此些从半导体封装件100露出的表面，避免其受到环境的破坏，如氧化。表面保护层145可以是单层结构或多层结构，其材质至少包括化锡（immersion Sn）、化银（immersion Ag）、化学镍金（ENIG）、镀铜、镀铁、镀镍或有机焊膜（OSP）；或者，表面保护层145亦可由镍（Ni）、钯（Pd）及金（Au）所构成的群组所组成。另一实施例中，亦可省略表面保护层145。此外，虽然本发明其它实施例的半导体封装件未绘示表面保护层145，然其亦可形成表面保护层145于导电架(第一导电架130及第二导电架140)中露出于外的表面上。
第一线路层150横向地延伸于第二导电架140的下表面140b与芯片110的主动面110a之间，以电性连接第二导电架140与芯片110。芯片110包括至少一接垫111，第一线路层150连接芯片110的接垫111与第二导电架140的下表面140b，以电性连接芯片110与第二导电架140。此外，第一线路层150例如是铜线路，其可经由电镀形成。
第一保护层160覆盖第一线路层150且具有数个第一开孔160a，其中第一开孔160a露出第一导电架130的下表面130b、第二导电架140的下表面140b及芯片110的主动面110a，可使电性接点170通过第一开孔160a电性连接第一导电架130、第二导电架140及/或芯片110。
电性接点170例如是焊球或焊垫。数个电性接点170更包括至少一较大电性接点171及至少一较小电性接点172。较大电性接点171通过第一保护层160的第一开孔160a设于第一导电架130的下表面130b上。由于较大电性接点171提供一大外表面积，故可将芯片110的热量快速地对流至半导体封装件100之外。一实施例中，较大电性接点171可电性连接于一接地电位，使第一导电架130通过较大电性接点171接地。由于较大电性接点171的体积大，故可提升接地的电性品质。此外，每个较大电性接点171都电性连接于接地电位，然亦可一个或一些较大电性接点171电性连接于接地电位即可。较小电性接点172通过第一开孔160a电性连接于芯片110及/或通过第一开孔160a电性连接于第二导电架140的下表面140b。此外，另一实施例中，亦可省略电性接点170，使半导体封装件100形成一平面网格阵列(Land Grid Array,LGA)封装。其它实施例的半导体封装件的电性接点170亦可选择性省略。
请参照图1B，其绘示图1A的半导体封装件的俯视图。芯片110具有一图案112，其可以是产品型号、商标或公司名称等任何资讯。图案112是由图案化技术形成于芯片110的背面110b上。图案化技术例如是微影工艺（photolithography）、化学蚀刻（chemical etching）、激光钻孔（laser drilling）或机械钻孔（mechanicaldrilling）。另一实施例中，亦可省略图案112。
请参照图1C，其绘示图1A的半导体封装件的仰视图(未绘示第一保护层160及电性接点170)。第一线路层150包括数条第一走线151，各第一走线151横向地延伸于第一导电架130、第二导电架140与芯片110的至少二者之间，以电性连接第一导电架130、第二导电架140与芯片110中至少二者。另一实施例中，第一走线151亦可连接二第一导电架130、二第二导电架140或二接垫111。
请参照图2A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170、第二线路层250及第二保护层260。
本实施例中，第二线路层250形成于封装体120的上表面120u上，并横向地延伸于直立部132的上表面132u与第二导电架140的上表面140u之间，以电性连接二第一导电架130、二第二导电架140或第一导电架130与第二导电架140。此外，第二线路层250的形成方法及材料相似于第一线路层150，容此不再赘述。
第二保护层260覆盖芯片110的背面110b与封装体120的上表面120u并具有数个第二开孔260a露出直立部132的上表面132u及第二导电架140的上表面140u，可使另一半导体元件通过第二开孔260a电性连接第一导电架130及/或第二导电架140。
请参照图2B，其绘示图2A的半导体封装件的俯视图(未绘示第二保护层260)。第二线路层250形成于芯片110的背面110b及封装体120的上表面120u上而提供电路功能，以扩充半导体封装件100的整体功能。上述电路功能例如是无线信号收发电路、放大器电路、逻辑电路、电阻电路、电感电路、电容等电路或其组合电路等。第二线路层250包括数条第二走线251，上述电路功能可由此些第二走线251的线路布局决定。此些第二走线251的至少一者可连接二第一导电架130、二第二导电架140或第一导电架130与第二导电架140，可使第二线路层250通过此些导电架电性连接于第一线路层150及/或芯片110的主动面110a。此外，第二线路层250包括图案走线252，其定义一相似于上述图案112的图案。本实施例中，由于图案走线252不连接第二走线251，因此不具备任何电路功能，然此非用以限定本发明实施例；另一实施例中，图案走线252亦可电性连接第二走线251。另一实施例中，第二线路层250亦可省略第二走线251与图案走线252的一者。
请参照图3A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件300包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160及至少一电性接点170。本实施例中，芯片110的背面110b受到封装体120的包覆，使芯片110的背面110b低于封装体120的上表面120u，因此芯片110的背面110b受到封装体120完整的保护。
请参照图3B，其绘示图3A的俯视图。封装体120具有图案112，其可以是产品型号、商标或公司名称等任何资讯。图案112是由上述图案化技术形成于封装体120的上表面120u(图3A)上。另一实施例中，半导体封装件300亦可省略图案112。
另一实施例中，半导体封装件300更包括图2A的半导体封装件200的第二线路层250及第二保护层260。
请参照图4，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件400包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170、第二线路层250、第二保护层260、至少一主动元件411及至少一被动元件412。本实施例中，主动元件411例如是主动芯片，如功率放大器、无线收发芯片或其它各种功能的主动芯片，而被动元件412例如是电阻、电感或电容。主动元件411以其主动面朝下方位设置且以至少一电性接点413通过第二保护层260的第二开孔260a电性连接第一导电架130与第二导电架140，进而通过第二走线层250电性连接于芯片110。被动元件412的二电性接点通过第二保护层260的第二开孔260a电性连接第一导电架130与第二导电架140，进而通过第二走线层250电性连接于芯片110。
请参照图5，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件500包括二如图1A所示的半导体封装件100，其是彼此堆迭。具体来说，上方的半导体封装件100的电性接点170通过下方半导体封装件100的第二保护层260的第二开孔260a电性连接于下方半导体封装件100的第一导电架130与第二导电架140，进而通过下方半导体封装件100的第二走线层250电性连接于下方半导体封装件100的芯片110。详细来说，上方半导体封装件100的芯片110通过其第一线路层150、导电架（第一导电架130及/或第二导电架140）、电性接点170、下方半导体封装件100的导电架（第一导电架130及/或第二导电架140）与第二线路层250电性连接于下方半导体封装件100的芯片110。
请参照图6，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件600包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170、黏贴层680及散热片690。
黏贴层680覆盖芯片110的背面110b、封装体120的上表面120u、直立部132的上表面132u与第二导电架140的上表面140u。散热片690黏合于黏贴层680上，以将芯片110的热量快速地对流至半导体封装件600之外。一实施例中，黏贴层680是导热胶，可提升对芯片110的散热效果。另一实施例中，黏贴层680是导电胶，而散热片690是导电散热片，其中散热片690通过黏贴层680电性连接于第一导电架130而接地，使散热片690成为一电磁干扰屏蔽层。此外，散热片690例如是由铜、铝、镍、钛或其组合所形成，散热片690可以是由此些材料形成的单层结构或多层结构
请参照图7，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件700包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160及至少一电性接点170。本实施例中，封装体120包括至少一凹陷部120r，其位于第一导电架130与第二导电架140之间，以露出第一导电架130的侧面130s1与第二导电架140的侧面140s1，进而提升半导体封装件700的散热效果。侧面130s1与侧面140s1相面对。此外，凹陷部120r可采用例如是上述图案化技术形成。
请参照图8，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件800包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170、第二线路层250及第二保护层260。本实施例中，封装体120包括至少一凹陷部120r，其位于第一导电架130与第二导电架140之间。第二保护层260更形成于凹陷部120r内，如此可覆盖第一导电架130从凹陷部120r露出的侧面130s1与第二导电架140从凹陷部120r露出的侧面140s1，以保护侧面130s1及侧面140s1。
请参照图9，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件900包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170及覆盖层980。本实施例中，覆盖层980覆盖直立部132的上表面132u、第二导电架140的上表面140u、芯片110的背面110b与封装体120的上表面120u，以保护此些表面。覆盖层980的材料及制作方法与封装体120相似，容此不再赘述。由于覆盖层980与封装体120的材料相似，故可缩小覆盖层980与封装体120的热膨胀系数的差异，进而降低半导体封装件900的翘曲量。
请参照图10，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1000包括芯片110、封装体120、至少一第一导电架930、至少一第二导电架140、第一线路层150、第一保护层160及至少一电性接点170。本实施例中，第一导电架930省略第一导电架130的横向部131(图1A)，使第一导电架930形成一柱状或无折弯部的直立片状结构。具体而言，第一导电架930的结构可相似第一导电架130的直立部132。此外，本发明其它实施例的半导体封装件的第一导电架130可改以第一导电架930取代。
另一实施例中，半导体封装件1000更包括图2A的半导体封装件200的第二线路层250及第二保护层260。
请参照图11，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1100包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160及至少一电性接点170。
本实施例中，第一导电架130包括横向部131，其与芯片110的主动面110a是位于半导体封装件100的相对二侧。
本实施例中，芯片110的主动面110a从封装体120的上表面120u(附图的上表面120u以朝下为例说明)露出，第一线路层150形成于封装体120的上表面120u上且横向地延伸于第一导电架130的直立部132的上表面132u(图式的上表面132u朝下)、第二导电架140的上表面140u(附图的上表面140u是朝下)与芯片110的主动面110a的至少二者之间，以电性连接第一导电架130、第二导电架140与芯片110中至少二者。
第一保护层160覆盖芯片110的主动面110a与封装体120的上表面120u并具有数个第一开孔160a，第一开孔160a露出芯片110的接垫111、直立部132的上表面132u与第二导电架140的上表面140b，使电性接点170通过第一开孔160a电性连接芯片110、第一导电架130及/或第二导电架140。
另一实施例中，半导体封装件1100亦可包括第二线路层250及第二保护层260，其中第二线路层250形成于封装体120的下表面120b(未绘示于图11)并延伸于数个第一导电架130之间、数个第二导电架140之间及/或第一导电架130与第二导电架140之间。第二保护层260覆盖第二线路层250，并具有数个第二开孔260a(未绘示)，其露出第一导电架130的下表面130b(附图的下表面130b是朝上)及/或第二导电架140的下表面140b(附图的下表面140b是朝上)。
请参照图12A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1200包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170、第二线路层250、第二保护层260及被动元件1210。本实施例中，被动元件1210设于第一导电架130上，或设于第二导电架140上（图12A的视角看不出来）。以设于第一导电架130来说，被动元件1210可设于第一导电架130的横向部131的上表面131u上。此外，被动元件1210受到封装体120的包覆。
请参照图12B，其绘示图12A的半导体封装件的俯视图。被动元件1210跨接于二第一导电架130的横向部131上，以电性连接二第一导电架130，进而通过第一导电架130及第一线路层150(图12A)电性连接于芯片110或通过第一导电架130接地。另一实施例中，被动元件1210可跨接于二第二导电架140上，以电性连接二第二导电架140，进而通过第二导电架140及第一线路层150(图12A)电性连接于芯片110及/或第一导电架130。
请参照图13，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1300包括芯片110、封装体120、至少一第一导电架130、至少一第二导电架140、第一线路层150、第一保护层160、至少一电性接点170及保护层1310。本实施例中，保护层1310覆盖芯片110的背面110b，可提升芯片110的强度或韧性，避免芯片110因为厚度薄而在工艺中因为热变形及/或切割力的作用而容易破坏。
另一实施例中，半导体封装件1300更包括图2A的半导体封装件200的第二线路层250及第二保护层260。再一实施例中，半导体封装件1300的第一导电架130可由图10的半导体封装件1000的第一导电架930取代。或者，半导体封装件1300的封装体120亦可形成图7的凹陷部120r。此外，虽然图未绘示，然本发明其它实施例的半导体封装件的封装体120可形成凹陷部120r。
此外，虽然图未绘示，然另一实施态样中，上述实施例的导电架(第一导电架130、930及第二导电架140)的整个外表面可采用化学方法、机械方法或其组合方法形成一导电保护层，可避免导电架在运送、储存及/或工艺中受到环境的伤害。
请参照图14A至14I，其绘示图1A的半导体封装件100的制造过程图。
如图14A所示，设置至少一主导电架130’于载板10上，其中载板10包括一黏贴层(未绘示)，以黏合主导电架130’于载板10上。主导电架130’是以例如是以冲压或折弯工法另外制作后再设于载板10上。主导电架130’包括第一导电架130、连接部135与第二导电架140，其中连接部135连接第一导电架130与第二导电架140，而第一导电架130包括相连接的横向部131及直立部132，其中横向部131具有下表面131b，横向部131以下表面131b设于载板10上。由于横向部131的设计，使第一导电架130提供一大面积的下表面130b（包含横向部131的下表面131b与直立部132的下表面132b），如此第一导电架130可稳固地设于载板10上，不会轻易地转动或位移。连接部135具有一上表面135u，且连接部135的上表面135u是相对于横向部131的下表面131b。
如图14B所示，设置至少一芯片110于载板10上，芯片110具有相对的主动面110a与背面110b，芯片110以主动面110a设于载板10上。
如图14C所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成封装体120以完整包覆芯片110及主导电架130’，亦即连接部135的上表面135u被封装体120完整包覆而未露出封装体120。
如图14D所示，可采用例如是平面化技术，如磨削，移除第一导电架130的部分材料、第二导电架140的部分材料、封装体120的部分材料、芯片110的部分材料及整个连接部135。由于整个连接部135被移除，故可分离第一导电架130与第二导电架140，使第一导电架130与第二导电架140电性隔离。平面化后，直立部132、第二导电架140及封装体120分别形成上表面132u、140u及120u，其中上表面132u及140u从封装体120的上表面120u露出且大致上对齐，如齐平。
如图14E所示，移除载板10（图14D），以露出第一导电架130的下表面130b、第二导电架140的下表面140b及封装体120的下表面120b，其中第一导电架130的下表面130b及第二导电架140的下表面140b从封装体120的下表面120b露出。
如图14F所示，可采用例如是微影工艺（涂布/曝光/显影），形成第一线路层150横向地延伸于第一导电架130的下表面130b、第二导电架140的下表面140b与芯片110的主动面110a之间，以电性连接第一导电架130、第二导电架140与芯片110。
如图14G所示，可采用例如是微影工艺，形成第一保护层160覆盖封装体120的下表面120b，其中第一保护层160具有数个第一开孔160a，其露出第一线路层150、芯片110的接垫111、第一导电架130的下表面130b与第二导电架140的下表面140b。
如图14H所示，形成数个电性接点170，其中电性接点170通过第一开孔160a电性连接于第一导电架130、第二导电架140及/或芯片110的主动面110a。电性接点170包括至少一较大电性接点171及至少一较小电性接点172，其中较大电性接点171通过第一开孔160a电性连接于第一导电架130。由于第一导电架130提供一大面积的下表面130b，因此可承接此较大电性接点171。较大电性接点171可作为散热接点，由于其外表面积大，故提供一优良的散热效果。较小电性接点172通过第一开孔160a电性连接于第二导电架140及/或芯片110的主动面110a。
如图14I所示，形成至少一切割道P1经过封装体120及横向部131，使封装体120、横向部131与第一保护层160分别形成外侧面120s、131s与160s，其中横向部131的外侧面131s从封装体120的外侧面120s露出，且外侧面120s、131s与160s大致上对齐，如齐平。
请参照图15A至15B，其绘示图2A的半导体封装件200的制造过程图。
如图15A所示，可采用例如是微影工艺，形成第一线路层150横向地延伸于第一导电架130的下表面130b、芯片110的主动面110a与第二导电架140的下表面140b之间，以电性连接第一导电架130、第二导电架140与芯片110。
如图15A所示，可采用例如是微影工艺，形成第二线路层250横向地延伸于直立部132的上表面132u与第二导电架140的上表面140u之间，以电性连接第一导电架130与第二导电架140。第二线路层250包括数条第二走线251及图案走线252，其中第二走线251电性连接第一导电架130与第二导电架140，而图案走线252形成于芯片110的背面110b上，其不电性连接第二走线251，因此不具备任何电路功能，然此非用以限制本发明实施例。
第一线路层150与第二线路层250可于同一工艺中一次，或于不同工艺中分别形成。
如图15B所示，可采用例如是微影工艺，形成第一保护层160覆盖封装体120的下表面120b，其中第一保护层160具有数个第一开孔160a，其中第一开孔160a露出第一导电架130的下表面130b、第二导电架140的下表面140b及芯片110的主动面110a。
如图15B所示，可采用例如是微影工艺，形成第二保护层260覆盖封装体120的上表面120u，其中第二保护层260具有数个第二开孔260a，其中第二开孔260a露出直立部132的上表面132u、第二导电架140的上表面140u及形成于芯片110的背面110b上的图案走线252。另一实施例中，第二保护层260可露出芯片110的整个背面110b，以获得较佳的散热效果。
第一保护层160与第二保护层260可于同一工艺中一次，或于不同工艺中分别形成。
图2A的半导体封装件200的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
请参照图16A至16C，其绘示图3A的半导体封装件300的制造过程图。
如图16A所示，设置至少一主导电架130’于载板10上。主导电架130’是以例如是冲压或折弯工法另外制作后再设于载板10上。主导电架130’包括第一导电架130、连接部135与第二导电架140，其中连接部135连接第一导电架130的上缘与第二导电架140的上缘。
如图16A所示，设置至少一芯片110于载板10上，芯片110具有相对的主动面110a与背面110b，芯片110以主动面110a设于载板10上。本实施例中，芯片110的背面110b低于连接部135的下表面135b。
如图16B所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成封装体120包覆芯片110及主导电架130’。
如图16C所示，可采用例如是磨削技术，移除第一导电架130的部分材料、第二导电架140的部分材料、封装体120的部分材料与整个连接部135，以分离第一导电架130与第二导电架140。由于芯片110的背面110b低于连接部135的下表面135b，故当移除整个连接部135后，芯片110的背面110b仍受到封装体120的覆盖。
图3A的半导体封装件的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
图4的半导体封装件400的制造方法与半导体封装件200的制造方法的差异在于，在半导体封装件200形成后，可采用例如是表面贴合技术，设置主动元件411及被动元件412于半导体封装件200的第二保护层260上，其中，主动元件411及被动元件412通过第二开孔260a电性连接于第一导电架130与第二导电架140。
图5的半导体封装件500的制造方法包括:形成二半导体封装件100；然后，堆迭此二半导体封装件100，其中上方半导体封装件100的电性接点170通过下方半导体封装件100的第二开孔260a电性连接于下方半导体封装件100的第一导电架130、第二导电架140及芯片110。
请参照图17A至17B，其绘示图6的半导体封装件600的制造过程图。
如图17A所示，在移除载板10前，可采用例如是贴合或涂布技术，形成黏贴层680覆盖芯片110的背面110b、封装体120的上表面120u、直立部132的上表面132u与第二导电架140的上表面140u。
如图17B所示，可采用例如是表面贴合技术，形成散热片690黏合于黏贴层680上。通过散热片690，可将芯片110的热量快速地对流至半导体封装件的外。一实施例中，黏贴层680是导热胶，可提升对芯片110的散热效果。另一实施例中，黏贴层680是导电胶，而散热片690是导电散热片，其中散热片690通过黏贴层680电性连接于第一导电架130而接地，使散热片690成为一电磁干扰屏蔽层。
图6的半导体封装件600的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。此外，另一实施例中，散热片690可于半导体封装件100单一化后再通过模具(未绘示)形成于芯片110的背面110b、封装体120的上表面120u上、直立部132的上表面132u与第二导电架140的上表面140u上。
请参照图18，其绘示图7的半导体封装件700的制造过程图。可采用例如是上述图案化技术，移除封装体120的部分材料，而形成凹陷部120r，其中凹陷部120r位于第一导电架130与第二导电架140之间，以露出第一导电架130的侧面130s1与第二导电架140的侧面140s1，进而提升半导体封装件的散热效果。
图7的半导体封装件700的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
图8的半导体封装件800的制造方法相似于图7的半导体封装件700的制造方法，不同之处在于:半导体封装件800的制造方法更包括形成第二线路层250的步骤与形成第二保护层260的步骤，此二步骤于半导体封装件200的工艺中已说明，容此不再赘述。
请参照图19，其绘示图9的半导体封装件900的制造过程图。覆盖层980覆盖直立部132的上表面132u、第二导电架140的上表面140u、芯片110的背面110b与封装体120的上表面120u，以保护此些表面。由于覆盖层980与封装体120的材料相似，故可缩小覆盖层980与封装体120之间热膨胀系数的差异，进而降低半导体封装件的翘曲量。
图9的半导体封装件900的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
请参照图20A至20D，其绘示图10的半导体封装件1000的制造过程图。
如图20A所示，设置至少一第一导电架930及至少一第二导电架140于载板10上。第一导电架930是省略第一导电架130的横向部131，使第一导电架930形成一柱状或无折弯部的直立片状结构。由于第一导电架930与第二导电架140隔离，因此于后续平面化步骤(图20D)中不衍生移除连接部135的工时，如此可减少工艺工时及增加刀具寿命。
如图20B所示，设置至少一芯片110于载板10上。芯片110具有主动面110a，其面向载板10。
如图20C所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成封装体120包覆芯片110、第一导电架930及第二导电架140。
如图20D所示，可采用例如是平面化技术，如磨削，移除第一导电架130的部分材料、第二导电架140的部分材料、封装体120的部分材料与芯片110的部分材料，以露出芯片110的背面110b、直立部132的上表面132u与第二导电架140的上表面140u。由于在磨削前第一导电架930与第二导电架140已隔离，因此只要露出芯片110的背面110b即可停止磨削，因而可减少磨削材料，进而可减少磨削时间及提升刀具寿命。
请参照图21A至21F，其绘示图11的半导体封装件1100的制造过程图。
如图21A所示，设置至少一第一导电架130及第二导电架140于载板10上。本实施例中，第一导电架130具有相对的上表面132u(以转置后的方位来看)与下表面130b，其中第一导电架130以上表面132u设于载板10上。第二导电架140具有相对的上表面140u(以转置后的方位来看)与下表面140b，其中第二导电架140以上表面140u设于载板10上。
如图21B所示，设置至少一芯片110于载板10上，芯片110具有相对的主动面110a与背面110b，芯片110以主动面110a设于载板10上。由于芯片110的主动面110a与第一导电架130的横向部131皆接触载板10的同一侧，使芯片110以主动面110a与第一导电架130的横向部131位于最终半导体封装件的同一侧。
如图21C所示，可采用例如是压缩成型、液态封装型、注射成型或转注成型，形成封装体120包覆芯片110、第一导电架130与第二导电架140。
如图21D所示，可采用例如是平面化技术，如磨削，移除第一导电架130的部分材料、第二导电架140的部分材料、封装体120的部分材料、芯片110的部分材料整个连接部135，以露出芯片110的背面110b、第一导电架130的下表面130b与第二导电架140的下表面140b。
如图21E所示，移除载板10后，转置图21D的结构，使芯片110的主动面110a、第一导电架130的上表面132u与第二导电架140的上表面140u朝上。然后，可采用例如是微影工艺，形成第一线路层150横向地延伸于第一导电架130的上表面132u、第二导电架140的上表面140u与芯片110的主动面110a之间，以电性连接第一导电架130、第二导电架140与芯片110。
如图21F所示，可采用例如是微影工艺，形成第一保护层160覆盖封装体120的上表面120u，其中第一保护层160具有数个第一开孔160a，其露出芯片110的接垫111、第一导电架130的上表面132u与第二导电架140的上表面140u。
图11的半导体封装件1100的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
请参照图22，其绘示图12A的半导体封装件1200的制造过程图。在设置第一导电架130于载板10后，可设置被动元件1210跨接于二第一导电架130的横向部131上，以电性连接第一导电架130。
图12A的半导体封装件1200的制造方法的其余步骤相似于半导体封装件200的对应步骤，容此不再赘述。
请参照图23，其绘示图13的半导体封装件1300的制造过程图。
如图23所示，设置至少一主导电架130’于载板10上。主导电架130’具有一大面积的下表面130b，主导电架130’以下表面130b稳固地设于载板10上。
如图23所示，设置至少一芯片110于载板10上，芯片110具有相对的主动面110a与背面110b，芯片110以主动面110a设于载板10上。本实施例中，芯片的背面110b形成有保护层1310，可提升芯片110的强度或韧性，避免芯片110因为厚度薄而在后续工艺中因为热变形及/或切割力的作用而容易破坏。
图13的半导体封装件1300的制造方法的其余步骤相似于半导体封装件100的对应步骤，容此不再赘述。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (17)

1.一种半导体封装件，其特征在于，包括：
一封装体，具有一外侧面及相对的一上表面与一下表面；
一芯片，受到该封装体包覆且具有一主动面，该主动面从该封装体的该下表面露出；
一第一导电架，包括相连接的一直立部及一横向部，该直立部从该封装体的该上表面延伸至该封装体的该下表面，该横向部从该直立部横向地延伸至该封装体的该外侧面并具有一外侧面及一下表面，该横向部的该外侧面从该封装体的该外侧面露出，而该横向部的该下表面从该封装体的该下表面露出；
一第二导电架，与该第一导电架隔离且具有一下表面，该第二导电架的该下表面从该封装体的该下表面露出；以及
一第一线路层，横向地延伸于该第二导电架的该下表面与该芯片的该主动面之间，以电性连接该第二导电架与该芯片。
2.如权利要求1所述的半导体封装件，其特征在于，该直立部具有一下表面，该半导体封装件更包括：
一较大电性接点，形成于该横向部的该下表面与该直立部的该下表面上；以及
一较小电性接点，形成于该第二导电架的该下表面与该芯片的该主动面的一者。
3.如权利要求1所述的半导体封装件，其特征在于，该横向部的该外侧面与该封装体的该外侧面对齐。
4.如权利要求1所述的半导体封装件，其特征在于，更包括：
一被动元件，设于该横向部的上表面上并受到该封装体的包覆。
5.如权利要求1所述的半导体封装件，其特征在于，该芯片具有一相对该主动面的背面，该直立部与该第二导电架各具有一上表面，该芯片的该背面、该直立部的该上表面、该第二导电架的该上表面与该封装体的该上表面对齐。
6.如权利要求1所述的半导体封装件，其特征在于，该直立部具有一外侧面，该横向部具有一上表面，该封装体包覆该直立部的该外侧面与该横向部的该上表面。
7.如权利要求1所述的半导体封装件，其特征在于，该芯片具有相对该主动面的一背面，且该背面从该封装体的该上表面露出，更包括：
一第二线路层，横向地延伸于该直立部的上表面、该芯片的该背面与该第二导电架的上表面之间，以电性连接该第一导电架与该第二导电架。
8.如权利要求1所述的半导体封装件，其特征在于，该芯片更具有相对该主动面的一背面，该半导体封装件更包括：
一保护层，形成于该芯片的该背面上。
9.如权利要求1所述的半导体封装件，其特征在于，更包括：
一第二线路层，横向地延伸于该直立部的上表面与该第二导电架的上表面之间，以电性连接该第一导电架与该第二导电架。
10.如权利要求1所述的半导体封装件，其特征在于，该封装体具有一凹陷部，该凹陷部位于该第一导电架与该第二导电架之间。
11.一种半导体封装件的制造方法，其特征在于，包括：
设置一主导电架于一载板上，该主导电架包括一第一导电架、一连接部与一第二导电架，该连接部连接该第一导电架与该第二导电架，该第一导电架包括相连接的一横向部及一直立部，该横向部具有一下表面，该横向部以该下表面设于该载板上；
设置一芯片于该载板上，该芯片具有一主动面，该芯片以该主动面设于该载板上；
形成一封装体包覆该芯片及该主导电架，其中该连接部的一上表面是被该封装体包覆；
移除该连接部与部分的该封装体，以分离该第一导电架与该第二导电架；
移除该载板，以露出该横向部的一下表面、该第二导电架的一下表面及该封装体的一下表面；
形成一第一线路层延伸于该第二导电架的该下表面与该芯片的该主动面之间，以电性连接该第二导电架与该芯片；以及
形成一切割道经过该封装体及该横向部，使该封装体与该横向部各形成一外侧面，其中该横向部的该外侧面从该封装体的该外侧面露出。
12.如权利要求11所述的制造方法，其特征在于，于移除该载板后，该直立部的一下表面是露出，该制造方法更包括：
形成一较大电性接点于该横向部的该下表面与该直立部的该下表面上；以及
形成一较小电性接点于该第二导电架的该下表面与该芯片的该主动面上的一者。
13.如权利要求11所述的制造方法，其特征在于，该芯片更具有一相对该主动面的背面，该制造方法更包括：
形成一保护层于该芯片的该背面上。
14.如权利要求11所述的制造方法，其特征在于，于移除该连接部与部分的该封装体的步骤中更包括：
移除该直立部的部分材料及该第二导电架的部分材料，使该直立部与该第二导电架各形成一上表面；
该制造方法更包括：
形成一第二线路层延伸于该直立部的该上表面与该第二导电架的该上表面之间，以电性连接该直立部与该第二导电架。
15.如权利要求14所述的制造方法，其特征在于，更包括：
形成一覆盖层覆盖该直立部的该上表面、该第二导电架的该上表面与该封装体的该上表面。
16.如权利要求11所述的制造方法，其特征在于，更包括：
形成一凹陷部于该封装体，其中该凹陷部位于该第一导电架与该第二导电架之间。
17.一种半导体封装件，其特征在于，包括：
一封装体，具有一外侧面及相对的一上表面与一下表面；
一芯片，受到该封装体包覆且具有一主动面，该主动面从该封装体的该上表面露出；
一第一导电架，包括相连接的一直立部及一横向部，该直立部从该封装体的该上表面延伸至该封装体的该下表面，该横向部从该直立部横向地延伸至该封装体的该外侧面并具有一外侧面及一上表面，该横向部的该外侧面从该封装体的该外侧面露出，而该横向部的该上表面从该封装体的该上表面露出；
一第二导电架，与该第一导电架隔离且具有一下表面，该第二导电架的该下表面从该封装体的该下表面露出；以及
一第一线路层，横向地延伸于该第二导电架的该上表面与该芯片的该主动面之间，以电性连接该第二导电架与该芯片。
CN201310409372.5A 2013-09-09 2013-09-09 半导体封装件及其制造方法 Active CN104425425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310409372.5A CN104425425B (zh) 2013-09-09 2013-09-09 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310409372.5A CN104425425B (zh) 2013-09-09 2013-09-09 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN104425425A true CN104425425A (zh) 2015-03-18
CN104425425B CN104425425B (zh) 2018-02-06

Family

ID=52974032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310409372.5A Active CN104425425B (zh) 2013-09-09 2013-09-09 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN104425425B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017048615A1 (en) * 2015-09-15 2017-03-23 Qualcomm Incorporated Semiconductor package interconnect
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法
WO2021189292A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 一种芯片结构及芯片制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102002A1 (en) * 2007-10-23 2009-04-23 Micron Technology, Inc. Packaged semiconductor assemblies and associated systems and methods
CN101764126A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的多芯片半导体封装构造及导线架
CN101866867A (zh) * 2010-06-18 2010-10-20 日月光封装测试(上海)有限公司 无外引脚半导体封装构造的导线架制造方法
CN102044445A (zh) * 2010-10-26 2011-05-04 日月光封装测试(上海)有限公司 无外引脚半导体封装构造的导线架制造方法
US20110285009A1 (en) * 2010-05-24 2011-11-24 Chi Heejo Integrated circuit packaging system with dual side connection and method of manufacture thereof
DE102011018851A1 (de) * 2011-04-27 2012-10-31 Texas Instruments Deutschland Gmbh Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102002A1 (en) * 2007-10-23 2009-04-23 Micron Technology, Inc. Packaged semiconductor assemblies and associated systems and methods
CN101764126A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的多芯片半导体封装构造及导线架
US20110285009A1 (en) * 2010-05-24 2011-11-24 Chi Heejo Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN101866867A (zh) * 2010-06-18 2010-10-20 日月光封装测试(上海)有限公司 无外引脚半导体封装构造的导线架制造方法
CN102044445A (zh) * 2010-10-26 2011-05-04 日月光封装测试(上海)有限公司 无外引脚半导体封装构造的导线架制造方法
DE102011018851A1 (de) * 2011-04-27 2012-10-31 Texas Instruments Deutschland Gmbh Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017048615A1 (en) * 2015-09-15 2017-03-23 Qualcomm Incorporated Semiconductor package interconnect
US9806052B2 (en) 2015-09-15 2017-10-31 Qualcomm Incorporated Semiconductor package interconnect
TWI637536B (zh) * 2017-02-24 2018-10-01 矽品精密工業股份有限公司 電子封裝結構及其製法
WO2021189292A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 一种芯片结构及芯片制备方法

Also Published As

Publication number Publication date
CN104425425B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
JP4557186B2 (ja) 無線ｉｃデバイスとその製造方法
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
CN110931453B (zh) 芯片封装、封装基板及封装基板的制造方法
US7956453B1 (en) Semiconductor package with patterning layer and method of making same
EP2513968B1 (en) Panel based lead frame packaging method and device
JP2009514237A (ja) 金属立方形半導体デバイスおよび方法
CN100377351C (zh) 集成电路和分层引线框封装
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
CN104716127A (zh) 芯片封装结构
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
KR20140116357A (ko) 코어리스 집적회로 패키지 시스템 및 그 제조 방법
KR20150130660A (ko) 반도체 패키지 및 그의 제조 방법
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
CN109698177A (zh) 半导体装置封装及其制造方法
CN105321900A (zh) 用于集成电路封装的暴露的、可焊接的散热器
US7573131B2 (en) Die-up integrated circuit package with grounded stiffener
CN104425425A (zh) 半导体封装件及其制造方法
KR101391089B1 (ko) 반도체 패키지 및 그 제조방법
CN105321901A (zh) 用于倒装芯片封装的暴露的、可焊接的散热器
CN102655715A (zh) 柔性印刷电路板及其制造方法
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
CN104576402A (zh) 封装载板及其制作方法
JP2008198916A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant