CN101764126A - 无外引脚的多芯片半导体封装构造及导线架 - Google Patents

无外引脚的多芯片半导体封装构造及导线架 Download PDF

Info

Publication number
CN101764126A
CN101764126A CN200810207570A CN200810207570A CN101764126A CN 101764126 A CN101764126 A CN 101764126A CN 200810207570 A CN200810207570 A CN 200810207570A CN 200810207570 A CN200810207570 A CN 200810207570A CN 101764126 A CN101764126 A CN 101764126A
Authority
CN
China
Prior art keywords
chip
contact
lead frame
height
nothing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810207570A
Other languages
English (en)
Other versions
CN101764126B (zh
Inventor
许宏达
周若愚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ase Assembly & Test (shanghai) Ltd
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN2008102075702A priority Critical patent/CN101764126B/zh
Publication of CN101764126A publication Critical patent/CN101764126A/zh
Application granted granted Critical
Publication of CN101764126B publication Critical patent/CN101764126B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种无外引脚的多芯片半导体封装构造及导线架，其是在一导线架上形成具有不同高度的至少一组第一接点及至少一组第二接点，其围绕排列在一预设芯片放置区的周围，所述芯片放置区用以放置一第一芯片及堆迭一第二芯片，所述第一接点通过数个第一电性连接元件电性连接到高度最相近的所述第一芯片的有源表面，所述第二接点通过数个第二电性连接元件电性连接到高度最相近的所述第二芯片的有源表面，因而实现以四方扁平无外引脚(QFN)封装构造的导线架为基础架构出一种具有多个堆迭芯片的全新多芯片模块构造。

Description

无外引脚的多芯片半导体封装构造及导线架
【技术领域】
本发明是有关于一种无外引脚的多芯片半导体封装构造及导线架，特别是有关于一种用以承载多个芯片的四方扁平无外引脚(QFN)封装构造及导线架。
【背景技术】
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装构造。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可将其细分为堆迭芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的封装体，接着再于封装体的封装胶体上表面堆迭另一完整的第二封装体，第二封装体会透过适当的转接元件(例如锡球)电性连接至封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是更进一步利用另一封装胶体将第二封装体、转接元件及封装体的原封装胶体等一起包埋固定在封装体的基板上，因而成为一复合封装构造。
上述多芯片模块(multi chip module，MCM)都是以基板为基础来架构出高密度封装构造。除此之外，请参照图1A及1B所示，亦存在一种四方扁平无外引脚封装构造(quad flat no-lead package，QFN)，其属于一种小型化的封装构造，其中图1A所示的是一种具有单组接点的单芯片四方扁平无外引脚封装构造，其具有体积小型化的优点；以及，图1B所示的是一种具有多组接点的单芯片四方扁平无外引脚封装构造，其进一步具有提高接点布局密度的优点，故可以提供相似于上述系统封装所达到的高密度封装效果。
请参照图1A及1B所示，具有单组或多组接点的单芯片四方扁平无外引脚封装构造主要包含一导线架(leadframe)11、一芯片12、数条导线13及一封装胶体14。所述导线架11包含一芯片承座111及数个接点112，其中所述数个接点112以单组或多组方式环绕排列在所述芯片承座111的周围。所述芯片12设置于所述芯片承座111上，且所述芯片12利用所述数条导线13分别电性连接到所述数个接点112上。所述封装胶体14用以包埋保护所述芯片12、导线13及所述导线架11的一部分表面，仅在所述封装胶体14的下表面裸露出所述芯片承座111及所述数个接点112的下表面。因此，所述数个接点112的下表面通过适当处理后，即可做为四方扁平无外引脚封装构造的输入/输出端子。
虽然图1B所示的单芯片四方扁平无外引脚封装构造因具有多组接点112而有利于达到高接脚密度封装目的，但是当所述接点112的组数(亦即排数)大于4组或更多时，将使得所述导线13的打线(wire bonding)程序变得复杂及困难，也就是存在所述导线13过长、单一导线13所需的弯折点变多以及所述导线13之间的交错排列复杂等技术问题，而使得耗量成本及设计困难度提高。同时，在进行所述封装胶体14的封胶(molding)程序时，流动的封装材料将容易推动过长的导线13，造成相邻的所述导线13互相接触导致短路，因而提高不良品的问题。
故，有必要提供一种无外引脚的多芯片半导体封装构造，以解决现有四方扁平无外引脚(QFN)封装技术应用在多芯片模块领域时所存在的高密度封装问题。
【发明内容】
本发明的主要目的在于提供一种无外引脚的多芯片半导体封装构造，其是以四方扁平无外引脚(QFN)封装构造的导线架为基础架构出具有多个堆迭芯片的全新多芯片模块构造，进而扩大四方扁平无外引脚(QFN)封装构造的应用范围及符合高密度封装的需求。
本发明的次要目的在于提供一种无外引脚的多芯片半导体封装构造，其是在导线架上形成至少二种不同高度的接点，每一种高度的接点通过导线分别电性连接到高度最相近的第一芯片或堆迭其上的第二芯片的有源表面，因而减少导线长度、降低导线成本、增加高密度封装的可靠性及提升高密度封装的良品率(yield)。
本发明的另一目的在于提供一种无外引脚的多芯片半导体封装构造，其中第一芯片及堆迭在其上方的第二芯片可选自打线型(wire bonding)芯片或倒装型芯片(flip chip，FC)，因而增加高密度封装的设计裕度。
为达成本发明的前述目的，本发明提供一种无外引脚的多芯片半导体封装构造，其特征在于：所述无外引脚的多芯片半导体封装构造包括：一导线架、一第一芯片、数个第一电性连接元件、一第二芯片、数个第二电性连接元件及一封装胶体。所述导线架具有一预设芯片放置区、至少一组第一接点及至少一组第二接点，所述第一接点围绕排列在所述芯片放置区的周围，所述第二接点围绕排列在所述第一接点的周围，且所述第一接点的高度小于所述第二接点的高度。所述第一芯片置于所述预设芯片放置区，且所述第一芯片具有一有源表面，其利用所述第一电性连接元件电性连接所述第一接点的第一端。所述第二芯片堆迭在所述第一芯片上，且所述第二芯片具有一有源表面，其利用所述第二电性连接元件电性连接所述第二接点的第一端。所述封装胶体包埋所述第一芯片、所述第一电性连接元件、所述第二芯片、所述第二电性连接元件、所述第一接点及所述第二接点，并裸露所述第一接点的一第二端及所述第二接点的一第二端。
在本发明的一实施例中，所述第一接点的第一端的高度相对接近于所述第一芯片的有源表面的高度。
在本发明的一实施例中，所述第二接点的第一端的高度相对接近于所述第二芯片的有源表面的高度。
在本发明的一实施例中，所述导线架另包含一芯片承座，以承载所述第一芯片。
在本发明的一实施例中，所述第一芯片另通过所述第一电性连接元件电性连接到所述芯片承座上，该芯片承座下表面裸露于封胶体之外。
在本发明的一实施例中，所述第二芯片另通过所述第二电性连接元件电性连接到所述芯片承座上。
在本发明的一实施例中，所述封装胶体的下表面裸露所述第一芯片的下表面。
在本发明的一实施例中，所述第一电性连接元件与所述第二电性连接元件分别选自导线或凸块。
在本发明的一实施例中，所述第一接点的第一端及/或第二端具有至少一层的助焊层。
在本发明的一实施例中，所述第二接点的第一端及/或第二端具有至少一层的助焊层。
在本发明的一实施例中，所述助焊层选自镍、金、锡、银、有机保焊剂(organic solderability preservatives，OSP)或其复合层。
在本发明的一实施例中，所述导线架另具有至少一组第三接点，所述第三接点的高度大于所述第二接点的高度；以及所述无外引脚的多芯片半导体封装构造另包含一第三芯片及数个第三电性连接元件；所述第三芯片堆迭在所述第二芯片上，且所述第三芯片具有一有源表面，其利用所述第三电性连接元件电性连接所述第三接点的一第一端。
在本发明的一实施例中，所述第三电性连接元件选自导线或凸块。
在本发明的一实施例中，所述第三接点的第一端的高度相对接近于所述第三芯片的有源表面的高度。
再者，本发明提供另一种无外引脚的多芯片半导体封装构造的导线架，其特征在于：所述导线架包括：一预设芯片放置区、至少一组第一接点及至少一组第二接点。所述第一接点围绕排列在所述芯片放置区的周围。所述第二接点围绕排列在所述第一接点的周围。所述第一接点的高度小于所述第二接点的高度。
在本发明的一实施例中，另包含一基材，用以承载所述的第一接点和所述的第二接点，所述基材为一金属基材或一胶膜。
在本发明的一实施例中，所述芯片放置区凸设形成有一芯片承座。
在本发明的一实施例中，所述导线架另具有至少一组第三接点，所述第三接点凸设形成在所述基材上，所述第三接点的高度大于所述第二接点的高度，且所述第三接点围绕组列在所述第二接点的周围。
【附图说明】
图1A及1B是现有具有单组或多组接点的单芯片四方扁平无外引脚封装构造的示意图。
图2A、2B及2C是本发明第一实施例的无外引脚的多芯片半导体封装构造及导线架的制造流程示意图。
图3A及3B是本发明第二实施例的无外引脚的多芯片半导体封装构造及导线架的示意图。
图4A及4B是本发明第三实施例的无外引脚的多芯片半导体封装构造及导线架的示意图。
图5A及5B是本发明第四实施例的无外引脚的多芯片半导体封装构造及导线架的示意图。
【具体实施方式】
本实施例将会结合图示对本发明作详细介绍。下列各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」或「右」等，仅是参考附加图式的方向。因此，使用的方向用语是用来辅助说明相关构造，而非用来限制本发明。
请参照图2A、2B及2C所示，其揭示本发明第一实施例的无外引脚的多芯片半导体封装构造及导线架的制造流程示意图，其是用以举例说明本发明第一实施例的无外引脚的多芯片半导体封装构造及导线架的可能制造方法，但本发明的无外引脚的多芯片半导体封装构造及导线架仍可能由其他制造方法加以制备，并不限于此，于此合先叙明。
请参照图2A所示，本发明第一实施例的无外引脚的多芯片半导体封装构造的制造方法第一步骤为：准备一基材2，并在所述基材2上形成至少一组第一接点21、至少一组第二接点22及一芯片承座23(亦即一预设芯片放置区)。在本步骤中，所述基材2是一金属基材，其是导线架20的加工期间半成品样态。所述基材2优选为由铜、镍、铝、等效金属或其合金制成的板体，本发明可在同一基材2上定义出数个导线架20，以在后续程序中同步形成数个无外引脚的多芯片半导体封装构造。本发明可利用现有光刻胶程序在所述基材2的上表面形成一图案化的光刻胶(未绘示)，再利用适当蚀刻液蚀刻加工所述基材2，以蚀刻形成数个沟槽(未标示)用以区隔及定义所述第一接点21、所述第二接点22及所述芯片承座23。也就是，本发明可以通过实施数次不同的图案化光刻胶程序，以逐一定义出所述第一接点21、所述第二接点22及所述芯片承座23的不同高度。或者，本发明亦可通过电镀，激光切割，锻压(forging)或铸造(casting)的方式定义出所述第一接点21、所述第二接点22及所述芯片承座23的不同高度。在另一实施例中，所述基材2亦可为一胶膜(未绘示)，其上表面结合一金属板(未绘示)，所述金属板可利用图案化的光刻胶及蚀刻程序加以直接贯穿，以定义形成所述第一接点21、所述第二接点22及所述芯片承座23。在本实施例中，所述第一接点21的高度小于所述第二接点22的高度，但所述第一接点21的高度优选大于所述芯片承座23的高度。所述第一接点21的组数为1组，但不限于此。所述第二接点22的组数为1组，但不限于此。所述第一接点21及第二接点22凸设形成在所述基材2上，所述第一接点21围绕排列在所述芯片承座23(亦即芯片放置区)的周围，及所述第二接点22围绕排列在所述第一接点21的周围。另外，在某些产品中，所述基材2可省略设置所述芯片承座23，仅是预留一上表面沟槽空间(未绘示)做为一芯片放置区。
请参照图2B所示，本发明第一实施例的无外引脚的多芯片半导体封装构造的制造方法第二步骤为：将至少一第一芯片3放置在所述基材2上，并利用数个第一电性连接元件4电性连接所述第一接点21的一第一端211(亦即顶端)。在本步骤中，若所述基材2设有所述芯片承座23，则将所述第一芯片3通过液态黏胶或固态胶带(未标示)放置在所述芯片承座23上；若所述基材2未设所述芯片承座23，则将所述第一芯片3利用类似方法放置在所述第一接点21之间形成的芯片放置区(未绘示)上。在本实施例中，所述第一电性连接元件4选自导线，例如金线或铜线等。所述第一电性连接元件4连接在所述第一芯片3的有源表面(未标示)的数个焊垫(未绘示)及所述第一接点21的第一端211之间。在本发明中，所述第一接点21的第一端211的高度优选为大致等于所述第一芯片3的有源表面的高度，以尽可能减少所述第一电性连接元件4(亦即导线)的长度，以相对降低电性连接的成本。
请再参照图2B所示，本发明第一实施例的无外引脚的多芯片半导体封装构造的制造方法第三步骤为：将至少一第二芯片5堆迭放置在所述第一芯片3上，并利用数个第二电性连接元件6电性连接所述第二接点22的一第一端221(亦即顶端)。在本步骤中，所述第二芯片5的尺寸可选择小于或等于所述第一芯片3的尺寸。所述第二芯片5通过液态黏胶或固态胶带(未标示)堆迭放置在所述第一芯片3的有源表面上。在本实施例中，所述第二电性连接元件6选自导线，例如金线或铜线等。所述第二电性连接元件6连接在所述第二芯片5的有源表面(未标示)的数个焊垫(未绘示)及所述第二接点22的第一端221之间。在本发明中，所述第二接点22的第一端221的高度优选为大致等于所述第二芯片5的有源表面的高度，以尽可能减少所述第二电性连接元件6(亦即导线)的长度，以相对降低电性连接的成本。
请再参照图2B所示，本发明第一实施例的无外引脚的多芯片半导体封装构造的制造方法第四步骤为：利用一封装胶体7包埋所述第一芯片3、所述第一电性连接元件4、所述第二芯片5、所述第二电性连接元件6、所述第一接点21、所述第二接点22及所述芯片承座23。在本步骤中，所述封装胶体7可选自以环氧树脂为基础的胶材。在完成封胶程序后，所述第一接点21的第一端211(亦即顶端)及所述第二接点22的第一端221被所述封装胶体7所包埋。在整体半成品封装构造的下表面，则是裸露出所述基材2。
请参照图2C所示，本发明第一实施例的无外引脚的多芯片半导体封装构造的制造方法第五步骤为：去除所述基材2的多余部分，以电性分离所述第一接点21、所述第二接点22及所述芯片承座23，并裸露所述第一接点21的一第二端212(亦即底端)、所述第二接点22的一第二端222(亦即底端)及所述芯片承座23的底面。在本步骤中，本发明可通过机械研磨或化学蚀刻的方式去除所述基材2的多余部分，亦即未定义成所述第一接点21、所述第二接点22及所述芯片承座23的基材2部分。在去除所述基材2的多余部分后，可以定义出所述第一接点21的第二端212、所述第二接点22的第二端222及所述芯片承座23的底面，并电性分离所述第一接点21、所述第二接点22及所述芯片承座23，同时由所述第一接点21、所述第二接点22及所述芯片承座23共同定义形成一导线架20。此外，若是利用化学蚀刻去除所述基材2的多余部分，则所述第一接点21的第二端212、所述第二接点22的第二端222及所述芯片承座23的底面可能轻微凸出于所述封装胶体7的底表面。
请再参照图2C所示，在完成第五步骤后，本发明亦可选择在所述第一接点21的第二端212与所述第二接点22的第二端222进一步形成至少一层的助焊层24，所述助焊层24可选自镍、金、锡、银、有机保焊剂(organicsolderability preservatives，OSP)或其复合层，例如选自电镀镍层、电镀金层、无电镀镍化金层(electroless Ni/Au)、浸镀银(immersion silver)、浸镀锡(immersion tin)、有机保焊剂或其复合层等，但并不限于此。接着，若一开始是在同一基材2上定义出数个导线架20，则需要切割上述半成品封装构造，以分离成数个无外引脚的多芯片半导体封装构造。在切割时，可通过机械刀具、激光(laser)或高压水刀等方式切割所述封装胶体7，以分离成数个无外引脚的多芯片半导体封装构造。如图2C所示，每一个所述无外引脚的多芯片半导体封装构造皆包括：一导线架20、一第一芯片3、数个第一电性连接元件4、一第二芯片5、数个第二电性连接元件6及一封装胶体7。所述导线架20具有至少一组第一接点21及至少一组第二接点22及一芯片承座23(亦即预设芯片放置区)，所述第一接点21围绕排列在所述芯片承座23的周围，所述第二接点23围绕排列在所述第一接点21的周围，且所述第一接点21的高度小于所述第二接点22的高度。所述第一芯片3置于所述预芯片承座23，并具有一有源表面(未标示)，其高度相对接近于所述第一接点21的一第一端211的高度，并利用所述第一电性连接元件4电性连接所述第一接点21的第一端211。所述第二芯片5堆迭在所述第一芯片3上，且所述第二芯片5具有一有源表面(未标示)，其高度相对接近于所述第二接点22的一第一端221的高度，并利用所述第二电性连接元件6电性连接所述第二接点22的第一端221。所述封装胶体7包埋所述第一芯片3、所述第一电性连接元件4、所述第二芯片5、所述第二电性连接元件6、所述第一接点21及所述第二接点22，并裸露所述第一接点21的一第二端212及所述第二接点22的一第二端222。通过上述架构，所述第一芯片3及所述第二芯片5可分别利用所述第一接点21的第二端212及所述第二接点22的第二端222做为输入/输出端，以便电性连接一外部电子元件(未绘示)，例如主机板等。
请参照图3A及3B所示，其揭示本发明第二实施例的无外引脚的多芯片半导体封装构造及导线架的示意图。本发明第二实施例大致相同于本发明第一实施例，其沿用相同图号并可由相似制造方法加以制造，但本发明第二实施例与第一实施例的差异特征在于：本发明第二实施例的所述导线架20可具有至少三种或以上的不同高度的接点，以电性连接至少三个或以上的芯片。例如：所述导线架20另具有至少一组第三接点25，所述第三接点25的高度大于所述第二接点22的高度，及所述第三接点25的组数为1组，但不限于此。所述第三接点25凸设形成在所述基材2上，所述第三接点25围绕排列在所述第二接点22的周围。再者，所述无外引脚的多芯片半导体封装构造另包含一第三芯片8及数个第三电性连接元件9；所述第三芯片8堆迭在所述第二芯片5上，所述第三芯片8的尺寸可选择小于或等于所述第二芯片5的尺寸。所述第三芯片8具有一有源表面(未标示)，其高度相对接近于所述第三接点25的一第一端251的高度，并利用所述第三电性连接元件9电性连接所述第三接点25的第一端251。所述第三电性连接元件9优选为导线，例如金线或铜线等。所述第三接点25的第一端251的高度优选是等于所述第三芯片8的有源表面的高度，以尽可能减少所述第三电性连接元件9(亦即导线)的长度，以相对降低电性连接的成本。所述第三接点25的一第二端252露出于所述封装胶体7的底面。通过上述架构，所述第一芯片3、所述第二芯片5及所述第三芯片3可分别利用所述第一接点21的第二端212、所述第二接点22的第二端222及所述第三接点25的第二端252做为输入/输出端，以便电性连接一外部电子元件(未绘示)，例如主机板等。再者，在本实施例中，所述第一芯片3可以通过所述第一电性连接元件4电性连接到所述芯片承座23上，该承座下表面裸露于封胶体之外，以达到接地的作用。相似的，所述第二芯片5也可以通过所述第二电性连接元件6电性连接到所述芯片承座23上(未绘示)；或者，所述第三芯片8也可以通过所述第三电性连接元件9电性连接到所述芯片承座23上(未绘示)。
请参照图4A及4B所示，其揭示本发明第三实施例的无外引脚的多芯片半导体封装构造及导线架的示意图。本发明第三实施例大致相同于本发明第一实施例，其沿用相同图号并可由相似制造方法加以制造，但本发明第三实施例与第一实施例的差异特征在于：本发明第三实施例的基材2未设所述芯片承座23，只是将所述第一芯片3放置在所述第一接点21之间形成的芯片放置区(未绘示)上，因此在完成封装后，所述导线架20不具有所述芯片承座23，所述至少一第一芯片3的背面会露出在所述封装胶体7的底表面上。所述导线架20具有二组或以上的所述第一接点21，以通过数个第一电性连接元件4电性连接所述第一芯片3，同时另具有二组或以上的所述第二接点22，以通过数个第二电性连接元件6电性连接所述第二芯片5。通过上述架构，所述第一芯片3及所述第二芯片5可分别利用所述第一接点21的第二端212及所述第二接点22的第二端222做为输入/输出端，以便电性连接一外部电子元件(未绘示)，例如主机板等。
请参照图5A及5B所示，其揭示本发明第四实施例的无外引脚的多芯片半导体封装构造及导线架的示意图。本发明第四实施例大致相同于本发明第三实施例，其沿用相同图号并可由相似制造方法加以制造，但本发明第四实施例与第三实施例的差异特征在于：本发明第四实施例的基材2(亦即导线架20)同样未设所述芯片承座23，及所述基材2(亦即导线架20)设置有二组或以上的第一接点21及二组或以上的第二接点22。但是，所述无外引脚的多芯片半导体封装构造设置的第一芯片3’是选自倒装型芯片(flip chip，FC)，其中所述第一电性连接元件4’选自凸块(bump)，例如锡凸块或金凸块等。所述第一芯片3’利用所述第一电性连接元件4’电性连接在所述第一接点21的第一端211上方。另外，所述第二芯片5堆迭在所述第一芯片3’上，所述第二芯片5的尺寸可选择小于或等于所述第一芯片3’的尺寸。所述第二芯片5具有一有源表面(未标示)，其利用所述第二电性连接元件6电性连接所述第二接点22的一第一端222。此外，在某些产品中，所述第二芯片5亦可选自倒装型芯片(未绘示)，其中所述第二电性连接元件6选自凸块，此时所述第二芯片5利用所述第二电性连接元件6直接设置在数个所述第二接点22的第一端221上方；此种设置方法有利于以邻接排列方式设置二个或以上的第二芯片5。
如上所述，相较于现有具有多组接点的单芯片四方扁平无外引脚封装构造因受到导线的打线限制，而无法再进一步提高接脚组数，导致不利于提升高接脚密度封装的良品率(yield)，第2至5图的本发明以四方扁平无外引脚(QFN)封装构造的导线架20为基础架构出一种具有多个堆迭芯片的全新多芯片模块构造，其确实有利于扩大四方扁平无外引脚(QFN)封装构造的应用范围及符合高密度封装的需求。本发明是在导线架20上形成不同高度的第一接点21及第二接点22，所述第一接点21通过所述第一电性连接元件(如导线)4电性连接到高度最相近的所述第一芯片3的有源表面，因而减少导线长度、降低导线成本、增加高密度封装的可靠性，且亦有利于提升高密度封装的良品率。再者，所述第一芯片3及堆迭在其上方的第二芯片5可选自打线型(wirebonding)芯片或倒装型芯片(flip chip，FC)，因而亦有利于增加高密度封装的设计裕度。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种无外引脚的多芯片半导体封装构造，其特征在于：所述无外引脚的多芯片半导体封装构造包括：
一导线架，具有：
一预设芯片放置区；
至少一组第一接点，所述第一接点围绕排列在所述芯片放置区的周围；
至少一组第二接点，所述第二接点围绕排列在所述第一接点的周围，且所述第一接点的高度小于所述第二接点的高度；
一第一芯片，置于所述预设芯片放置区，且所述第一芯片具有一有源表面；
一第二芯片，堆迭在所述第一芯片上，且所述第二芯片具有一有源表面；
数个第一电性连接元件，电性连接所述第一芯片的有源表面及所述第一接点的第一端；
数个第二电性连接元件，电性连接所述第二芯片的有源表面及所述第二接点的第一端；及
一封装胶体，包埋所述第一芯片、所述第一电性连接元件、所述第二芯片、所述第二电性连接元件、所述第一接点及所述第二接点，并裸露所述第一接点的一第二端及所述第二接点的一第二端。
2.如权利要求1所述的无外引脚的多芯片半导体封装构造，其特征在于：所述第一接点的第一端的高度相对接近于所述第一芯片的有源表面的高度；及所述第二接点的第一端的高度相对接近于所述第二芯片的有源表面的高度。
3.如权利要求1所述的无外引脚的多芯片半导体封装构造，其特征在于：所述导线架另包含一芯片承座，以承载所述第一芯片。
4.如权利要求3所述的无外引脚的多芯片半导体封装构造，其特征在于：所述第一芯片另通过所述第一电性连接元件电性连接到所述芯片承座上，所述的芯片承座的下表面裸露于封胶体之外；或所述第二芯片另通过所述第二电性连接元件电性连接到所述芯片承座上。
5.如权利要求1所述的无外引脚的多芯片半导体封装构造，其特征在于：所述封装胶体的下表面裸露所述第一芯片的下表面。
6.如权利要求1所述的无外引脚的多芯片半导体封装构造，其特征在于：所述导线架另具有至少一组第三接点，所述第三接点的高度大于所述第二接点的高度；以及所述无外引脚的多芯片半导体封装构造另包含一第三芯片及数个第三电性连接元件；所述第三芯片堆迭在所述第二芯片上，且所述第三芯片具有一有源表面，其利用所述第三电性连接元件电性连接所述第三接点的第一端。
7.一种无外引脚的半导体封装构造的导线架，其特征在于：所述导线架包括：
一预设芯片放置区；
至少一组第一接点，所述第一接点围绕排列在所述芯片放置区的周围；及
至少一组第二接点，所述第二接点围绕排列在所述第一接点的周围，且所述第一接点的高度小于所述第二接点的高度。
8.如权利要求7所述的无外引脚的半导体封装构造的导线架，包含一基材，用以承载所述的第一接点和所述的第二接点，所述基材为一金属基材或一胶膜。
9.如权利要求7所述的无外引脚的半导体封装构造的导线架，其特征在于：所述芯片放置区凸设形成有一芯片承座。
10.如权利要求7所述的无外引脚的半导体封装构造的导线架，其特征在于：具有至少一组第三接点，所述第三接点的高度大于所述第二接点的高度，且所述第三接点围绕排列在所述第二接点的周围。
CN2008102075702A 2008-12-23 2008-12-23 无外引脚的多芯片半导体封装构造及导线架 Expired - Fee Related CN101764126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102075702A CN101764126B (zh) 2008-12-23 2008-12-23 无外引脚的多芯片半导体封装构造及导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102075702A CN101764126B (zh) 2008-12-23 2008-12-23 无外引脚的多芯片半导体封装构造及导线架

Publications (2)

Publication Number Publication Date
CN101764126A true CN101764126A (zh) 2010-06-30
CN101764126B CN101764126B (zh) 2012-08-22

Family

ID=42495196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102075702A Expired - Fee Related CN101764126B (zh) 2008-12-23 2008-12-23 无外引脚的多芯片半导体封装构造及导线架

Country Status (1)

Country Link
CN (1) CN101764126B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569101A (zh) * 2010-12-15 2012-07-11 南茂科技股份有限公司 无外引脚封装结构及其制作方法
CN102683230A (zh) * 2012-05-30 2012-09-19 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
CN104425425A (zh) * 2013-09-09 2015-03-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104217965B (zh) * 2013-05-29 2017-05-10 南茂科技股份有限公司 芯片堆叠封装体及其制作方法
CN109478041A (zh) * 2016-07-20 2019-03-15 华为技术有限公司 智能手表及智能手表的组装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569101A (zh) * 2010-12-15 2012-07-11 南茂科技股份有限公司 无外引脚封装结构及其制作方法
CN102569101B (zh) * 2010-12-15 2014-05-21 南茂科技股份有限公司 无外引脚封装结构及其制作方法
CN102683230A (zh) * 2012-05-30 2012-09-19 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
CN102683230B (zh) * 2012-05-30 2015-06-17 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
CN104217965B (zh) * 2013-05-29 2017-05-10 南茂科技股份有限公司 芯片堆叠封装体及其制作方法
CN104425425A (zh) * 2013-09-09 2015-03-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104425425B (zh) * 2013-09-09 2018-02-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN109478041A (zh) * 2016-07-20 2019-03-15 华为技术有限公司 智能手表及智能手表的组装方法
CN109478041B (zh) * 2016-07-20 2020-03-20 华为技术有限公司 智能手表及智能手表的组装方法

Also Published As

Publication number Publication date
CN101764126B (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN101764127B (zh) 无外引脚的半导体封装体及其堆迭构造
US7825521B2 (en) Stack die packages
US7517733B2 (en) Leadframe design for QFN package with top terminal leads
US8575762B2 (en) Very extremely thin semiconductor package
US6864566B2 (en) Duel die package
US7968376B2 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
CN101752353B (zh) 多芯片半导体封装构造
US7622800B2 (en) Stacked semiconductor packages and method therefor
US20070052079A1 (en) Multi-chip stacking package structure
KR20060130125A (ko) 반도체 패키지 및 반도체장치
KR20090033142A (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
US7170160B1 (en) Chip structure and stacked-chip package
CN101764126B (zh) 无外引脚的多芯片半导体封装构造及导线架
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
CN202394859U (zh) 半导体封装构造
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
CN201936879U (zh) 无外引脚的芯片堆叠封装构造
US20130009294A1 (en) Multi-chip package having leaderframe-type contact fingers
KR20110055985A (ko) 스택 패키지
CN115995440A (zh) 半导体封装结构及其制造方法
CN104008982A (zh) 芯片封装工艺及芯片封装
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
US20230411317A1 (en) Chip package
US20090079045A1 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20151223

EXPY Termination of patent right or utility model