CN202394859U - 半导体封装构造 - Google Patents

半导体封装构造 Download PDF

Info

Publication number
CN202394859U
CN202394859U CN2011204862216U CN201120486221U CN202394859U CN 202394859 U CN202394859 U CN 202394859U CN 2011204862216 U CN2011204862216 U CN 2011204862216U CN 201120486221 U CN201120486221 U CN 201120486221U CN 202394859 U CN202394859 U CN 202394859U
Authority
CN
China
Prior art keywords
chip
packaging structure
semiconductor packaging
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2011204862216U
Other languages
English (en)
Inventor
方仁广
Original Assignee
Advanced Semiconductor Engineering Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Shanghai Inc filed Critical Advanced Semiconductor Engineering Shanghai Inc
Priority to CN2011204862216U priority Critical patent/CN202394859U/zh
Application granted granted Critical
Publication of CN202394859U publication Critical patent/CN202394859U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种半导体封装构造，其包含：一基板；一芯片，设置在所述基板上；数个电性连接元件，至少电性连接在所述芯片上；一封装胶体，包覆所述芯片及电性连接元件，所述封装胶体具有至少二开孔，以裸露至少二个所述电性连接元件各自的一部分，以利用所述裸露的部分做为至少二外部连接端；以及至少一外部电子元件，设置在所述封装胶体的一外表面上，并具有至少二端子以电性连接于所述外部连接端。因此，有利于提高置换元件的便利性、增加封装构造的空间利用率，并能相对提升整体封装作业的良品率。

Description

半导体封装构造
技术领域
本实用新型涉及一种半导体封装构造，特别是有关于一种可以由封装胶体的外表面向外电性连接其他外部电子元件的半导体封装构造。 
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装构造。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可将其细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体会透过适当的转接元件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是更进一步利用另一封装胶体将第二封装体、转接元件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。 
举例来说，请参照图1所示，其揭示一种现有具堆叠芯片及无源元件的封装构造，其包含一基板11、一第一芯片12、一第二芯片13、数个凸块14、数个导线15、至少一无源元件(passive element)16及一封装胶体17。所述基板11依序承载所述第一芯片12及第二芯片13，其中所述第一芯片12为一倒装型芯 片(flip chip)，其有源表面朝下并通过所述凸块14电性连接所述基板11。所述第二芯片13为一打线(wire bonding)型芯片，其贴附于所述第一芯片12的背面上，且其有源表面朝上并通过所述导线15电性连接所述基板11。再者，所述基板11上在非芯片区另外承载及焊接有所述无源元件16。所述封装胶体17用以包覆保护所述第一芯片12、第二芯片13、凸块14、导线15及无源元件16。 
然而，上述现有封装构造的问题在于，在形成所述封装胶体17之后，由于所述无源元件16已被封装在所述封装胶体17内，因此若在封胶后才发现任一颗无源元件16有损坏的情况时，将造成封装构造无法置换这一损坏的无源元件16，而导致必需报废一整颗的封装构造，进而会不幅影响封装厂的封装成本。再者，要在所述基板11的非芯片区另外设置所述无源元件16，必需相对扩大所述基板11的尺寸，同时也会降低所述第一芯片12及第二芯片13布局在所述基板11上的设计弹性。 
故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。 
实用新型内容
有鉴于此，本实用新型提供一种半导体封装构造，以解决现有具无源元件的封装构造技术所存在的元件置换及空间利用率等技术问题。 
本实用新型的主要目的在于提供一种半导体封装构造，其是在封胶后对封装胶体的外表面进行钻孔或磨薄，以裸露原本位于封装胶体内的电性连接元件(如导线或柱状凸块)，以做为外部连接端，如此即能以此外部连接端向外电性连接其他外部电子元件(如无源元件、有源元件、芯片或其他封装体)，因而有利于提高置换元件的便利性、增加封装构造的空间利用率，并能相对提升整体封装作业的良品率。 
为达成本实用新型的前述目的，本实用新型提供一种半导体封装构造，其中所述半导体封装构造包含： 
一基板，具有一上表面，所述上表面设有数个接垫； 
一芯片，设置在所述基板的上表面上，其中所述芯片具有一有源表面，所述有源表面朝上并设有数个焊垫； 
数个电性连接元件，至少电性连接在所述芯片的焊垫上； 
一封装胶体，包覆所述芯片及所述电性连接元件，其中所述封装胶体具有至少二开孔，以裸露至少二个所述电性连接元件各自的一部分，以利用所述裸露的部分做为至少二外部连接端；以及 
至少一外部电子元件，设置在所述封装胶体的一外表面上，并具有至少二端子以电性连接于所述外部连接端。 
在本实用新型的一实施例中，所述开孔选自激光钻凿孔、机械钻凿孔或研磨开孔。
在本实用新型的一实施例中，所述电性连接元件选自打线(wire bonding)工艺用的导线，例如金线、铜线、镀钯(Pd-coated)铜线或铝线。 
在本实用新型的一实施例中，所述电性连接元件电性连接在所述芯片的焊垫及所述基板的接垫之间。 
在本实用新型的一实施例中，在所述芯片及基板之间另包含一倒装芯片(flip chip，FC)，所述倒装芯片通过数个凸块电性连接至所述基板的接垫。 
在本实用新型的一实施例中，所述电性连接元件选自柱状凸块，例如为铜柱凸块(Cu pillar bumps)或镍柱凸块。 
在本实用新型的一实施例中，所述外部电子元件选自无源元件，例如电阻元件、电感元件或电容元件等。 
在本实用新型的一实施例中，所述外部电子元件选自有源元件(active element)，例如晶体管(transistor)、二极管(diode)或振荡器(oscillator)等。 
在本实用新型的一实施例中，所述外部电子元件选自半导体封装体，例如打线芯片封装体、倒装芯片封装体或晶圆级封装体(wafer level package，WLP)。 
在本实用新型的一实施例中，所述外部电子元件选自半导体芯片，例如倒装芯片。 
附图说明
图1是一现有具堆叠芯片及无源元件的封装构造的示意图。 
图2A、2B及2C是本实用新型第一实施例半导体封装构造制造方法的流程示意图。 
图3A及3B是本实用新型第二实施例半导体封装构造制造方法的流程示意图。 
图4是本实用新型第三实施例半导体封装构造的示意图。 
图5是本实用新型第四实施例半导体封装构造的示意图。 
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、[侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。 
请参照图2A、2B及2C所示，其概要揭示本实用新型第一实施例的半导体封装构造制造方法的流程示意图，本实用新型将于下文利用图2A至2C逐一详细说明第一实施例的上述各步骤的制造过程及其加工原理。 
请参照图2A所示，本实用新型第一实施例的半导体封装构造制造方法首先是：提供一封装构造半成品，其包含：一基板21、一第一芯片22、一第二芯片23、数颗凸块24、数条导线25及一封装胶体26，其中所述基板21是指用于承载芯片及制作封装体的小型多层印刷电路板，所述基板21具有一上表面，所述上表面裸露有数个接垫(未标示)。所述基板21依序承载所述第一芯片22及第二芯片23，其中所述第一芯片22例如是一倒装型芯片(flip chip)，其有 源表面朝下及其背面朝上，且所述第一芯片22的有源表面设有数个第一焊垫(未标示)，所述第一芯片22的第一焊垫可通过所述凸块24电性连接到所述基板21的接垫。再者，所述第二芯片23例如是一打线(wire bonding)型芯片，其贴附于所述第一芯片22的背面上，所述第二芯片23的有源表面朝上及其背面朝下，且所述第二芯片23的有源表面设有数个第二焊垫(未标示)，所述第二芯片23的第二焊垫可通过所述导线25电性连接所述基板21的接垫。所述导线25属于一种电性连接元件，并且可选自打线(wire bonding)工艺用的导线，例如金线、铜线、镀钯(Pd-coated)铜线或铝线。另外，所述封装胶体26是掺杂有固态填充物的环氧树脂基材，所述封装胶体26用以包覆保护所述第一芯片22、第二芯片23、凸块24及导线25。 
请参照图2B所示，本实用新型第一实施例的半导体封装构造制造方法接着是：对所述封装胶体26的上表面进行钻孔，以形成至少二开孔261，来裸露至少二个所述导线25(电性连接元件)各自的一部分，以利用所述裸露的部分来做为至少二外部连接端251，其中所述裸露的部分例如可以是各导线25最高点的顶端，但并不限于此。上述钻孔作业可以是激光(laser)钻孔或机械钻孔工艺，也就是所述开孔261可以是激光钻凿孔或机械钻凿孔的形态。所述开孔261的孔径及深度是依后续欲焊接结合的外部电子元件的端子或引脚的尺寸来加以设计的，因此其孔径及深度并不加以限制。但是，本实用新型在封胶作业时可以适当控制所述封装胶体26的高度，使所述封装胶体26的上表面与所述导线25的顶端仅具有一段微小的距离(例如小于1-2mm)，以便相对减少钻孔作业所需的时间并提高钻孔效率。 
请参照图2C所示，本实用新型第一实施例的半导体封装构造制造方法接着是：提供至少一外部电子元件30，并将其设置在所述封装胶体26的一外表面(即上表面)上，其中所述外部电子元件30具有至少二端子(terminal)31，所述端子31可分别利用一焊料32，以对应的焊接结合及电性连接于所述开孔261 裸露出的外部连接端251。在本实施例中，所述外部电子元件30可以选自无源元件(passive element)，例如电阻元件、电感元件或电容元件等。此外，所述外部电子元件30也可以是选自有源元件(active element)，例如晶体管(transistor)、二极管(diode)或振荡器(oscillator)等。再者，在结合所述外部电子元件30之后或之前，所述半导体封装构造的基板21的下表面可以进一步以植球作业形成数颗锡球27，以做为所述基板21的输入/输出端子。 
在完成本实用新型第一实施例上述步骤之后，即可制得一半导体封装构造，其包含：一基板21、一第一芯片22、一第二芯片23、数颗凸块24、数条导线25、一封装胶体26及至少一外部电子元件30，其中所述基板21具有一上表面，所述上表面设有数个接垫(未标示)；所述第一芯片22是一倒装型芯片，其有源表面朝下及其背面朝上，且所述第一芯片22的数个第一焊垫(未标示)通过所述凸块24电性连接到所述基板21的接垫；所述第二芯片23是一打线型芯片，其贴附于所述第一芯片22的背面上，所述第二芯片23的有源表面朝上及其背面朝下，且所述第二芯片23的数个第二焊垫(未标示)通过所述导线25电性连接所述基板21的接垫。再者，所述导线25(即电性连接元件)至少电性连接在所述第二芯片23的焊垫上，例如电性连接在所述第二芯片23的焊垫及所述基板21的接垫之间。所述封装胶体26包覆所述第一芯片22、第二芯片23、凸块24及导线25，但所述封装胶体26具有至少二开孔261，以裸露至少二个所述导线25(电性连接元件)各自的一部分(如顶端)，以利用所述裸露的部分做为至少二外部连接端251。如此，即可将所述至少一外部电子元件30设置在所述封装胶体26的一外表面(如上表面)上，并由其至少二端子31焊接结合及电性连接于所述外部连接端251。 
请参照图3A及3B所示，本实用新型第二实施例的半导体封装构造相似于本实用新型第一实施例，并大致沿用相同元件名称及图号，但第二实施例的差异特征在于：如图3A所示，所述第二实施例的半导体封装构造的制造方法 是利用研磨薄化作业来处理所述封装胶体26的上表面，以去除一部分的所述封装胶体26，直到形成至少二个开孔261，也就是所述开孔261是属于研磨开孔的形态。本实施例的开孔261同样可以裸露出至少二个所述导线25(电性连接元件)各自的一部分，以利用所述裸露的部分来做为至少二外部连接端251，其中所述裸露的部分例如可以是各导线25最高点的顶端，但并不限于此。接着，如图3B所示，同样可以提供至少一外部电子元件30，并将其设置在所述封装胶体26的一外表面(即上表面)上，并由所述外部电子元件30的至少二端子31分别利用一焊料32，以对应的焊接结合及电性连接于所述开孔261裸露出的外部连接端251。 
请参照图4所示，本实用新型第三实施例的半导体封装构造及其制造方法相似于本实用新型第一或第二实施例，并大致沿用相同元件名称及图号，但第三实施例的差异特征在于：所述第三实施例的半导体封装构造是利用所述开孔261裸露出的外部连接端251来向外焊接结合及电性连接另一类型的外部电子元件40，其中所述外部电子元件40选自另一类型的半导体封装体，例如打线芯片封装体、倒装芯片封装体或晶圆级封装体(wafer level package，WLP)，其中所述打线或倒装芯片封装体可以是使用封装基板或导线架的各种类型封装体。所述外部电子元件40(半导体封装体)具有数个锡球41或其他类型的端子(例如外引脚或导电底垫)，以便通所述锡球41来焊接结合及电性连接于所述开孔261裸露出的外部连接端251。 
请参照图5所示，本实用新型第四实施例的半导体封装构造的制造方法及元件功能皆相似于本实用新型第一或第二实施例，但第四实施例的差异特征在于：所述第四实施例的半导体封装构造包含一基板51、一芯片52、数条导线53、一封装胶体54、数根柱状凸块55，其中所述基板51承载所述芯片52；所述芯片52的有源表面朝上，并属于打线型芯片；所述导线53电性连接在所述基板51的接垫及所述芯片52的焊垫之间；所述封装胶体54包覆所述芯片52、 数条导线53及柱状凸块55。所述数根柱状凸块55属于一种电性连接元件，其是预先在所述芯片52的有源表面上利用光刻胶层曝光显影形成窗口，并接着再窗口内进行电镀而形成的，所述柱状凸块55可以为铜柱凸块(Cu pillar bumps)或镍柱凸块。所述封装胶体54同样可通过激光钻孔、机械钻孔或研磨薄化方式来形成至少二开孔541，以裸露至少二根所述柱状凸块55的一部分(例如顶端)，以做为所述柱状凸块55的外部连接端251，此时所述柱状凸块55也属于一种电性连接元件。因此，同样可以利用所述开孔541裸露出的外部连接端551来向外焊接结合及电性连接上述各种类型的外部电子元件60，又或者所述外部电子元件60也可以选自自半导体芯片，例如倒装芯片。 
如上所述，相较于现有具无源元件的封装构造技术所存在的元件置换及空间利用率等技术问题，图2A至5的本实用新型各实施例的半导体封装构造通过在封胶后对封装胶体的外表面进行钻孔或磨薄，以裸露原本位于封装胶体内的电性连接元件(如导线或柱状凸块)，以做为外部连接端，如此即能以此外部连接端向外电性连接其他外部电子元件(如无源元件、有源元件、芯片或其他封装体)，因而有利于提高置换元件的便利性、增加封装构造的空间利用率，并能相对提升整体封装作业的良品率。 
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。 

Claims (10)

1.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板，具有一上表面，所述上表面设有数个接垫；
一芯片，设置在所述基板的上表面上，其中所述芯片具有一有源表面，所述有源表面朝上并设有数个焊垫；
数个电性连接元件，至少电性连接在所述芯片的焊垫上；
一封装胶体，包覆所述芯片及所述电性连接元件，其中所述封装胶体具有至少二开孔，以裸露至少二个所述电性连接元件各自的一部分，以利用所述裸露的部分做为至少二外部连接端；以及
至少一外部电子元件，设置在所述封装胶体的一外表面上，并具有至少二端子以电性连接于所述外部连接端。
2.如权利要求1所述的半导体封装构造，其特征在于：所述开孔选自激光钻凿孔、机械钻凿孔或研磨开孔。
3.如权利要求1所述的半导体封装构造，其特征在于：所述电性连接元件选自导线。
4.如权利要求3所述的半导体封装构造，其特征在于：所述电性连接元件电性连接在所述芯片的焊垫及所述基板的接垫之间。
5.如权利要求3所述的半导体封装构造，其特征在于：在所述芯片及基板之间包含一倒装芯片，所述倒装芯片通过数个凸块电性连接至所述基板的接垫。
6.如权利要求1所述的半导体封装构造，其特征在于：所述电性连接元件选自柱状凸块。
7.如权利要求6所述的半导体封装构造，其特征在于：所述柱状凸块为铜柱凸块或镍柱凸块。
8.如权利要求1所述的半导体封装构造，其特征在于：所述外部电子元件选 自无源元件。
9.如权利要求1所述的半导体封装构造，其特征在于：所述外部电子元件选自有源元件。
10.如权利要求1所述的半导体封装构造，其特征在于：所述外部电子元件选自半导体封装体或半导体芯片。 
CN2011204862216U 2011-11-29 2011-11-29 半导体封装构造 Expired - Fee Related CN202394859U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011204862216U CN202394859U (zh) 2011-11-29 2011-11-29 半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011204862216U CN202394859U (zh) 2011-11-29 2011-11-29 半导体封装构造

Publications (1)

Publication Number Publication Date
CN202394859U true CN202394859U (zh) 2012-08-22

Family

ID=46669764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011204862216U Expired - Fee Related CN202394859U (zh) 2011-11-29 2011-11-29 半导体封装构造

Country Status (1)

Country Link
CN (1) CN202394859U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548012B (zh) * 2013-10-08 2016-09-01 庫利克和索夫工業公司 接合半導體元件的系統及方法
CN106206331A (zh) * 2015-05-08 2016-12-07 华邦电子股份有限公司 堆叠封装装置及其制造方法
US9780065B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9779965B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI548012B (zh) * 2013-10-08 2016-09-01 庫利克和索夫工業公司 接合半導體元件的系統及方法
US9633981B2 (en) 2013-10-08 2017-04-25 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9780065B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9779965B2 (en) 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9905530B2 (en) 2013-10-08 2018-02-27 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US10297568B2 (en) 2013-10-08 2019-05-21 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US10312216B2 (en) 2013-10-08 2019-06-04 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
CN106206331A (zh) * 2015-05-08 2016-12-07 华邦电子股份有限公司 堆叠封装装置及其制造方法
CN106206331B (zh) * 2015-05-08 2019-02-01 华邦电子股份有限公司 堆叠封装装置及其制造方法

Similar Documents

Publication Publication Date Title
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
CN102456677B (zh) 球栅阵列封装结构及其制造方法
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US7737552B2 (en) Device having a bonding structure for two elements
CN101764127B (zh) 无外引脚的半导体封装体及其堆迭构造
CN102867800A (zh) 将功能芯片连接至封装件以形成层叠封装件
WO2010002645A1 (en) Through silicon via bridge interconnect
US20080237833A1 (en) Multi-chip semiconductor package structure
CN101241904A (zh) 四方扁平无接脚型的多芯片封装结构
CN202394859U (zh) 半导体封装构造
CN103219324A (zh) 堆叠式半导体芯片封装结构及工艺
CN101930956B (zh) 芯片封装结构及其制造方法
CN101752353B (zh) 多芯片半导体封装构造
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN101764126B (zh) 无外引脚的多芯片半导体封装构造及导线架
JP5205173B2 (ja) 半導体装置及びその製造方法
CN101266966B (zh) 多芯片封装模块及其制造方法
CN112185903A (zh) 电子封装件及其制法
CN101465341B (zh) 堆叠式芯片封装结构
KR20110055985A (ko) 스택 패키지
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
EP1732127B1 (en) Method for bonding and device manufactured according to such method
CN219842978U (zh) 减小底部填充胶溢胶范围的小尺寸Hybrid封装结构
US20080237832A1 (en) Multi-chip semiconductor package structure

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC.

CP01 Change in the name or title of a patent holder

Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd.

Address before: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300

Patentee before: Advanced Semiconductor (Shanghai), Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20201129