CN106206331A - 堆叠封装装置及其制造方法 - Google Patents

堆叠封装装置及其制造方法 Download PDF

Info

Publication number
CN106206331A
CN106206331A CN201510230568.7A CN201510230568A CN106206331A CN 106206331 A CN106206331 A CN 106206331A CN 201510230568 A CN201510230568 A CN 201510230568A CN 106206331 A CN106206331 A CN 106206331A
Authority
CN
China
Prior art keywords
substrate
stacked package
package device
encapsulated layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510230568.7A
Other languages
English (en)
Other versions
CN106206331B (zh
Inventor
焦佑钧
詹东义
林晨曦
何家骅
詹孟璋
周信宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201510230568.7A priority Critical patent/CN106206331B/zh
Priority to US15/015,919 priority patent/US9881901B2/en
Priority to JP2016093765A priority patent/JP6254217B2/ja
Publication of CN106206331A publication Critical patent/CN106206331A/zh
Application granted granted Critical
Publication of CN106206331B publication Critical patent/CN106206331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供了一种堆叠封装装置及其制造方法，其中，堆叠封装装置的制造方法包括：将一第二基底贴附于一第一基底上，第一基底具有多个第一接垫，且第二基底具有多个第二接垫；进行一三维打印，以形成覆盖第一基底及第二基底的一封装层以及形成多条接线于封装层内，每一接线具有一第一部连接于第一接垫的其中一者。本发明也提供以上述方法制造的堆叠封装装置。本发明可有效缩短堆叠封装装置的制造时间，并能有效简化工艺步骤及降低制造成本。

Description

堆叠封装装置及其制造方法
技术领域
本发明关于一种半导体封装技术，且特别是关于一种利用三维打印技术制造堆叠封装装置的方法。
背景技术
随着电子产品诸如数字相机、手机以及显示器需求的增加，半导体技术发展的相当快速，且半导体晶片的尺寸有微缩化(miniaturization)的趋势，而其功能也变得更为复杂。
一般来说，半导体晶片内具有包括内连接结构的集成电路，而半导体晶片的表面具有露出的接垫，其与内连接结构电连接。通过接垫，半导体晶片可连接至外部电路。为了操作上的稳定性，半导体晶片通常置放于一密封的封装体。
半导体封装体通常通过打线接合(wire bonding)工艺及封装模塑(encapsulationmolding)工艺，以形成与外部电路电连接的堆叠封装装置。在打线接合工艺中，金属接线用以自半导体晶片的接垫连接至外部电路。在进行打线接合工艺后，接着进行封装模塑工艺，以保护半导体晶片及接线。
然而，在进行封装模塑工艺前，金属接线因暴露于环境中而易发生氧化，导致金属接线的电阻增加。再者，因半导体晶片微缩化及设计复杂性(design complexity)增加，导致在进行封装模塑工艺期间，模塑成型材料(molding compound)容易造成金属接线的偏移、桥接及/或断裂而降低堆叠封装装置的可靠度。因此，有必要寻求一种堆叠封装装置的制造方法，其可改善上述的问题。
发明内容
本发明提供一种堆叠封装装置及其制造方法，解决了现有技术中制造堆叠封装装置时间长，且工艺复杂，制造成本高的问题。
本发明一实施例提供一种堆叠封装装置的制造方法，包括：将一第二基底贴附于一第一基底上，其中第一基底具有多个第一接垫，且第二基底具有多个第二接垫；以及进行一三维打印，以形成覆盖第一基底及第二基底的一封装层以及形成多条接线于封装层内，其中每一接线具有一第一部连接于第一接垫的其中一者。
本发明另一实施例提供一种堆叠封装装置，包括：一第一基底，其中第一基底具有多个第一接垫；一第二基底，贴附于一第一基底上，其中第二基底具有多个第二接垫；一封装层，覆盖第一基底及第二基底；以及多条接线，位于封装层内，其中每一接线具有一第一部连接于第一接垫的其中一者；其中封装层及接线通过三维打印所使用的材料所构成。
本发明提供一种堆叠封装装置及其制造方法，由于封装层以及接线通过三维打印制作而成，因此可有效缩短堆叠封装装置的制造时间。再者，接线材料的选择弹性大，无须受限于延展性佳的材料。另外，由于封装层以及接线可通过三维打印而同时形成，因此可避免接线氧化或发生偏移、桥接及/或断裂，进而提升堆叠封装装置的可靠度。再者，相较于传统的打线接合及封装模塑工艺，利用三维打印制作封装层以及接线可有效简化工艺步骤及降低制造成本。
附图说明
图1A至图1B及图1B-1绘示出根据本发明不同实施例的堆叠封装装置的制造方法剖面示意图。
图2绘示出根据本发明一实施例的堆叠封装装置的制造方法流程图。
符号说明：
10 三维打印机
10a 第一打印喷头
10b 第二打印喷头
20 三维打印
100 第一基底
102 第一接垫
110 第二基底
112 第二接垫
120 封装层
122 接线
122a 第一部
122b 第二部
200、200’ 堆叠封装装置
300 方法
301、303 步骤
具体实施方式
以下说明本发明实施例的堆叠封装装置的制造方法。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。
请参照图1B，其绘示出根据本发明一实施例的堆叠封装装置剖面示意图。在本实施例中，堆叠封装装置200包括：一第一基底100、一第二基底110、一封装层120以及多条接线122。在一实施例中，第一基底100包括一印刷电路板、一晶圆、一晶片或其组合。再者，第一基底100具有多个第一接垫102位于其表面上。需注意的是第一接垫102的数量取决于设计需求而不局限于图1B所示。此处为简化附图，仅绘示出二个第一接垫102。
第二基底110贴附于第一基底100上。第二基底110的尺寸可相同或小于第一基底100的尺寸。在一实施例中，第二基底110包括一晶圆、一晶片或其组合。再者，第二基底110具有多个第二接垫112位于其表面上。需注意的是第二接垫112的数量取决于设计需求而不局限于图1B所示。此处为简化附图，仅绘示出对应于第一接垫102的二个第二接垫112。
封装层110覆盖第一基底100及第二基底110。再者，接线122位于封装层120内。在本实施例中，每一接线122具有一第一部122a及一第二部122b，其中接线122的第一部122a连接于第一基底100的第一接垫102的其中一者，而接线122的第二部122b连接于第二基底110的第二接垫112的其中一者。如图1B所示，接线122的第一部122a与第二部122b被封装层120隔开而彼此分离，使接线122的第一部122a与第二部122b分别具有一端露出于封装层120。在一实施例中，封装层120上方可额外设置一晶片或晶圆(未绘示)，且通过晶片或晶圆上的接垫来连接接线122中分离的第一部122a与第二部122b。
在本实施例中，封装层120以及接线122通过三维打印所使用的材料所构成。举例来说，封装层120包括适用于三维打印技术的模塑成型(molding compound)材料、陶瓷材料、高分子材料、树脂材料或介电材料。再者，接线122包括适用于三维打印技术的导电金属，例如金、银、铜、铝或其合金或其他金属合金。
请参照图1B-1，其绘示出根据本发明另一实施例的堆叠封装装置剖面示意图，其中相同于图1B的部件使用相同的标号并省略其说明。在本实施例中，堆叠封装装置200’的结构相似于图1B中堆叠封装装置200的结构，不同之处在于堆叠封装装置200’中，接线122的第一部122a与第二部122b未被封装层120隔开而彼此相连，且接线122的第一部122a与第二部122b完全位于封装层120内而未露出于封装层120。亦即，封装层120完全覆盖接线122的第一部122a与第二部122b。
接下来，请参照图1A、图1B及图2，其中图1A及图1B绘示出根据本发明一实施例的堆叠封装装置的制造方法剖面示意图，且图2绘示出根据本发明一实施例的堆叠封装装置的制造方法300流程图。在本实施例中，方法300开始于步骤301，提供一第一基底100及一第二基底110，其中第二基底110的尺寸可相同或小于第一基底100的尺寸。此处为简化说明，以第二基底110的尺寸小于第一基底100的尺寸作为范例说明，如图1A所示。在一实施例中，第一基底100可为一印刷电路板、一晶圆、一晶片或其组合。第一基底100可具有多个第一接垫102位于其表面上。再者，第二基底110包括一晶圆、一晶片或其组合。相似地，第二基底110具有多个第二接垫112位于其表面上。需注意的是第一接垫102以及第二接垫112的数量取决于设计需求而不局限于图1A所示。此处为简化附图，仅绘示出二个第一接垫102以及对应于第一接垫102的二个第二接垫112。
接着，仍请参照图1A及图2，将第二基底110贴附于第一基底100上。举例来说，可于第一基底100的上表面或于第二基底110的下表面形成一粘着层(未绘示)，再通过粘着层使第二基底110贴附于第一基底100上。
接着，请参照图1B及图2，进行步骤303，通过一三维打印机10进行一三维打印20，以形成覆盖第一基底100以及第二基底110的一封装层120，且形成多条接线122于封装层120内。在本实施例中，在三维打印20之后，可同时形成封装层120以及接线122。举例来说，在进行三维打印20期间，三维打印机10利用第一打印喷头10a来形成封装层120，而利用第二打印喷头10b来形成接线122。也就是说，用以进行三维打印20的三维打印机10具有至少二个打印喷头，使三维打印20进行期间同时形成至少二种不同的材料。
在本实施例中，封装层120包括模塑成型材料、陶瓷材料、高分子材料、树脂材料或介电材料。再者，接线122包括导电金属，例如金、银、铜、铝或其合金或其他金属合金。
在本实施例中，形成于封装层120内的每一接线122具有一第一部122a及一第二部122b，其中接线122的第一部122a连接于第一基底100的第一接垫102的其中一者，而接线122的第二部122b连接于第二基底110的第二接垫112的其中一者。在本实施例中，可通过调整三维打印20的打印程序，使形成的封装层120具有所需的厚度，且接线122的第一部122a与第二部122b被封装层120隔开而彼此分离，使接线122的第一部122a与第二部122b分别具有一端露出于封装层120。如此一来，便完成堆叠封装装置200的制造，如图1B所示。
在本实施例中，封装层120上方可额外贴附一晶片或晶圆(未绘示)，且通过晶片或晶圆上的接垫来连接接线122中分离的第一部122a与第二部122b。可以理解的是由于形成的接线122具有彼此分离且露出于封装层120表面的第一部122a与第二部122b。因此，无须再借由任何研磨工艺(例如，化学机械研磨)来使位于封装层120内的接线122露出于其表面。
另外，请参照图1A、图1B-1及图2，其中图1A及图1B-1绘示出根据本发明另一实施例的堆叠封装装置的制造方法剖面示意图，且图2绘示出根据本发明一实施例的堆叠封装装置的制造方法300流程图。在本实施例中，在进行方法300中的步骤301(如图1A及图2所示)之后，可通过方法300中的步骤303形成如图1B-1所示的封装层120及多条接线122而完成堆叠封装装置200’的制作。不同于图1B的实施例，在本实施例中，可通过调整三维打印20的打印程序，使形成的封装层120除了覆盖第一基底100及第二基底110之外，还完全覆盖接线122。再者，接线122的第一部122a与第二部122b未被封装层120隔开而彼此相连并分别连接于第一接垫102以及第二接垫112。
根据上述实施例，由于封装层以及接线通过三维打印制作而成，因此可有效缩短堆叠封装装置的制造时间。再者，接线材料的选择弹性大，无须受限于延展性佳的材料。另外，由于封装层以及接线可通过三维打印而同时形成，因此可避免接线氧化或发生偏移、桥接及/或断裂，进而提升堆叠封装装置的可靠度。再者，相较于传统的打线接合及封装模塑工艺，利用三维打印制作封装层以及接线可有效简化工艺步骤及降低制造成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当以申请专利范围所界定者为准。

Claims (13)

1.一种堆叠封装装置的制造方法，其特征在于，所述堆叠封装装置的制造方法包括：
将一第二基底贴附于一第一基底上，其中该第一基底具有多个第一接垫，且该第二基底具有多个第二接垫；以及
进行一三维打印，以形成覆盖该第一基底及该第二基底的一封装层以及形成多条接线于该封装层内，其中每一接线具有一第一部连接于所述第一接垫的其中一者。
2.如权利要求1所述的堆叠封装装置的制造方法，其特征在于，该封装层包括模塑成型材料、陶瓷材料、高分子材料、树脂材料或介电材料。
3.如权利要求1所述的堆叠封装装置的制造方法，其特征在于，所述接线包括金、银、铜、铝或其合金。
4.如权利要求1所述的堆叠封装装置的制造方法，其特征在于，每一接线具有一第二部连接于所述第二接垫的其中一者。
5.如权利要求4所述的堆叠封装装置的制造方法，其特征在于，该第一部与该第二部彼此相连，且该封装层完全覆盖该第一部与该第二部。
6.如权利要求4所述的堆叠封装装置的制造方法，其特征在于，该第一部与该第二部彼此分离，且该第一部与该第二部的一端露出于该封装层。
7.如权利要求1所述的堆叠封装装置的制造方法，其特征在于，用以进行该三维打印的一三维打印机具有至少二个打印喷头，使该三维打印进行期间同时形成至少二种不同的材料。
8.一种堆叠封装装置，其特征在于，所述堆叠封装装置包括：
一第一基底，其中该第一基底具有多个第一接垫；
一第二基底，贴附于一第一基底上，其中该第二基底具有多个第二接垫；
一封装层，覆盖该第一基底及该第二基底；以及
多条接线，位于该封装层内，其中每一接线具有一第一部连接于所述第一接垫的其中一者；
其中该封装层及所述接线通过三维打印所使用的材料所构成。
9.如权利要求8所述的堆叠封装装置，其特征在于，该封装层包括模塑成型材料、陶瓷材料、高分子材料、树脂材料或介电材料。
10.如权利要求8所述的堆叠封装装置，其特征在于，所述接线包括金、银、铜、铝或其合金。
11.如权利要求8所述的堆叠封装装置，其特征在于，每一接线具有一第二部连接于所述第二接垫的其中一者。
12.如权利要求11所述的堆叠封装装置，其特征在于，该第一部与该第二部彼此相连，且该封装层完全覆盖该第一部与该第二部。
13.如权利要求11所述的堆叠封装装置，其特征在于，该第一部与该第二部彼此分离，且该第一部与该第二部的一端露出于该封装层。
CN201510230568.7A 2015-05-08 2015-05-08 堆叠封装装置及其制造方法 Active CN106206331B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510230568.7A CN106206331B (zh) 2015-05-08 2015-05-08 堆叠封装装置及其制造方法
US15/015,919 US9881901B2 (en) 2015-05-08 2016-02-04 Stacked package device and method for fabricating the same
JP2016093765A JP6254217B2 (ja) 2015-05-08 2016-05-09 積層パッケージ素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510230568.7A CN106206331B (zh) 2015-05-08 2015-05-08 堆叠封装装置及其制造方法

Publications (2)

Publication Number Publication Date
CN106206331A true CN106206331A (zh) 2016-12-07
CN106206331B CN106206331B (zh) 2019-02-01

Family

ID=57223280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510230568.7A Active CN106206331B (zh) 2015-05-08 2015-05-08 堆叠封装装置及其制造方法

Country Status (3)

Country Link
US (1) US9881901B2 (zh)
JP (1) JP6254217B2 (zh)
CN (1) CN106206331B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215249A1 (zh) * 2019-04-24 2020-10-29 深圳市汇顶科技股份有限公司 芯片互联装置、集成桥结构的基板及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9870968B2 (en) 2011-10-27 2018-01-16 Global Circuit Innovations Incorporated Repackaged integrated circuit and assembly method
US10128161B2 (en) * 2011-10-27 2018-11-13 Global Circuit Innovations, Inc. 3D printed hermetic package assembly and method
US10147660B2 (en) 2011-10-27 2018-12-04 Global Circuits Innovations, Inc. Remapped packaged extracted die with 3D printed bond connections
US10177054B2 (en) 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
WO2020123308A1 (en) * 2018-12-14 2020-06-18 Yazaki Corporation Additive manufacturing techniques for producing a network of conductive pathways on a substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013083A1 (en) * 2005-07-14 2007-01-18 Renesas Technology Corp. Semiconductor device and a manufacturing method of the same
US20070252255A1 (en) * 2006-04-27 2007-11-01 Atmel Corporation Multi-component package with both top and bottom side connection pads for three-dimensional packaging
CN102132404A (zh) * 2008-11-07 2011-07-20 先进封装技术私人有限公司 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法
CN202394859U (zh) * 2011-11-29 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
CN103942530A (zh) * 2014-03-03 2014-07-23 孙立民 一种具有防伪功能的指纹感应装置
WO2014209994A2 (en) * 2013-06-24 2014-12-31 President And Fellows Of Harvard College Printed three-dimensional (3d) functional part and method of making
CN104882418A (zh) * 2014-02-28 2015-09-02 英飞凌科技股份有限公司 封装半导体芯片的方法及具有倾斜表面的半导体封装体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735411B1 (ko) * 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판
JP2007214238A (ja) * 2006-02-08 2007-08-23 Toshiba Corp 半導体装置およびその製造方法
US8097497B2 (en) * 2007-03-30 2012-01-17 Xerox Corporation Inkjet printed wirebonds, encapsulant and shielding
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9935028B2 (en) 2013-03-05 2018-04-03 Global Circuit Innovations Incorporated Method and apparatus for printing integrated circuit bond connections
US9099575B2 (en) 2013-07-16 2015-08-04 Cree, Inc. Solid state lighting devices and fabrication methods including deposited light-affecting elements
WO2015041189A1 (ja) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 多層配線基板の製造方法及びこれに用いる三次元造形装置
WO2016111512A1 (en) * 2015-01-09 2016-07-14 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013083A1 (en) * 2005-07-14 2007-01-18 Renesas Technology Corp. Semiconductor device and a manufacturing method of the same
US20070252255A1 (en) * 2006-04-27 2007-11-01 Atmel Corporation Multi-component package with both top and bottom side connection pads for three-dimensional packaging
CN102132404A (zh) * 2008-11-07 2011-07-20 先进封装技术私人有限公司 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法
CN202394859U (zh) * 2011-11-29 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造
WO2014209994A2 (en) * 2013-06-24 2014-12-31 President And Fellows Of Harvard College Printed three-dimensional (3d) functional part and method of making
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
CN104882418A (zh) * 2014-02-28 2015-09-02 英飞凌科技股份有限公司 封装半导体芯片的方法及具有倾斜表面的半导体封装体
CN103942530A (zh) * 2014-03-03 2014-07-23 孙立民 一种具有防伪功能的指纹感应装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215249A1 (zh) * 2019-04-24 2020-10-29 深圳市汇顶科技股份有限公司 芯片互联装置、集成桥结构的基板及其制备方法

Also Published As

Publication number Publication date
JP6254217B2 (ja) 2017-12-27
JP2016213464A (ja) 2016-12-15
US20160329305A1 (en) 2016-11-10
US9881901B2 (en) 2018-01-30
CN106206331B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN106206331A (zh) 堆叠封装装置及其制造方法
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
US6876074B2 (en) Stack package using flexible double wiring substrate
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
TW200924147A (en) Stackable integrated circuit package
TWI481001B (zh) 晶片封裝結構及其製造方法
US7956453B1 (en) Semiconductor package with patterning layer and method of making same
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
CN110324965A (zh) 包括相对电路板的系统级封装
CN107305850A (zh) 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
CN106206513B (zh) 包括多个堆叠芯片的半导体封装
CN106229270A (zh) 堆迭式封装及其制造方法
CN104517905B (zh) 用于模塑衬底的金属重分布层
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
US7541222B2 (en) Wire sweep resistant semiconductor package and manufacturing method therefor
US6937477B2 (en) Structure of gold fingers
CN206022356U (zh) 集成电路封装体与所使用的封装基板
CN208655635U (zh) 堆叠嵌入式封装结构
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
CN101266958A (zh) 晶片封装结构
CN104981102B (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
CN108630626A (zh) 无基板封装结构
CN210296344U (zh) 一种无引线框架的半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant