CN104716127A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN104716127A
CN104716127A CN201410111063.4A CN201410111063A CN104716127A CN 104716127 A CN104716127 A CN 104716127A CN 201410111063 A CN201410111063 A CN 201410111063A CN 104716127 A CN104716127 A CN 104716127A
Authority
CN
China
Prior art keywords
chip
induction coil
packing colloid
thermal column
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410111063.4A
Other languages
English (en)
Other versions
CN104716127B (zh
Inventor
廖宗仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN104716127A publication Critical patent/CN104716127A/zh
Application granted granted Critical
Publication of CN104716127B publication Critical patent/CN104716127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种芯片封装结构，包括芯片、至少一感应线圈、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的周围区域。封装胶体覆盖芯片以及周围区域并暴露有源表面，且感应线圈配置于封装胶体上。重配置线路层覆盖有源表面以及部分封装胶体以及部分感应线圈，并电性连接芯片。

Description

芯片封装结构
技术领域
本发明是有关于一种半导体封装结构，且特别是有关于一种芯片封装结构。
背景技术
随着集成电路的集成度的增加，芯片的封装结构越来越复杂而多样。一般而言，电感器（inductor）是非常重要的被动元件，常被应用于射频（radiofrequency,RF）电路、压控振荡器（voltage controlled oscillator,VCO）、低噪放大器（low noise amplifier,LNA）或是功率放大器（power amplifier,PA）等。
一般而言，在半导体元件中制作高频电感元件，通常是利用增加线圈匝数的作法，达到增加电感值的目的。但线圈匝数提高后，相对使得电感所需占用的芯片面积增加。然而，随着芯片体积微型化的趋势，电感器的设置空间已不敷使用。另一方面，为了提高封装结构的散热效果，通常会在封装结构上设置散热片。现有通常是借由粘胶（adhesive）或是焊料（solder）将散热片贴附在封装结构表面，然而此种散热方式散热片往往无法牢固地贴合在封装结构上，以至于散热片可能从封装结构上剥离或脱落，而影响产品的生产良率以及使用上的可靠度，更需额外耗费散热片的成本。
发明内容
本发明提供一种芯片封装结构，其可增加感应线圈的设计面积以及减少感应线圈与芯片间的信号干扰，更可增加散热效率。
本发明的一种芯片封装结构，其包括芯片、至少一感应线圈、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的周围区域。封装胶体包括上表面以及相对上表面的下表面，且覆盖芯片以及周围区域并暴露有源表面，且感应线圈配置于封装胶体上，且封装胶体的下表面与有源表面切齐。重配置线路层覆盖有源表面、部分封装胶体以及部分感应线圈，并电性连接芯片。
本发明的一种芯片封装结构，其包括芯片、多个散热柱、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。散热柱环绕设置于芯片的周围区域。封装胶体覆盖芯片以及周围区域并暴露有源表面。散热柱配置于封装胶体，且封装胶体暴露各散热柱的部分。重配置线路层覆盖有源表面以及部分封装胶体，并电性连接芯片。
本发明的一种芯片封装结构，其包括芯片、至少一感应线圈、多个散热柱、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的第一周围区域。散热柱环绕设置于芯片的第二周围区域。第一周围区域以及第二周围区域彼此不重叠。封装胶体覆盖芯片、第一周围区域以及第二周围区并暴露有源表面。感应线圈以及散热柱配置于封装胶体上，且封装胶体暴露各散热柱的部分。重配置线路层覆盖有源表面以及部分封装胶体，并电性连接芯片。
基于上述，本发明的芯片封装结构将感应线圈环绕设置于芯片的周围区域，以作为芯片封装结构的电感元件，因而可增加芯片封装结构的电感设置面积而无须局限于芯片的表面上，进而可增加其电感量。并且，本发明的感应线圈环绕设置于芯片的周围而非直接设置于芯片的有源表面上，因而可减少感应线圈与芯片间的信号干扰。此外，本发明的芯片封装结构亦可将多个散热柱环绕设置于芯片的周围区域，并使封装胶体暴露散热柱，因此，芯片封装结构可通过环绕于芯片周围的散热柱，将芯片所产生的热能散逸至外界，因而增加芯片封装结构的散热效率，亦可省去设置散热膏或散热片等额外的散热元件的成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1F是依照本发明的一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
图2是依照本发明的一实施例的感应线圈与芯片的设置关系仰视示意图。
图3是依照本发明的另一实施例的感应线圈与芯片的设置关系仰视示意图。
图4A至图4F是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
图5A至图5B是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
图6A至图6B是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。
图7是依照本发明的另一实施例的一种芯片封装结构的剖面示意图。
【附图标记说明】
100、100a、200、300：芯片封装结构
110、210、310：芯片
112、212、312：有源表面
114、214、314：背面
116、216、316：接垫
120、320a：感应线圈
122、222：金属层
124、224：图案化干膜层
130、230、330：封装胶体
132、232、332：上表面
134、234、334：下表面
138：通孔
140、240、340：重配置线路层
142、242、342：第一保护层
144、244、344：图案化导线层
146、246、346：第二保护层
148、248、348：焊垫
150、250、350：焊球
160：支撑层
162：铜箔层
164：干膜层
220、320b：散热柱
236、336：开口
具体实施方式
有关本发明之前述及其他技术内容、特点与功效，在以下配合参考附图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附加附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
图1A至图1F是依照本发明的一实施例的一种芯片封装结构的制作方法的流程剖面示意图。图2是依照本发明的一实施例的感应线圈与芯片的设置关系仰视示意图。图3是依照本发明的另一实施例的感应线圈与芯片的设置关系仰视示意图。请先参照图1F以及图2，在本实施例中，芯片封装结构100可包括芯片110、至少一感应线圈120、封装胶体130以及重配置线路层140。芯片110包括有源表面112以及相对有源表面112的背面114。感应线圈120可如图2所示，环绕设置于芯片110的周围区域。封装胶体130则覆盖芯片110以及芯片110的周围区域，并暴露芯片110的有源表面112。感应线圈120配置于封装胶体130上，重配置线路层140则覆盖有源表面112、部分封装胶体130以及部分感应线圈120，并电性连接芯片110与感应线圈120，于本实施例中，感应线圈120与芯片110彼此电性连接，然而，本发明并不局限于此，于另一可行的实施例中，感应线圈120亦可无需与重配置线路层140电性连接。
详细而言，本实施例中，芯片110更包括多个接垫116，其分别设置于有源表面112上，而重配置线路层140则可如图1F所示地将感应线圈120电性连接至接垫116的其中之一。在本实施例中，感应线圈120的数量可为一个。当然，在本发明的其他实施例中，感应线圈120的数量亦可如图3所示为多个，而重配置线路层140则可分别电性连接各感应线圈120至芯片110。本发明并不限制感应线圈120的数量及其围绕芯片110的方式。
具体而言，封装胶体130包括上表面132以及相对上表面132的下表面134，其中，下表面134实质上与有源表面112切齐。重配置线路层140即覆盖有源表面112以及封装胶体130的下表面134。在本实施例中，重配置线路层140包括第一保护层142、图案化导线层144、第二保护层146以及多个焊垫148。详细来说，第一保护层142可覆盖有源表面112以及封装胶体130的下表面134。图案化导线层144可覆盖第一保护层142，其中，图案化导线层144分别连接接垫116，并电性连接感应线圈120至接垫116的其中之一。第二保护层146覆盖第一保护层142以及部分图案化导线层144，其中，第二保护层146可如图1F所示具有多个开口，以暴露部分图案化导线层144。焊垫148设置于第二保护层146上并分别连接第二保护层146的开口所暴露出的部分图案化导线层144。在本实施例中，芯片封装结构100更可包括多个焊球150，分别设置于焊垫148上，其中，焊垫148可包括球底金属层（under bump metallurgic layer,UBM layer），其可由粘着层（adhesion layer）、阻障层（barrier layer）与沾附层（wetting layer）所组成，以提高焊球150与焊垫148之间的接合强度，并防止电移的现象。
如上述的配置，本实施例的芯片封装结构100将感应线圈120环绕设置于芯片110的周围区域，以作为芯片封装结构100的电感元件之用，使感应线圈120的设置范围无须再局限于芯片的表面上，因而可增加芯片封装结构100的电感设置面积，进而增加其电感量。并且，相较于现有将电感元件直接设置于芯片110的有源表面112上，本实施例的感应线圈120环绕设置于芯片110的周围，可减少感应线圈120与芯片间的信号干扰，因而可增加收信品质。此外，环绕设置于芯片110周围的感应线圈120更可帮助芯片散热，增加芯片封装结构100的散热效率。
进一步而言，在本实施例中，感应线圈120可如图1F所示嵌入封装胶体130内，且感应线圈120远离上表面132的表面可如图1F所示地突出于下表面134，而图案化导线层144则连接突出于下表面134的部分感应线圈120至接垫116的其中之一。以下将举例说明此种芯片封装结构100的制作方法。
首先，请先参照图1A，提供金属层122，并设置图案化干膜层124于金属层122上。接着，再如图1B所示，以图案化干膜层124为电镀罩幕进行电镀工艺而形成感应线圈120。感应线圈120的中央具有芯片设置区，感应线圈120可围绕此芯片设置区而设置。接着，请参照图1C，将芯片110设置于图案化干膜层124上并使其位于芯片设置区内，再接着形成封装胶体130于芯片110以及芯片110的周围区域上，使感应线圈120可如图2所示环绕于芯片的周围区域并嵌入封装胶体130内。其中，芯片110包括多个接垫116、相对的有源表面112以及背面114。接垫116设置于有源表面112上，且封装胶体130包括相对的上表面132以及下表面134，且下表面134实质上与有源表面112切齐。
接着，请参照图1D以及图1E，通过例如蚀刻工艺以移除金属层122，并移除图案化干膜层124，以暴露出有源表面112以及封装胶体130的下表面134，并使感应线圈120远离上表面132的表面如图1E所示地突出于下表面134。之后，再如图1F所示形成重配置线路层140，使重配置线路层140电性连接感应线圈120以及接垫116的其中之一。之后，再将多个焊球150分别与重配置线路层140形成电性连接，即大致完成芯片封装结构100的制作。
详细而言，形成重配置线路层140的方法可包括下列步骤：首先，形成第一保护层142于有源表面112以及封装胶体130的下表面134上。接着，再形成图案化导线层144于第一保护层142上，其中，图案化导线层144分别连接接垫116，并连接突出于下表面134的部分感应线圈120至接垫116的其中之一，以电性连接感应线圈120与芯片110。接着，再形成第二保护层146于第一保护层142以及图案化导线层144上，其中，第二保护层146暴露部分图案化导线层144。之后，再形成多个焊垫148于第二保护层146上，并使焊垫148连接第二保护层146所暴露出的部分图案化导线层144，即可完成重配置线路层140的制作。之后，可再将多个焊球150分别设置于焊垫148上，以作为芯片封装结构100与其他电子元件电性连接的外部端子。
图4A至图4F是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。在此必须说明的是，本实施例的如图4F所示的芯片封装结构100与图1F的芯片封装结构100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对图4F所示的芯片封装结构100与图1F的芯片封装结构100的不同之处作说明。
在本实施例中，芯片封装结构100的感应线圈120可如图4F所示嵌入封装胶体130内，且感应线圈120远离封装胶体130的下表面134的表面与封装胶体130的上表面132实质上切齐。并且，封装胶体130更可包括通孔138，以暴露部分感应线圈120，而重配置线路层140可包括图案化导线层144，其中，图案化导线层144连接通孔138所暴露的部分感应线圈120至接垫116的其中之一，以电性连接感应线圈120与芯片110。以下将举例说明如图4F所示的芯片封装结构100的制作方法，以更清楚说明本实施例的芯片封装结构100其元件之间的设置关系。
首先，可依照先前图1A以及图1B所示的步骤形成感应线圈120于金属层122上。并可参照图4A，将芯片110设置于支撑层160上。芯片110如前述实施例所述包括多个接垫116、相对的有源表面112以及背面114。在本实施例中，支撑层160可例如由铜箔层162以及干膜层164所组成，用以支撑芯片110。接着，请参照图4B，形成封装胶体130于支撑层160上，并覆盖芯片110，接着，将依照先前图1A以及图1B所示的步骤所形成的感应线圈120连同金属层122一起压合于封装胶体130的上表面132，使感应线圈120嵌入封装胶体130内并环绕于芯片110的周围区域。
接着，请参照图4C，通过例如蚀刻工艺以移除金属层122，使感应线圈120远离封装胶体130的下表面134的表面与封装胶体130的上表面132实质上切齐。接着，再如图4D所示移除支撑层160，以暴露芯片110的有源表面112以及封装胶体130的下表面134。
请接续参照图4E，形成通孔138于封装胶体130的下表面134上，使其暴露部分感应线圈120，在本实施例中，形成通孔138的方式可利用激光钻孔，更具体而言，可例如利用二氧化碳（CO2）激光进行钻孔。接着，请再参照图4F，形成重配置线路层140于芯片110的有源表面112以及封装胶体130的下表面134上。重配置线路层140可如前述实施例所述包括保护层、图案化导线层144以及多个焊垫，其中，图案化导线层144如图4F所示连接通孔138所暴露的部分感应线圈120至接垫116的其中之一，以电性连接感应线圈120与芯片110。之后，可再设置多个焊球150于重配置线路层140上，以作为芯片封装结构100与其他电子元件电性连接的外部端子。如此，即大致完成图4F所示的芯片封装结构100的制作。
图5A至图5B是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。在此必须说明的是，本实施例的如图5B所示的芯片封装结构100与图1F的芯片封装结构100相似，因此，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。以下将针对图5B所示的芯片封装结构100与图1F的芯片封装结构100的不同之处作说明。
在本实施例中，芯片封装结构100的感应线圈120可如图5B所示配置于封装胶体130的下表面134上而非嵌入封装胶体130内。重配置线路层140的图案化导线层144则分别连接芯片110的有源表面112上的多个接垫116，并连接感应线圈120至接垫116的其中之一。以下将举例说明如图5B所示的芯片封装结构100的制作方法，以更清楚说明本实施例的芯片封装结构100其元件之间的设置关系。
首先，请参照图5A，提供芯片110，并形成封装胶体130于芯片110上，其中，封装胶体130如图5A所示覆盖芯片110以及芯片110的周围区域。接着，请再参照图5B，形成感应线圈120于封装胶体130的下表面134上，并形成重配置线路层140于芯片110的有源表面112以及封装胶体130的下表面134上，其中，感应线圈120环绕于芯片110的周围区域。在本实施例中，重配置线路层140可包括图案化导线层144、保护层以及多个焊垫。并且，图案化导线层144如图5B所示连接感应线圈120至接垫116的其中之一，以电性连接感应线圈120与芯片110。之后，可再设置多个焊球150于重配置线路层140上，以作为芯片封装结构100与其他电子元件电性连接的外部端子。如此，即大致完成图5B所示的芯片封装结构100的制作，形成的方式可利用电镀形成。
图6A至图6B是依照本发明的另一实施例的一种芯片封装结构的制作方法的流程剖面示意图。在本实施例中，芯片封装结构200如图6B所示包括芯片210、多个散热柱220、封装胶体230以及重配置线路层240。芯片210包括有源表面212以及相对有源表面212的背面214。在本实施例中，芯片210更包括多个接垫216，设置于芯片210的有源表面212上。散热柱220环绕设置于芯片210的周围区域。封装胶体230覆盖芯片210及其周围区域并暴露有源表面212，使散热柱220嵌入封装胶体230，且封装胶体230暴露各散热柱220的部分。封装胶体230包括相对的上表面232以及下表面234，其下表面234与有源表面214实质上切齐。重配置线路层240覆盖有源表面212以及封装胶体230的下表面234，并电性连接芯片210。并且，在本实施例中，散热柱220远离封装胶体230的上表面232的表面突出于封装胶体230的下表面234，且散热柱220不与重配置线路层240或芯片210的有源表面214上的其他线路层电性连接。
详细而言，在本实施例中，重配置线路层240可如图6B所示包括第一保护层242、图案化导线层244、第二保护层246以及多个焊垫248。第一保护层242覆盖有源表面212以及封装胶体230的下表面234。图案化导线层244覆盖第一保护层242，并分别连接接垫216。第二保护层246覆盖第一保护层242并具有多个开口，以暴露至少部分图案化导线层244。焊垫248设置于第二保护层246上并分别连接第二保护层246的开口所暴露出的图案化导线层244。在本实施例中，芯片封装结构200更可包括多个焊球250，分别设置于焊垫248上，其中，焊垫248可包括球底金属层，其可如前述由粘着层、阻障层与沾附层所组成，以提高焊球250与焊垫248之间的接合强度，并防止电移的现象。
进一步而言，封装胶体230更可包括多个开口236，重配置线路层240覆盖封装胶体230的下表面234，而开口236则位于封装胶体230的上表面232，以如图6B所示地分别暴露每一个散热柱220的顶面。如此配置，本实施例的芯片封装结构200将散热柱220环绕设置于芯片210的周围区域，且散热柱220不与芯片210电性连接，并利用封装胶体230的开口236暴露散热柱220的顶面，使芯片封装结构200可通过暴露的散热柱220将芯片210所产生的热能散逸至外界，因而可增加芯片封装结构200的散热效率，亦可省去设置散热膏或散热片等额外的散热元件的成本。此外，在其他实施例中，芯片210更可为堆叠式芯片结构，其由多个芯片彼此堆叠而成，并借由环绕设置于堆叠式芯片结构的周围区域的散热柱220来帮助此堆叠式芯片结构进行侧边散热。
承上述，如图6B所示的芯片封装结构200可应用相似于图1A至图1F所示的制作方法而制成，因此，详细的制作流程图可参考图1A至图1F。具体来说，芯片封装结构200的制作流程可先如图6A所示提供相似于图1A所示的金属层222，并设置图案化干膜层224于金属层222上，再以图案化干膜层224为电镀罩幕进行电镀工艺而形成多个如图6B所示的散热柱220，其中，散热柱220环绕芯片设置区设置。之后，将芯片210设置于图案化干膜层224上并使其位于芯片设置区内，再接着形成封装胶体230于芯片210及其周围区域上，使散热柱220嵌入封装胶体230内。
接着，再形成如图6B所示的多个开口236于封装胶体230的上表面232，使其分别暴露散热柱220的顶面。之后，可再移除金属层222以及图案化干膜层224，以暴露出芯片210的有源表面112以及封装胶体130的下表面134，且散热柱220远离上表面232的表面如图6B所示地突出于下表面234。之后，再如图6B所示形成重配置线路层240，使重配置线路层240电性连接芯片210的有源表面212上的多个接垫216。之后，再将多个焊球250分别与重配置线路层240形成电性连接，以作为芯片封装结构200与其他电子元件电性连接的外部端子。如此，即大致完成芯片封装结构200的制作。
除此之外，在其他实施例中，散热柱亦可嵌入封装胶体230，并使散热柱远离下表面234的表面与上表面232实质上切齐，而被封装胶体230所暴露，也就是相似于图4F中的感应线圈130的配置方式。如此，散热柱可环绕芯片210的周围区域并与封装胶体230的上表面232切齐而被封装胶体230所暴露，使芯片210所产生的热能可通过此暴露的散热柱而散逸至外界，以增加其散热效率。
图7是依照本发明的另一实施例的一种芯片封装结构的剖面示意图。请参照图7，在本实施例中，芯片封装结构300包括芯片310、至少一感应线圈320a、多个散热柱320b、封装胶体330以及重配置线路层340。芯片310包括有源表面312、相对有源表面312的背面314以及多个接垫316，其中，接垫316设置于有源表面312上。感应线圈320a环绕设置于芯片310的第一周围区域。散热柱320b环绕设置于芯片310的第二周围区域。在本实施例中，第一周围区域以及第二周围区域彼此不重叠而可共同环绕芯片310。封装胶体330覆盖芯片310、第一周围区域以及第二周围区域。在本实施例中，封装胶体330包括相对的上表面332以及下表面334，其中，封装胶体330的下表面334与芯片310的有源表面312实质上切齐，以暴露有源表面312。感应线圈320a以及散热柱320b配置于封装胶体330上，且封装胶体330暴露各散热柱320b的部分，而重配置线路层340则覆盖有源表面312以及封装胶体330的下表面334。并且，重配置线路层340分别连接接垫316，并连接感应线圈320a与接垫316的其中之一，以电性连接芯片310与感应线圈320a，而散热柱320b则不与重配置线路层340或芯片310上的其它线路层电性连接。
详细而言，在本实施例中，重配置线路层340可包括第一保护层342、图案化导线层344、第二保护层346以及多个焊垫348。第一保护层342覆盖有源表面312以及封装胶体330的下表面334。图案化导线层344覆盖第一保护层342且分别连接接垫316，并电性连接感应线圈320a至接垫316的其中之一。第二保护层346覆盖第一保护层342且暴露至少部分图案化导线层344。焊垫348设置于第二保护层346上并分别连接第二保护层346所暴露出的部分图案化导线层344。在本实施例中，芯片封装结构300更可包括多个焊球350，分别设置于焊垫348上，其中，焊垫348可如前所述包括球底金属层，以提高焊球350与焊垫348之间的接合强度，并防止电移的现象。
承上述，本实施例的芯片封装结构300可例如应用相似于图1A至图1F所示的制作方法而制成，惟，相较于如图1B所示的图案化工艺以形成感应线圈120的步骤，本实施例是利用同一图案化工艺同时形成感应线圈320a以及多个散热柱320b于芯片310的周围。之后，再覆盖封装胶体330，使感应线圈320a以及散热柱320b分别嵌入封装胶体330，且感应线圈320a以及散热柱320b远离上表面332的表面突出于下表面334。之后，再于封装胶体330的上表面332形成多个开口336，以暴露散热柱320b的顶面。之后，再形成重配置线路层340，使其分别连接有源表面312上的接垫316，并电性连接感应线圈320a至接垫316的其中之一。在本实施例中，重配置线路层340可包括图案化导线层344，其连接突出于下表面334的部分感应线圈320a至接垫316的其中之一。之后，再将多个焊球350分别与重配置线路层340形成电性连接，以作为芯片封装结构300与其他电子元件电性连接的外部端子。如此，即可大致完成芯片封装结构300的制作。
除此之外，在其他实施例中，芯片封装结构300的感应线圈以及散热柱可套用图4F中的感应线圈130的配置方式，也就是说，感应线圈以及散热柱嵌入封装胶体330，并且感应线圈以及散热柱远离下表面234的表面可与上表面232切齐，而使散热柱被封装胶体230所暴露。此外，亦可于封装胶体330的下表面234上形成如图4F所示的通孔138，以暴露部分感应线圈，并使重配置线路层340的图案化导线层344连接此通孔所暴露的部分感应线圈至接垫316的其中之一。如此，感应线圈以及散热柱可环绕芯片310的周围区域，并使散热柱暴露于封装胶体330外，因而使芯片310所产生的热能可通过暴露的散热柱而散逸至外界，增加散热效率。
综上所述，本发明的芯片封装结构将感应线圈环绕设置于芯片的周围区域，以作为芯片封装结构的电感元件之用，使感应线圈的设置范围无须再局限于芯片的表面上，因而可增加芯片封装结构的电感设置面积，进而增加其电感量。并且，相较于现有将电感元件直接设置于芯片的有源表面上，本发明的感应线圈环绕设置于芯片的周围，可减少感应线圈与芯片间的信号干扰，因而可增加收信品质。
并且，本发明的芯片封装结构亦可将多个散热柱环绕设置于芯片的周围区域，且散热柱不与芯片电性连接，并使封装胶体暴露散热柱的顶面，使芯片封装结构可通过环绕于芯片周围的散热柱，将芯片所产生的热能散逸至外界，因而可增加芯片封装结构的散热效率，亦可省去设置散热膏或散热片等额外的散热元件的成本。此外，本发明利用已发展成熟的半导体工艺来实现感应线圈以及散热柱，以作为芯片封装结构的电感元件以及散热元件，其工艺简单并利于量产，亦可节省工艺成本。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。

Claims (18)

1.一种芯片封装结构，其特征在于，包括：
芯片，于包括有源表面以及相对该有源表面的背面；
至少一感应线圈，环绕设置于该芯片的周围区域；
封装胶体，包括上表面以及相对该上表面的下表面，并覆盖该芯片以及该周围区域并暴露该有源表面，其中，该感应线圈配置于该封装胶体上，且该封装胶体的下表面与该有源表面切齐；
重配置线路层，覆盖该有源表面、部分该封装胶体以及部分该感应线圈，并电性连接该芯片。
2.如权利要求1所述的芯片封装结构，其特征在于，该芯片更包括多个接垫，设置于该有源表面上，该重配置线路层电性连接该感应线圈与该多个接垫的其中之一。
3.如权利要求1所述的芯片封装结构，其特征在于，该感应线圈嵌入该封装胶体，且该感应线圈远离该上表面的表面突出于该下表面。
4.如权利要求1所述的芯片封装结构，其特征在于，该重配置线路层包括图案化导线层，该图案化导线层连接突出于该下表面的部分该感应线圈至该多个接垫的其中之一。
5.如权利要求1所述的芯片封装结构，其特征在于，该感应线圈嵌入该封装胶体，且该感应线圈远离该下表面的表面与该上表面切齐。
6.如权利要求5所述的芯片封装结构，其特征在于，该封装胶体更包括通孔，暴露部分该感应线圈，该重配置线路层包括图案化导线层，该图案化导线层连接该通孔所暴露的部分该感应线圈至该多个接垫的其中之一。
7.如权利要求1所述的芯片封装结构，其特征在于，该感应线圈配置于该下表面上。
8.如权利要求1所述的芯片封装结构，其特征在于，该感应线圈的数量为多个，该重配置线路层电性连接各该感应线圈与该芯片。
9.一种芯片封装结构，其特征在于，包括：
芯片，包括有源表面以及相对该有源表面的背面；
多个散热柱，环绕设置于该芯片的周围区域；
封装胶体，覆盖该芯片以及该周围区域并暴露该有源表面，该多个散热柱配置于该封装胶体，且该封装胶体暴露各该散热柱的部分；以及
重配置线路层，覆盖该有源表面以及部分该封装胶体，并电性连接该芯片。
10.如权利要求9所述的芯片封装结构，其特征在于，该封装胶体包括上表面、相对该上表面的下表面以及多个开口，该下表面与该有源表面切齐，该重配置线路层覆盖该下表面，该多个开口位于该上表面，该多个散热柱嵌入该封装胶体且各该开口暴露对应的散热柱的顶面。
11.如权利要求10所述的芯片封装结构，其特征在于，该散热柱远离该上表面的表面突出于该下表面。
12.如权利要求9所述的芯片封装结构，其特征在于，该封装胶体包括上表面以及相对该上表面的下表面，该下表面与该有源表面切齐，该多个散热柱嵌入该封装胶体，且该多个散热柱远离该下表面的表面与该上表面切齐而被该封装胶体所暴露。
13.一种芯片封装结构，其特征在于，包括：
芯片，包括有源表面以及相对该有源表面的背面；
至少一感应线圈，环绕设置于该芯片的第一周围区域；
多个散热柱，环绕设置于该芯片的第二周围区域，该第一周围区域以及该第二周围区域彼此不重叠；
封装胶体，覆盖该芯片、该第一周围区域以及该第二周围区并暴露该有源表面，该感应线圈以及该多个散热柱配置于该封装胶体上，且该封装胶体暴露各该散热柱的部分；以及
重配置线路层，覆盖该有源表面以及部分该封装胶体，并电性连接该芯片。
14.如权利要求13所述的芯片封装结构，其特征在于，该芯片更包括多个接垫，设置于该有源表面上，该重配置线路层电性连接该感应线圈与该多个接垫的其中之一。
15.如权利要求13所述的芯片封装结构，其特征在于，该封装胶体包括上表面、相对该上表面的下表面以及多个开口，该下表面与该有源表面切齐，该感应线圈以及该多个散热柱嵌入该封装胶体，且该感应线圈以及该多个散热柱远离该上表面的表面突出于该下表面，该多个开口位于该上表面，各该开口暴露对应的散热柱的顶面。
16.如权利要求15所述的芯片封装结构，其特征在于，该重配置线路层包括图案化导线层，该图案化导线层连接突出于该下表面的部分该感应线圈至该多个接垫的其中之一。
17.如权利要求13所述的芯片封装结构，其特征在于，该封装胶体包括上表面以及相对该上表面的下表面，该下表面与该有源表面切齐，该感应线圈以及该多个散热柱嵌入该封装胶体，且该感应线圈以及该多个散热柱远离该下表面的表面与该上表面切齐。
18.如权利要求17所述的芯片封装结构，其特征在于，该封装胶体更包括通孔，暴露部分该感应线圈，该重配置线路层包括图案化导线层，该图案化导线层连接该通孔所暴露的部分该感应线圈至该多个接垫的其中之一。
CN201410111063.4A 2013-12-16 2014-03-24 芯片封装结构 Active CN104716127B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102146307 2013-12-16
TW102146307A TWI515843B (zh) 2013-12-16 2013-12-16 晶片封裝結構

Publications (2)

Publication Number Publication Date
CN104716127A true CN104716127A (zh) 2015-06-17
CN104716127B CN104716127B (zh) 2018-11-16

Family

ID=53369424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410111063.4A Active CN104716127B (zh) 2013-12-16 2014-03-24 芯片封装结构

Country Status (3)

Country Link
US (2) US9269643B2 (zh)
CN (1) CN104716127B (zh)
TW (1) TWI515843B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342268A (zh) * 2016-04-29 2017-11-10 台湾积体电路制造股份有限公司 半导体装置封装

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299674B2 (en) * 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US10720788B2 (en) * 2015-10-09 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging devices having wireless charging coils and methods of manufacture thereof
US9870929B2 (en) * 2015-10-14 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Package structure, fan-out package structure and method of the same
US9515003B1 (en) * 2015-12-08 2016-12-06 Intel Corporation Embedded air core inductors for integrated circuit package substrates with thermal conductor
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10269732B2 (en) * 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
KR101994752B1 (ko) * 2016-07-26 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
US9853003B1 (en) 2016-07-26 2017-12-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN107464790A (zh) * 2016-08-29 2017-12-12 上海兆芯集成电路有限公司 晶片封装阵列以及晶片封装体
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436370A (zh) * 2000-06-21 2003-08-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
US20050199995A1 (en) * 2004-03-15 2005-09-15 Kentaro Nomoto Semiconductor element and wafer level chip size package therefor
CN1893052A (zh) * 2005-01-24 2007-01-10 三洋电机株式会社 半导体装置
CN101276869A (zh) * 2008-05-04 2008-10-01 潮州市三江电子有限公司 一种片式led封装用陶瓷散热基板
CN102376539A (zh) * 2010-08-10 2012-03-14 罗伯特·博世有限公司 用于制造电路的方法和电路
US20120099285A1 (en) * 2010-10-02 2012-04-26 Biar Jeff Laminated substrate with coils
CN102449756A (zh) * 2009-03-27 2012-05-09 莫列斯日本有限公司 结合散热器的封装组件以及其制造方法
CN103077933A (zh) * 2011-10-26 2013-05-01 马克西姆综合产品公司 三维的芯片到晶圆级集成

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441715B1 (en) * 1999-02-17 2002-08-27 Texas Instruments Incorporated Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436370A (zh) * 2000-06-21 2003-08-13 日立马库塞鲁株式会社 半导体芯片和使用了该半导体芯片的半导体器件
US20050199995A1 (en) * 2004-03-15 2005-09-15 Kentaro Nomoto Semiconductor element and wafer level chip size package therefor
CN1893052A (zh) * 2005-01-24 2007-01-10 三洋电机株式会社 半导体装置
CN101276869A (zh) * 2008-05-04 2008-10-01 潮州市三江电子有限公司 一种片式led封装用陶瓷散热基板
CN102449756A (zh) * 2009-03-27 2012-05-09 莫列斯日本有限公司 结合散热器的封装组件以及其制造方法
CN102376539A (zh) * 2010-08-10 2012-03-14 罗伯特·博世有限公司 用于制造电路的方法和电路
US20120099285A1 (en) * 2010-10-02 2012-04-26 Biar Jeff Laminated substrate with coils
CN103077933A (zh) * 2011-10-26 2013-05-01 马克西姆综合产品公司 三维的芯片到晶圆级集成

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342268A (zh) * 2016-04-29 2017-11-10 台湾积体电路制造股份有限公司 半导体装置封装
CN107342268B (zh) * 2016-04-29 2021-06-18 台湾积体电路制造股份有限公司 半导体装置封装
US11251644B2 (en) 2016-04-29 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
US11837517B2 (en) 2016-04-29 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices with wireless charging means

Also Published As

Publication number Publication date
US20160111364A1 (en) 2016-04-21
TWI515843B (zh) 2016-01-01
US9269643B2 (en) 2016-02-23
TW201526178A (zh) 2015-07-01
US20150171013A1 (en) 2015-06-18
US9437542B2 (en) 2016-09-06
CN104716127B (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
CN104716127A (zh) 芯片封装结构
US8999759B2 (en) Method for fabricating packaging structure having embedded semiconductor element
TWI587759B (zh) 三維空間封裝結構及其製造方法
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2011082533A (ja) 構造体および第１および第２の半導体ダイを受けるための構造体を作製するための方法
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
US7551455B2 (en) Package structure
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
CN104716110A (zh) 芯片封装结构及其制造方法
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
CN216120271U (zh) 一种射频模组的封装结构
CN104425425A (zh) 半导体封装件及其制造方法
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
JP2008198916A (ja) 半導体装置及びその製造方法
CN113206052A (zh) 一种射频模组的封装结构及制作方法
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
JP6707419B2 (ja) 回路モジュール及び回路モジュールの製造方法
JP5104020B2 (ja) モールドパッケージ
CN104979300A (zh) 芯片封装结构及其制作方法
WO2023070488A1 (zh) 一种封装结构、封装方法以及功率放大器
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
JP5461860B2 (ja) 電子回路ユニットの製造方法
CN115621225A (zh) 一种2.5d/3d高散热封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant