JP2007535156A - 埋込み構成要素からの熱伝導 - Google Patents
埋込み構成要素からの熱伝導 Download PDFInfo
- Publication number
- JP2007535156A JP2007535156A JP2007510061A JP2007510061A JP2007535156A JP 2007535156 A JP2007535156 A JP 2007535156A JP 2007510061 A JP2007510061 A JP 2007510061A JP 2007510061 A JP2007510061 A JP 2007510061A JP 2007535156 A JP2007535156 A JP 2007535156A
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit board
- contact
- thermal
- thermal via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 claims abstract description 41
- 239000011810 insulating material Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 100
- 239000000463 material Substances 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 239000012790 adhesive layer Substances 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 9
- 239000002470 thermal conductor Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 238000012546 transfer Methods 0.000 description 7
- 238000005553 drilling Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 229910007162 SnPd Inorganic materials 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000003223 protective agent Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
段階Aでは、適切な導体層4を、プロセスに用いる出発材料として選択する。導体層4が支持ベース12の表面上に配置された層状のシートを、出発材料として選択することもできる。この層状のシートは例えば、処理に適した支持ベース12を用い、導体層4の作製に適した導体膜を支持ベース12の表面に取り付けることによって製造することができる。
段階Bでは、導体層4上の構成要素6が取り付けられる領域に接着層5が展開される。これらの領域を接続領域と称する。接着層5は、例えばスルーホール3を用いて位置合わせすることができる。接着層の厚さは、構成要素6を接着層5上に押圧した際に構成要素6と導体層4との間の空間に接着剤が完全に充填されるように選択する。構成要素6が接触突起7を含む場合には、接着層5の厚さを、例えば接触突起7の高さより大きく、例えば1.5〜10倍にすべきであり、これにより構成要素6と導体層4との間の隙間が良好に充填される。構成要素6用に形成した接着層5の表面積も、構成要素6の対応する表面積よりも少し大きくすることができ、これにより充填が不十分になるリスクを軽減することができる。
段階Cでは、構成要素6を電子モジュール内の定位置に設定する。このことは例えば、組立(アセンブリ)機械を用いて構成要素6を接着層5中に押し込むことによって行うことができる。組立段階では、位置合わせを行うために設けられたスルーホール3、あるいは他の使用可能な位置合わせマークを用いて構成要素6を位置合わせする。
段階Dでは、構成要素6を導体層4に接着するためのホール2や凹部がすでに設けられた絶縁材料層1が、導体層4上に配置される。絶縁材料層1は、適切なポリマーベースから製造することができ、構成要素6の大きさや配置する位置に応じて選択されるホールや凹部は、適切な方法を用いて製造することができる。ポリマーベースは、例えば回路基板産業では周知であり広く用いられており、ガラス繊維マット及びいわゆるbステートエポキシから作製されるプリプレグベースとすることができる。接着層5が硬化しきるか、さもなければ絶縁材料層1が定位置に設定される間に構成要素6が定位置に留まるのに十分なほど接着層5が硬くなってはじめて、段階Dを実行することが最良である。
段階Eでは、パターン化されていない絶縁材料層11を絶縁材料層1上に設定し、そして導体層9をその上に設定する。絶縁材料層1と同様に、絶縁材料層11は、例えば前述のプリプレグベースなどの適切なポリマー膜から製造することができる。導体層9は、例えば銅箔、あるいは目的に適った他の膜とすることができる。
段階Fでは、熱および圧力を用いて層1、11、9を押圧して、ポリマー(層1および11)が導体層4と9との間にある構成要素6の周囲に一体化された強固な層が形成されるようにする。この手順により、第2の導体層9は、非常に均等かつ平坦になる。
段階Gでは、支持ベース12を構造から取り外すか、さもなければ除去する。この除去は、例えば機械的に、あるいはエッチングによって行うことができる。当然ながら段階Gは、支持ベース12を用いない実施例では省略することができる。
段階Hでは、ホール17をバイア用に作製する。ホール17は、導体層4および接着層5を通るように作製し、これにより、接触突起7の材料または構成要素6の対応する接触領域が現われるようにする。ホール17は、例えばレーザを用いた穿孔によって作製することができる。ホール17は、例えばホール3を用いて位置合わせすることができる。
段階Iでは、段階Hにおいて作製したホール17および21中で導体材料18を成長させる。実施例のプロセスでは、導体材料をベース上の全ての場所で同時に成長させるため、絶縁層4および9の厚さは増加する。
段階Jでは、所望の導体パターン14および19を、ベースの表面上の導体層4および9から作製する。導体層4のみを使用する実施例では、ベースの片側のみにパターンを形成する。また実施例において第2導体層9を使用する場合でも、これらの導体パターンを導体層4からのみ形成することによって進めることも可能である。このような実施例では、パターン化されなかった導体層9は、例えば電子モジュールを機械的に支持または保護する層として、電磁放射に対する保護層として、あるいは熱出力をモジュール外に伝導する表面として作用することができる。
図11に多層電子モジュールを示し、この電子モジュールは、順に積層された3つのベース1を、構成要素6および合計6つの導体パターン層4および19と共に含む。ベース1は、中間層32を用いて順に取り付ける。中間層32は、例えばベース1どうしの間に積層されるプリプレグエポキシ層とすることができる。この後に、接点を形成するために、モジュールを貫通するホールを電子モジュール内に穿孔する。接点は、ホール内に成長させた導体層31を用いて形成する。電子モジュール内を通る導体31を用いて、種々のベース1上の伝導パターン層14および19を、互いに適切に接続することができ、これにより、全体としての多層動作を生成することができる。これに加えて、導体31を用いて、電子モジュールの垂直方向に熱を伝導することができる。
Claims (30)
- 電子モジュールを製造する方法であって、少なくとも1つの構成要素(6)を絶縁材料層(1)の内部に埋め込み、前記構成要素(6)を前記電子モジュールに含まれる導体構造(14、19)に電気的に接続するための接点(14)を作製する方法において、
前記絶縁材料層(1)内の前記構成要素(6)の付近に、少なくとも1つの熱バイア(22)を製造することを特徴とする電子モジュールの製造方法。 - 少なくとも1つの熱バイアを、前記構成要素の表面に接触すべく製造することを特徴とする請求項1に記載の方法。
- 前記構成要素の表面上に少なくとも1つの熱バンプが存在し、少なくとも1つの熱バイアを、前記熱バンプと接続すべく製造することを特徴とする請求項1に記載の方法。
- 少なくとも1つの熱バイアを、当該熱バイアと前記構成要素の表面との間に絶縁材料を残す方法で製造することを特徴とする請求項1に記載の方法。
- 少なくとも1つの熱バイアが、前記構成要素との電気接触を形成して、接地電位を前記構成要素に導くことを特徴とする請求項1〜4のいずれかに記載の方法。
- 電気接触を形成する1つ以上の前記熱バイアの径の合計が、前記構成要素との動作上の電気接続を形成するのに必要な径よりも十分大きいことを特徴とする請求項5に記載の方法。
- 前記熱バイアのいずれもが、前記構成要素との電気接触を形成しないことを特徴とする請求項1〜4のいずれかに記載の方法。
- 前記構成要素を前記電子モジュールの前記導体構造に接続するための接点の製造が、バイア技術を用いた電気バイアの製造を1つの段階として含み、少なくとも1つの熱バイアも、同じバイア技術を用いて作製することを特徴とする請求項1〜7のいずれかに記載の方法。
- 前記構成要素が第1面および第2面を有し、少なくとも1つの熱バイアを前記構成要素の前記第1面側に製造し、少なくとも1つの熱バイアを前記構成要素の前記第2面側に製造することを特徴とする請求項1〜8のいずれかに記載の方法。
- 製造すべき電子モジュールが多層回路基板を具え、該多層回路基板の内部に少なくとも1つの構成要素が埋め込まれ、前記多層回路基板の少なくとも1つの導体層内に、前記電子モジュールの側面方向に熱を伝導するための導体パターンを形成することを特徴とする請求項1〜9のいずれかに記載の方法。
- 前記電子モジュールの側面方向に熱を伝導するための前記導体パターンが、少なくとも1つの熱バイアと直接接触することを特徴とする請求項10に記載の方法。
- 前記側面方向の熱導体パターンと直接接触する熱導体を、前記多層回路基板の垂直方向に延在するように製造することを特徴とする請求項10または11に記載の方法。
- 導体層を用意するステップと、
面上に接触領域が存在する接触面を有する構成要素を用意するステップと、
前記構成要素の前記接触面側を、前記導体層の第1面に接着するステップと、
前記導体層に接着された前記構成要素を包囲する絶縁材料層を、前記導体層の前記第1面上に製造するステップと、
前記構成要素の前記接触領域を前記導体層に電気的に接続するためのバイアを形成するステップであって、前記バイアは少なくとも1つの熱バイアと同様であるステップと、
前記導体層から導体パターンを製造するステップと
を具えていることを特徴とする請求項1〜12のいずれかに記載の方法。 - 電気バイアを作製するために、前記導体層内及び接着層内の、前記構成要素の前記接触領域の位置に開口を設け、熱バイアを作製するために、前記導体層内及び接着層内の、前記構成要素の表面内の前記接触領域を除いた位置に凹部を形成することを特徴とする請求項13に記載の方法。
- 絶縁材料層(1)と、少なくとも2つの導体パターン層(14、19)と、前記絶縁材料層(1)の内部にある少なくとも1つの構成要素(6)と、該構成要素(6)を前記伝導パターン層(14、19)の少なくとも1つに電気的に接続するための接点(14)とを含む回路基板構成において、
前記絶縁材料層(1)内の前記構成要素(6)の付近に、少なくとも1つの熱バイア(22)を含むことを特徴とする回路基板構成。 - 前記導体パターン層(14、19)の少なくとも1つが、前記絶縁材料層(1)の第1面側に位置し、前記伝導パターン層(14、19)の他の少なくとも1つが、前記絶縁材料層(1)の反対側の面である第2面側に位置し、少なくとも1つの熱バイア(22)が前記第1面側の前記導体パターン層(14、19)に接続され、少なくとも1つの他の熱バイア(22)が前記第2面側の前記導体パターン層(14、19)に接続されていることを特徴とする請求項15に記載の回路基板構成。
- 前記第1面側の前記導体パターン層(14、19)に接続された熱バイア(22)と、前記第2面側の前記導体パターン層(14、19)に接続された熱バイア(22)とが共に、同様の構成を有することを特徴とする請求項16に記載の回路基板構成。
- 前記熱バイア(22)が、純粋かつ均一な金属から成ることを特徴とする請求項15〜17のいずれかに記載の回路基板構成。
- 前記熱バイア(22)の材料が、化学的及び/または電気化学的な堆積法によって製造された金属、例えば銅であることを特徴とする請求項15〜18のいずれかに記載の回路基板構成。
- 前記熱バイア(22)の材料が、前記構成要素(6)の表面と接触し、好適には金属的に接触していることを特徴とする請求項15〜19のいずれかに記載の回路基板構成。
- 前記熱バイアの構成が、前記構成要素の前記接触領域を前記導体パターン層(14、19)の少なくとも1つに電気的に接続する接点の構成と同様であることを特徴とする請求項15〜20のいずれか一項に記載の回路基板構成
- 少なくとも1つの熱バイア(22)が、前記構成要素との電気接触を形成して、例えば接地電位を前記構成要素に導くことを特徴とする請求項15〜21のいずれかに記載の回路基板構成。
- 前記構成要素(6)の表面上に、電気接触を形成するための接触領域、並びに該接触領域外の自由面が存在し、該自由面は、前記構成要素の第1面上、及び前記第1面の反対側にある第2面上、並びに前記第1面と前記第2面とを接続する端面上の表面領域を含み、少なくとも1つの熱バイア(22)が、前記構成要素の前記自由面と接触していることを特徴とする請求項15〜22のいずれかに記載の回路基板構成。
- 少なくとも1つの熱バイア(22)が、前記端面の領域内で前記自由面と接触することを特徴とする請求項23に記載の回路基板構成。
- 少なくとも1つの熱バイア(22)が、前記第1面の領域内で前記自由面と接触することを特徴とする請求項23または24に記載の回路基板構成。
- 少なくとも1つの熱バイア(22)が、前記第2面の領域内で前記自由面と接触することを特徴とする請求項23〜25のいずれかに記載の回路基板構成。
- 1つ以上の熱バイア(22)と前記第2面との接触表面積の合計が、前記第2面の表面積の少なくとも50%、好適には少なくとも70%、最も好適には少なくとも90%であることを特徴とする請求項26に記載の回路基板構成。
- 熱バイア(22)と前記構成要素(6)との共通接触表面積が、前記自由面の表面積の少なくとも15%、好適には少なくとも30%、最も好適には少なくとも60%であることを特徴とする請求項23〜27のいずれかに記載の回路基板構成。
- 少なくとも1つの熱バイア(22)の断面積が少なくとも30μm2であることを特徴とする請求項15〜28のいずれかに記載の回路基板構成。
- 前記構成要素がケーシングなしの半導体チップであることを特徴とする請求項15〜29のいずれかに記載の回路基板構成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20040592A FI20040592A (fi) | 2004-04-27 | 2004-04-27 | Lämmön johtaminen upotetusta komponentista |
PCT/FI2005/000199 WO2005104635A1 (en) | 2004-04-27 | 2005-04-27 | Heat conduction from an embedded component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007535156A true JP2007535156A (ja) | 2007-11-29 |
Family
ID=32104228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007510061A Pending JP2007535156A (ja) | 2004-04-27 | 2005-04-27 | 埋込み構成要素からの熱伝導 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8076586B2 (ja) |
JP (1) | JP2007535156A (ja) |
FI (1) | FI20040592A (ja) |
WO (1) | WO2005104635A1 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140194A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
KR20110018883A (ko) * | 2008-05-30 | 2011-02-24 | 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 | 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 |
JP2011515862A (ja) * | 2008-03-27 | 2011-05-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子構成群を製造する方法 |
JPWO2009147936A1 (ja) * | 2008-06-02 | 2011-10-27 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP2012004560A (ja) * | 2010-06-18 | 2012-01-05 | Palo Alto Research Center Inc | 熱の抽出及び遮蔽のための埋込み式熱伝導層 |
JP2013211526A (ja) * | 2012-03-01 | 2013-10-10 | Fujikura Ltd | 部品内蔵基板及びその製造方法 |
JP2013222959A (ja) * | 2012-04-13 | 2013-10-28 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリア及びその製造方法 |
WO2014041601A1 (ja) * | 2012-09-11 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
WO2014041697A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
WO2014049721A1 (ja) * | 2012-09-26 | 2014-04-03 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
JP2015056655A (ja) * | 2013-09-10 | 2015-03-23 | 菱生精密工業股▲分▼有限公司 | 半導体装置、当該半導体装置を使用した半導体モジュール、及び前記半導体装置の製造方法 |
JP2015130443A (ja) * | 2014-01-08 | 2015-07-16 | 富士通株式会社 | 部品内蔵基板の製造方法 |
WO2018043162A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社村田製作所 | 回路モジュールおよび電子機器 |
WO2018066324A1 (ja) * | 2016-10-07 | 2018-04-12 | 株式会社村田製作所 | 多層基板 |
JP2022176172A (ja) * | 2021-05-14 | 2022-11-25 | ズハイ アクセス セミコンダクター シーオー.,エルティーディー | 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法 |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205649B2 (en) * | 2003-06-30 | 2007-04-17 | Intel Corporation | Ball grid array copper balancing |
WO2006134220A1 (en) * | 2005-06-16 | 2006-12-21 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
US7525803B2 (en) * | 2006-01-31 | 2009-04-28 | Igo, Inc. | Power converter having multiple layer heat sinks |
TWI375996B (en) * | 2007-09-18 | 2012-11-01 | Advanced Semiconductor Eng | Manufacturing process and structure for a thermally enhanced package |
DE102008009220A1 (de) * | 2008-02-06 | 2009-08-13 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Leiterplatte |
US7935893B2 (en) | 2008-02-14 | 2011-05-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8024858B2 (en) | 2008-02-14 | 2011-09-27 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
JP2009218545A (ja) | 2008-03-12 | 2009-09-24 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
JP2009231818A (ja) | 2008-03-21 | 2009-10-08 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
US8264085B2 (en) | 2008-05-05 | 2012-09-11 | Infineon Technologies Ag | Semiconductor device package interconnections |
DE102008040906A1 (de) * | 2008-07-31 | 2010-02-04 | Robert Bosch Gmbh | Leiterplatine mit elektronischem Bauelement |
US8124449B2 (en) | 2008-12-02 | 2012-02-28 | Infineon Technologies Ag | Device including a semiconductor chip and metal foils |
US8187920B2 (en) * | 2009-02-20 | 2012-05-29 | Texas Instruments Incorporated | Integrated circuit micro-module |
WO2010096213A2 (en) | 2009-02-20 | 2010-08-26 | National Semiconductor Corporation | Integrated circuit micro-module |
US7901984B2 (en) | 2009-02-20 | 2011-03-08 | National Semiconductor Corporation | Integrated circuit micro-module |
US7901981B2 (en) | 2009-02-20 | 2011-03-08 | National Semiconductor Corporation | Integrated circuit micro-module |
US7898068B2 (en) * | 2009-02-20 | 2011-03-01 | National Semiconductor Corporation | Integrated circuit micro-module |
US7902661B2 (en) * | 2009-02-20 | 2011-03-08 | National Semiconductor Corporation | Integrated circuit micro-module |
TWI456715B (zh) | 2009-06-19 | 2014-10-11 | Advanced Semiconductor Eng | 晶片封裝結構及其製造方法 |
DE102009058764A1 (de) | 2009-12-15 | 2011-06-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US8320134B2 (en) | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US8844125B2 (en) | 2011-01-14 | 2014-09-30 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask and related devices |
DE102011012186B4 (de) * | 2011-02-23 | 2015-01-15 | Texas Instruments Deutschland Gmbh | Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls |
US8487426B2 (en) | 2011-03-15 | 2013-07-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with embedded die and manufacturing methods thereof |
KR101289186B1 (ko) * | 2011-04-15 | 2013-07-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TWI446464B (zh) * | 2011-05-20 | 2014-07-21 | Subtron Technology Co Ltd | 封裝結構及其製作方法 |
CN103828493A (zh) * | 2011-09-12 | 2014-05-28 | 名幸电子有限公司 | 元器件内置基板的制造方法及使用该制造方法的元器件内置基板 |
US9526182B2 (en) | 2011-10-31 | 2016-12-20 | Meiko Electronics Co., Ltd. | Component-embedded substrate manufacturing method |
US8556159B2 (en) * | 2012-02-24 | 2013-10-15 | Freescale Semiconductor, Inc. | Embedded electronic component |
US9209106B2 (en) * | 2012-06-21 | 2015-12-08 | Ati Technologies Ulc | Thermal management circuit board for stacked semiconductor chip device |
DE102013203932A1 (de) * | 2013-03-07 | 2014-09-11 | Continental Automotive Gmbh | Elektronische, optoelektronische oder elektrische Anordnung |
CN105210462B (zh) * | 2013-05-14 | 2018-05-25 | 名幸电子有限公司 | 元器件内置基板的制造方法及元器件内置基板 |
TWI543315B (zh) * | 2014-04-16 | 2016-07-21 | Viking Tech Corp | A carrier and a package structure having the carrier |
DE102014210483A1 (de) | 2014-06-03 | 2015-12-03 | Conti Temic Microelectronic Gmbh | Verfahren zum Herstellen einer Folienanordnung und entsprechende Folienanordnung |
US10553557B2 (en) | 2014-11-05 | 2020-02-04 | Infineon Technologies Austria Ag | Electronic component, system and method |
US10064287B2 (en) * | 2014-11-05 | 2018-08-28 | Infineon Technologies Austria Ag | System and method of providing a semiconductor carrier and redistribution structure |
US10192846B2 (en) | 2014-11-05 | 2019-01-29 | Infineon Technologies Austria Ag | Method of inserting an electronic component into a slot in a circuit board |
KR102231101B1 (ko) * | 2014-11-18 | 2021-03-23 | 삼성전기주식회사 | 소자 내장형 인쇄회로기판 및 그 제조방법 |
CN105555067A (zh) * | 2016-02-19 | 2016-05-04 | 周跃 | 一种线路板的制作方法 |
JP6725378B2 (ja) * | 2016-09-15 | 2020-07-15 | 株式会社東芝 | アンテナモジュール |
US10804180B2 (en) * | 2017-11-30 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI706705B (zh) * | 2019-06-21 | 2020-10-01 | 唐虞企業股份有限公司 | 電路板及其製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058741A (ja) * | 1998-08-12 | 2000-02-25 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
JP2000151306A (ja) * | 1998-11-06 | 2000-05-30 | Toshiba Corp | 半導体装置 |
JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8413330D0 (en) | 1984-05-24 | 1984-06-27 | Mbm Technology Ltd | Mounting semi-conductor chips |
US4729061A (en) | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
US5808874A (en) * | 1996-05-02 | 1998-09-15 | Tessera, Inc. | Microelectronic connections with liquid conductive elements |
US6353189B1 (en) * | 1997-04-16 | 2002-03-05 | Kabushiki Kaisha Toshiba | Wiring board, wiring board fabrication method, and semiconductor package |
JP2950290B2 (ja) | 1997-06-27 | 1999-09-20 | 日本電気株式会社 | 高周波集積回路装置およびその製造方法 |
US5942795A (en) | 1997-07-03 | 1999-08-24 | National Semiconductor Corporation | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly |
US6038133A (en) | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
US6538210B2 (en) | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
US6906414B2 (en) * | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
TW511415B (en) | 2001-01-19 | 2002-11-21 | Matsushita Electric Ind Co Ltd | Component built-in module and its manufacturing method |
JP3890947B2 (ja) | 2001-10-17 | 2007-03-07 | 松下電器産業株式会社 | 高周波半導体装置 |
JP3937840B2 (ja) | 2002-01-10 | 2007-06-27 | 株式会社日立製作所 | 高周波モジュール |
FI115285B (fi) | 2002-01-31 | 2005-03-31 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi |
DE10206366A1 (de) | 2002-02-15 | 2003-08-28 | Basf Ag | Cyclische Verbindungen und ihre Verwendung als Komplexliganden |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
EP1514307A1 (en) | 2002-06-19 | 2005-03-16 | Sten Bjorsell | Electronics circuit manufacture |
US7485489B2 (en) | 2002-06-19 | 2009-02-03 | Bjoersell Sten | Electronics circuit manufacture |
US7349225B1 (en) * | 2002-10-22 | 2008-03-25 | Odyssian Technology, Llc | Multifunctional composite sandwich element with embedded electronics |
US7149496B2 (en) * | 2003-03-27 | 2006-12-12 | Kyocera Corporation | High-frequency module and radio communication apparatus |
FI115601B (fi) | 2003-04-01 | 2005-05-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
US7309838B2 (en) * | 2004-07-15 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Multi-layered circuit board assembly with improved thermal dissipation |
TWI301660B (en) | 2004-11-26 | 2008-10-01 | Phoenix Prec Technology Corp | Structure of embedding chip in substrate and method for fabricating the same |
-
2004
- 2004-04-27 FI FI20040592A patent/FI20040592A/fi not_active Application Discontinuation
-
2005
- 2005-04-27 JP JP2007510061A patent/JP2007535156A/ja active Pending
- 2005-04-27 WO PCT/FI2005/000199 patent/WO2005104635A1/en active Application Filing
- 2005-04-27 US US11/587,694 patent/US8076586B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000058741A (ja) * | 1998-08-12 | 2000-02-25 | Taiyo Yuden Co Ltd | ハイブリッドモジュール |
JP2000151306A (ja) * | 1998-11-06 | 2000-05-30 | Toshiba Corp | 半導体装置 |
JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140194A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 半導体装置およびその製造方法 |
JP2011515862A (ja) * | 2008-03-27 | 2011-05-19 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子構成群を製造する方法 |
KR20110018883A (ko) * | 2008-05-30 | 2011-02-24 | 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 | 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 |
JP2011522403A (ja) * | 2008-05-30 | 2011-07-28 | アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト | 少なくとも1つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板 |
KR101652534B1 (ko) * | 2008-05-30 | 2016-08-30 | 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 | 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 |
JPWO2009147936A1 (ja) * | 2008-06-02 | 2011-10-27 | イビデン株式会社 | 多層プリント配線板の製造方法 |
KR101860293B1 (ko) | 2010-06-18 | 2018-05-23 | 팔로 알토 리서치 센터 인코포레이티드 | 다중 블록 반도체 디바이스 및 그 다중 블록 반도체 디바이스의 제조 방법 |
JP2012004560A (ja) * | 2010-06-18 | 2012-01-05 | Palo Alto Research Center Inc | 熱の抽出及び遮蔽のための埋込み式熱伝導層 |
JP2013211526A (ja) * | 2012-03-01 | 2013-10-10 | Fujikura Ltd | 部品内蔵基板及びその製造方法 |
US9282628B2 (en) | 2012-03-01 | 2016-03-08 | Fujikura Ltd. | Component built-in board and method of manufacturing the same |
JP2013222959A (ja) * | 2012-04-13 | 2013-10-28 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリア及びその製造方法 |
WO2014041601A1 (ja) * | 2012-09-11 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
US9596765B2 (en) | 2012-09-11 | 2017-03-14 | Meiko Electronics Co., Ltd. | Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method |
TWI549582B (zh) * | 2012-09-11 | 2016-09-11 | Meiko Electronics Co Ltd | A method for manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method |
WO2014041697A1 (ja) * | 2012-09-14 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
US9622352B2 (en) | 2012-09-26 | 2017-04-11 | Meiko Electronics Co., Ltd. | Manufacturing method for component incorporated substrate and component incorporated substrate |
JPWO2014049721A1 (ja) * | 2012-09-26 | 2016-08-22 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
WO2014049721A1 (ja) * | 2012-09-26 | 2014-04-03 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
JP2015056655A (ja) * | 2013-09-10 | 2015-03-23 | 菱生精密工業股▲分▼有限公司 | 半導体装置、当該半導体装置を使用した半導体モジュール、及び前記半導体装置の製造方法 |
JP2015130443A (ja) * | 2014-01-08 | 2015-07-16 | 富士通株式会社 | 部品内蔵基板の製造方法 |
WO2018043162A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社村田製作所 | 回路モジュールおよび電子機器 |
WO2018066324A1 (ja) * | 2016-10-07 | 2018-04-12 | 株式会社村田製作所 | 多層基板 |
JP2022176172A (ja) * | 2021-05-14 | 2022-11-25 | ズハイ アクセス セミコンダクター シーオー.,エルティーディー | 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法 |
JP7393469B2 (ja) | 2021-05-14 | 2023-12-06 | ズハイ アクセス セミコンダクター シーオー.,エルティーディー | 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8076586B2 (en) | 2011-12-13 |
WO2005104635A1 (en) | 2005-11-03 |
US20070227761A1 (en) | 2007-10-04 |
FI20040592A0 (fi) | 2004-04-27 |
FI20040592A (fi) | 2005-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007535156A (ja) | 埋込み構成要素からの熱伝導 | |
JP4205749B2 (ja) | 電子モジュールの製造方法及び電子モジュール | |
JP5064210B2 (ja) | 電子モジュール及びその製造方法 | |
US7609527B2 (en) | Electronic module | |
US9648722B2 (en) | PCB embedded power module | |
CN100463128C (zh) | 半导体芯片埋入基板的三维构装结构及其制作方法 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
KR20150104033A (ko) | 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법 | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
CN104051376A (zh) | 功率覆盖结构及其制作方法 | |
JP2005517287A (ja) | 構成要素をベースに埋め込み接触を形成する方法 | |
WO2004001848A1 (en) | Electronics circuit manufacture | |
CN102779808B (zh) | 集成电路封装和封装方法 | |
JP2004064043A (ja) | 半導体パッケージング装置 | |
JP2014507809A (ja) | Pcb基板に埋め込まれたチップモジュール | |
CN101989582B (zh) | 嵌埋半导体芯片的封装基板 | |
JP2013521654A (ja) | 組み込まれたダイを有する集積回路パッケージの熱ビア | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
KR101092945B1 (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
JP2008243966A (ja) | 電子部品が実装されたプリント基板及びその製造方法 | |
KR101109214B1 (ko) | 패키지 기판 및 그 제조방법 | |
JP2007243079A (ja) | 放熱型プリント配線板及びその製造方法 | |
KR100966341B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100836657B1 (ko) | 전자 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |