JP2007535156A - 埋込み構成要素からの熱伝導 - Google Patents

埋込み構成要素からの熱伝導 Download PDF

Info

Publication number
JP2007535156A
JP2007535156A JP2007510061A JP2007510061A JP2007535156A JP 2007535156 A JP2007535156 A JP 2007535156A JP 2007510061 A JP2007510061 A JP 2007510061A JP 2007510061 A JP2007510061 A JP 2007510061A JP 2007535156 A JP2007535156 A JP 2007535156A
Authority
JP
Japan
Prior art keywords
component
circuit board
contact
thermal
thermal via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007510061A
Other languages
English (en)
Inventor
トーオミネン リスト
パルム ペッテリ
Original Assignee
イムベラ エレクトロニクス オサケユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イムベラ エレクトロニクス オサケユキチュア filed Critical イムベラ エレクトロニクス オサケユキチュア
Publication of JP2007535156A publication Critical patent/JP2007535156A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本発明は、回路基板構成および電子モジュールの製造方法に関するものであり、この方法では、少なくとも１つの構成要素(6)を絶縁材料層(1)の内部に埋め込み、電子モジュールに含まれる導体構造(14, 19)に構成要素(6)を電気的に接続するための接点(14)を作製する。本発明によれば、構成要素(6)から出る熱の伝導を高める少なくとも１つの熱バイア(22)を、絶縁材料層(1)内の構成要素(6)付近に製造する。

Description

本発明は、電子構成要素（コンポーネント）の製造および回路基板の構成に関するものである。
本発明は特に、１つ以上の構成要素が実装ベース内に埋め込まれる製造方法に関するものである。製造された電子モジュールは、電子モジュール内に製造された導体構造により電気的に相互接続されたいくつかの構成要素を含む回路基板のようなモジュールとすることができる。特に本発明は、いくつかの接触端子が接続されたマイクロ回路を含む電子モジュールに関するものである。当然ながら、マイクロ回路に加えて、あるいはマイクロ回路に代えて、他の構成要素、例えば受動素子なども実装ベース内に埋め込むことができる。このように本発明の意図は、一般にケーシングなしで回路基板に（回路基板の表面に）取り付けられる構成要素を、電子モジュール内に埋め込むことである。他の重要な構成要素群としては、一般に回路基板への取り付けのためにケーシング付きの構成要素を含む。
本発明が関する電子モジュールは、当然のことながら、他の種類の構成要素も含むことができる。
実装ベースは、電子産業において電子構成要素を実装するためのベースとして通常使用される種類のものを使用することができる。ベースの役割は、構成要素に、機械的取り付けのためのベースを提供し、またベース上およびベース外にある他の構成要素への必要な電気的接続を提供することである。実装ベースは回路基板とすることができるため、本発明が関係する構造および方法は、回路基板の製造技術に密接に関連する。
また実装ベースは、例えば１つ以上の構成要素を封止（パッケージ）するのに使用するベースや完結した演算モジュールのベースなどの他のベースとすることができる。
回路基板の製造技術は、例えばマイクロ回路の製造技術では実装ベース（すなわち回路基板）は半導体材料からなるのに対し、回路基板の実装ベースの基本材料は何らかの絶縁材料であるという点で、マイクロ回路の製造とは異なる。またマイクロ回路の製造技術は、一般に回路基板の製造に比してかなり高価である。
構成要素のパッケージの主要な目的は、構成要素を機械的に保護し構成要素の取扱いを手助けするためのケーシングを構成要素の周りに形成することであるという点で、構成要素、特に半導体構成要素のケーシングおよびパッケージは回路基板の構成および製造とは異なる。構成要素のケーシングの表面には、ケーシング付きの構成要素を回路基板上に容易かつ正確に位置合わせして所望の接続を行うための接続部分、一般に突起が存在する。さらに、構成要素のケーシングの内部には導体が存在し、これらの導体は、ケーシングの外部に突出する接続部分を実際の構成要素の表面上の接続領域に接続し、これらの導体を通して、構成要素は周囲との所望の接続を行うことができる。
しかし、この従来技術を用いて製造された構成要素のケーシングは、相当なスペースを必要とする。電子デバイスのサイズが小さくなるにつれて、大きなスペースを必要とするだけでなく、必要もなく、そして不要なコストを生じさせる構成要素のケーシングをなくすための試みがなされてきた。この問題を解決するために、構成要素を回路基板構成の内部に配置することを可能にする様々な構成及び方法が開発されてきた。
国際特許出願公開 ＷＯ０３／０６５７７８ 国際特許出願公開 ＷＯ０３／０６５７７９ 米国特許 ＵＳ６０３８１３３ 米国特許 ＵＳ６４８９６８５
ベースの製造過程において構成要素を実装ベース内に埋め込む周知の方法は、国際特許出願公開ＷＯ０３／０６５７７８およびＷＯ０３／０６５７７９や、米国特許番号６０３８１３３および６４８９６８５などに開示されている。これらの出願公開に開示されている方法は、例えばマイクロプロセッサやメモリ回路などの集積マイクロ回路を埋め込んだ多層回路基板などを製造するのに用いることができる。
周知の方法では、実装ベース内のマイクロ回路の発熱による問題が生じ得る。マイクロ回路および特に特定のマイクロプロセッサは、動作中にかなりの熱出力があるが、この熱は回路の過熱を防ぐために回路の外へ導かなければならない。なぜなら回路の過熱は、回路の動作の信頼性を損ねる可能性があるためである。従来技術によっても、回路基板の表面に回路が取り付けられる場合には、周囲の空気中に熱出力を伝導するか、あるいは適切なヒートシンク（放熱器）を回路に取り付けることが可能であった。回路を回路基板内に埋め込む場合には、回路は熱伝導率の低い回路基板の基本材料によって囲まれてしまう。この場合、熱出力を容易には周囲の空気中へ伝導することができず、またヒートシンクを回路に取り付けることも容易ではない。回路が発した熱出力は、マイクロ回路から、周囲の回路基板材料へと直接的な接触および回路に接続されたバスによって拡散する。
本発明は、埋め込み構成要素からの熱出力の、実装ベースの周囲への伝導を改善することを目的とする。
本発明は、構成要素付近まで延び、構成要素から出る熱の伝導を高める少なくとも１つの熱バイアを製造することに基づく。
より詳しくは、本発明による方法は、請求項１の特徴部分に記載の事項を特徴とする。
また本発明による回路基板構成は、請求項１５の特徴部分に記載の事項を特徴とする。
本発明を用いることによって、相当な効果を得ることができる。なぜなら本発明を用いることによって、実装ベース内に埋め込まれた構成要素からの熱出力の、実装ベースの周囲への伝導を改善できるためである。熱出力の伝導の増加は、以前に電子モジュール構成内にあった構成要素よりも大電力の構成要素を使用することを可能にする。
本発明の好適例によって、追加的な効果を得ることができる。これらの好適例は、以下の説明および従属請求項に共に記載されている。
製造技術に関する効果は、電気バイアと同様の製造技術を用いて１つ以上の熱バイアを製造する好適例によって得ることができ、これらのバイアを用いて、接触バンプまたは構成要素の他の接触領域と、回路基板構成の伝導パターン層との間に電気接触が形成される。このような好適例では、熱バイアの製造には、電子モジュールまたは他の回路基板構成の製造方法における追加的な段階を必ずしも必要としない。
化学的および／または電気化学的な成長法を用いて熱バイアに金属が充填される好適例では、熱バイアの材料は純金属であるため、バイアは非常に優れた熱伝導率を有する。またこのようなバイアを構成要素の表面に接触させて製造する際には、熱バイアと構成要素の間に良好な熱接触を得ることもできる。
この好適例によって、熱バイアを所望の位置に、例えば構成要素の消費電力が最大である領域内に、正確に製造することが可能である。
この好適例を用いて、熱バイアを構成要素の両面向きに製造することができ、構成要素の側面に接触させて製造することもできる。
更に、本発明は、熱バイアの寸法を適切に選択することを可能にする好適例を有する。例えば、熱バイア用のスペースが少ししか存在しない場合に、熱バイアに非常に小さい断面積を持たせることができる。また熱バイアを大きくして、構成要素の自由な表面のほぼ全体を包むこともでき、この場合には熱伝導が非常に効率的になる。
以下に、本発明の実施例について図面を参照しながら説明する。
段階Ａ（図１）：
段階Ａでは、適切な導体層４を、プロセスに用いる出発材料として選択する。導体層４が支持ベース１２の表面上に配置された層状のシートを、出発材料として選択することもできる。この層状のシートは例えば、処理に適した支持ベース１２を用い、導体層４の作製に適した導体膜を支持ベース１２の表面に取り付けることによって製造することができる。
支持ベース１２は、例えばアルミニウム（Ａｌ）のような導電材料、あるいはポリマーのような絶縁材料とすることができる。導体層４は、例えば支持ベース１２の片面に、例えば銅（Ｃｕ）を箔にした薄い金属箔を取り付けることによって作製することができる。この金属箔は例えば、金属層を積層させる前に支持ベース１２の表面上または金属箔上に展開させた接着層を用いることによって、支持ベースに取り付けることができる。この段階では、金属箔にパターンがある必要はない。
図１の例では、支持ベース１２および導体層４を貫通するホール（孔）３は、構成要素６の実装および接続中の位置合わせのためにベース内に作製されている。例えば、実装する構成要素６毎に２つのスルーホール３を製造することができる。ホール３は、適切な方法を用いることによって、例えばミリング（粉砕）、スタンピング、穿孔またはレーザの使用によって機械的に作製することができる。しかしながら、スルーホール３を作製することは必須のことではなく、代わりに他の適切な位置合わせマークを使用して構成要素を位置合わせすることができる。図１に示す実施例では、構成要素を位置合わせするためのスルーホール３は、支持ベース１２および導体膜４の両方に及ぶ。このことは、一つの位置合わせマーク（スルーホール３）を、実装ベースの両面上の位置合わせに用いることができるという利点を有する。
また段階Ａは、自己支持型の導体層４を用い、従って支持層１２を全く使用しない実施例でも同じ方法で実行することができる。
段階Ｂ（図２）：
段階Ｂでは、導体層４上の構成要素６が取り付けられる領域に接着層５が展開される。これらの領域を接続領域と称する。接着層５は、例えばスルーホール３を用いて位置合わせすることができる。接着層の厚さは、構成要素６を接着層５上に押圧した際に構成要素６と導体層４との間の空間に接着剤が完全に充填されるように選択する。構成要素６が接触突起７を含む場合には、接着層５の厚さを、例えば接触突起７の高さより大きく、例えば１．５〜１０倍にすべきであり、これにより構成要素６と導体層４との間の隙間が良好に充填される。構成要素６用に形成した接着層５の表面積も、構成要素６の対応する表面積よりも少し大きくすることができ、これにより充填が不十分になるリスクを軽減することができる。
実施例において使用する接着剤は、一般に例えばＮＣＡ（Non Conductive Adhesive：非導電性接着剤）などの熱硬化エポキシである。接着剤は、使用する接着剤が導体膜、回路基板および構成要素を十分に接着するように選択する。接着剤の１つの好適な特性は、接着剤の熱膨張率が周囲の材料の熱膨張率と過度に異ならないような適切な熱膨張率である。選択する接着剤は、好適には最大２，３秒の短い硬化時間を持つべきである。この時間内に、接着剤は少なくとも部分的に、構成要素を適所に保持することができる程度に硬化すべきである。最終的な硬化は明らかにより長い時間を要し得る。実際には、最終的な硬化は、後の処理段階との関係で生じるように計画することができる。また接着剤は、使用する処理温度、例えば１００〜２６５℃までの２、３回の加熱、並びに他のストレス、例えば化学的及び機械的なストレスにも耐えるべきである。接着剤の導電率は、好適には絶縁材料の導電率と同じにすべきである。
段階Ｂは、接着層５を導体層４の接続領域上に展開する代わりに、構成要素６の接続面上に展開する方法に変更することができる。このことは例えば、電子モジュール内の定位置に組み立てられる前に構成要素を接着剤に浸漬する方法で実行することができる。
接着剤を導体層４の接続領域上および構成要素６の接続面上の両方に展開することによりプロセスを進めることも可能である。
ここで使用する接着剤は電気絶縁体であるため、接着層５自体の中では、構成要素６の接触領域（例えば接触突起７）どうしの電気接触は生じない。
段階Ｃ（図３）：
段階Ｃでは、構成要素６を電子モジュール内の定位置に設定する。このことは例えば、組立（アセンブリ）機械を用いて構成要素６を接着層５中に押し込むことによって行うことができる。組立段階では、位置合わせを行うために設けられたスルーホール３、あるいは他の使用可能な位置合わせマークを用いて構成要素６を位置合わせする。
構成要素６は、単独で、あるいは適切なグループ内で接着することができる。代表的な手順は、実装ベースの底部である導体層を、組立機械に対する適切な位置に配し、その後に構成要素６を、位置合わせし、実装ベースの底部上に位置合わせして押圧し、位置合わせ及び取り付け中には、実装ベースの底部は静止状態に保持する。
段階Ｄ（図４）：
段階Ｄでは、構成要素６を導体層４に接着するためのホール２や凹部がすでに設けられた絶縁材料層１が、導体層４上に配置される。絶縁材料層１は、適切なポリマーベースから製造することができ、構成要素６の大きさや配置する位置に応じて選択されるホールや凹部は、適切な方法を用いて製造することができる。ポリマーベースは、例えば回路基板産業では周知であり広く用いられており、ガラス繊維マット及びいわゆるｂステートエポキシから作製されるプリプレグベースとすることができる。接着層５が硬化しきるか、さもなければ絶縁材料層１が定位置に設定される間に構成要素６が定位置に留まるのに十分なほど接着層５が硬くなってはじめて、段階Ｄを実行することが最良である。
非常に単純な電子モジュールを製造する場合には、段階Ｄ、及び導体層４のパターン化を継続するプロセスとの関係で、絶縁素材層１を導体層４に取り付けることができる。
段階Ｅ（図５）：
段階Ｅでは、パターン化されていない絶縁材料層１１を絶縁材料層１上に設定し、そして導体層９をその上に設定する。絶縁材料層１と同様に、絶縁材料層１１は、例えば前述のプリプレグベースなどの適切なポリマー膜から製造することができる。導体層９は、例えば銅箔、あるいは目的に適った他の膜とすることができる。
段階Ｆ（図６）：
段階Ｆでは、熱および圧力を用いて層１、１１、９を押圧して、ポリマー（層１および１１）が導体層４と９との間にある構成要素６の周囲に一体化された強固な層が形成されるようにする。この手順により、第２の導体層９は、非常に均等かつ平坦になる。
単一の導体パターン層１４を含む単純な電子モジュールを製造する際には、段階Ｅを完全に省略するか、あるいは導体層９を用いずに層１および１１を構造に積層させることができる。
段階Ｇ（図７）：
段階Ｇでは、支持ベース１２を構造から取り外すか、さもなければ除去する。この除去は、例えば機械的に、あるいはエッチングによって行うことができる。当然ながら段階Ｇは、支持ベース１２を用いない実施例では省略することができる。
段階Ｈ（図８）：
段階Ｈでは、ホール１７をバイア用に作製する。ホール１７は、導体層４および接着層５を通るように作製し、これにより、接触突起７の材料または構成要素６の対応する接触領域が現われるようにする。ホール１７は、例えばレーザを用いた穿孔によって作製することができる。ホール１７は、例えばホール３を用いて位置合わせすることができる。
同時に、ホール２１も、熱伝導体に属する熱バイアとして作製する。ホール２１は、ホール１７と同様の方法で作製する。構成要素６がその表面から突出した接点バンプを含む場合には、ホール２１の深さはホール１７の深さに相当するものとすることができ、このため両ホールは、例えば全く同じパラメータを用いたレーザ穿孔によって作製することができる。構成要素の反対側のホールの深さは、当然ながらこの側にある絶縁層の厚さによって決まる。ホール２１の底部と構成要素６との間に少量の絶縁体が残るような方法でホール２１を製造することが本発明の意図であり、このため熱バイアと構成要素の表面の間には電気接触が形成されない。適切な厚さは、例えば１〜１５μｍとすることができる。
いくつかの実施例では、熱バイアを構成要素の表面まで作製することもできる。この場合には、ホール２１も構成要素まで延びる。このような実施例では、構成要素の半導体材料が、熱バイアを通して誤った電位に接続されないよう注意する必要がある。
構成要素から熱を伝導することを目的とした熱バンプが構成要素の表面上に作製されている場合には、ホール２１を少なくともこうした熱バンプの位置に作製すべく企図する必要がある。この場合には、ホール２１は、熱バンプの表面まで延在し得る。
一般に、熱バイアの数、断面積および位置は、熱伝達の要求に応じて、そして熱導体が構成要素の電気的動作を無用に妨げてはならないことを考慮に入れて選定する。しかしながら、熱バイアは、構成要素の位置またはそのすぐ隣に配置することが好ましい。
いくつかの実施例では、熱バイアを用いて、構成要素と接地基準面との間に接地接触を形成する。この場合には、構成要素の接地接触は、通常よりかなり大きい断面積で行われるか、あるいは接地接触がいくつかの分離した接地接触により行われ、これらの接地接触を組み合わせた断面積は通常の接地接触よりかなり大きい。
段階Ｉ（図９）：
段階Ｉでは、段階Ｈにおいて作製したホール１７および２１中で導体材料１８を成長させる。実施例のプロセスでは、導体材料をベース上の全ての場所で同時に成長させるため、絶縁層４および９の厚さは増加する。
成長させる導体材料１８は、例えば銅または他の十分な導電性の材料とすることができる。導体材料１８の選択は、当該材料が構成要素６の接触突起７の材料との電気接触を形成する能力を考慮に入れる。一例のプロセスでは、導体材料１８は主に銅である。銅の金属化は、薄い化学銅の層をホール内に堆積させ、そして電気化学的銅成長法を用いてメッキを継続することによって実行することができる。この例では化学銅を用いる、というのは、化学銅は、銅の堆積物を接着剤上にも形成し、この堆積物は電気化学メッキにおける導電体として作用するからである。従って金属の成長は、ウェットケミカル（湿式化学）法を用いて実行することができ、これにより成長は安価になる。
この例のプロセスでは、バイア１７は最初に、３段階デスミア（スミア除去）処理を用いて洗浄する。この後に、まずポリマーに触媒反応を及ぼすＳｎＰｄコーティングを形成し、この後に、化学銅の薄い層（約２μｍ）をその表面に堆積させる方法で、バイアを金属化する。銅の厚さは電気化学的体積によって増加する。
段階Ｉは、構成要素６と導体層４との間に電気接触を形成すること、およびホール２１に高い熱伝導率の材料を充填することを意図する。
従って、段階Ｉでは、導体層４および９の厚さを増加させることは必須ではないが、代わりに、段階Ｉにおいてホール１７および２１が適切な材料のみで充填されるよう、プロセスを同程度に良好に設計することができる。導体層１８は、例えばホール１７に導電性のペーストを充填することによって、あるいは他の何らかの適切なマイクロバイア金属化法を用いることによって製造することができる。ホール２１の場合には、その充填材料は、回路基板１の基材よりも良好に熱を伝導しなければならない。
後述の図において、導体層１８は、導体層４および９と統合して示されている。
段階Ｊ（図１０）：
段階Ｊでは、所望の導体パターン１４および１９を、ベースの表面上の導体層４および９から作製する。導体層４のみを使用する実施例では、ベースの片側のみにパターンを形成する。また実施例において第２導体層９を使用する場合でも、これらの導体パターンを導体層４からのみ形成することによって進めることも可能である。このような実施例では、パターン化されなかった導体層９は、例えば電子モジュールを機械的に支持または保護する層として、電磁放射に対する保護層として、あるいは熱出力をモジュール外に伝導する表面として作用することができる。
導体パターン１４は、導体層４の導体材料を導体パターン以外から除去することによって作製することができる。導体材料は、例えば回路基板産業において周知のパターン化およびエッチング法を用いて除去することができる。
段階Ｊの後に、電子モジュールは、１つ以上の構成要素６並びに伝導パターン１４および１９（一部の実施例では導体パターン１４のみ）を含み、これらの導体パターンを用いて１つ以上の構成要素６を互いに、あるいは外部回路と接続することができる。これに加えて、電子モジュールは、構成要素６または熱バンプの表面あるいは表面付近まで延びる１つ以上の熱バイア２２を含む。この際に、全体としての動作を生成するための前提条件が存在する。従って、段階Ｊの後に電子モジュールが出来上がってもり、図１０が実際に可能な電子モジュールの一例を示すようにプロセスを設計することができる。所望すれば、段階Ｊの後にも、例えば電子モジュールを保護剤でコーティングするか、あるいは電子モジュールの第１および／または第２表面上に追加的な導体パターンを製造することによって、プロセスを継続することができる。
図１１
図１１に多層電子モジュールを示し、この電子モジュールは、順に積層された３つのベース１を、構成要素６および合計６つの導体パターン層４および１９と共に含む。ベース１は、中間層３２を用いて順に取り付ける。中間層３２は、例えばベース１どうしの間に積層されるプリプレグエポキシ層とすることができる。この後に、接点を形成するために、モジュールを貫通するホールを電子モジュール内に穿孔する。接点は、ホール内に成長させた導体層３１を用いて形成する。電子モジュール内を通る導体３１を用いて、種々のベース１上の伝導パターン層１４および１９を、互いに適切に接続することができ、これにより、全体としての多層動作を生成することができる。これに加えて、導体３１を用いて、電子モジュールの垂直方向に熱を伝導することができる。
図１１の実施例では、構成要素６’の電力消費が他の構成要素の電力消費よりも大きく、また構成要素６’を支障なく動作させるためには、構成要素６’からの熱出力の、電子モジュール外への伝導を高めることが必要である。熱出力を伝導するために、構成要素６’の付近に、熱バイア２２を前述の方法で製造する。構成要素６’上に示す位置に配置されたバイア２２は、構成要素６’の表面付近まで延び、構成要素６’とその上部に位置する導体層との間の熱伝達を高める。図には熱伝導の方向を矢印で示す。
導体層は、電子モジュールの側面方向への熱導体として作用する。これに加えて導体層は、垂直熱導体１９に接続されており、これを用いて熱出力を電子モジュールの最内層から電子モジュールの表面に伝導することができる。電子モジュールの表面まで延びる熱導体に限っては、適切なヒートシンクに接続することができ、これにより構成要素６’の冷却をさらに高めることができる。
図に示す位置では、構成要素６’の下に位置するバイア２２も構成要素６’の表面付近まで延び、構成要素６’の下面から周囲構造への熱伝達を高める。この例では、バイア２２は、電子モジュールの側面方向のうち、図の面に直角の方向に延び、構成要素６’の付近から側面方向に熱を伝導する。この熱伝導は図に破線矢印で示す。
図１１の例では、熱導体は、１つの構成要素の周囲のみに製造されている。しかしながら熱導体は、他の構成要素の周囲にも全く同様の方法によって製造することができるが、図１１の例では、他の構成要素は熱出力の伝導を高めることが必須でない電力消費の小さい回路を想定している。このような低電力の構成要素６の周囲の電子モジュールの構成を、大電力の構成要素６’の周囲の電子モジュールの構成と比較すれば、大電力の構成要素６’の周囲では、電子モジュールが図に点で強調して示す構造２２を含むことがわかる。これらの強調して示す構造の目的は、構成要素６’から出る熱の伝導を高めることにある。
図１１に示す電子モジュールは、まさにこれらの追加的な構造により既知の電子モジュールとは異なる。従って、電子モジュールは、埋め込み構成要素６’の周囲に導体構造を含み、これらは電子モジュールの電気接触を生成するためには重要ではないが、電子モジュールの構成要素６’から熱を伝導する能力を増加する。この例では、これらの熱導体は、構成要素６’に電気的に全く接続されていない。他の実施例では、熱導体または少なくともその一部に限っては、例えば構成要素６’の接地接触を形成することができる。
多層電子モジュールのサブモジュール（構成要素６および導体１４および１９を伴うベース１）は、例えば上述した電子モジュールの製造方法の１つを用いて製造することができる。層構造に取り付けられる全部または一部のサブモジュールは、当然ながら、この目的に適した他の方法を用いて全く同様に製造することができる。
図１〜１１の例は、本発明を実施可能にするいくつかの可能な方法を示す。しかしながら、本発明は上述した方法に限定されず、請求項に記載の範囲全体及びこれと等価なものを考慮に入れた、他の種々のプロセスおよびその最終製品もカバーする。また本発明は、実施例に示す構成および方法に限定されず、本発明の種々の応用を用いて、上述した例と大きく異なるものを含めて非常の多数の異なる種類の電子モジュール及び回路基板を製造することができることは、当業者にとって明らかである。従って、図の構成要素及び回路は、製造プロセスを例示する目的で図示するに過ぎない。このように、本発明の基本思想から逸脱することなしに、上述した例のプロセスに多くの変更を加えることができる。これらの変更は、例えば異なる段階で説明した製造技術に関するもの、あるいは処理段階の互いの順序に関するものとすることができる。
本発明は、他の技術を用いて構成要素を実装ベース内に埋め込む際に応用することができる。例えば、特許出願公開ＷＯ０３／０６５７７８に開示された方法に関連して、熱バイアは、段階Ｋ（図１Ｋ）における余剰ホール１２としてモジュール内に製造することができる。また特許出願公開ＷＯ０３／０６５７７９の方法では、余剰ホール１３は、段階Ｋ（図１Ｋ）において製造することができる。他方では、米国特許ＵＳ６４８９６８５に開示された方法は、例えば絶縁体層２０１の厚さを増加させバイア２０４も構成要素２０３の位置に作製する（図２の例参照）ように変更することができる。あるいはまた、熱バイアは、図２Ｇに示す段階の後に、上述したレーザ穿孔を利用する例に従って作製することができる。
米国特許ＵＳ６０３８１３３の図２に示す実施例では、例えば、構成要素２０４の所に位置決めされ、段階ｇにおいて構成要素の表面付近に押圧される銅箔２０６の下面に熱バイアを作製することができる。同特許の図３の実施例では、例えば、構成要素への接触をなす導体領域どうしの間の膜３０５上に追加的な導体領域３０３を作製する方法で熱バイアを製造することができる。これに相当する方法で、膜３０７内に追加的な導体領域３０６を製造することができるが、現実には、これらの追加的な導体領域３０６は、特に構成要素の上では、構成要素の表面から過剰に離れた所に位置する。熱伝導を大幅に増加させるためには、これらの追加的な導体領域３０３および３０６を実際の導体３０３および３０６の高さより高く作製することが可能であるべきである。これらの熱導体は、構成要素の表面に近づく。
ＰＣＴ／ＦＩ２００４／０００１９５
このように、本発明を多くの異なる種類の周知の方法及び電子モジュールと関連させて応用することもできる。これに加えて、本発明はまた、本願と同一出願人による本願の出願時には未公開の国際特許出願に開示された方法および電子モジュールと関連させて応用することもできる。例えば、出願ＰＣＴ／ＦＩ２００４／０００１９５に開示される方法では、本発明は、一連の図に示して上述した方法で応用することができる。
ＰＣＴ／ＦＩ２００４／０００１０１ ＰＣＴ／ＦＩ２００４／０００１０２
特許出願ＰＣＴ／ＦＩ２００４／０００１０１に開示された方法では、熱バンプは構成要素の接触領域間の領域に製造される。熱バイアは、例えば一連の図に示して上述したレーザ穿孔を用いる方法によって、他の方向から作製することができる。構成要素上にある熱バイアは、導体球、あるいは熱伝導率を改善する他の粒子を、充填物質８が硬化する前に充填物質８に押圧することによって作製することができる。特許出願ＰＣＴ／ＦＩ２００４／０００１０２に開示された技術に関連して、同様の方法で進めることもできる。
上記の方法およびその変形を用いて、絶縁材料層１、および一般に絶縁材料層１の互いに逆の側にある少なくとも２つの導体パターン層１４，１９を含む回路基板構成を製造することも可能である。これに加えて、この回路基板構成は、絶縁材料層１の内部に、少なくとも１つの構成要素６及び接点１４を含み、接点１４を用いて、構成要素６を少なくとも１つの導体パターン層１４、１９に電気的に接続する。これに加えて、この回路基板構成は少なくとも１つの熱バイア２２を含み、熱バイア２２は、熱伝導を高める構造的な構成要素であり、絶縁層１中に延在し、かつ構成要素６の付近に位置する。実際の構成要素は、例えばケーシングなしの半導体チップとすることができる。
一実施例では、上記回路基板構成は、１つ以上の熱バイアを、絶縁材料層１の両側、即ち第１面および第２面の両方に含む。両側にあるこれらの熱バイアは、同様の方法を用いて、さらに同じプロセス段階で製造することもできる。回路基板構成はこのように、構成要素６の両側に同じ構成を有する熱バイア２２を含むことができる。熱バイア２２は、構成要素の電気接触用に作製したバイアと同様の構成を有することもできる。電気接触と同様に、熱バイアは、導体パターン層１４、１９に接続され、これにより構成要素の付近を離れる熱の伝導がより効率的になるような方法で製造することもできる。
一実施例では、熱バイア２２は、純粋かつ均一な金属から成る。この金属は通常は銅であり、例えば化学的および／または電気化学的堆積法を用いて製造することができる。
熱バイア２２は、構成要素６の表面と接触状態にすることができ、この場合に熱の伝導は効率的になる。バイアと構成要素との間に金属的な接触が存在すれば、非常に有効な接触が得られる。このことは、熱バイア２２を通して、例えば接地を構成要素に接続するための電気接触を生成することも可能にする。
熱バイアの数、位置および断面積は用途に応じて選択する。導電体と熱導体との間で利用可能な空間が効果的に分割される際には、考慮すべき要因は、十分な熱伝導能力および空間の効率的な使用を含む。上述した方法は、熱バイアを所望の領域に正確に位置決めすること、並びにバイアの寸法を自由に選定することを可能にする。
以下は、熱バイアの可能な寸法のいくつかの例についての説明である。構成要素６の表面上には、電気接触の生成用を意図した両方の接触領域があり、そしてそれ以外の表面がある。以下の説明では、この接触領域以外の表面を自由面と称する。更に、検査のために、自由面は、構成要素の上記第１面上およびこの反対側の上記第２面上の表面領域、並びにこれらの第１面と第２面とを互いに接続する端面を含むべく規定される。すなわち第１面とは、接触領域の大部分が位置する構成要素の表面を称する。回路基板構成では、熱バイア２２は一般に自由面上に設計され、多くの実施例では、熱バイアは第１面上、第２面上および／または端面領域上で構成要素の自由面と接触するように設計される。
このような接点を形成する実施例では、熱バイア２２と構成要素の第２面との共通接触表面積は、良好な熱伝導能力がすでに得られている際には、例えば少なくとも５０％とすることができる。非常に有効な熱伝導能力が必要であれば、共通接触面は、第２面の表面積の少なくとも７０％とすることができ、少なくとも９０％とすることが好ましい。
構成要素全体の自由面を検査する際には、例えば、自由面の表面積の少なくとも１５％、好適には少なくとも３０％を、熱バイア２２と構成要素６との共通接触表面積に充てることができる。非常に大きい熱伝導容量が必要となる実施例では、共通接触表面積は、自由面の表面積の６０％以上にまですることができる。
個々の熱バイア２２の断面積の例としては、回路基板構成内の利用可能な空間さえ許容すれば、熱バイアの断面積は、好適には少なくとも３０μｍ2となるように設計すべきであると言うことができる。
本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 本発明による製造方法の適用例を段階順に示す断面図である。 １つのマイクロ回路の回りに熱伝導体を設け、いくつかの実装ベースを順に重ねた１つの電子モジュールの断面図である。

Claims (30)

  1. 電子モジュールを製造する方法であって、少なくとも１つの構成要素（６）を絶縁材料層（１）の内部に埋め込み、前記構成要素（６）を前記電子モジュールに含まれる導体構造（１４、１９）に電気的に接続するための接点（１４）を作製する方法において、
    前記絶縁材料層（１）内の前記構成要素（６）の付近に、少なくとも１つの熱バイア（２２）を製造することを特徴とする電子モジュールの製造方法。
  2. 少なくとも１つの熱バイアを、前記構成要素の表面に接触すべく製造することを特徴とする請求項１に記載の方法。
  3. 前記構成要素の表面上に少なくとも１つの熱バンプが存在し、少なくとも１つの熱バイアを、前記熱バンプと接続すべく製造することを特徴とする請求項１に記載の方法。
  4. 少なくとも１つの熱バイアを、当該熱バイアと前記構成要素の表面との間に絶縁材料を残す方法で製造することを特徴とする請求項１に記載の方法。
  5. 少なくとも１つの熱バイアが、前記構成要素との電気接触を形成して、接地電位を前記構成要素に導くことを特徴とする請求項１〜４のいずれかに記載の方法。
  6. 電気接触を形成する１つ以上の前記熱バイアの径の合計が、前記構成要素との動作上の電気接続を形成するのに必要な径よりも十分大きいことを特徴とする請求項５に記載の方法。
  7. 前記熱バイアのいずれもが、前記構成要素との電気接触を形成しないことを特徴とする請求項１〜４のいずれかに記載の方法。
  8. 前記構成要素を前記電子モジュールの前記導体構造に接続するための接点の製造が、バイア技術を用いた電気バイアの製造を１つの段階として含み、少なくとも１つの熱バイアも、同じバイア技術を用いて作製することを特徴とする請求項１〜７のいずれかに記載の方法。
  9. 前記構成要素が第１面および第２面を有し、少なくとも１つの熱バイアを前記構成要素の前記第１面側に製造し、少なくとも１つの熱バイアを前記構成要素の前記第２面側に製造することを特徴とする請求項１〜８のいずれかに記載の方法。
  10. 製造すべき電子モジュールが多層回路基板を具え、該多層回路基板の内部に少なくとも１つの構成要素が埋め込まれ、前記多層回路基板の少なくとも１つの導体層内に、前記電子モジュールの側面方向に熱を伝導するための導体パターンを形成することを特徴とする請求項１〜９のいずれかに記載の方法。
  11. 前記電子モジュールの側面方向に熱を伝導するための前記導体パターンが、少なくとも１つの熱バイアと直接接触することを特徴とする請求項１０に記載の方法。
  12. 前記側面方向の熱導体パターンと直接接触する熱導体を、前記多層回路基板の垂直方向に延在するように製造することを特徴とする請求項１０または１１に記載の方法。
  13. 導体層を用意するステップと、
    面上に接触領域が存在する接触面を有する構成要素を用意するステップと、
    前記構成要素の前記接触面側を、前記導体層の第１面に接着するステップと、
    前記導体層に接着された前記構成要素を包囲する絶縁材料層を、前記導体層の前記第１面上に製造するステップと、
    前記構成要素の前記接触領域を前記導体層に電気的に接続するためのバイアを形成するステップであって、前記バイアは少なくとも１つの熱バイアと同様であるステップと、
    前記導体層から導体パターンを製造するステップと
    を具えていることを特徴とする請求項１〜１２のいずれかに記載の方法。
  14. 電気バイアを作製するために、前記導体層内及び接着層内の、前記構成要素の前記接触領域の位置に開口を設け、熱バイアを作製するために、前記導体層内及び接着層内の、前記構成要素の表面内の前記接触領域を除いた位置に凹部を形成することを特徴とする請求項１３に記載の方法。
  15. 絶縁材料層（１）と、少なくとも２つの導体パターン層（１４、１９）と、前記絶縁材料層（１）の内部にある少なくとも１つの構成要素（６）と、該構成要素（６）を前記伝導パターン層（１４、１９）の少なくとも１つに電気的に接続するための接点（１４）とを含む回路基板構成において、
    前記絶縁材料層（１）内の前記構成要素（６）の付近に、少なくとも１つの熱バイア（２２）を含むことを特徴とする回路基板構成。
  16. 前記導体パターン層（１４、１９）の少なくとも１つが、前記絶縁材料層（１）の第１面側に位置し、前記伝導パターン層（１４、１９）の他の少なくとも１つが、前記絶縁材料層（１）の反対側の面である第２面側に位置し、少なくとも１つの熱バイア（２２）が前記第１面側の前記導体パターン層（１４、１９）に接続され、少なくとも１つの他の熱バイア（２２）が前記第２面側の前記導体パターン層（１４、１９）に接続されていることを特徴とする請求項１５に記載の回路基板構成。
  17. 前記第１面側の前記導体パターン層（１４、１９）に接続された熱バイア（２２）と、前記第２面側の前記導体パターン層（１４、１９）に接続された熱バイア（２２）とが共に、同様の構成を有することを特徴とする請求項１６に記載の回路基板構成。
  18. 前記熱バイア（２２）が、純粋かつ均一な金属から成ることを特徴とする請求項１５〜１７のいずれかに記載の回路基板構成。
  19. 前記熱バイア（２２）の材料が、化学的及び／または電気化学的な堆積法によって製造された金属、例えば銅であることを特徴とする請求項１５〜１８のいずれかに記載の回路基板構成。
  20. 前記熱バイア（２２）の材料が、前記構成要素（６）の表面と接触し、好適には金属的に接触していることを特徴とする請求項１５〜１９のいずれかに記載の回路基板構成。
  21. 前記熱バイアの構成が、前記構成要素の前記接触領域を前記導体パターン層（１４、１９）の少なくとも１つに電気的に接続する接点の構成と同様であることを特徴とする請求項１５〜２０のいずれか一項に記載の回路基板構成
  22. 少なくとも１つの熱バイア（２２）が、前記構成要素との電気接触を形成して、例えば接地電位を前記構成要素に導くことを特徴とする請求項１５〜２１のいずれかに記載の回路基板構成。
  23. 前記構成要素（６）の表面上に、電気接触を形成するための接触領域、並びに該接触領域外の自由面が存在し、該自由面は、前記構成要素の第１面上、及び前記第１面の反対側にある第２面上、並びに前記第１面と前記第２面とを接続する端面上の表面領域を含み、少なくとも１つの熱バイア（２２）が、前記構成要素の前記自由面と接触していることを特徴とする請求項１５〜２２のいずれかに記載の回路基板構成。
  24. 少なくとも１つの熱バイア（２２）が、前記端面の領域内で前記自由面と接触することを特徴とする請求項２３に記載の回路基板構成。
  25. 少なくとも１つの熱バイア（２２）が、前記第１面の領域内で前記自由面と接触することを特徴とする請求項２３または２４に記載の回路基板構成。
  26. 少なくとも１つの熱バイア（２２）が、前記第２面の領域内で前記自由面と接触することを特徴とする請求項２３〜２５のいずれかに記載の回路基板構成。
  27. １つ以上の熱バイア（２２）と前記第２面との接触表面積の合計が、前記第２面の表面積の少なくとも５０％、好適には少なくとも７０％、最も好適には少なくとも９０％であることを特徴とする請求項２６に記載の回路基板構成。
  28. 熱バイア（２２）と前記構成要素（６）との共通接触表面積が、前記自由面の表面積の少なくとも１５％、好適には少なくとも３０％、最も好適には少なくとも６０％であることを特徴とする請求項２３〜２７のいずれかに記載の回路基板構成。
  29. 少なくとも１つの熱バイア（２２）の断面積が少なくとも３０μｍ2であることを特徴とする請求項１５〜２８のいずれかに記載の回路基板構成。
  30. 前記構成要素がケーシングなしの半導体チップであることを特徴とする請求項１５〜２９のいずれかに記載の回路基板構成。
JP2007510061A 2004-04-27 2005-04-27 埋込み構成要素からの熱伝導 Pending JP2007535156A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20040592A FI20040592A (fi) 2004-04-27 2004-04-27 Lämmön johtaminen upotetusta komponentista
PCT/FI2005/000199 WO2005104635A1 (en) 2004-04-27 2005-04-27 Heat conduction from an embedded component

Publications (1)

Publication Number Publication Date
JP2007535156A true JP2007535156A (ja) 2007-11-29

Family

ID=32104228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007510061A Pending JP2007535156A (ja) 2004-04-27 2005-04-27 埋込み構成要素からの熱伝導

Country Status (4)

Country Link
US (1) US8076586B2 (ja)
JP (1) JP2007535156A (ja)
FI (1) FI20040592A (ja)
WO (1) WO2005104635A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140194A (ja) * 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法
KR20110018883A (ko) * 2008-05-30 2011-02-24 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
JP2011515862A (ja) * 2008-03-27 2011-05-19 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子構成群を製造する方法
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
JP2012004560A (ja) * 2010-06-18 2012-01-05 Palo Alto Research Center Inc 熱の抽出及び遮蔽のための埋込み式熱伝導層
JP2013211526A (ja) * 2012-03-01 2013-10-10 Fujikura Ltd 部品内蔵基板及びその製造方法
JP2013222959A (ja) * 2012-04-13 2013-10-28 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリア及びその製造方法
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2014041697A1 (ja) * 2012-09-14 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
WO2014049721A1 (ja) * 2012-09-26 2014-04-03 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2015056655A (ja) * 2013-09-10 2015-03-23 菱生精密工業股▲分▼有限公司 半導体装置、当該半導体装置を使用した半導体モジュール、及び前記半導体装置の製造方法
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
WO2018043162A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよび電子機器
WO2018066324A1 (ja) * 2016-10-07 2018-04-12 株式会社村田製作所 多層基板
JP2022176172A (ja) * 2021-05-14 2022-11-25 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US7525803B2 (en) * 2006-01-31 2009-04-28 Igo, Inc. Power converter having multiple layer heat sinks
TWI375996B (en) * 2007-09-18 2012-11-01 Advanced Semiconductor Eng Manufacturing process and structure for a thermally enhanced package
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
US7935893B2 (en) 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2009218545A (ja) 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2009231818A (ja) 2008-03-21 2009-10-08 Ibiden Co Ltd 多層プリント配線板及びその製造方法
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
DE102008040906A1 (de) * 2008-07-31 2010-02-04 Robert Bosch Gmbh Leiterplatine mit elektronischem Bauelement
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US7901984B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7898068B2 (en) * 2009-02-20 2011-03-01 National Semiconductor Corporation Integrated circuit micro-module
US7902661B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
CN102405524A (zh) 2009-02-20 2012-04-04 国家半导体公司 集成电路微模块
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
US7901981B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
TWI456715B (zh) 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
DE102009058764A1 (de) 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
DE102011012186B4 (de) * 2011-02-23 2015-01-15 Texas Instruments Deutschland Gmbh Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
CN103828493A (zh) * 2011-09-12 2014-05-28 名幸电子有限公司 元器件内置基板的制造方法及使用该制造方法的元器件内置基板
WO2013065099A1 (ja) 2011-10-31 2013-05-10 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US8556159B2 (en) * 2012-02-24 2013-10-15 Freescale Semiconductor, Inc. Embedded electronic component
US9209106B2 (en) * 2012-06-21 2015-12-08 Ati Technologies Ulc Thermal management circuit board for stacked semiconductor chip device
DE102013203932A1 (de) 2013-03-07 2014-09-11 Continental Automotive Gmbh Elektronische, optoelektronische oder elektrische Anordnung
WO2014184873A1 (ja) * 2013-05-14 2014-11-20 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板
TWI543315B (zh) * 2014-04-16 2016-07-21 Viking Tech Corp A carrier and a package structure having the carrier
DE102014210483A1 (de) 2014-06-03 2015-12-03 Conti Temic Microelectronic Gmbh Verfahren zum Herstellen einer Folienanordnung und entsprechende Folienanordnung
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
KR102231101B1 (ko) * 2014-11-18 2021-03-23 삼성전기주식회사 소자 내장형 인쇄회로기판 및 그 제조방법
CN105555067A (zh) * 2016-02-19 2016-05-04 周跃 一种线路板的制作方法
JP6725378B2 (ja) * 2016-09-15 2020-07-15 株式会社東芝 アンテナモジュール
US10804180B2 (en) 2017-11-30 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000151306A (ja) * 1998-11-06 2000-05-30 Toshiba Corp 半導体装置
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8413330D0 (en) * 1984-05-24 1984-06-27 Mbm Technology Ltd Mounting semi-conductor chips
US4729061A (en) 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP2950290B2 (ja) 1997-06-27 1999-09-20 日本電気株式会社 高周波集積回路装置およびその製造方法
US5942795A (en) 1997-07-03 1999-08-24 National Semiconductor Corporation Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP3937840B2 (ja) 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
DE10206366A1 (de) 2002-02-15 2003-08-28 Basf Ag Cyclische Verbindungen und ihre Verwendung als Komplexliganden
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
WO2004001848A1 (en) * 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7349225B1 (en) * 2002-10-22 2008-03-25 Odyssian Technology, Llc Multifunctional composite sandwich element with embedded electronics
DE102004016399B4 (de) * 2003-03-27 2013-06-06 Kyocera Corp. Hochfrequenzmodul und Funkvorrichtung
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
TWI301660B (en) 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058741A (ja) * 1998-08-12 2000-02-25 Taiyo Yuden Co Ltd ハイブリッドモジュール
JP2000151306A (ja) * 1998-11-06 2000-05-30 Toshiba Corp 半導体装置
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140194A (ja) * 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法
JP2011515862A (ja) * 2008-03-27 2011-05-19 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子構成群を製造する方法
KR20110018883A (ko) * 2008-05-30 2011-02-24 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
JP2011522403A (ja) * 2008-05-30 2011-07-28 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
KR101652534B1 (ko) * 2008-05-30 2016-08-30 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
JPWO2009147936A1 (ja) * 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
KR101860293B1 (ko) 2010-06-18 2018-05-23 팔로 알토 리서치 센터 인코포레이티드 다중 블록 반도체 디바이스 및 그 다중 블록 반도체 디바이스의 제조 방법
JP2012004560A (ja) * 2010-06-18 2012-01-05 Palo Alto Research Center Inc 熱の抽出及び遮蔽のための埋込み式熱伝導層
JP2013211526A (ja) * 2012-03-01 2013-10-10 Fujikura Ltd 部品内蔵基板及びその製造方法
US9282628B2 (en) 2012-03-01 2016-03-08 Fujikura Ltd. Component built-in board and method of manufacturing the same
JP2013222959A (ja) * 2012-04-13 2013-10-28 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリア及びその製造方法
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9596765B2 (en) 2012-09-11 2017-03-14 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
TWI549582B (zh) * 2012-09-11 2016-09-11 Meiko Electronics Co Ltd A method for manufacturing a part-embedded substrate, and a part-embedded substrate manufactured by using the method
WO2014041697A1 (ja) * 2012-09-14 2014-03-20 株式会社メイコー 部品内蔵基板及びその製造方法
US9622352B2 (en) 2012-09-26 2017-04-11 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate
JPWO2014049721A1 (ja) * 2012-09-26 2016-08-22 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2014049721A1 (ja) * 2012-09-26 2014-04-03 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2015056655A (ja) * 2013-09-10 2015-03-23 菱生精密工業股▲分▼有限公司 半導体装置、当該半導体装置を使用した半導体モジュール、及び前記半導体装置の製造方法
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
WO2018043162A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよび電子機器
WO2018066324A1 (ja) * 2016-10-07 2018-04-12 株式会社村田製作所 多層基板
JP2022176172A (ja) * 2021-05-14 2022-11-25 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
JP7393469B2 (ja) 2021-05-14 2023-12-06 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法

Also Published As

Publication number Publication date
US20070227761A1 (en) 2007-10-04
US8076586B2 (en) 2011-12-13
WO2005104635A1 (en) 2005-11-03
FI20040592A (fi) 2005-10-28
FI20040592A0 (fi) 2004-04-27

Similar Documents

Publication Publication Date Title
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
JP5064210B2 (ja) 電子モジュール及びその製造方法
US7609527B2 (en) Electronic module
US9648722B2 (en) PCB embedded power module
CN100463128C (zh) 半导体芯片埋入基板的三维构装结构及其制作方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
CN104051376A (zh) 功率覆盖结构及其制作方法
JP2005517287A (ja) 構成要素をベースに埋め込み接触を形成する方法
EP1514307A1 (en) Electronics circuit manufacture
CN102779808B (zh) 集成电路封装和封装方法
JP2004064043A (ja) 半導体パッケージング装置
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
CN101989582B (zh) 嵌埋半导体芯片的封装基板
JP4875926B2 (ja) 多層配線板及びその製造方法
JP2013521654A (ja) 組み込まれたダイを有する集積回路パッケージの熱ビア
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
KR101109214B1 (ko) 패키지 기판 및 그 제조방법
JP2007243079A (ja) 放熱型プリント配線板及びその製造方法
KR100966341B1 (ko) 인쇄회로기판 및 그 제조방법
KR100836657B1 (ko) 전자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405