KR101652534B1 - 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 - Google Patents

적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 Download PDF

Info

Publication number
KR101652534B1
KR101652534B1 KR1020107026511A KR20107026511A KR101652534B1 KR 101652534 B1 KR101652534 B1 KR 101652534B1 KR 1020107026511 A KR1020107026511 A KR 1020107026511A KR 20107026511 A KR20107026511 A KR 20107026511A KR 101652534 B1 KR101652534 B1 KR 101652534B1
Authority
KR
South Korea
Prior art keywords
electronic component
printed circuit
circuit board
layer
conductive layer
Prior art date
Application number
KR1020107026511A
Other languages
English (en)
Other versions
KR20110018883A (ko
Inventor
균터 바이히슬버거
아르노 그리치바움
마이크 모리안츠
니콜라이 하슬레브너
요하네스 슈테어
프리츠 해링
게르하르트 프레들
안드레아 코르트벨리지
마크 비즐리
안드리아스 즈룩
볼프강 슈릿트비저
Original Assignee
에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 filed Critical 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Publication of KR20110018883A publication Critical patent/KR20110018883A/ko
Application granted granted Critical
Publication of KR101652534B1 publication Critical patent/KR101652534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

전자 모듈을 제조하는 방법 및 회로기판 구조가 개시되어 있다. 상기 방법에서는, 적어도 하나의 부품이 절연 물질 층 내부에 내재되어 있고, 접촉점들이 상기 전자 모듈에 포함된 상기 도체 구조들에 전기적으로 상기 부품을 연결하게 한다. 본 발명에 따르면, 상기 부품으로부터의 열 전도를 증가시키는 적어도 하나의 열 비아(thermal via)가 상기 부품 주변의 상기 절연 물질층에 만들어진다.

Description

적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판{METHOD FOR INTEGRATING AT LEAST ONE ELECTRONIC COMPONENT INTO A PRINTED CIRCUIT BOARD AND PRINTED CIRCUIT BOARD}
본 발명은 적어도 하나의 전자부품을 인쇄회로기판에 통합하는 방법에 관한 것으로, 상기 방법은:
상기 전자 부품을 지지하기 위한 인쇄회로기판 층을 마련하는 단계;
상기 층의 표면에 접착제를 적용하는 단계;
상기 접착제를 이용해 상기 층에 상기 전자 부품을 고정하는 단계;
적어도 하나의 전기 전도층을 상기 부품의 상기 접착제로부터 떨어진 표면이나 측면 상에 배치하거나 적용하는 단계; 및
상기 전자 부품의 접촉점들 및/또는 상기 인쇄회로기판에 형성되어 있는 도체 트랙들을 따라 상기 전기 전도층을 패터닝하는 단계를 포함한다.
본 발명은 또한 적어도 하나의 통합된 전자 부품을 포함하는 인쇄회로기판에 관한 것으로, 상기 인쇄회로기판은, 접착제를 이용해 상기 적어도 하나의 전자 부품이 그 위에 고정되는, 상기 전자 부품을 지지하기 위한 층을 포함하고,
여기서, 상기 전자 부품의 고정 후, 적어도 하나의 전기적 전도층이 상기 전자 부품에 배치되고 상기 전자 부품의 접촉점들 및/또는 상기 인쇄회로기판의 도체 트랙들을 따라 패터닝된다.
전자 부품들이 제공되는 장치의 제품 기능들이 많아지고, 인쇄회로기판에 적재되는 전자 부품들의 수가 많아질 뿐만 아니라 이러한 전자 부품들이 점점 소형화되는 맥락에서 볼 때, 수 개의 전자 부품들을 포함하는 효과적인 필드-유사 또는 어레이-유사 구조 부품들이 점점 더 많이 사용되고 있는데, 이것은 접촉들 사이의 거리가 좁아진 복수의 접촉들 및 연결들을 포함하고 있다. 이러한 부품들을 고정하거나 접촉시키기 위해, 매우 복잡한 인쇄회로기판들의 사용이 요구되고 있는데, 사용되는 부품들, 인쇄회로기판들 뿐만 아니라 제품 크기들도 동시에 줄이게 되면, 이러한 부품들의 두께 및 표면적 양 측면에 있어서, 인쇄회로기판 상의 복수의 접촉 패드들을 통한 이러한 전자 부품들의 적재 또는 배치에 많은 문제가 있고 이러한 접촉 패드들의 가능한 패턴 정의의 한계에 도달할 것이라 예상된다.
이러한 문제점들을 해결하기 위해, 인쇄회로기판에 적어도 부분적으로 전자 부품들을 통합하는 기술이 예를 들어, PCT 공개번호 제 WO 03/065778호, 제 WO 03/065779호, 및 제 WO 2004/077902호에 제시되어 있다. 하지만, 이러한 잘 알려진 인쇄회로기판에 통합되어 있는 부품들 또는 전자 부품들의 실시예들 및 방법들은 오목부들 또는 홀들 각각이 이러한 전자 부품들 또는 부품들을 수령하기 위해 인쇄회로기판의 베이스 요소에 제공되어 있어야 하고, 이러한 홀에 부품을 배치하기 전에 도체 트랙들이 추가적으로 형성되어 있어야 하는 문제점을 포함하고 있다. 부품들을 접촉시키기 위해, 솔더링 프로세스 및 결합 기술들이 사용되어, 상기 도체 트랙들의 요소들과 상기 전자 부품들의 접촉 영역들 또는 접합점 사이 서로 다른 종류의 물질들 사이에서 보통 접촉 영역들 또는 접촉 패드들이 생성된다. 특히 커다란 온도 차에 영향을 받는 환경 및 온도 변화가 있는 지역들에 있는 이러한 시스템을 사용할 때, 서로 다른 열팽창계수를 고려하면 상기 접촉 영역들 또는 접합점들의 영역에 사용된 서로 다른 물질들 때문에, 기계적으로 열적으로 유도되는 장력이 생길 수 있는데, 이러한 장력은 적어도 하나의 접촉 영역 또는 접합점에 균열을 가져올 수 있고, 결국 부품 고장으로 이어질 수 있다. 게다가, 접촉 표면의 제조에 추가적으로 필요한 구멍, 특히 레이저 구멍들은 상기 부품들에 스트레스를 줄 것으로 예상된다. 나아가, 솔더 패이스트 또는 결합배선들에 의한 상기 오목부들 또는 움푹한 지점들에 들어가 있는 상기 부품들의 도체 트랙들 및 접촉 면들에의 접촉 또는 결합은 복잡하고, 특히 변화하는 온도 스트레스 하에서 사용될 때에는 신뢰할 만하게 달성되지 않는다는 단점이 있다. 이에 더하여, 인쇄회로기판 제조 동안 필요한 경우 제공되는 높은 압력 및 온도는 상기 삽입되고 접촉되어 있는 부품들에 스트레스를 준다는 단점이 있다. 더 나아가, 보다 큰 스트레스를 받을 가능성 있는 전자 부품들으로부터 열을 제거하거나 소실시킬 때 문제가 발생할 수 있다.
초기에 정의된 종류의 인쇄회로기판 및 이의 제조방법은 예를들면, WO 2007/087660 또는 US 2005/0112798 A1에 공개되어 있는 바, 한편으로는 부품의 접착제 고정을 향상시키면서 다른 한편으로는 상기 부품 주변의 간격을 회피하는 동안 부품을 내재시키는 것을 목표로 한다.
그러므로, 본 발명은 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 것과 관련한 상기 언급한 문제점들을 제거하거나 적어도 크게 감소시키는 것을 목적으로 한다. 특히 인쇄회로기판 뿐만 아니라 초기에 정의된 종류의 방법을 제공하는 것을 목적으로 하여, 단순한 프로세스를 이용해 적어도 하나의 전자 부품을 인쇄회로기판에 배치, 고정하고 접촉시키는 데 있어서 향상된 신뢰성을 제공하며 열 소실의 향상을 달성하게 된다.
이러한 목적들을 해결하기 위해, 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법은, 상기 전기적 전도층으로부터 떨어진 상기 전자 부품 일 측면, 특히 상기 전자 부품의 고정 영역 상에, 상기 부품에의 접촉 및/또는 열 제거를 위해 적어도 하나의 개구부가 형성되는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
상기 전자 부품을 지지하기 위한 인쇄회로기판의 층에 적어도 하나의 전자 부품을 적용 및 고정하는 것이 제공되는데, 이로써 처음에 언급한 종래 기술에 상반되게, 상기 전자 부품을 수령하기 위한 움푹한 지점들 또는 오목부들을 미리 형성하고, 수령될 상기 전자 부품의 접촉점들을 따라 배치되는 도체 트랙들 또는 접촉 영역들을 미리 형성하는 것이 생략될 수 있다. 상기 인쇄회로기판에 통합되는 적어도 하나의 전자 부품의 배치 및 위치지정이 매우 단순해질 수 있어, 번거로운 위치지정 단계들 또는 상기 전자 부품을 수령하는 개구부의 제조를 위한 준비 단계들이 포기될 수 있다. 상기 전자 부품을 지지하기 위한 상기 층 상에 상기 전자 부품의 배치 및 고정 후에, 적어도 하나의 전기적 전도층의 적용 또는 배치가 상기 접착제로부터 이격되어 있고 통합되는 상기 전자 부품의 접촉점들 또는 접합점들을 포함하는 상기 부품의 측면 또는 표면에 발생되어, 그 결과 인쇄회로기판 상에 형성되는 도체 트랙들 및/또는 그 사이의 연결 뿐만 아니라 전자 부품의 접촉점들에 따라 이러한 전기적 전도층의 패터닝이 발생된다. 상기 부품의 배치 및 고정 후 이러한 상기 전기적 전도층의 형성, 패터닝 또는 구조화는 필요한 결합 및/또는 도체 트랙들이 이미 고정된 전자 부품에 결합되는 방식으로 형성되거나 구현될 수 있기 때문에, 적절한 접촉을 위해 요구되는 상세 방법 단계들을 제거할 수 있다. 본 발명에 따라 상기 부품에 상기 전기적 전도층을 적용 또는 배치함으로써, 이것은 또한 상기 전자 부품의 접촉 패드들에 접촉하는 것을 포함하는데, 상기 전자 부품의 접촉점들 또는 접합점들 사이의 가까워진 거리를 고려한 예를 들어 솔더링 또는 전류발생의 또는 결합 프로세스들과 같이 복잡하고 정교해지는 접촉 또는 결합 방법이 포기될 수 있거나, 또는 이러한 프로세스들이 상기 전기적 전도층 또는 전도성 있는 층의 적용 또는 고정 및 그 패터닝 후에 단순한 방식으로 수행될 수 있다. 상기 전기적 전도층에 생성되는 상기 도체 트랙들 및/또는 상기 전자 부품의 접촉점들 또는 접합점들에 따른 상기 인쇄회로기판의 전기적 전도층의 패터닝 또는 구조화가 상기 적어도 하나의 전자 부품의 고정 및 상기 전기적 전도층 또는 전도성 있는 층의 배치 후에만 수행되기 때문에, 이미 형성된 인쇄회로기판의 도체 트랙들 또는 접촉면들에 대한 상기 전자 부품의 정교한 위치지정에 대한 높은 요구가 종래 방법들 및 구성과는 상이하게 포기될 수 있다. 접착제를 이용해 상기 층에 고정한 후, 간단한 방법에 의해 상기 전자 부품의 위치를 결정하는 것이 가능하고, 그 결과 상기 인쇄회로기판 상의 상기 전도층의 배치 및 패터닝이 단순하고 정교하게 위치지정가능한 방식으로 수행될 수 있다.
상술한 단계외에, 크게 스트레스받는 전자 부품들에서 발생하는 열의 제거 또는 소실을 위해, 상기 전기적 전도층으로부터 이격된 상기 전자 부품 일 측면, 특히 상기 전자 부품의 고정 영역 상에, 상기 부품에의 접촉 및/또는 열 제거를 위한 적어도 하나의 개구부가 형성되는 것이 제안된다.
상기 전자 부품의 고정 후 적용되거나 배치되는 상기 적어도 하나의 전기적 전도층을 위한 표면이 위치하는 평면을 제공하기 위해, 또한 인쇄회로기판 내부에 상기 적어도 하나의 전자 부품의 적절하고 안전한 내재(embedding)를 보장하기 위해, 바람직한 실시예에 따라, 상기 층에 고정된 후, 상기 전자 부품은 절연 물질, 특히 프리프레그 필름 및/또는 수지에 의해 둘러싸이는 것이 제안된다.
인쇄회로기판에 통합되는 적어도 하나의 전자 부품과 연결되고, 통합되는 상기 부품을 위한 지원 또는 지지 표면을 형성하는 상기 인쇄회로기판 층은 선택적으로 매우 작은 두께를 가지므로, 다른 바람직한 실시예에 따라, 상기 전자 부품을 지지하기 위한 층은 상기 접착제를 적용하기 전에, 전달층 또는 코어 상에 적용되는 것이 제안된다. 이러한 전달층은 상기 접착제의 적용 및 상기 적어도 하나의 전자 부품의 후속되는 고정 동안 충분히 안정적인 기초를 제공하고, 또한 필요하다면, 본 발명에 따른 방법의 다른 바람직한 실시예에 따라 상기 전자 부품의 고정 후에 필요하면, 상기 전기적 전도층의 패터닝 프로시저 전에 다시 용이하게 제거될 수 있다.
통합되는 상기 적어도 하나의 전자 부품의 적절한 고정을 위해, 다른 바람직한 실시예에 따라, 상기 접착제는 고정되는 상기 전자 부품의 배치에 일치하는 패턴으로 상기 층의 표면에 적용되는 것에 제안된다. 이로써, 특히 인쇄회로기판의 후속 제조에 있어서, 필요하다면, 상기 적어도 하나의 전자 부품의 고정이 발생하지 않는 영역의 상기 접착제가 다시 제거되어야 하는 번거로운 프로시저가 방지될 수 있다. 상기 접착제는 예를 들어 스크린-인쇄, 롤-코팅, 스프레딩 등과 같이 잘 알려진 적용 방법들에 의해 적용될 수 있다. 통합되는 상기 적어도 하나의 전자 부품을 배치 또는 적용한 후, 상기 접착제는 선택적으로 경화 처리에 의해 예를 들어 주어진 파장의 전자기파 방사 및/또는 열의 적용에 의해 경화될 수 있다. 또는, 경화가능한 특히, 광활성의 접착 필름은 예를 들어, 통합되는 상기 전자 부품의 고정을 위해 제공될 수 있다. 여기서 접착 필름은 상기 전자 부품의 배치 후에, 예를 들어, 적절한 경화, 특히 사진 인화(photo-processing)를 거칠 수 있다.
상기에서 이미 언급한 바와 같이, 본 발명에 따른 방법은 통합되는 상기 적어도 하나의 전자 부품의 고정 및 접촉 후, 적어도 하나의 전기적 전도층을 패터닝하는 단계를 제공한다. 여기서, 이러한 연결에 있어서, 바람직한 실시예에 따라, 상기 전도층의 패터닝 단계는 레이저 패터닝, 광 패터닝 등에 의해 수행되는 것이 제안된다. 이러한 패터닝 프로시저들은 알려진 바대로이고, 상기 적어도 하나의 전자 부품에 연결되어 있거나 연결되는 상기 전기적 전도층의 영역에서 인접하는 도체 트랙들 뿐만 아니라 상기 접촉 영역들의 정확한 형성을 허용한다.
적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 종래 구성 및 방법들에 있어서, 상기에서 이미 언급한 바와 같이, 인쇄회로기판 및, 특히 도체 트랙이 정의된 층들은 가능한 한 최대로 완성되어, 번거로운 프로세스에서 상기 적어도 하나의 전자 부품이 적절한 오목부 또는 홈에 배치되고 결과적으로 접촉될 것으로 예상된다. 이와 대조적으로, 본 발명에 따르면, 상기 인쇄회로기판의 후속 구조화 또는 완성은, 상기 적어도 하나의 전자 부품의 고정 후에 발생한다. 여기서, 상기 적어도 하나의 전자 부품의 고정에 이어지는 상기 전기적 전도층의 패터닝 후, 본 발명에 따른 방법의 다른 바람직한 실시예는, 상기 전도층의 패터닝 단계 후, 적어도 하나의 절연층이 상기 전자 부품으로부터 이격된 상기 패터닝된 전도층의 표면 상에 적용되는 것을 고려한다.
나아가, 본 발명에 따른 방법에 의해 통합된 적어도 하나의 전자 부품을 포함하는 인쇄회로기판의 완성 맥락에서 볼 때, 본 발명에 따른 방법의 다른 바람직한 실시예에 대응하여, 예를 들어 RCC 호일 같은, 적어도 하나의 전도층 및/또는 비전도층이 추가적으로 적용되거나 배치되는 것에 제안된다. 이러한 RCC(resin coated copper) 호일은 알려진 바대로이고, 상기 적어도 하나의 전자 부품이 상기 전기적 전도층에 적절히 접촉된 후, 상기 인쇄회로기판의 추후 완성을 위해 사용될 수 있거나, 상기 전자 부품의 고정에 이어지는 상기 전기적 전도층의 배치 및 고정에 관련하여 직접 사용될 수 있다.
삭제
열 소실을 더욱 향상시키기 위해, 또는 상기 전자 부품 내부의 지점에서 발생할 수 있는 열을 분산시키기 위해, 다른 바람직한 실시예에 따라, 상기 전자 부품을 지지하기 위한 상기 층이 금속이고 특히 전기적 전도층에 의해 형성되는 것이 제안된다.
열 소실, 또는 특히 내재되거나 통합되는 전자 부품의 하부영역에 존재하는 높은 열부하가 있는 점들의 분산에 도움을 준다는 맥락에서, 다른 바람직한 실시예에 따라, 열 전도 또는 전도성 있는 접착제가 사용되는 것이 제안된다.
통합되는 전자 부품의 접촉점들 또는 접합점들의 수를 더 증가시키기 위해, 본 발명에 따른 방법의 다른 바람직한 실시예에 따라, 그 대향하는 주요 표면들 상에, 상기 전기적 전도층들에 접촉하는 복수의 접촉점들이 마련되는 전자 부품이 사용되는 것이 제안된다. 대향하는 주요 표면들 각각에 복수의 접촉점들이 마련되어 있는 전자 부품을 사용함으로써, 접촉점들 또는 접합점들의 수가 증가될 수 있고, 이러한 맥락에서, 개선된 열 소실 또는 분산과 관련하여 상기에서 이미 제안했던 대로, 상기 전자 부품을 고정하기 위한 상기 접착제가 제공되는 상기 부품 지지 층은 전기적 전도층에 의해 형성되는 것이 바람직하다.
나아가, 본 발명의 방법에 따라, 바람직하게는, 상기 전자 부품은 상기 전기적 전도층의 패터닝 직후 기능 테스트되는 것이 제안된다. 상기 전기적 전도층과 상기 전자 부품의 접합점들 또는 접촉 패드들의 연결에 이어서 상기 전기적 전도층의 패터닝 직후 이러한 전자 부품의 기능 점검은 상기 구현된 접촉들의 정상 또는 완성에 대한 즉시 점검 또는 테스트 또한 허용하여, 종래 방법 제어들과는 반대로, 적어도 하나의 전자 부품의 적절한 접촉 또는 기능이 초기에 미리 확인될 수 있고 또한 오류난 요소들은 프로세스 과정 중 초기에 제거될 수 있으므로, 잘못된 접촉으로 인한 불량 및 비용을 크게 줄일 수 있다.
처음에 언급한 목적을 해결하기 위해, 적어도 하나의 통합된 전자 부품을 포함하는 인쇄회로기판은, 상기 전기적 전도층으로부터 떨어진 상기 전자 부품 일 측면, 특히 상기 전자 부품의 고정 영역 상에, 상기 부품에의 접촉 및/또는 열 제거를 위해 적어도 하나의 개구부가 형성되는 것을 특징으로 한다. 이미 상기에서 언급한 바와 같이, 인쇄회로기판의 전기적 전도층과 상기 적어도 하나의 전자 부품의 접촉 영역들 또는 접합점들의 단순하고 신뢰할 수 있는 접촉을 달성하는 것이 가능하다. 이로써 정확하게 배치되어야 하는 구멍들 또는 통로들을 미리 형성하는 것을 포함한 고비용의 추가적인 접촉 방법들이 생략될 수 있다. 게다가 상기 인쇄회로기판에 상기 적어도 하나의 전자 부품을 고정한 후, 이미 고정된 전자 부품에 대하여 단순하고 신뢰할 수 있는 패터닝을 제공하거나 달성하는 것이 가능하다. 또한, 상기 전기적 전도층으로부터 떨어진 상기 전자 부품 일 측면, 특히 상기 전자 부품의 고정 영역 상에, 상기 부품에의 접촉 및/또는 열 제거를 위해 적어도 하나의 개구부가 형성되는 되는 점에서 본 발명에 따른 열 소실이 보조된다.
나아가, 통합되는 부품을 보호하고 신뢰할만한 절연 및 기계적 안정성을 제공하기 위해, 바람직하게 상기 전자 부품은 절연 물질, 특히 프리프레그 필름 및/또는 절연 수지에 의해 둘러싸이는 것이 제안된다.
본 발명에 따른 인쇄회로기판의 추후 완성을 위해, 본 발명에 따른 인쇄회로기판의 다른 바람직한 실시예에 대응하여, 상기 전자 부품을 내포하고 절연 및/또는 전도 물질들로 만들어진 복수의 층들이 마련되는 것을 고려하고 있다.
더 많이 스트레스받은 전자 부품들로부터 열을 제거하기 위해, 바람직하게 열을 제거하기 위한 적어도 하나의 개구부가 상기 전자 부품을 지지 및/또는 둘러싸는 특히 절연 물질의 상기 전자 부품의 고정 영역에 마련되는 것이 제안된다.
그러므로, 본 발명은 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 것과 관련한 상기 언급한 문제점들을 제거하거나 적어도 크게 감소시킨다.
특히 인쇄회로기판 뿐만 아니라 초기에 정의된 종류의 방법을 제공할 뿐만 아니라, 단순한 프로세스를 이용해 적어도 하나의 전자 부품을 인쇄회로기판에 배치, 고정하고 접촉시키는 데 있어서 향상된 신뢰성을 제공하게 된다.
이하에서는, 본 발명에 따른 방법을 사용하는 본 발명에 따른 인쇄회로기판의 실시예들을 대략적으로 보여주는 도면들을 이용하여, 본 발명을 상세하게 설명하기로 한다.
도 1은, 본 발명에 따른 인쇄회로기판을 제조하기 위한 본 발명에 따른 방법의 제1 방법 단계를 보여주는 개략도이고, 여기에 복수의 전자 부품들이 지지층에 적용되어 있다.
도 2는, 적어도 하나의 전기적 전도층을 적용 도는 배치하는 다음 방법 단계를 보여주는 개략도이다.
도 3은, 상기 전자 부품의 적용 또는 배치 후 상기 전기적 전도층의 패터닝 단계를 보여주는 개략도이다.
도 4는, 본 발명에 따른 인쇄회로기판의 다음 층들을 배치하는 다음 방법 단계를 보여주는 개략도이다.
도 5는, 추가적 패터닝을 수행하고 열 방출 개구부들을 형성한 후의 본 발명에 따른 인쇄회로기판을 보여주는 개략도이다.
도 6은, 주요 표면 양측에 접촉점들 또는 접합점들이 마련되어 있는 통합되는 전자 부품을 이용하는 도 5와 유사한 부분 개략도이다.
도 7은, 도 2와 유사하게, 배치되어 있는 복수의 통합되는 전자 부품들에 전기적 전도층을 배치하는 변형된 방법 단계를 보여주는 개략도이다.
도 8은, 고정되거나 통합된 전자 부품들의 영역의 층들에 패터닝을 하기 위한, 변형된 실시예에 따른 다음 방법 단계를 보여주는 개략도이다.
도 9는, 접촉 패드들을 형성하는, 변형된 실시예에 따른 다음 방법 단계를 보여주는 개략도이다.
인쇄회로기판에 적어도 하나의 전자 부품을 통합하기 위한 인쇄회로기판 제조의 제1 프로세스 제어가 도 1 내지 도 5를 이용하여 상세하게 설명될 것이다.
도 1로부터 알 수 있는 바와 같이, 인쇄회로기판에 통합되는 복수의 전자 부품들(1, 2, 3)을 지지하는 층(4)이 마련되어 있는데, 상기 층(4)은 접착 영역들(5)을 통한 상기 전자 부품들(1, 2, 3)의 고정 동안 비교적 두꺼운 두께를 가지는 전달층(carrier layer, 6)에 의해 지지된다.
상기 전자 부품들(1, 2, 3)을 고정하는 데 사용되는 상기 접착층(5)은 고정되고 추후 통합되는 상기 부품들(1, 2, 3)의 배치에 따라서, 예를 들어 스크린-인쇄, 롤-코팅 등에 의해, 상기 층(4) 상에 적용된다. 도 1 내지 도 5에 도시된 부품들(1, 2, 3) 또는 적어도 하나의 전자 부품(1, 2, 또는 3)의 배치에 대응하는 패턴으로 이러한 접착층을 적용하는 대신, 접착 필름(5)의 배치 또는 적용을 또한 생각해 볼 수 있는데, 이것은 고정되는 상기 전자 부품들(1, 2, 3)의 배치에 이어서 예를 들어 광경화(photohardening)에 의해 추후에 활성화될 것이다.
상기 고정, 통합되는 전자 부품들(1, 2, 3) 각각은 추가적으로 복수의 접촉점들(7)을 포함한다.
상기 접착제(5)를 통한 상기 층(4) 상에 상기 전자 부품들(1, 2, 3)의 고정에 이어, 전기적 전도층(8)이 상기 전자 부품들(1, 2, 3)의 상기 접착제(5)로부터 이격된 측면들에 적용되거나 배치된다. 여기서, 도 2에 도시된 실시예에 있어서, 상기 전기적 전도층(8)은 소위 RCC 호일의 일부이므로, 상기 전기적 전도층(8)의 배치 후, 상기 전자 부품들(1, 2, 3) 사이 및/또는 상기 접촉 영역들(7)의 영역을 채우는 플라스틱 또는 일반적으로, 절연 물질로 추가적으로 마련된 하부영역들(9)에 의해 보장될 것이다. 여기서, 고정되는 상기 전자 부품들(1, 2, 3) 사이의 간격 또는 거리에 대한 절연 물질의 추가적인 돌출부들은 참조부호 10으로 지시된다.
도 2에 도시된 바와 같이 예를 들어 구리로 된 상기 전기적 전도층(8)과 상기 절연 물질(9)을 포함하는 RCC 호일을 사용하는 대신, 접촉점들(7) 뿐만 아니라 고정되고 통합되는 부품들(1, 2, 3)의 배치에 따라, 적절하게 엠보싱된 또는 엠보싱안된 프리프레그, 및 선택적으로 분리된 구리 필름들 또한 전기적 전도층(8)으로서 사용될 수 있다.
통합되는 상기 전자 부품들(1, 2, 3)의 상기 접촉점들 또는 접합점들의 영역에 상기 전기적 전도층(8)을 적용 또는 배치하는 즉시, 상기 전달층(6)은 제거된다. 그 결과 상기 층(4) 및 상기 전기적 전도층(8)의 패터닝 또는 구조화가 상기 통합되는 부품들(1, 2, 3)의 상기 접촉 영역들(7)을 따라 추후에 발생하게 되고, 예를 들어 도 3에 도시된 바와 같이 레이저로 구멍을 뚫고 접촉 물질들을 채우는 것에 의해 참조부호 27로 지시되는 전도성 연결이 상기 접촉 영역들(7)과 이후에 패터닝된 전기적 전도층(8)의 각각의 하부영역들 사이에서 만들어진다. 전기적 전도층(8)의 패터닝 맥락에서 볼 때, 추후에 제조되는 인쇄회로기판을 위한 적절한 도체 트랙들도 형성되거나 제공된다.
도 3에 도시된 바와 같이 통합되는 상기 부품들(1, 2, 3)을 접촉시킨 후, 도 4에 도시된 바와 같이, 제조되는 인쇄회로기판의 구조화는, 예를 들어, 상기 통합되는 부품들(1, 2, 3)을 지지하는 상기 층(4)과 상기 전기적 전도층(8) 모두에 연속적으로 추가적인 층들을 적용하거나 마련하는 것을 더 포함한다. 상기 인쇄회로기판의 구조화는 예를 들어, 구리 필름들 또는 구리 층들(12, 13)을 예를 들어 두께 40 ㎛를 갖는 삽입된 프리프레그(11)를 통해 배치하거나 고정하는 것을 더 포함한다. 여기서, 예를 들어 제조되는 상기 인쇄회로기판의 하부면의 영역에, 두께 25 ㎛ 이하, 예를 들어 대략 18 ㎛를 갖는 구리 필름(12)이 배치되는 한편, 상기 프리프레그(11) 뿐만 아니라 상기 전기적 전도층(8)에 연속적으로 상기 하부면과 유사한 두께를 갖거나 두께 50 ㎛ 이상, 특히 예를 들어 80 ㎛을 갖는 구리 필름(13)이 이와 유사하게 배치된다.
도 5에 도시된 바와 같이, 도 4에 도시된 바에 따라 추가적으로 적용된 층들(11, 12, 13)은 이후에 패터닝 또는 구조화를 더 거치게 되는데, 여기서 레이저 구멍들이 예를 들어 도 5의 참조부호 14로 지시되는 제조될 접촉 영역들에 다시 제공된다.
나아가, 통합되는 부품들(1, 2, 3)로부터 열을 제거하기 위해, 열 방출 개구부들(15)이 부품들(1, 2)을 위해 도 5에 지시된 바와 같이 마련된다.
열 소실을 보조하거나 향상시키기 위해, 통합되는 상기 부품들(1, 2, 3)을 지지하는 데 사용되는 상기 층(4)을 예를 들어 구리 같은 금속으로 만들어, 이러한 금속 물질의 좋은 열 전도율 때문에 특히 상기 부품들(1, 2)의 영역에서 비균일하게 형성될 수 있는 열을 상기 열 방출 개구부들(15)을 통해 상기 층(4)이 신뢰할 수 있고 향상된 열 소실을 보장할 수 있도록 한다.
특히 상기 전자 부품들(1, 2)에 의해 열 전달을 더 잘 보조하거나 생성된 열을 더 균일하게 분산시키기 위해, 고정을 위해 사용되는 상기 접착제(5)가 열 전도성 있는 접착제로 만들어질 수 있다.
도 6에 도시된 바와 같이, 복수의 부품들(1, 2, 3)이 통합되는 도 1 내지 도 5에 따라 형성되는 인쇄회로기판의 변형에 있어서, 상기 각 부품들의 접착제(5)를 통해 제공되는 접착 영역으로부터 이격되어 대면하는 일 측면에 접촉점들 또는 접합점들(7)이 마련되어 있고, 접착제(5)를 통해 층(4)에 고정되어 있는 전자 부품(16)의 상기 접착제(5)로부터 이격되어 대면하는 측면에 참조부호 7로 지시되어 있는 접촉점들이 마련되어 있고, 상기 전자 부품(16)에는 예를 들어 구리로 만들어진 하부 면(17)이 마련되어 있어, 상기 접촉점들(7)과 상기 하부 면(17) 모두를 통해 상기 부품(16)이 접촉될 수 있도록 한다.
상기 통합되는 전자 부품(16)의 상기 하부 면에 상기 구리층(17)의 마련 때문에, 이러한 구성은 한편으로는 접촉 표면들 또는 영역들의 수를 증가시키고, 다른 한편으로는 접촉 패드들(18)을 통해 향상된 열 소실을 보장하는데, 따라서, 이러한 접촉 패드들은 접촉을 위해서뿐만 아니라 선택적으로 향상된 열 소실을 보장하기 위해 사용될 수 있다.
도 7 내지 도 9에 도시된 제조되는 인쇄회로기판의 변형된 실시예로부터, 도 1 내지 도 5에 따른 실시예와 유사하게, 통합되는 복수의 요소들 또는 부품들은 참조부호 1, 2, 3으로 지시되어 있고, 그 각각은 접착제 또는 접착 영역(5)을 통해 층(4)에 고정되어 있음을 알 수 있다.
도 7에 도시된 실시예에 있어서, 도 1에 따른 전달층(6)은 제거 후 제조되는 인쇄회로기판의 다음 층으로 대체되는 것은 도 4에 따른 도면에서와 유사하게, 상기 다음 층은 예를 들어 RCC 호일로 제조되어, 삽압된 절연층(19)을 통해 다음 전도층(20), 특히 구리층을 제공하게 된다.
통합되는 상기 전자 부품들(1, 2, 3)의 접촉점들 또는 패드들(7)에 접촉하기 위해, 도 7에 따른 실시예에 있어서 복합층 구조(21)가 채용된다. 상기 복합층 구조(21)는, 선처리된 양면 코어를 사용하고, 절연 중간층(22)에 더하여 전기적 전도층들 또는 요소들(23, 24)을 포함하는데, 그 각각의 일 면의 패터닝은 삽입되는 상기 전자 부품들(1, 2, 3)의 개별적인 접합점들 또는 접촉점들(7)의 위치에 조화되도록 되어 있다.
상기 접촉점들 또는 접합점들(7)의 영역뿐만 아니라, 통합되는 상기 개별 부품들(1, 2, 3) 사이의 간격 또는 간극을 채우기 위해 도 2에서 지시된 바와 같이 절연 물질이 사용된다.
상기 양면 코어(21) 및 추가 층들(19, 20) 모두를 고정한 후, 예를 들어 레이저 천공(laser drilling)에 의한 패터닝이 도 3에 따른 도면에서와 같이 발생하여, 도 9에 최종적으로 도시된 바와 같이 각각의 접촉 패드들(25)을 형성하면서 통합되는 상기 부품들(1, 2, 3)의 상기 접촉점들(7)이 추후에 접촉되게 된다.
도 1 내지 도 5에 따른 실시예에서와 유사한 방식으로, 열 방출 개구부들(26)은 상기 부품들(1, 2)을 위해 마련되는데, 이 개구부들은 선택적으로 열 소실을 지원하는 적절한 물질들로 채워질 수 있다.
예를 들어 P-MOSFET, D-MOSFET, 또는 IC 또는 집적 회로로 구성되는, 도면들에 표시된 전자 부품들(1, 2, 3) 대신, 다른 다양한 부품들이 통합되거나 배치될 수 있다. 여기서, 이렇나 부품들은 능동 또는 수동 부품들 및/또는 로직 부품들로 구성될 수 있다.
도면들에 대략적으로 도시된 다음 층들(11, 12, 13, 또는 19 내지 24)의 배치에 더하여, 또한 특히 복합층 인쇄회로기판을 제조하기 위해 요구에 따라 다음 및 추가 층들을 제공하는 것이 가능한데, 이것은 제조되는 연결들의 함수로서 패터닝되거나 상호 결합될 수 있다.
예를 들어, 도 5, 도 6, 또는 도 9에 도시된 복합층 인쇄회로기판들로부터 벗어나서, 이것들은 기본적으로 부분적으로만 완성되어 있고, 대략적으로 지시되어 있는 부품들(1, 2, 3)이 통합되어 있는데, 이러한 인쇄회로기판의 추가 프로세싱 또는 마감작업들이 알려진 프로세싱 단계들이나 방법들에 의해 수행된다.
1, 2, 3, 16 : 전자 부품 4 : 지지층
5 : 접착 영역 6 : 전달층
7 : 접촉점 8 : 전기적 전도층
14 : 접촉 영역 15, 26 : 열 방출 개구부

Claims (17)

  1. 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법에 있어서,
    상기 전자 부품(1, 2, 3, 16)을 지지하기 위한 인쇄회로기판 층(4)을 마련하는 단계;
    상기 층(4)의 표면에 접착제(5)를 적용하는 단계;
    상기 접착제(5)를 이용해 상기 층(4)에 상기 전자 부품(1, 2, 3, 16)을 고정하되, 상기 전자 부품(1, 2, 3, 16)의 하부면이 상기 층(4)에 접하도록 고정하여 상기 전자 부품(1, 2, 3, 16) 상부면 상의 접촉점들(7)이 상기 층(4)의 반대쪽에 위치하도록 하는 단계;
    상기 전자 부품(1, 2, 3, 16)이 상기 층에 고정된 후, 상기 전자 부품(1, 2, 3, 16)이 절연 물질(9, 10)에 의해 둘러싸이도록 하는 단계;
    적어도 하나의 전기적 전도층(8, 23, 24)을 상기 전자 부품(1, 2, 3, 16)의 상기 접착제(5)로부터 떨어진 표면이나 측면 상에 배치하거나 적용하는 단계; 및
    상기 전자 부품의 접촉점들 및/또는 상기 인쇄회로기판에 형성되어 있는 도체 트랙들을 따라 상기 전기적 전도층(8, 23, 24)을 패터닝하는 단계를 포함하며,
    상기 전기적 전도층으로부터 떨어진 상기 전자 부품(1, 2, 3, 16)의 고정 영역 상에, 상기 전자 부품의 하부면 노출 및/또는 열 제거를 위해 적어도 하나의 개구부(15, 26)를 형성하되,
    상기 개구부(15, 26)는 모두 상기 전자 부품(1, 2, 3, 16)의 하부면 일부가 노출되는 깊이로 형성되며,
    상기 개구부(15, 26)에 구비되어 상기 전자 부품(1, 2, 3, 16)의 열을 방열(heat dissipation)하는 접촉패드들(18)은 상기 전자 부품(1, 2, 3, 16)의 하부면에 접촉하여 방열을 수행하게 되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  2. 제 1 항에 있어서, 상기 층에 고정된 후, 상기 전자 부품(1, 2, 3, 16)은 절연 물질(9, 10)인 프리프레그 필름 및/또는 수지에 의해 둘러싸이는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 전자 부품(1, 2, 3, 16)을 지지하기 위한 상기 층(4)은 상기 접착제(5)를 적용하기 전에, 전달층(6) 또는 코어 상에 적용되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  4. 제 3 항에 있어서, 상기 전달층(6)은 상기 전자 부품(1, 2, 3, 16)의 고정 후 제거되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  5. 제 1 항에 있어서, 상기 접착제(5)는 고정되는 상기 전자 부품(1, 2, 3, 16)의 배치에 일치하는 패턴으로 상기 층(4)의 표면에 적용되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  6. 제 1 항에 있어서, 상기 전도층(8, 23, 24)의 패터닝 단계는 레이저 패터닝 또는 광 패터닝에 의해 수행되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  7. 제 1 항에 있어서, 상기 전도층(8, 23, 24)의 패터닝 단계 후, 적어도 하나의 절연층(11, 22)이 상기 전자 부품(1, 2, 3, 16)으로부터 떨어진 상기 패터닝된 전도층(8, 23, 24)의 표면 상에 적용되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서, 상기 전자 부품(1, 2, 3, 16)을 지지하기 위한 상기 층(4)이 전기적 전도층에 의해 형성되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  11. 제 1 항에 있어서, 열 전도 또는 전도성 있는 접착제(5)가 사용되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  12. 제 1 항에 있어서, 상기 전자부품(16)은 서로 대향하는 상부 및 하부 표면을 가지며, 상부 표면에는 전기적 전도층(8)에 접촉하는 복수의 접촉점들(7)이 마련되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  13. 제 1 항에 있어서, 상기 전자 부품(1, 2, 3, 16)은 상기 전기적 전도층(8, 23, 24)의 패터닝 직후 기능 테스트되는 것을 특징으로 하는 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법.
  14. 적어도 하나의 통합된 전자 부품을 포함하는 인쇄회로기판에 있어서,
    접착제(5)를 이용해 상기 적어도 하나의 전자 부품(1, 2, 3, 16)이 그 위에 고정되는 상기 전자 부품(1, 2, 3, 16)을 지지하기 위한 층을 포함하고,
    여기서, 상기 전자 부품(1, 2, 3, 16)의 고정 후, 적어도 하나의 전기적 전도층(8, 23, 24)이 상기 전자 부품(1, 2, 3, 16)에 배치되고, 상기 전자 부품(1, 2, 3, 16)의 접촉점들(7) 및/또는 상기 인쇄회로기판의 도체 트랙들을 따라 패터닝되며,
    상기 전기적 전도층으로부터 떨어진 상기 전자 부품(1, 2, 3, 16)의 고정 영역 상에, 상기 전자 부품의 하부면 노출 및/또는 열 제거를 위해 적어도 하나의 개구부(15, 26)가 형성되는 것을 특징으로 하는, 청구항 1의 방법에 따라 제조되는 적어도 하나의 통합된 전자 부품을 포함하는 인쇄회로기판.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020107026511A 2008-05-30 2009-05-29 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 KR101652534B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AT20031308U AT10247U8 (de) 2008-05-30 2008-05-30 Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
ATGM313/2008 2008-05-30
PCT/AT2009/000224 WO2009143550A1 (de) 2008-05-30 2009-05-29 Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte

Publications (2)

Publication Number Publication Date
KR20110018883A KR20110018883A (ko) 2011-02-24
KR101652534B1 true KR101652534B1 (ko) 2016-08-30

Family

ID=39735910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107026511A KR101652534B1 (ko) 2008-05-30 2009-05-29 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판

Country Status (8)

Country Link
US (2) US8789271B2 (ko)
EP (1) EP2286644B1 (ko)
JP (2) JP2011522403A (ko)
KR (1) KR101652534B1 (ko)
CN (1) CN102090155B (ko)
AT (1) AT10247U8 (ko)
ES (1) ES2392924T3 (ko)
WO (1) WO2009143550A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101283821B1 (ko) 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
US8957320B2 (en) * 2011-10-11 2015-02-17 Ibiden Co., Ltd. Printed wiring board
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
KR20160007546A (ko) 2013-05-14 2016-01-20 메이코 일렉트로닉스 컴파니 리미티드 부품내장기판의 제조방법 및 부품내장기판
JPWO2014188493A1 (ja) * 2013-05-20 2017-02-23 株式会社メイコー 部品内蔵基板及びその製造方法
WO2014188624A1 (ja) * 2013-05-22 2014-11-27 株式会社カネカ 放熱構造体
WO2014202282A1 (de) * 2013-06-20 2014-12-24 Conti Temic Microelectronic Gmbh Leiterplatte
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
KR102268388B1 (ko) 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2017037206A1 (en) 2015-09-02 2017-03-09 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with embedded electronic component
EP3255665B1 (en) * 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with component carrier and method for producing it
EP3302006A1 (en) 2016-09-30 2018-04-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising at least one heat pipe and method for producing said component carrier
CN106851983A (zh) * 2017-03-28 2017-06-13 华为技术有限公司 具有埋入器件的电路板结构及其制作方法
DE102018102734A1 (de) * 2018-01-18 2019-07-18 Schreiner Group Gmbh & Co. Kg Flexible elektrische Schaltung mit Verbindung zwischen elektrisch leitfähigen Strukturelementen
JPWO2019194200A1 (ja) * 2018-04-04 2021-04-01 太陽誘電株式会社 部品内蔵基板
US10790232B2 (en) * 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
JP7318428B2 (ja) * 2019-09-04 2023-08-01 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
US11817359B2 (en) * 2020-09-01 2023-11-14 International Business Machines Corporation Warp mitigation using pattern-matched metal layers in organic substrates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200201A (ja) * 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2007150202A (ja) * 2005-11-30 2007-06-14 Shinko Electric Ind Co Ltd 実装基板、実装基板の製造方法、および半導体装置の製造方法
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法
JP2007535156A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 埋込み構成要素からの熱伝導

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115247U (ko) * 1988-01-27 1989-08-03
US5373627A (en) * 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
EP1514307A1 (en) * 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005136223A (ja) * 2003-10-30 2005-05-26 Fuji Photo Film Co Ltd プリント配線板の製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5164362B2 (ja) * 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4835124B2 (ja) * 2005-11-29 2011-12-14 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
AT503191B1 (de) * 2006-02-02 2008-07-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200201A (ja) * 2002-12-16 2004-07-15 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2007535156A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 埋込み構成要素からの熱伝導
JP2007150202A (ja) * 2005-11-30 2007-06-14 Shinko Electric Ind Co Ltd 実装基板、実装基板の製造方法、および半導体装置の製造方法
JP2007288109A (ja) * 2006-04-20 2007-11-01 Cmk Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011522403A (ja) 2011-07-28
WO2009143550A1 (de) 2009-12-03
EP2286644B1 (de) 2012-09-26
KR20110018883A (ko) 2011-02-24
US20110069448A1 (en) 2011-03-24
JP2014090201A (ja) 2014-05-15
ES2392924T3 (es) 2012-12-17
CN102090155B (zh) 2013-06-12
US20140307403A1 (en) 2014-10-16
US8789271B2 (en) 2014-07-29
CN102090155A (zh) 2011-06-08
AT10247U8 (de) 2008-12-15
AT10247U2 (de) 2008-11-15
AT10247U3 (de) 2013-04-15
EP2286644A1 (de) 2011-02-23

Similar Documents

Publication Publication Date Title
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
KR101015651B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US8238109B2 (en) Flex-rigid wiring board and electronic device
TWI387408B (zh) Soft and hard patch panels and electronic devices
US8609991B2 (en) Flex-rigid wiring board and method for manufacturing the same
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
US7129117B2 (en) Method of embedding semiconductor chip in support plate and embedded structure thereof
CN103747616B (zh) 元器件内置模块
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
US9596765B2 (en) Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
CN103839897A (zh) 集成电路封装及制造方法
KR20150040582A (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR20160079658A (ko) 배선 기판의 제조 방법
JP5008886B2 (ja) 配線基板の製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR100997880B1 (ko) 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판
KR100858032B1 (ko) 능동 소자 내장형 인쇄회로기판 및 제조 방법
KR101455533B1 (ko) 부품실장형 인쇄회로기판 제조방법
KR20160009577A (ko) 부품내장기판 및 그 제조 방법
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
KR101233640B1 (ko) 내장형 인쇄회로기판의 수율 향상방법
JP2010103290A (ja) 半導体装置の製造方法
JP2004228603A (ja) 半導体装置および半導体装置の製造方法
JP2004221131A (ja) 両面プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 4