JP7318428B2 - 電子部品内蔵回路基板及びその製造方法 - Google Patents

Description

本発明は電子部品内蔵回路基板及びその製造方法に関し、特に、放熱性が高められた電子部品内蔵回路基板及びその製造方法に関する。

半導体ＩＣなどの電子部品が内部に埋め込まれた回路基板としては、特許文献１に記載された電子部品内蔵回路基板が知られている。特許文献１に記載された電子部品内蔵回路基板は、電子部品の裏面と接する放熱ビア導体を備えており、これにより、電子部品の動作に伴って発生する熱が効率よく放熱される。

特開２０１３－２２９５４８号公報

しかしながら、特許文献１に記載された放熱ビア導体は、回路基板の表面から電子部品の裏面に達する深いビア導体であることから、十分な放熱効率を得ることが難しいという問題があった。また、放熱ビア導体を設けるための工程を追加する必要もあった。深いビア導体を用いることなく放熱性を高めるためには、電子部品に隣接する導体層の厚さを厚くする方法が考えられる。しかしながら、電子部品に隣接する導体層の厚さを単純に厚くすると、当該導体層による凹凸が大きくなるため、導体層と電子部品の間に位置する絶縁層の厚みを厚くせざるを得ず、その結果、熱抵抗の増大によって十分な放熱性が得られないという問題があった。

したがって、本発明は、電子部品に隣接する導体層の厚さを厚くすることにより放熱性が高められた電子部品内蔵回路基板及びその製造方法において、導体層と電子部品の間に位置する絶縁層の厚みをより薄くすることによって熱抵抗を低くすることを目的とする。

本発明の一側面による電子部品内蔵回路基板は、第１、第２及び第３の絶縁層と、第１の絶縁層の一方の表面に形成された第１の導体層と、第１の絶縁層の他方の表面に形成され、第１及び第２の絶縁層の間に位置する第２の導体層と、第２の絶縁層と第３の絶縁層の間に埋め込まれた電子部品とを備え、第２の導体層の少なくとも一部は第１の絶縁層に埋め込まれており、第２の導体層は、平面視で電子部品と重なる第１の領域と、平面視で電子部品と重ならない第２の領域を有し、第１の領域における第２の導体層の厚さは、第１の導体層の厚さよりも厚いことを特徴とする。

本発明によれば、電子部品と重なる第２の導体層の厚さが厚いため、電子部品の動作によって生じる熱を効率よく放熱することができる。しかも、第２の導体層の少なくとも一部が第１の絶縁層に埋め込まれていることから、第２の導体層によって生じる凹凸が緩和される。これにより、電子部品と第２の導体層の間に位置する第２の絶縁層の厚さを薄くすることができることから、第２の絶縁層による熱抵抗も低減される。

本発明において、第１の絶縁層の他方の表面と第２の導体層の表面が同一平面を構成していても構わない。これによれば、第２の導体層による凹凸が発生しないことから、第２の絶縁層の厚さを非常に薄くすることができ、放熱性をより高めることが可能となる。

本発明において、第１の領域における第２の導体層の厚さは、第２の領域における第２の導体層の厚さよりも厚くても構わない。これによれば、電子部品からの熱を効率よく放熱することができるとともに、電子部品と重ならない第２の領域においては第２の導体層の厚さが薄いことから、第２の領域に形成される配線パターンのライン幅及びスペース幅をより微細化することが可能となる。この場合、第２の領域における第２の導体層は、第１の絶縁層に埋め込まれることなく第１の絶縁層の他方の表面上に形成されていても構わない。これによれば、第１の絶縁層の他方の表面上に形成された銅箔などをパターニングすることによって配線パターンを形成することができる。

本発明において、平面視で電子部品と重なる位置における第２の絶縁層の厚さは、第１の領域における第２の導体層の厚さよりも薄くても構わない。これによれば、第２の絶縁層による熱抵抗が大幅に低減されることから、高い放熱性を得ることが可能となる。

本発明において、第２の導体層は第１の領域において開口部を有し、第１の導体層に接続されたビア導体は、開口部を介して電子部品と接していても構わない。これによれば、より高い放熱特性を得ることが可能となる。

本発明の他の側面による電子部品内蔵回路基板は、第１、第２及び第３の絶縁層と、第１及び第２の絶縁層の間に位置する導体層と、第２の絶縁層と第３の絶縁層の間に埋め込まれた電子部品とを備え、導体層は、平面視で電子部品と重なる第１の領域と、平面視で電子部品と重ならない第２の領域を有し、第１の領域における導体層の厚さは、第２の領域における導体層の厚さよりも厚いことを特徴とする。

本発明によれば、電子部品からの熱を効率よく放熱することができるとともに、電子部品と重ならない第２の領域においては第２の導体層の厚さが薄いことから、第２の領域に形成される配線パターンのライン幅及びスペース幅をより微細化することが可能となる。

本発明において、導体層の一部は第１の絶縁層に埋め込まれ、導体層の残りの部分は第２の絶縁層に埋め込まれていても構わない。これによれば、第１の領域に位置する導体層を第１及び第２の絶縁層の両方に埋め込むことにより、第１の領域に位置する導体層を選択的に厚くすることができる。この場合、導体層のうち、第１の絶縁層に埋め込まれた部分は、第２の絶縁層に埋め込まれた部分よりも厚くても構わない。これによれば、第２の領域に位置する導体層の厚みをより薄くすることが可能となる。さらにこの場合、第１の絶縁層の導体層が設けられた表面とは反対側の表面に設けられた別の導体層をさらに備え、別の導体層は、導体層のうち、第１の絶縁層に埋め込まれた部分よりも薄く、第２の絶縁層に埋め込まれた部分よりも厚くても構わない。これによれば、高い放熱特性と配線パターンの微細化を明確に両立させることが可能となる。

本発明による電子部品内蔵回路基板の製造方法は、放熱パターンを含む導体層を支持体上に形成する第１の工程と、導体層を埋め込むよう、第１の絶縁層を支持体に積層する第２の工程と、支持体を剥離することによって導体層を露出させる第３の工程と、露出した導体層の表面に第２の絶縁層を積層する第４の工程と、放熱パターンと重なるよう、第２の絶縁層の表面に電子部品を載置する第５の工程と、電子部品が埋め込まれるよう、第２の絶縁層の表面に第３の絶縁層を積層する第６の工程とを備えることを特徴とする。

本発明によれば、放熱パターンを含む導体層を先に形成した後、これを第１の絶縁層に埋め込んでいることから、放熱パターンの厚さを厚くすることができるとともに、第２の絶縁層の厚さを薄くすることができる。これにより、電子部品の動作によって生じる熱を効率よく放熱可能な構造を得ることが可能となる。

本発明において、導体層は、第１の絶縁層に埋め込まれた第１の部分と、第１の絶縁層に埋め込まれることなく第１の絶縁層の表面に位置する第２の部分を有し、第３の工程を行った後、第４の工程を行う前に、導体層の第２の部分の少なくとも一部を除去しても構わない。この場合、導体層の第２の部分を全て除去しても構わないし、導体層の第２の部分をパターニングすることによって、平面視で電子部品と重ならず、且つ、放熱パターンよりも厚さの薄い配線パターンを導体層に形成しても構わない。前者によれば、導体層の形成された面がほぼ完全な平坦面となることから、第２の絶縁層の厚さを非常に薄く設定することが可能となる。また、後者によれば、配線パターンの厚さが薄いことから、ライン幅及びスペース幅をより微細化することが可能となる。

このように、本発明によれば、電子部品が埋め込まれてなる電子部品内蔵回路基板及びその製造方法において、電子部品と隣接する導体層の厚さが厚いため、電子部品の動作によって生じる熱を効率よく放熱することができる。しかも、導体層と電子部品の間に位置する絶縁層の厚みを薄くすることができることから、電子部品の動作によって生じる熱を効率よく放熱することが可能となる。

図１は、本発明の第１の実施形態による電子部品内蔵回路基板１００の構造を説明するための模式的な断面図である。 図２は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図３は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図４は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図５は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図６は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図７は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図８は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図９は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１０は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１１は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１２は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１３は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１４は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１５は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１６は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１７は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１８は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１９は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図２０は、本発明の第２の実施形態による電子部品内蔵回路基板２００の構造を説明するための模式的な断面図である。 図２１は、電子部品内蔵回路基板２００の製造方法を説明するための工程図である。 図２２は、電子部品内蔵回路基板２００の製造方法を説明するための工程図である。 図２３は、電子部品内蔵回路基板２００の製造方法を説明するための工程図である。 図２４は、電子部品内蔵回路基板２００の製造方法を説明するための工程図である。 図２５は、電子部品内蔵回路基板２００の製造方法を説明するための工程図である。 図２６は、電子部品内蔵回路基板２００の製造方法を説明するための工程図である。 図２７は、本発明の第３の実施形態による電子部品内蔵回路基板３００の構造を説明するための模式的な断面図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子部品内蔵回路基板１００の構造を説明するための模式的な断面図である。

図１に示すように、本発明の第１の実施形態による電子部品内蔵回路基板１００は、４層の絶縁層１１１～１１４と、絶縁層１１１～１１４の各表面に位置する導体層Ｌ１～Ｌ４を有している。特に限定されるものではないが、最下層に位置する絶縁層１１１及び最上層に位置する絶縁層１１４は、ガラス繊維などの芯材にエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１１２，１１３は、ガラスクロスなどの芯材を含まない樹脂層であっても構わない。特に、絶縁層１１１，１１４の熱膨張係数は、絶縁層１１２，１１３の熱膨張係数よりも小さいことが好ましい。このように、樹脂層である絶縁層１１２，１１３をコア層である絶縁層１１１，１１４で挟み込む構造とすれば、電子部品内蔵回路基板１００の厚さが薄い場合であっても十分な機械的強度を得ることが可能となる。

最上層に位置する絶縁層１１４及びその表面に形成された導体層Ｌ１の一部は、ソルダーレジスト１２１によって覆われている。同様に、最下層に位置する絶縁層１１１及びその表面に形成された導体層Ｌ４の一部は、ソルダーレジスト１２２によって覆われている。特に限定されるものではないが、ソルダーレジスト１２１は電子部品内蔵回路基板１００の上面１０１を構成し、ソルダーレジスト１２２は電子部品内蔵回路基板１００の下面１０２を構成する。図示しないが、電子部品内蔵回路基板１００の上面１０１には、キャパシタやインダクタなどの電子部品を搭載することができる。下面１０２にはマザーボードと接続されるユーザー端子を形成することができる。或いは、電子部品内蔵回路基板１００を上下反転し、下面１０２に電子部品を搭載しても構わない。

図１に示すように、本実施形態による電子部品内蔵回路基板１００は、絶縁層１１３に埋め込まれた電子部品１３０を有している。電子部品１３０は例えば半導体ＩＣであり、端子電極１３３が設けられた主面１３１が上面１０１側を向いて絶縁層１１３で覆われ、裏面１３２が下面１０２側を向いて絶縁層１１２で覆われている。

導体層Ｌ１は、絶縁層１１４の上面に設けられており、配線パターン１４１を含んでいる。配線パターン１４１のうち、ソルダーレジスト１２１で覆われていない部分は、電子部品内蔵回路基板１００の外部端子を構成する。

導体層Ｌ２は、絶縁層１１３の上面と絶縁層１１４の下面の間に設けられており、配線パターン１４２を含んでいる。配線パターン１４２の一部は、絶縁層１１４を貫通して設けられた複数のビア導体１５１を介して、導体層Ｌ１の配線パターン１４１に接続されている。また、配線パターン１４２の別の一部は、平面視で電子部品１３０と重なる位置に設けられたビア導体１５２を介して、電子部品１３０の端子電極１３３に接続されている。

導体層Ｌ３は、絶縁層１１１の上面と絶縁層１１２の下面の間に設けられており、放熱パターン１４３ａ及び配線パターン１４３ｂを含んでいる。放熱パターン１４３ａ及び配線パターン１４３ｂは、いずれも絶縁層１１１に埋め込まれている。放熱パターン１４３ａは、平面視で電子部品１３０と重なる第１の領域Ａ１に位置し、配線パターン１４３ｂは平面視で電子部品１３０と重ならない第２の領域Ａ２に位置する。図１に示すように、放熱パターン１４３ａの一部は、第１の領域Ａ１からはみ出して第２の領域Ａ２に達していても構わない。配線パターン１４３ｂは、絶縁層１１２，１１３を貫通して設けられた複数のビア導体１５３を介して、導体層Ｌ２の配線パターン１４２に接続されている。ビア導体１５３は、平面視で電子部品１３０と重ならない位置に配置されている。

本実施形態においては、導体層Ｌ３を構成する放熱パターン１４３ａ及び配線パターン１４３ｂが絶縁層１１１に完全に埋め込まれている。つまり、放熱パターン１４３ａ及び配線パターン１４３ｂの表面と絶縁層１１１の表面は、同一平面を構成する。これにより、絶縁層１１２を凹凸のない平坦面に形成することができることから、絶縁層１１２の厚さを非常に薄く設定することが可能である。絶縁層１１２の厚さについては、電子部品１３０を絶縁層１１２に搭載する工程において、電子部品１３０の接着性を確保できる限りにおいてできるだけ薄いことが好ましく、放熱パターン１４３ａよりも薄いことがより好ましい。

導体層Ｌ４は、絶縁層１１１の下面に設けられており、放熱パターン１４４ａ及び配線パターン１４４ｂを含んでいる。放熱パターン１４４ａは、絶縁層１１１を貫通して設けられた複数のビア導体１５４を介して、導体層Ｌ３の放熱パターン１４３ａに接続されている。配線パターン１４４ｂは、絶縁層１１１を貫通して設けられた複数のビア導体１５５を介して、導体層Ｌ３の配線パターン１４３ｂに接続されている。また、放熱パターン１４４ａ及び配線パターン１４４ｂのうち、ソルダーレジスト１２２で覆われていない部分は、端子電極を構成する。

図１に示すように、本実施形態による電子部品内蔵回路基板１００においては、導体層Ｌ３の厚さが他の導体層Ｌ１，Ｌ２，Ｌ４よりも厚い。これにより、放熱パターン１４３ａを介した放熱効果が高められる。導体層Ｌ３の厚さについては特に限定されないが、放熱効果を十分に高めるためには、導体層Ｌ３の厚さを他の導体層Ｌ１，Ｌ２，Ｌ４の厚さの１．５倍以上に設計することが好ましく、２．０倍以上に設計することがより好ましい。導体層Ｌ３の厚さが厚いほど放熱効果は高くなるが、導体層Ｌ３が厚くなるとその分、電子部品内蔵回路基板１００の全体の厚さが厚くなってしまうため、導体層Ｌ３の厚さの上限については、電子部品内蔵回路基板１００に許容される厚さに応じて定めれば良い。但し、本実施形態による電子部品内蔵回路基板１００は、導体層Ｌ３が絶縁層１１１に埋め込まれており、且つ、絶縁層１１２の厚さを従来よりも薄くすることができることから、導体層Ｌ３を厚く設計しても、電子部品内蔵回路基板１００の厚みがそのまま単純に増大することはない。

次に、第１の実施形態による電子部品内蔵回路基板１００の製造方法について説明する。

図２～図１９は、本実施形態による電子部品内蔵回路基板１００の製造方法を説明するための工程図である。

まず、図２に示すように、支持体１６１の両面に銅箔１６２，１４３ｃが積層された構造を有する基材１６０を用意する。支持体１６１としては、絶縁層１１１，１１４と同じものを用いることができる。また、銅箔１６２と銅箔１４３ｃの界面には図示しない剥離層が設けられており、両者の界面で剥離することが可能である。このうち、銅箔１４３ｃは以降の工程でエッチングされるため、厚さが十分に薄いものを用いることが好ましい。銅箔１６２の厚さについては任意である。

次に、図３に示すように、銅箔１４３ｃをシード層として電解メッキを行うことにより、両面に放熱パターン１４３ａ及び配線パターン１４３ｂを形成する。電解メッキは、銅箔１４３ｃの表面に図示しないマスク（レジスト）を形成した状態で行うことにより、放熱パターン１４３ａ及び配線パターン１４３ｂを選択的に形成することができる。

次に、図４に示すように、絶縁層１１１の一方の表面に銅箔１４４ｃ，１７１が積層された構造を有する基材１７０を用意し、放熱パターン１４３ａ及び配線パターン１４３ｂが絶縁層１１１に埋め込まれるよう、基材１７０を基材１６０の両面に積層する。銅箔１７１と銅箔１４３ｃの界面には図示しない剥離層が設けられており、両者の界面で剥離することが可能である。このうち、銅箔１４４ｃは以降の工程でパターニングされるため、厚さが十分に薄いものを用いることが好ましい。銅箔１７１の厚さについては任意である。

また、絶縁層１１１に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層１１１に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。後述する他の絶縁層１１２～１１４についても同様である。

次に、図５に示すように、銅箔１６２と銅箔１４３ｃの界面を剥離することにより、支持体１６１から２つの基材１８０を分離する。その後は、２つの基材１８０に対して同じ工程が施されることから、以下、一方の基材１８０に対する工程について説明する。

次に、図６に示すように、接着剤１９１を介して支持体１９０に基材１８０を搭載する。支持体１９０としては、ステンレスなどからなる板状体を用いることができる。この状態で銅箔１４３ｃをエッチングすることにより、図７に示すように、銅箔１４３ｃを全て除去する。これにより、絶縁層１１１の表面が露出するとともに、放熱パターン１４３ａ及び配線パターン１４３ｂが露出する。また、放熱パターン１４３ａ及び配線パターン１４３ｂの表面は、絶縁層１１１の表面と同一平面を構成する。本工程により、導体層Ｌ３が完成する。

次に、図８に示すように、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。上述の通り、放熱パターン１４３ａ及び配線パターン１４３ｂは絶縁層１１１に埋め込まれており、その表面は絶縁層１１１の表面と同一平面を構成していることから、絶縁層１１２の厚さについては非常に薄く設定することが可能である。

次に、図９に示すように、放熱パターン１４３ａと重なるよう、絶縁層１１２上に電子部品１３０を載置する。電子部品１３０は、主面１３１が上側を向き、裏面１３２が絶縁層１１２と接するよう、フェースアップ方式で搭載される。電子部品１３０が半導体ＩＣである場合、シリコン基板が例えば２００μｍ以下、より好ましくは５０～１００μｍ程度に薄型化されていても構わない。電子部品１３０を搭載する際には、放熱パターン１４３ａ又は配線パターン１４３ｂをアライメントマークとして用いても構わない。本実施形態においては、絶縁層１１２の厚さが非常に薄く設定されるため、電子部品１３０を搭載する際、絶縁層１１２を介してアライメントマークである放熱パターン１４３ａ又は配線パターン１４３ｂを容易に画像認識することが可能である。

次に、図１０に示すように、電子部品１３０を覆うように絶縁層１１３及び銅箔１４２ｃを形成する。絶縁層１１３の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて銅箔１４２ｃとともに硬化成形することが好ましい。絶縁層１１３は、電子部品１３０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層１１３と、銅箔１４２ｃ、絶縁層１１２及び電子部品１３０との密着性が向上する。

次に、図１１に示すように、例えばフォトリソグラフィー法など公知の手法を用いて銅箔１４２ｃをエッチングにより除去することにより、絶縁層１１３を露出させる開口部１５２ａ，１５３ａを形成する。このうち、開口部１５２ａは電子部品１３０の端子電極１３３と重なる位置に形成され、開口部１５３ａは電子部品１３０と重ならず、且つ、配線パターン１４３ｂと重なる位置に形成される。

次に、図１２に示すように、銅箔１４２ｃをマスクとしてレーザー加工又はブラスト加工を行うことにより、銅箔１４２ｃで覆われていない部分における絶縁層１１３，１１２を除去する。これにより、銅箔１４２ｃの開口部１５２ａに対応する位置には、絶縁層１１３にビア１５２ｂが形成され、電子部品１３０の端子電極１３３が露出する。同様に、銅箔１４２ｃの開口部１５３ａに対応する位置には、絶縁層１１３，１１２にビア１５３ｂが形成され、配線パターン１４３ｂが露出する。

次に、図１３に示すように、無電解メッキ及び電解メッキを施すことにより、ビア１５２ｂ，１５３ｂの内壁にビア導体１５２，１５３をそれぞれ形成する。これにより、ビア導体１５２，１５３を介して、電子部品１３０の端子電極１３３及び配線パターン１４３ｂが銅箔１４２ｃに接続される。

次に、図１４に示すように、銅箔１４２ｃをフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン１４２を形成する。これにより、導体層Ｌ２が完成する。

次に、図１５に示すように、導体層Ｌ２を埋め込むよう、絶縁層１１４と銅箔１４１ｃが積層されたシートを真空熱プレスした後、銅箔１７１と銅箔１４４ｃの界面を剥離することにより、支持体１９０を分離する。

次に、図１６に示すように、例えばフォトリソグラフィー法など公知の手法を用いて銅箔１４１ｃ，１４４ｃの一部をエッチングにより除去することにより、銅箔１４１ｃに絶縁層１１４を露出させる開口部１５１ａを形成し、銅箔１４４ｃに絶縁層１１１を露出させる開口部１５４ａ，１５５ａを形成する。このうち、開口部１５１ａは配線パターン１４２と重なる位置に形成され、開口部１５４ａは放熱パターン１４３ａと重なる位置に形成され、開口部１５４ａは配線パターン１４３ｂと重なる位置に形成される。

次に、図１７に示すように、銅箔１４１ｃ，１４４ｃをマスクとしてレーザー加工又はブラスト加工を行うことにより、銅箔１４１ｃで覆われていない部分における絶縁層１１４を除去するとともに、銅箔１４４ｃで覆われていない部分における絶縁層１１１を除去する。これにより、銅箔１４１ｃの開口部１５１ａに対応する位置には、絶縁層１１４にビア１５１ｂが形成され、導体層Ｌ２の配線パターン１４２が露出する。また、銅箔１４１ｃの開口部１５４ａ，１５５ａに対応する位置には、絶縁層１１１にビア１５４ｂ，１５５ｂがそれぞれ形成され、導体層Ｌ３の放熱パターン１４３ａ及び配線パターン１４３ｂが露出する。

次に、図１８に示すように、無電解メッキ及び電解メッキを施すことにより、ビア１５１ｂ，１５４ｂ，１５５ｂの内壁にビア導体１５１，１５４，１５５をそれぞれ形成する。これにより、ビア導体１５１を介して、導体層Ｌ２の配線パターン１４２が銅箔１４１ｃに接続される。また、ビア導体１５４を介して、導体層Ｌ３の放熱パターン１４３ａが銅箔１４４ｃに接続され、ビア導体１５５を介して、導体層Ｌ３の配線パターン１４３ｂが銅箔１４４ｃに接続される。

次に、図１９に示すように、銅箔１４１ｃ，１４４ｃをフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン１４１，１４４を形成する。これにより、導体層Ｌ１，Ｌ４が完成する。そして、所定の平面位置にソルダーレジスト１２１，１２２を形成すれば、本実施形態による電子部品内蔵回路基板１００が完成する。

このように、本実施形態においては、放熱パターン１４３ａ及び配線パターン１４３ｂを含む導体層Ｌ３を先に形成した後、これを絶縁層１１１に埋め込んでいることから、放熱パターン１４３ａの厚さを厚くすることができる。しかも、放熱パターン１４３ａ及び配線パターン１４３ｂの表面と絶縁層１１１の表面が同一平面を構成していることから、絶縁層１１２の厚さを非常に薄くすることができる。これにより、電子部品１３０の動作によって生じる熱が効率よく放熱パターン１４３ａに伝わるため、高い放熱特性を得ることが可能となる。

＜第２の実施形態＞
図２０は、本発明の第２の実施形態による電子部品内蔵回路基板２００の構造を説明するための模式的な断面図である。

図２０に示すように、第２の実施形態による電子部品内蔵回路基板２００は、導体層Ｌ３が絶縁層１１１に埋め込まれた第１の部分Ｂ１と、絶縁層１１１に埋め込まれることなく絶縁層１１１の表面上に位置する第２の部分Ｂ２有している点において、第１の実施形態による電子部品内蔵回路基板１００と相違している。その他の基本的な構成は第１の実施形態による電子部品内蔵回路基板１００と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

第２の実施形態による電子部品内蔵回路基板２００においては、放熱パターン１４３ａが第１及び第２の部分Ｂ１，Ｂ２からなり、配線パターン１４３ｂが第２の部分Ｂ２のみからなる。つまり、放熱パターン１４３ａは、絶縁層１１１に埋め込まれた部分（第１の部分Ｂ１）と絶縁層１１１の表面から突出した部分（第２の部分Ｂ２）からなり、配線パターン１４３ｂは、絶縁層１１１の表面上に設けられた部分（第２の部分Ｂ２）のみからなる。このため、第１の実施形態とは異なり、放熱パターン１４３ａと配線パターン１４３ｂが同じ厚さではなく、放熱パターン１４３ａの方が配線パターン１４３ｂよりも厚さが厚い。

かかる構成により、第１の実施形態による電子部品内蔵回路基板１００と同じ放熱性を確保しつつ、配線パターン１４３ｂのライン幅及びスペース幅をより微細化することが可能となる。

次に、第２の実施形態による電子部品内蔵回路基板２００の製造方法について説明する。

まず、図２に示した基材１６０を用意した後、図２１に示すように、銅箔１４３ｃをシード層として電解メッキを行うことにより、両面に放熱パターン１４３ａを形成する。電解メッキは、銅箔１４３ｃの表面に図示しないマスク（レジスト）を形成した状態で行うことにより、放熱パターン１４３ａを選択的に形成することができる。この時、第１の実施形態とは異なり、配線パターン１４３ｂは形成しない。放熱パターン１４３ａは、銅箔１４３ｃよりも厚さが厚い。

次に、図２２に示すように、絶縁層１１１の一方の表面に銅箔１４４ｃ，１７１が積層された構造を有する基材１７０を用意し、放熱パターン１４３ａが絶縁層１１１に埋め込まれるよう、基材１７０を基材１６０の両面に積層する。銅箔１４４ｃは、放熱パターン１４３ａよりも薄く、銅箔１４３ｃよりも厚い。

次に、図２３に示すように、銅箔１６１と銅箔１４３ｃの界面を剥離することにより、基材１６０から２つの基材１８０を分離する。その後は、２つの基材１８０に対して同じ工程が施されることから、以下、一方の基材１８０に対する工程について説明する。

次に、図２４に示すように、接着剤１９１を介して支持体１９０に基材１８０を搭載する。この状態で銅箔１４３ｃをパターニングすることにより、図２５に示すように、配線パターン１４３ｂを形成する。つまり、銅箔１４３ｃが第２の部分Ｂ２そのものであり、パターニングによって絶縁層１１１の表面に残存した銅箔１４３ｃが配線パターン１４３ｂとなる。この時、放熱パターン１４３ａ上に位置する銅箔１４３ｃについても残存させることが好ましい。

次に、図２６に示すように、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。第１の実施形態とは異なり、本実施形態では配線パターン１４３ｂが絶縁層１１１の表面に設けられているため、絶縁層１１２の形成面は完全な平坦面ではないが、銅箔１４３ｃの厚みを薄く設定することにより、絶縁層１１２の厚さについても薄く設定することが可能である。

その後は、図９～図１９を用いて説明した工程を順次行うことにより、第２の実施形態による電子部品内蔵回路基板２００が完成する。

このように、本実施形態においては、薄い銅箔１４３ｃをパターニングすることによって配線パターン１４３ｂを形成していることから、第１の実施形態による効果に加え、配線パターン１４３ｂのライン幅及びスペース幅をより微細化することが可能となる。

＜第３の実施形態＞
図２７は、本発明の第３の実施形態による電子部品内蔵回路基板３００の構造を説明するための模式的な断面図である。

図２７に示すように、第３の実施形態による電子部品内蔵回路基板３００は、平面視で電子部品１３０と重なる第１の領域Ａ１に位置する放熱パターン１４３ａに複数の開口部１０３が形成されており、放熱パターン１４４ａに接続された複数のビア導体１５６が開口部１０３を介して電子部品１３０の裏面１３２と接している点において、第１の実施形態による電子部品内蔵回路基板１００と相違している。その他の基本的な構成は第１の実施形態による電子部品内蔵回路基板１００と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

本実施形態によれば、ビア導体１５６が電子部品１３０の裏面１３２と接していることから、第１の実施形態による電子部品内蔵回路基板１００よりもさらに高い放熱特性を得ることが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１００，２００，３００ 電子部品内蔵回路基板
１０１ 電子部品内蔵回路基板の上面
１０２ 電子部品内蔵回路基板の下面
１０３ 開口部
１１１～１１４ 絶縁層
１２１，１２２ ソルダーレジスト
１３０ 電子部品
１３１ 電子部品の主面
１３２ 電子部品の裏面
１３３ 端子電極
１４１，１４２，１４４ 配線パターン
１４１ｃ～１４４ｃ 銅箔
１４３ａ，１４４ａ 放熱パターン
１４３ｂ，１４４ｂ 配線パターン
１５１～１５６ ビア導体
１５１ａ～１５５ａ 開口部
１５１ｂ～１５５ｂ ビア
１６０ 基材
１６１ 支持体
１６１，１６２ 銅箔
１７０ 基材
１７１ 銅箔
１８０ 基材
１９０ 支持体
１９１ 接着剤
Ａ１ 第１の領域
Ａ２ 第２の領域
Ｂ１ 第１の部分
Ｂ２ 第２の部分
Ｌ１～Ｌ４ 導体層

Claims (7)

1. 第１、第２及び第３の絶縁層と、
   前記第１の絶縁層の一方の表面に形成された第１の導体層と、
   前記第１の絶縁層の他方の表面に形成され、前記第１及び第２の絶縁層の間に位置する第２の導体層と、
   前記第２の絶縁層と前記第３の絶縁層の間に埋め込まれた電子部品と、を備え、
   前記第２の導体層の少なくとも一部は前記第１の絶縁層に埋め込まれており、
   前記第２の導体層は、平面視で前記電子部品と重なる第１の領域と、平面視で前記電子部品と重ならない第２の領域を有し、
   前記第１の領域における前記第２の導体層の厚さは、前記第１の導体層の厚さよりも厚く、
   前記第１の絶縁層の前記他方の表面と前記第２の導体層の表面が同一平面を構成することを特徴とする電子部品内蔵回路基板。
2. 平面視で前記電子部品と重なる位置における前記第２の絶縁層の厚さは、前記第１の領域における前記第２の導体層の厚さよりも薄いことを特徴とする請求項１に記載の電子部品内蔵回路基板。
3. 前記第２の導体層は、前記第１の領域において開口部を有し、
   前記第１の導体層に接続されたビア導体は、前記開口部を介して前記電子部品と接していることを特徴とする請求項１又は２に記載の電子部品内蔵回路基板。
4. 放熱パターンを含む第２の導体層を支持体上に形成する第１の工程と、
   前記第２の導体層を埋め込むよう、一方の表面に第１の導体層が形成された第１の絶縁層を他方の表面側から前記支持体に積層する第２の工程と、
   前記支持体を剥離することによって前記第２の導体層を露出させる第３の工程と、
   露出した前記第２の導体層の表面に第２の絶縁層を積層する第４の工程と、
   前記放熱パターンと重なるよう、前記第２の絶縁層の表面に電子部品を載置する第５の工程と、
   前記電子部品が埋め込まれるよう、前記第２の絶縁層の表面に第３の絶縁層を積層する第６の工程と、を備え、
   前記放熱パターンの厚さは、前記第１の導体層の厚さよりも厚いことを特徴とする電子部品内蔵回路基板の製造方法。
5. 前記第２の導体層は、前記第１の絶縁層に埋め込まれた第１の部分と、前記第１の絶縁層に埋め込まれることなく前記第１の絶縁層の表面に位置する第２の部分を有し、
   前記第３の工程を行った後、前記第４の工程を行う前に、前記第２の導体層の前記第２の部分の少なくとも一部を除去することを特徴とする請求項４に記載の電子部品内蔵回路基板の製造方法。
6. 前記第３の工程を行った後、前記第４の工程を行う前に、前記第２の導体層の前記第２の部分を全て除去することを特徴とする請求項５に記載の電子部品内蔵回路基板の製造方法。
7. 前記第３の工程を行った後、前記第４の工程を行う前に、前記第２の導体層の前記第２の部分をパターニングすることによって、平面視で前記電子部品と重ならず、且つ、前記放熱パターンよりも厚さの薄い配線パターンを前記第２の導体層に形成することを特徴とする請求項５に記載の電子部品内蔵回路基板の製造方法。

Images